WO2003077314A2 - Circuit integre hyperfrequence avec vias thermiques - Google Patents

Circuit integre hyperfrequence avec vias thermiques Download PDF

Info

Publication number
WO2003077314A2
WO2003077314A2 PCT/FR2003/000740 FR0300740W WO03077314A2 WO 2003077314 A2 WO2003077314 A2 WO 2003077314A2 FR 0300740 W FR0300740 W FR 0300740W WO 03077314 A2 WO03077314 A2 WO 03077314A2
Authority
WO
WIPO (PCT)
Prior art keywords
chip
circuit according
protective element
vias
integrated circuit
Prior art date
Application number
PCT/FR2003/000740
Other languages
English (en)
Other versions
WO2003077314A3 (fr
Inventor
Pierre Quentin
Marie-Laure Joyeux-Salin
Jean-René BOIS
Original Assignee
United Monolithic Semiconductors S.A.S.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors S.A.S. filed Critical United Monolithic Semiconductors S.A.S.
Publication of WO2003077314A2 publication Critical patent/WO2003077314A2/fr
Publication of WO2003077314A3 publication Critical patent/WO2003077314A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Definitions

  • the present invention relates in particular to a protected integrated circuit which can be used in high frequency ranges, of the order of 100 GHz, typically between 10 and 100 GHz.
  • a protected integrated circuit comprising metallized or Via holes, some of which "Hot-via” have the function of achieving the interconnection of signals, for example RF (radio frequency) and power supplies, other vias for the function of evacuating heating or the heat resulting from a power use of the component (typically for dissipated powers greater than 0.5 Watt).
  • RF radio frequency
  • Patent FR 2 665574 discloses a method of interconnecting an integrated circuit with its environment, for the microwave domain.
  • the connection of the inputs / outputs is carried out by metallized holes which pass through the chip throughout its thickness, and which provide the electrical connections between the components integrated on the monolithic circuit and the studs on the rear face.
  • the resulting method provides nothing to dissipate the heat (or warming) generated by the power use or even to strengthen the resistance of the chip during its manipulation, for example during the assembly of this chip on a support.
  • the protected circuit includes, for example, a protection deposited on the face of the chip. It can also integrate, for example, the combination of mechanical protection on integrated circuits whose electrical connections are provided by Vias (metallized holes passing through the chip).
  • the invention relates to an integrated circuit or discrete component comprising in combination at least:
  • the protective element is for example a passivation layer deposited on the active face of the chip.
  • the chip is for example associated with a receiving substrate and the protective element is a cover including the chip and the receiving substrate.
  • the chip is for example associated with a receiving substrate and the protective element consists of a passivation layer deposited on the active face of the chip and of a cover including the chip and the substrate.
  • the chip is for example associated with a receiving substrate and the protective element is in contact with the chip.
  • It may include one or more interconnection elements connected to the different Vias on the underside of the circuit.
  • the metallized holes are for example adapted to ensure the interconnection of signals and power supplies.
  • a metallized hole may include one or more metallized holes having the function of removing the heat accumulated in the circuit, a metallized hole has for example a diameter of the order of 20 microns.
  • the circuit is for example used for applications in the field going up to millimeter frequencies, up to approximately 100 GHz.
  • the invention has in particular the following advantages:
  • FIG. 1 an example of connection of an integrated circuit according to the prior art
  • FIG. 2 an example of a housing structure according to the invention comprising a cover
  • FIG. 1 shows a sectional view of an integrated circuit according to the prior art.
  • the integrated circuit 1 comprises a substrate which supports a region 2 in which the passive and active components of the integrated circuit are produced. These components as well as the different layers of material of the region are not shown, because they are not necessary for the description of the invention.
  • the chip 1 in the integrated circuit is for example soldered on the face of an insulating support 3. On the insulating support 3, metal tracks are arranged which penetrate, for example, under the chip in order to make the contacts under the metallized holes. They include several access metallizations.
  • the metallization 5 leads to the metal pad 6 and the metallization 7 leads to the metal pad 8.
  • Each of the metal pads 6 or 8 of the upper or active face of the integrated circuit is joined by means of a metallized hole 9 or 10 with a metal area 11 or 12 respectively, located on the underside or substrate of the integrated circuit.
  • the plane of the external access connections is moved from the upper face to the lower face of the integrated circuit chip.
  • the latter carries a metallization of the ground plane 13 which is used to solder the chip on its support circuit.
  • FIG. 2 schematically represents a sectional view of an integrated circuit or discrete component according to the invention protected for example using a cover. Most of the elements of the chip described in Figure 1 are found on the component of this figure.
  • the chip 21 is provided with a protective element 20 such as a ceramic or plastic cover for example.
  • the cover includes all of the chip 21 and the receiving substrate 22 on which it rests.
  • the active face 21a of the chip, in which the passive and active components of the integrated circuit are produced, is for example covered with a protective layer 23.
  • This layer is for example a passivation layer, formed of a dielectric and deposited according to a method known to those skilled in the art.
  • Several metallized holes or “Vias” 24 pass through the thickness e p of the chip (MMIC).
  • the receiving substrate 22 also includes several metallizations 25 passing through its thickness e s and having the function of allowing signals to pass through to the lower face 22b of the receiving substrate, itself metallized 26.
  • metallizations 25, 26 are connected to contact pads 27.
  • the connection between the chip and the receiving substrate is made for example by means of bumps 28, metal balls or solder, arranged on the contact pads 27.
  • the assembly thus formed is assembled on a motherboard 29 comprising a metallized upper face 30, several interconnection bushings 31, and a rear face 32.
  • the receiving substrate 22 is for example ceramic, PCB,
  • AIN etc.
  • any other material usually used in the microwave field Its dimensions correspond, for example, substantially to those of the MMIC (abbreviation for Monolithic Microwave Integrated Circuit.) And the protective cover.
  • the cover 20 provides mechanical protection while not disturbing the operation of the chip.
  • the cover is for example transferred onto the substrate, constituting the housing, for example by bonding or welding depending on the nature of the cover. Ceramic and plastic covers are most often used. It is also possible to put metallic or organic covers (PCB).
  • FIG. 3 represents an alternative embodiment in which the cover is replaced by a protective element 33 such as resin ensuring a similar protective function to that of the cover.
  • the resin is, for example, automatically deposited on the chip, during its manufacture and after assembly of the various elements, in liquid form for example and according to techniques known to those skilled in the art. It then hardens by passing through the oven to form the final shell of the MMIC.
  • the resin also called Glob-Top, provides better compactness compared to housings with covers.
  • the resin is coupled to the passivation layer, for example of the BCB (BenzCycloButene) type.
  • BCB BenzCycloButene
  • metallic vias or holes have different functionalities, for example:> Allowing the transition of analog signals and power supplies from the active face of the chip to the receiving substrate, this is the concept "Hot- Via ", as described in patent FR 2 665 574. These signals can be of the microwave, millimeter, RF etc. type,> Ensure the electrical continuity of the mass on the upper face with the mass of the lower plane of the chip," Via ”,> For some, allow the calories to be removed from the heat dissipation zones (transistors on the upper face) towards the substrate on which a microchip is transferred.
  • the thermal vias are for example of very small dimensions, with a diameter for example of the order of 20 microns, in order to be compatible with the dimensions of the transistors.
  • These thermal vias are placed under the source pads of the transistors and are connected to the ground of the component on the lower face. They therefore have a dual function.
  • the component can typically comprise 6 to 8 vias per transistor and of the order of 10 transistors per MMIC (the transistors are not shown for the sake of clarity).
  • the dimension of the “Hot vias” (RF, DC) and those of the mass vias can be of larger dimensions, for example a diameter of the order of 50 ⁇ m.
  • the bumps 28 ensuring the interconnections are for example made of a material chosen from the following non-exhaustive list: Au, AuSn, SnPb, AsSn.
  • the geometry of the metallization lines on the lower plane of the housing is defined to be compatible with the large volume CMS transfer techniques known to those skilled in the art.
  • the substrate is for example a substrate with high thermal conductivity, of the AIN, BeO type, or a standard low cost substrate of the PCB, LTCC, HTCC type provided with vias. thermal.
  • the chips are of the MMIC type optimized in thermal: for example by the presence of thermal micro-vias under the MMIC transistors, reduction in the thickness of the MMIC.
  • the two protection structures of an integrated circuit given in FIGS. 2 and 3 also apply in the case where the active face is not protected by a protective element (for example the passivation layer of FIG. 3).
  • Figure 4 shows schematically an alternative embodiment of the invention where the protective element of the chip is deposited for example on the upper face of the chip.
  • the chip 40 has on its active face 40a, in which the passive and active components of the integrated circuit are made, a protective element 41 which may be a passivation layer.
  • This layer is for example a dielectric deposited or associated with the active face according to a method known to those skilled in the art.
  • Several metallized holes or "Vias" 42 pass through the thickness e p of the chip (MMIC). These vias can have one of the three functions mentioned above.
  • the chip is in contact with a host substrate or motherboard 43 via interconnection elements such as bumps 44 and interconnection lines 45 of the motherboard. These elements and their connections between them being known to the skilled person, they will not be detailed.

Abstract

Circuit hyperfréquence de type CSP Circuit intégré ou composant discret comportant une puce comprenant une face active, la puce étant traversée par un ou plusieurs trous métallisés ou Vias, et un élément de protection.

Description

Circuit hyperfréquence de type CSP
La présente invention concerne notamment un circuit intégré protégé pouvant être utilisé dans des gammes de fréquences élevées, de l'ordre de 100 GHz, typiquement entre 10 et 100 GHz.
Elle concerne aussi un packaging très haute fréquence pour intégration de composants.
Elle concerne, notamment, un circuit intégré protégé, comportant des trous métallisés ou Via dont certains "Hot-via" ont pour fonction de réaliser l'interconnexion des signaux, par exemple RF (radio fréquence) et les alimentations, d'autres vias ont pour fonction d'évacuer réchauffement ou la chaleur résultant d'une utilisation en puissance du composant (typiquement pour des puissances dissipées supérieures à 0.5 Watt).
Le brevet FR 2 665574 divulgue un procédé d'interconnexion d'un circuit intégré avec son environnement, pour le domaine des hyperfréquences. La connexion des entrées/sorties est réalisée par des trous métallisés qui traversent la puce dans toute son épaisseur, et qui assurent les liaisons électriques entre les composants intégrés sur le circuit monolithique et les plots en face arrière. Le procédé résultant ne prévoit rien pour évacuer la chaleur (ou réchauffement) générée par l'utilisation en puissance ou encore pour renforcer la résistance de la puce lors de sa manipulation, par exemple lors de l'assemblage de cette puce sur un support.
Il est aussi connu de protéger mécaniquement des puces électroniques ayant des liaisons filaires. Par exemple, dans le brevet FR 2 769 130, un produit d'enrobage est versé sur la puce puis durci. Une faible épaisseur de produit d'enrobage est déposé au-dessus de la puce et de ses liaisons filaires afin ne pas perturber le fonctionnement de la puce. Pour maîtriser cette épaisseur, l'idée originale a été de chercher des repères de remplissage autour de. la puce. L'objet de la présente invention consiste notamment à protéger un circuit intégré.
Le circuit protégé comporte, par exemple, une protection déposée sur la face de la puce. Il peut aussi intégrer, par exemple, la combinaison d'une protection mécanique sur des circuits intégrés dont les liaisons électriques sont assurées par des Vias (trous métallisés traversant la puce).
L'invention concerne un circuit intégré ou composant discret comportant en combinaison au moins :
> une puce comprenant une face active, la puce étant traversée par un ou plusieurs trous métallisés ou « Vias »,
> un élément de protection.
L'élément de protection est par exemple une couche de passivation déposée sur la face active de la puce.
La puce est par exemple associée à un substrat d'accueil et l'élément de protection est un capot englobant la puce et le substrat d'accueil.
La puce est par exemple associée à un substrat d'accueil et l'élément de protection est constitué d'une couche de passivation déposée sur la face active de la puce et d'un capot englobant la puce et le substrat. La puce est par exemple associée à un substrat d'accueil et l'élément de protection est en contact avec la puce.
Il peut comporter un ou plusieurs éléments d'interconnexion reliés aux différents Vias en face inférieure du circuit .
Les trous métallisés sont par exemple adaptés pour assurer l'interconnexion des signaux et des alimentations.
Il peut comporter un ou plusieurs trous métallisés ayant pour fonction d'évacuer la chaleur accumulée dans le circuit, un trou métallisé a par exemple un diamètre de l'ordre de 20 microns.
Le circuit est par exemple utilisé pour des applications dans le domaine allant jusqu'aux fréquences millimétriques, jusqu'à 100 GHz environ. L'invention présente notamment les avantages suivants :
> Les boîtiers ainsi obtenus sont de très petite dimension, ceci sans utiliser une technique de report de type flip-chip, connue de l'Homme du métier, qui consiste à retourner la puce sur son substrat, > Les traversées perpendiculaires, ou « Vias », permettent d'assurer la connexion entre le plan supérieur (côté MMIC) et le plan inférieur (côté report sur la carte mère), en évitant les parasites générés par les fils de liaison utilisés dans l'art antérieur,
> Du fait de la taille réduite du composant protégé, la fréquence du boîtier équipé d'un capot métallique est repoussée en dehors de la bande utile,
> Une compatibilité avec une herméticité de l'ensemble,
> La possibilité de dissiper tout éventuel échauffement thermique par la présence notamment de Vias adaptés.
D'autres caractéristiques et avantages de l'objet de l'invention apparaîtront mieux à la lecture de la description annexée des figures qui représentent :
> La figure 1 un exemple de connexion d'un circuit intégré selon l'art antérieur, > La figure 2 un exemple de structure de boîtier selon l'invention comportant un capot,
> La figure 3 une variante où le capot est remplacé par une résine,
> La figure 4 un schéma d'un circuit intégré protégé.
La figure 1 représente une vue en coupe d'un circuit intégré selon l'art antérieur. Le circuit intégré 1 comprend un substrat qui supporte une région 2 dans laquelle sont réalisées les composants passifs et actifs du circuit intégré. Ces composants ainsi que les différentes couches de matériau de la région ne sont pas représentés, car ils ne sont pas nécessaires à l'exposé de l'invention. La puce 1 au circuit intégré est par exemple brasée sur la face d'un support isolant 3. Sur le support isolant 3, sont disposées des pistes métalliques qui pénètrent, par exemple, sous la puce afin de prendre les contacts sous les trous métallisés. Ils comportent plusieurs métallisations d'accès. La metallisation 5 conduit au plot métallique 6 et la metallisation 7 conduit au plot métallique 8. Chacun des plots métalliques 6 ou 8 de la face supérieure ou active du circuit intégré est réuni par l'intermédiaire d'un trou métallisé 9 ou 10 avec une plage métallique 11 ou 12 respectivement, située sur la face inférieure ou substrat du circuit intégré. Ainsi, le plan des connexions d'accès extérieur est déplacé de la face supérieure à la face inférieure de la puce de circuit intégré. Cette dernière porte une metallisation du plan de masse 13 qui est utilisée pour braser la puce sur son circuit support. La présence des plages métalliques
11 et 12 en face arrière de la puce nécessite une gravure du plan de masse.
La figure 2 représente schématiquement une vue en coupe d'un circuit intégré ou composant discret selon l'invention protégée par exemple à l'aide d'un capot. La plupart des éléments de la puce décrits à la figure 1 se retrouvent sur le composant de cette figure.
La puce 21 est pourvue d'un élément protecteur 20 tel qu'un capot en céramique ou en plastique par exemple. Le capot englobe l'ensemble de la puce 21 et du substrat d'accueil 22 sur lequel elle repose. La face active 21a de la puce, dans laquelle sont réalisés les composants passifs et actifs du circuit intégré, est par exemple recouverte d'une couche de protection 23. Cette couche est par exemple une couche de passivation, formée d'un diélectrique et déposée selon une méthode connue de l'Homme du métier. Plusieurs trous métallisés ou « Vias » 24 traversent l'épaisseur ep de la puce (MMIC). Le substrat d'accueil 22 comporte aussi plusieurs métallisations 25 traversant son épaisseur es et ayant pour fonction de permettre la traversée des signaux jusqu'à la face inférieure 22b du substrat d'accueil, elle-même métallisée 26. Ces métallisations 25, 26 sont reliées à des plots de contact 27. La liaison entre la puce et le substrat d'accueil se fait par exemple au moyen de bumps 28, de billes métalliques ou encore de soudure, disposés sur les plots de contact 27. L'ensemble ainsi formé est assemblé sur une carte mère 29 comportant une face supérieure 30 métallisée, plusieurs traversées d'interconnexion 31 , et une face arrière 32.
Le substrat d'accueil 22 est par exemple en céramique, en PCB,
AIN, etc., ou tout autre matériau habituellement utilisé dans le domaine des hyperfréquences. Ses dimensions correspondent par exemple sensiblement à celles du MMIC (abréviation de Monolithic Microwave Integrated Circuit.) et du capot de protection.
Le capot 20 permet d'assurer une protection mécanique tout en ne perturbant pas le fonctionnement de la puce. Le capot est par exemple reporté sur le substrat, constituant du boîtier, par exemple par collage ou soudure suivant la nature du capot. Des capots céramiques et plastiques sont le plus souvent utilisés. Il est aussi possible de mettre des capots métalliques ou organiques (PCB).
Sans sortir du cadre de l'invention, la figure 3 représente une variante de réalisation où le capot est remplacé par un élément protecteur 33 tel que de la résine assurant une fonction similaire de protection à celle du capot. La résine est, par exemple, déposée automatiquement sur la puce, lors de sa fabrication et après assemblage des différents éléments, sous forme liquide par exemple et selon des techniques connues de l'Homme du métier. Elle durcit ensuite par passage au four pour former la carapace finale du MMIC. La résine, également appelée Glob-Top, permet d'obtenir une meilleure compacité comparée aux boîtiers avec capots. La résine est couplée à la couche de passivation par exemple de type BCB (BenzCycloButene). L'intérêt du BCB dans ce cas est d'éviter un contact direct entre la face active du MMIC et la résine. Elle enrobe ainsi la puce et le substrat d'accueil et se trouve en contact avec la puce.
Les vias ou trous métallisés ont par exemple différentes fonctionnalités, par exemple : > Permettre la transition de signaux analogiques et des alimentations de la face active de la puce vers le substrat d'accueil, c'est le concept « Hot- Via », tel que décrit dans le brevet FR 2 665 574. Ces signaux peuvent être de type hyperfréquences, millimétriques, RF etc., > Assurer la continuité électrique de la masse en face supérieure avec la masse du plan inférieur de la puce, « Via », > Pour certains, permettre d'évacuer les calories des zones de dissipation thermiques (transistors en face supérieure) vers le substrat sur lequel est reportée a puce, « micro-vias ».
Bien qu'il y ait des différences dans les fonctionalités, la plupart des différents vias (Vias, Hot-vias, micro-vias) ont des diamètres identiques ou sensiblement identiques, car ils sont réalisés en même temps et en une seule étape de procédé de fabrication de la puce. Les vias thermiques sont par exemple de très petites dimensions, avec un diamètre par exemple de l'ordre de 20 microns, afin d'être compatibles avec les dimensions des transistors. Ces vias thermiques sont placés sous les plots de source des transistors et sont reliés à la masse du composant en face inférieur. Ils ont donc une double fonction. Ainsi, le composant peut comporter typiquement 6 à 8 vias par transistor et de l'ordre de 10 transistors par MMIC (les transistors ne sont pas représentés pour des soucis de clarté).
Dans le cas d'applications de type faible signal (peu de puissance dissipée) la dimension des « Hot vias » (RF, DC) et celles des vias de masse peuvent être de plus grandes dimensions, par exemple un diamètre de l'ordre de 50 μm.
Les bumps 28 assurant les interconnexions sont par exemple constitués d'un matériau choisi parmi la liste non exhaustive suivante : Au, AuSn, SnPb, AsSn.
La géométrie des lignes de metallisation sur le plan inférieur du boîtier est définie pour être compatible avec les techniques de report CMS grand volume connus de l'Homme du métier.
Dans le cas d'applications de puissance, le substrat est par exemple un substrat à haute conductivité thermique, de type AIN, BeO, ou un substrat bas coût standard de type PCB, LTCC, HTCC pourvu de vias thermiques. Dans ce cas, les puces sont de type MMIC optimisées en thermique : par exemple par la présence de micro-vias thermiques sous les transistors du MMIC, réduction de l'épaisseur du MMIC.
Les deux structures de protection d'un circuit intégré données aux figures 2 et 3 s'appliquent aussi dans le cas où la face active n'est pas protégée par un élément protecteur (par exemple la couche de passivation de la figure3).
La figure 4 schématise une variante de réalisation de l'invention où l'élément protecteur de la puce est déposé par exemple sur la face supérieure de la puce.
La puce 40 comporte sur sa face active 40a, dans laquelle sont réalisés les composants passifs et actifs du circuit intégré, un élément protecteur 41 pouvant être une couche de passivation. Cette couche est par exemple un diélectrique déposé ou associé à la face active selon une méthode connue de l'Homme du métier. Plusieurs trous métallisés ou « Vias » 42 traversent l'épaisseur ep de la puce (MMIC). Ces vias peuvent avoir une des trois fonctions précédemment mentionnées. La puce est en contact avec un substrat d'accueil ou carte mère 43 par l'intermédiaire d'éléments d'interconnexion tels que des bumps 44 et de lignes d'interconnexion 45 de la carte mère. Ces éléments ainsi que leurs liaisons entre eux étant connus de l'Homme du métier, ils ne seront pas détaillés.

Claims

REVENDICATIONS
1 - Circuit intégré ou composant discret comportant en combinaison :
> une puce comprenant une face active, la puce étant traversée par un ou plusieurs trous métallisés (24, 42) ou « Vias »,
> un élément de protection (23, 20, 41 , 33).
2 - Circuit intégré selon la revendication 1 caractérisé que l'élément de protection est une couche de passivation (41) déposée sur la face active de la puce.
3 - Circuit selon la revendication 1 caractérisé en ce que la puce est associée à un substrat d'accueil (22) et en que l'élément de protection est un capot (20) englobant la puce et le substrat d'accueil.
4 - Circuit selon la revendication 1 caractérisé en ce que la puce est associée à un substrat d'accueil (22) et en ce que l'élément de protection est constitué d'une couche de passivation (23) déposée sur la face active de la puce et un capot (20) englobant la puce et le substrat.
5 - Circuit selon la revendication 1 caractérisé en ce que la puce est associée à un substrat d'accueil (22) et en ce que l'élément de protection (33) est en contact avec la puce.
6 - Circuit selon la revendication 5 caractérisé en ce que l'élément de protection en contact est de la résine.
7 - Circuit selon l'une des revendications 1 à 6 caractérisé en ce qu'il comporte un ou plusieurs éléments d'interconnexion (28) reliés aux différents Vias (24) en face inférieure du circuit . 8 - Circuit selon l'une des revendications 1 à 7 caractérisé en ce que les trous métallisés sont adaptés pour assurer l'interconnexion des signaux et des alimentations.
9 - Circuit selon l'une des revendications 1 à 7 caractérisé en ce qu'il comporte un ou plusieurs trous métallisés ayant pour fonction d'évacuer la chaleur accumulée dans le circuit.
10 - Circuit selon la revendication 9 caractérisé en ce que un trou métallisé a un diamètre de l'ordre de 20 microns.
11 - Utilisation du circuit selon l'une des revendications 1 à 10 pour des applications jusqu'aux fréquences millimétriques, jusqu'à 100 GHz environ.
PCT/FR2003/000740 2002-03-11 2003-03-07 Circuit integre hyperfrequence avec vias thermiques WO2003077314A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0203121A FR2837021B1 (fr) 2002-03-11 2002-03-11 Circuit hyperfrequence de type csp
FR02/03121 2002-03-11

Publications (2)

Publication Number Publication Date
WO2003077314A2 true WO2003077314A2 (fr) 2003-09-18
WO2003077314A3 WO2003077314A3 (fr) 2004-04-08

Family

ID=27763730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2003/000740 WO2003077314A2 (fr) 2002-03-11 2003-03-07 Circuit integre hyperfrequence avec vias thermiques

Country Status (2)

Country Link
FR (1) FR2837021B1 (fr)
WO (1) WO2003077314A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2867609B1 (fr) * 2004-03-12 2006-12-01 United Monolithic Semiconduct Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US5438212A (en) * 1993-02-25 1995-08-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with heat dissipation structure
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US5945734A (en) * 1997-09-19 1999-08-31 Samsung Electronics Co., Ltd. Wire-bond free input/output interface for GaAs ICs with means of determining known good die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US5438212A (en) * 1993-02-25 1995-08-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with heat dissipation structure
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US5945734A (en) * 1997-09-19 1999-08-31 Samsung Electronics Co., Ltd. Wire-bond free input/output interface for GaAs ICs with means of determining known good die

Also Published As

Publication number Publication date
FR2837021B1 (fr) 2005-06-03
FR2837021A1 (fr) 2003-09-12
WO2003077314A3 (fr) 2004-04-08

Similar Documents

Publication Publication Date Title
EP0133125B1 (fr) Boîtier de composant électronique muni d'un condensateur
FR2591801A1 (fr) Boitier d'encapsulation d'un circuit electronique
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
EP1093159A1 (fr) Procédé d'encapsulation de composants électroniques
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2765399A1 (fr) Dispositif semi-conducteur a moyen d'echanges a distance
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
FR2849956A1 (fr) Module a encapsulation
FR2849957A1 (fr) Composant ayant des connexions haute frequence dans un substrat
EP3764756A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
WO2003077314A2 (fr) Circuit integre hyperfrequence avec vias thermiques
FR2565030A1 (fr) Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
FR3097683A1 (fr) Connexion de plusieurs circuits d'une puce électronique
EP3241411B1 (fr) Boitier hyperfrequence a encombrement reduit en surface et montage d'un tel boitier sur un circuit
WO2001056347A1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
EP1553812A2 (fr) Puce à semiconducteur et circuit comprenant une inductance blindée
FR2847726A1 (fr) Module radiofrequence
FR2758908A1 (fr) Boitier d'encapsulation hyperfrequences bas cout
JP3394480B2 (ja) 半導体装置
FR3011977A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
EP0403343B1 (fr) Circuit hybride fonctionnant sous haute tension
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres
FR3123147A1 (fr) Boîtier de circuit intégré à puce retournée de type à matrice de billes pour fonctionnement à très haute fréquence.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CA US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase