WO2003067755A1 - Semiconductor circuit - Google Patents

Description

明 細 書 半導体回路 技術分野

本発明は半導体回路に関し、 特に半導体回路により構成される A G Cアンプに 関する。 背景技術

従来、 A G Cアンプは、 例えば受信機等に用いられている。 ここで、 A G C アンプは、 一般に入力信号を増幅して一定の振幅の信号を出力するように自己 の利得を自動的に調整しながら動作する。 そして、 このような A G Cアンプと しては例えばギルバート回路が知られている。

図 1は、 そのようなギルバートセル型のアンプ回路の回路構成図である。 図 1において、 アンプ回路は、 入力信号 Pを入力するトランジスタ 1と、 入 力信号 Nを入力するトランジスタ 2と、 ゲイン制御電圧を入力するトランジス タ 3及び 6と、 固定値である基準電圧を入力するトランジスタ 4及び 5から構 成される。

このアンプ回路では、 入力信号 Pと入力信号 Nの差分 （差動入力） をゲイン 倍したものが出力信号 Pと出力信号 Nの差分 （差動出力） として得られる。 こ こで、 ゲインは、 出力信号 P及び Nに基づきフィードバックされる電圧である ゲイン制御電圧と基準電圧との差分により決まる。 また、 このフィードバック 系は、 出力信号の振幅が一定になるように動作する。 したがって、 出力信号 P 及び Nの振幅は一定の値に収束する。

し力、し、 このような A G Cアンプにおいては、 V D D〜G N D間に直列に接 続されたトランジスタ等の素子の数が多い。

例えば、 図 1のアンプ回路では、 V D D〜G N D間に、 電流源 2 1、 抵抗 3 1及び 3 2、 入力用トランジスタ 1及び 2、 ゲイン制御用トランジスタ 3〜6、 抵抗 3 3及び 3 4があり、 直列に接続される素子の段数も増えている。

このように V D D〜G N D間に素子がかなりの段数入る場合、 各素子におい て生じる電圧降下により、 十分な入力ダイナミックレンジを得ることができな レ、。 すなわち、 入力信号の振幅が大きくなると出力波形が歪んでしまうことが めった。

本発明の課題は、 入力ダイナミックレンジを大きく設定できるアンプ回路を 提供することである。 発明の開示

本発明の一態様によれば、 本発明の半導体回路は、 1以上のトランジスタを 含む第 1の回路部分と、 前記第 1の回路部分に対して折り返すように配置され、 1以上のトランジスタを含み、 前記第 1の回路部分を介して流れる電流に基づ いて前記第 1の回路部分への入力電圧に対応する電圧を出力する第 2の回路部 分と、 1以上のトランジスタを含み、 前記第 1の回路部分を介して流れる電流 に対応する電流を前記第 2の回路部分に伝達する電流伝達回路とを備えること を特徴とする半導体回路である。

上記構成においては、 前記第 1の回路部分と前記第 2の回路部分の間を切つ て、 前記第 2の回路部分を前記第 1の回路部分に対して折り返すように配置す るので、 電源からグランドに到る経路上において直列に接続される素子の数を 減らすことができ、 各素子において生じる電圧降下の影響を抑えて、 入力ダイ ナミックレンジを大きくとることが可能となる。

本発明の他の態様によれば、 本発明の半導体回路は、 1以上の を含む第 1の回路部分と、 1以上のトランジスタを含み、 前記第 1の回路部分 を介して流れる電流に基づいて前記第 1の回路部分への入力電圧に対応する電 圧を出力する第 2の回路部分と、 1以上のトランジスタを含み、 前記第 1の回 路部分を介して流れる電流に対応する電流を前記第 2の回路部分から引き出す 電流伝達回路と、 を備えることを特徴とする。

上記構成においては、 第 1の回路部分と第 2の回路部分とが直列的に接続さ れることなく、 前記第 1の回路部分を介して流れる電流に対応する電流が第 2 の回路部分から引き出されることになる。 したがって、 電源からグランドに到 る経路上において直列に接続される素子の数を減らすことができ、 各素子にお いて生じる電圧降下の影響を抑えて、 入力ダイナミックレンジを大きくとるこ とが可能となる。

本発明の他の態様によれば、 本発明の半導体回路は、 1以上のトランジスタ を含み、 第 1の直流電位側に設けられる第 1の回路部分と、 1以上のトランジ スタを含み、 前記第 1の回路部分を介して流れる電流に基づいて前記第 1の回 路部分への入力電圧に対応する電圧を出力し、 前記第 1の直流電位側に設けら れる第 2の回路部分と、 1以上のトランジスタを含み、 前記第 1の回路部分を 介して流れる電流に対応する電流を前記第 2の回路部分に伝達し、 前記第 1の 直流電位と異なる第 2の直流電位側に設けられる電流伝達回路とを備えること を特徴とする半導体回路である。

上記構成においては、 第 1の回路部分と第 2の回路部分とは共に第 1の直流 電位側に設けられている。 よって、 第 1の回路部分と第 2の回路部分とが直列 的に接続されることなく、 前記第 1の回路部分を介して流れる電流に対応する 電流が第 2の回路部分から引き出されることになる。 したがって、 電源からグ ランドに到る経路上において直列に接続される素子の数を減らすことができ、 各素子において生じる電圧降下の影響を抑えて、 入力ダイナミックレンジを大 きくとることが可能となる。 尚この場合、 前記第 1の直流電位とは例えば電源 であり、 また、 前記第 2の直流電位とは例えばグランドである。 また、 逆に前 記第 1の直流電位をグランドとし、 前記第 2の直流電位を電源とすることもで さる。

尚上記各態様において、 「前記第 1の回路部分を介して流れる電流に対応す る電流を前記第 2の回路部分から引き出す （または、 に伝達する） 電流伝達回 路」 とは、 例えば 1対以上のカレントミラーによって構成され、 カレントミラ 一のいずれか 1つに第 1の回路部分を介して流れる電流を流すときに、 その力 レントミラーのトランジスタサイズの比率に応じて定まる他方のトランジスタ に流れる電流を 「対応する電流」 として第 2の回路部分から引き出す回路であ り、 または、 カレントミラーのいずれか 1つに所定値の電流を流すときに、 そ の力レントミラーのトランジスタサイズの比率に応じて定まる他方のトランジ スタに流れる電流と第 1の回路部分を介して流れる電流との差を 「対応する電 流」 として第 2の回路部分から引き出す回路である。 尚、 上記比率は必ずしも 1対 1である必要はない。

また、 上記各態様において、 前記電流伝達回路は例えばカレントミラー構造 であったり、 または、 フォールデッドカスコード構造であったりすることがで きる。

また、 上記各態様において、 前記第 1の回路部分が Pチャネル型トランジス タを含むことができる。 図面の簡単な説明

本発明は、 後述する詳細な説明を、 下記の添付図面と共に参照すればより明 らかになるであろう。

図 1は、 従来例のアンプ回路の回路構成を示す図である。 図 2 Aは本実施形態のアンプ回路の回路構成を示す図 （その 1 ) である。 図 2 Bは電流源の詳細図の一例を示す図である。

図 3は、 本実施形態のアンプ回路の回路構成を示す図 （その 2 ) である。 発明を実施するための最良の形態

以下、 本発明の実施の形態を図面に基づいて説明する。

本実施形態の A G Cアンプ回路の回路構成図を図 2 Aに示す。

本実施形態のアンプ回路は、 従来例を示す図 1の回路を矢印 Aの箇所で分離 すると共に、 カレントミラー回路を用いてそれらを接続し、 ゲイン制御電圧ま たは基準電圧を入力するトランジスタ 3〜6を電源側に折り返すことにより得 られる。

図 2 Aにおいて、 A G Cアンプ回路は、 第 1の回路部分、 第 2の回路部分、 電流伝達回路から構成されている。 そして、 第 1の回路部分は、 入力信号 （入 力電圧） P及び Nを受信するトランジスタ 1、 2を含む。 また、 第 2の回路部 分は、 ゲイン制御用のトランジスタ 3 ~ 6を含み、 出力信号 P、 および N (第 1の回路部分への入力電圧に対応する電圧） を出力する。 さらに、 電流伝達回 路は、 第 1の回路部分の電流を第 2の回路部分に受け渡すためのトランジスタ 7 a、 7 b、 8 a、 8 bを含む。

ここで、 トランジスタ 1には入力信号 Pが、 トランジスタ 2には入力信号 N がそれぞれ入力される。 すなわち、 トランジスタ 1と トランジスタ 2は差動入 力を受け取る 1組のトランジスタ （差動対） を構成している。 また、 トランジ スタ 3及び 6にはゲイン制御電圧が、 トランジスタ 4及び 5には固定値である 基準電圧がそれぞれ入力される。 尚、 回路を構成するこれらの素子は図 1の従 来の回路図にもある。

このように構成された A G Cアンプ回路において、 入力信号 Pと入力信号 N の差分 （差動入力） をゲイン制御電圧信号と基準電圧信号の差分でゲイン倍し たものが出力信号 Pと出力信号 Nの差分 （差動出力） として得られる。

また、 電流 i 2は電流 i 1に対応する電流であり、 その値はトランジスタサ ィズ （カレントミラー） の比率に応じて決まる。 すなわち、 トランジスタ 7 a と 7 bはカレントミラーであるので、 図 2 Aにおいて、 電流 i 1と i 2はトラ ンジスタ 7 aと 7 bのトランジスタサイズに比例した値である。 ただし、 信号 の流れる経路が折り返されているため、 図 1の従来例の回路では電流 iはトラ ンジスタ 3及び 4に流れ込んでいたのに対し、 図 2 Aの本実施形態の回路では、 電流 i 2はトランジスタ 3及び 4から引き出されている。 このため、 図 1の従 来例でトランジスタ 3から出力信号 Nを、 トランジスタ 4から出力信号 Pをと つていたのを、 図 2 Aでは、 トランジスタ 3から出力信号 Pを、 トランジスタ 4から出力信号 Nをとつている。

尚、 トランジスタ 8 a及び 8 bも同様にカレントミラーを構成しており、 そ の動作は上記したトランジスタ 7 a及び 7 bと同様である。

このようにして、 入力用トランジスタ 1及び 2の電流をゲイン制御用のトラ ンジスタ 3〜6に受け渡す。

尚、 図 2 Aにおいて、 入力トランジスタ 1及び 2にはノイズを抑えるために Pチャネル型を用いることが望ましい。

また、 以上の説明では、 電流源 2 1と、 ゲイン制御用トランジスタ 3〜 6の 一端は V D D側に設けられ、 電流伝達用トランジスタ 7 a、 7 b、 8 a、 8 b の一端は G N D側に設けられていたが、 逆に、 電流源 2 1と、 ゲイン制御用ト ランジスタ 3〜6の一端を G N D側に設け、 電流伝達用トランジスタ 7 a、 7 b、 8 a、 8 bの一端を V D D側に設ける構成としてもよい。

このように構成することで、 V D D〜G N D間において、 抵抗を 1回と トラ ンジスタを 2回を経由する力、、 または、 電流源を 1回、 抵抗を 1回、 スタを 2回経由すれば、 VDDから GNDに達することができ、 図 1の従来例 のアンプ回路のように、 電流源を 1回、 抵抗を 2回、 トランジスタを 2回経由 して VDDから GNDに達する場合と比較して、 抵抗を経由する回数が 1回分 減るので、 その分電圧降下を抑えることができ、 より広いレンジの入力に対し リニア一な出力を得ることが可能となる。 尚、 電流源 2 1は例えば、 図 2 Bに 示す構成であり、 図 2 Aの電流源 21による電圧降下はトランジスタ 1 1の 1 個分に相当する。

図 3は、 本実施形態における別実施例の AG Cアンプ回路の回路構成を示す 図である。 尚、 図 3では、 図 2 A及び図 2 Bと重複する部分については説明を 省略する。

図 3についても図 2 A同様、 従来例を示す図 1の回路の矢印 Aの箇所を切断 して回路を分離する。 そして、 フォールデッドカスコード構造を用いて切断し た回路をつなげ、 ゲイン制御電圧または基準電圧を入力するトランジスタ 3〜 6を電¾¾側に折り返すことにより、 図 3に示す本実施形態の別実施例のアンプ 回路が得られる。

図 3において、 電流源 22により トランジスタ 9 aに所定値の電流 i 3を流 す。 ここで、 トランジスタ 9 aと 9 bはカレントミラーであるので、 図 3にお いて、 電流 i 3と i 4はトランジスタ 9 aと 9 のトランジスタサイズに比例 した値である。 また、 トランジスタ 9 aと 9 cもカレントミラーであるので、 電流 i 3と i 5はトランジスタ 9 aと 9 cのトランジスタサイズに比例した値 である。

上記トランジスタ 9 a、 9 b、 及び 9 cのトランジスタサイズの比率が 1対 1対 1の場合、 例えば i 3 = 10 mAとすると、 i 4= i 5 = 10 mAとなる _c この場合さらに、 入力信号 Nの電流値 i 2を 3mA、 入力信号 Pの電流値 i 1 を 5mAとすると、 i 6= i 5— i 2= 10— 3 = 7mA、 i 7 = i 4 - i 1 = 10— 5 = 5mAとなる。 したがって、 入力信号 Pの電流値 i 1と入力信号 Nの電流値 i 2の差 （5— 3 = 2mA) は、 電流 i 6と i 7の差としてゲイン 制御用トランジスタ 3〜6に正確に伝えられる。 尚、 ここで、 電流 i 7は電流 i 1に、 また電流 i 6は電流 i 2に、 それぞれ対応する電流である。 すなわち、 カレントミラーであるトランジスタ 9 aと 9 b、 または 9 aと 9 cのいずれか 1つ （具体的には 9 a) に流れる所定値の電流 i 3に応じた電流 i 4、 i 5が、 カレントミラーの他方のトランジスタ （具体的には 9 b、 9 c) にトランジス タサイズの比率に応じて流れ、 その他方のトランジスタを流れる電流である i 4、 i 5と入力用トランジスタ 1及び 2の電流 i 1、 i 2との差を電流 i l、 i 2に 「対応する電流」 i 7、 i 6としてゲイン制御用のトランジスタ 3〜6 から引き出している。

このようにして、 入力用トランジスタ 1及び 2の電流をゲイン制御用のトラ ンジスタ 3〜6に受け渡す。

尚、 図 3の回路では図 1の従来例の回路と比較し、 信号の流れる経路が折り 返されている。 このため、 図 1の従来例の回路では電流 iはトランジスタ 3及 び 4に流れ込んでいたのに対し、 図 3の本実施形態の別実施例の回路では、 電 流 i 6はトランジスタ 3及び 4から引き出されている。

また、 図 3においても図 2 A同様に、 入力用トランジスタ 1及び 2にはノィ ズを抑えるために Pチャネル型を用いることが望ましい。

また、 以上の説明では、 電流源 2 1及び 22と、 ゲイン制御用トランジスタ 3〜6の一端は VDD側に設けられ、 電流伝達用トランジスタ 9 a、 9 b、 9 cの一端は GND側に設けられていたが、 逆に、 電流源 21及び 22と、 ゲイ ン制御用トランジスタ 3〜6の一端を GND側に設け、 電流伝達用トランジス タ 9 a、 9 b、 9 cの一端を VDD側に設ける構成としてもよレ、。

このように構成することで、 VDD〜GND間において、 抵抗を 1回と トラ ンジスタを 2回を経由するか、 または、 電流源を 1回、 抵抗を 1回、 トランジ スタを 2回経由すれば、 V D Dから G N Dに達することができ、 図 1の従来例 のアンプ回路のように、 電流源を 1回、 抵抗を 2回、 トランジスタを 2回経由 して V D Dから G N Dに達する場合と比較して、 抵抗を経由する回数が 1回分 減るので、 その分電圧降下を抑えることができ、 より広いレンジの入力に対し リニア一な出力を得ることが可能となる。

また、 以上の説明は A G Cアンプ回路について行ったが、 電源とグランドの 間に設けられた回路を切断して電流伝達用のトランジスタでつなぎ、 電源ーグ ランド間の直列に接続される素子の数を抑えることで、 入力ダイナミックレン ジを広くとれる構成であれば、 A G Cアンプ回路以外の回路にも適用できる。 例えば乗算回路にも適用できる。

以上、 説明したように、 本発明によれば、 広い入力電圧範囲に渡り出力波形 の歪みの小さい半導体回路を実現できる。

Claims

請 求 の 範 囲

1 . 1以上のトランジスタを含む第 1の回路部分と、

前記第 1の回路部分に対して折り返すように配置され、 1以上の

タを含み、 前記第 1の回路部分を介して流れる電流に基づいて前記第 1の回路 部分への入力電圧に対応する電圧を出力する第 2の回路部分と、

1以上のトランジスタを含み、 前記第 1の回路部分を介して流れる電流に対 応する電流を前記第 2の回路部分に伝達する電流伝達回路とを備えることを特 徴とする半導体回路。

2 . 1以上のトランジスタを含む第 1の回路部分と、

1以上のトランジスタを含み、 前記第 1の回路部分を介して流れる電流に基 づいて前記第 1の回路部分への入力電圧に対応する電圧を出力する第 2の回路 部分と、

1以上のトランジスタを含み、 前記第 1の回路部分を介して流れる電流に対 応する電流を前記第 2の回路部分から引き出す電流伝達回路とを備えることを 特徴とする半導体回路。

3 . 1以上のトランジスタを含み、 第 1の直流電位側に設けられる第 1の回 路部分と、

1以上のトランジスタを含み、 前記第 1の回路部分を介して流れる電流に基 づいて前記第 1の回路部分への入力電圧に対応する電圧を出力し、 前記第 1の 直流電位側に設けられる第 2の回路部分と、

1以上のトランジスタを含み、 前記第 1の回路部分を介して流れる電流に対 応する電流を前記第 2の回路部分に伝達し、 前記第 1の直流電位と異なる第 2 の直流電位側に設けられる電流伝達回路とを備えることを特徴とする半導体回 路。

4 . 前記電流伝達回路はカレントミラー構造であることを特徴とする請求項 1、 2、 または 3記載の半導体回路。

5 . 前記電流伝達回路はフォールデッドカスコード構造であることを特徴と する請求項 1、 2、 または 3記載の半導体回路。

6 . 前記第 1の回路部分が Pチャネル型トランジスタを含むことを特徴とす る請求項 1、 2、 または 3記載の半導体回路。