WO2003054945A1 - Method for ion beam fine patterning of inorganic multilayer resist, and semiconductor device, quantum device, micromachine component and fine structure manufactured by the method - Google Patents

Method for ion beam fine patterning of inorganic multilayer resist, and semiconductor device, quantum device, micromachine component and fine structure manufactured by the method Download PDF

Info

Publication number
WO2003054945A1
WO2003054945A1 PCT/JP2002/012919 JP0212919W WO03054945A1 WO 2003054945 A1 WO2003054945 A1 WO 2003054945A1 JP 0212919 W JP0212919 W JP 0212919W WO 03054945 A1 WO03054945 A1 WO 03054945A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxide film
ion beam
substrate
ion
Prior art date
Application number
PCT/JP2002/012919
Other languages
French (fr)
Japanese (ja)
Inventor
Tadaaki Kaneko
Yasushi Asaoka
Naokatsu Sano
Original Assignee
The New Industry Research Organization
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001377084A external-priority patent/JP4052430B2/en
Priority claimed from JP2001377075A external-priority patent/JP4042893B2/en
Application filed by The New Industry Research Organization filed Critical The New Industry Research Organization
Priority to AU2002354455A priority Critical patent/AU2002354455A1/en
Publication of WO2003054945A1 publication Critical patent/WO2003054945A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279Ionlithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Definitions

  • the present invention includes a semiconductor substrate made of S i, S i C, G a I n including the A s X G a 1 ⁇ ⁇ s y P i y and A 1 X G a lx A s y P inorganic material such as ly
  • the present invention relates to an ion beam microfabrication method for a surface and a semiconductor device, a quantum device, and a micro machine component by the method. Background art
  • GaAs is a material that has a higher electron mobility than Si and can operate at higher frequency and higher speed than Si, and is industrial scale in terms of resource abundance, crystal integrity, etc. It has been attracting attention for its excellent properties and diversity as a kind of compound semiconductor that overcomes its limitations instead of Si.
  • MBE molecular crystal epitaxy
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the present inventor has proposed a dry etchant that overcomes the technical limitations of the conventional dry etching method for compound semiconductors using a halogen gas.
  • a method of dry etching a method of dry etching the surface of a semiconductor crystal with a bromide in units of one atomic layer has been developed and disclosed in Japanese Patent Application Laid-Open No. 8-321483.
  • a surface oxide film such as SiO 2 , As 2 O 3 , As 20 , and Ga O is naturally formed on the surface of the Si or GaAs substrate, and a dry etching mask is provided. In forming GaN, it was necessary to remove these surface oxide films.
  • the present invention has been made in view of the above problems, and it is not necessary to previously remove a surface oxide film of a multilayer substrate made of an inorganic material such as Si, SiC, and GaAs, and Fine two-dimensional and three-dimensional circuit patterns used for quantum devices can be formed on the surface of a multilayer substrate made of inorganic materials without forming a dry etching mask for forming complicated and miniaturized circuit patterns. It is an object of the present invention to provide an ion beam fine processing method for forming an ion beam.
  • the ion beam microfabrication method of an inorganic multilayer resist of the present invention for solving the above-mentioned problem, comprising: preventing oxidation of the substrate X on the surface of a semiconductor substrate X; An inorganic material capable of forming an oxide film layer is formed, and furthermore, the Y layer is prevented from being oxidized on the surface of the Y layer and is thermally unstable.
  • the surface natural oxide film is selectively replaced with a stable forced oxide film Z ′ layer by metal ion implantation under oxygen molecule radiation, and the amount of implanted ions is further increased, and the natural oxide film or
  • X surface is dry-etched with a reactive etching gas with high accuracy, and the surface oxide film, the ⁇ layer, the ⁇ layer and the substrate X other than the portion replaced with the forced oxide film ⁇ ′ layer and the oxide film Y ′ layer are removed. Some are removed.
  • the inorganic material layer By forming the inorganic material layer on the surface of the inorganic material substrate X, the oxidation of the substrate X is suppressed.
  • This layer is preferably formed by the MB method or the CVD method.
  • MBE or CVD the thickness can be controlled on an atomic layer basis.
  • An inorganic material Z layer is further formed on the surface of the Y layer.
  • This Z layer is also preferably formed by the MBE method or the CVD method similarly to the aforementioned Y layer. Since the thickness can be controlled in atomic layer units by being formed by the MBE method or the CVD method, the propagation amount of O ions to the Y layer can be controlled.
  • This Z layer also functions as a buffer layer.
  • the surface of the natural oxide film formed on the surface of the Z layer is directly irradiated with a focused ion beam of relatively heavy metal ions such as Ga adjusted to an arbitrary ion beam diameter and ion current density.
  • the surface native oxide film is selectively replaced with a chemically stable forced oxidation oxide film Z ′ layer.
  • a chemically and thermally stable oxide film Y' layer is formed on the surface of the Y layer, and other oxide films, the Z layer, Y layer and part of substrate X Dry etching under a reduced pressure of about 8 Pa or less to leave chemically stable Y 'allows any circuit pattern to be freely formed without using a mask on substrate surface X, which is an inorganic material
  • the inorganic material forming the semiconductor substrate X S i, S i C , G a x I n X _ X a s y P preparative y and G a X a containing GaAs the 1 X _ X a s y P E -y or the like can be used.
  • the inorganic material Y layer that can prevent oxidation of the substrate X and form a chemically and thermally stable oxide film layer includes G a X A 1! _ X including Al and A 1 As. A s yP y and the like. Still ⁇ layer formed on the surface of the Y layer, or an amorphous S i layer, and the like G a x I n! _ X A s y P containing Ga A s.
  • the size of the oxide film Y 'formed on the surface of the Y layer is controlled by controlling the thickness of the Z layer.
  • the inorganic material Z layer is preferably formed by MBE or CVD. This is because the thickness is controlled by the thickness of the atomic layer unit. Thus, the amount of o-ions propagated to the Y layer can be controlled by the thickness of the Z layer, and the size of the oxide film Y and the layer formed on the surface of the Y layer can be controlled.
  • the method for finely processing an ion beam of an inorganic multilayer resist according to the present invention includes controlling the size of the oxide film Y ′ layer formed on the surface of the Y layer by controlling the amount of the metal ions implanted. is there.
  • the ion beam microfabrication method for an inorganic multilayer resist according to the present invention is characterized in that the size of a portion to be replaced by the forced oxide film z ′ and the oxide film Y ′ layer and the removal amount by the dry etching are controlled.
  • the substrate surface can be processed into either a negative type or a positive type.
  • the surface of the substrate X can be made negative or positive. It can be freely processed into any of the molds. For this reason, it becomes possible to cope with complicated and fine circuit patterns, such as circuit patterns used in recent quantum devices.
  • Etching can be performed in atomic layer units, and an arbitrary circuit pattern can be freely formed on the substrate X surface.
  • the ion beam microfabrication method of the inorganic multilayer resist of the present invention comprises forming an A 1 layer on the surface of a Si wafer substrate, further forming an Si amorphous layer on the surface of the A 1 layer, Metal ions are implanted into a desired shape through a mask capable of selectively absorbing an ion beam into an arbitrary shape on the surface of the amorphous layer, and the presence of a surface natural oxide film naturally formed on the surface of the Si amorphous layer or emission of oxygen molecules.
  • An A1 layer is formed on the Si wafer substrate surface, and a Si amorphous layer is formed on the surface.
  • a predetermined pattern is formed on the surface of the Si amorphous layer, and a mask that does not transmit the ion beam is installed in a portion other than a necessary portion, and metal ions are naturally applied to the surface of the Si amorphous layer through the mask. Irradiation is performed in the presence of a surface native oxide film formed on the surface or under the emission of oxygen molecules. Then, the metal ions that have passed through the pattern formed on a mask, a surface natural oxide film which is naturally formed is optionally substituted in a chemically stable oxide layer S io 2 to S i amorphous layer surface .
  • the chemically stable A 1 x O y for example, A 1 2 is formed on the surface of the A 1 layer by the propagation of O ions from the Si 0 2 or the sputtering of the Si amorphous layer. 0 3 is formed. Then, after removing the mask, S i wafer substrate surface to form the S I_ ⁇ 2, and S i amorphous layer of A 1 x O y other portion, the portion of A 1 So ⁇ Pi S i wafer substrate under a reduced pressure of lower than about 10- 8 P a, by dry etching, chemically by leaving stable a 1 2 0 3, to freely form the structure and pattern of any shape S i substrate surface Can be.
  • a metal ion to be used it is preferable to use a relatively heavy metal such as Ga.
  • the A1 layer formed on the surface of the Si substrate must be formed by MBE or chemical vapor (Chemical Vapor Deposition: 3 ⁇ 4xCVD) or MO by MOCVD. Is preferred. This is because the thickness can be controlled in atomic layer units by being formed by the MBE method, the CVD method, or the MOC VD method.
  • the Si amorphous layer formed on the surface of the A1 layer can also be formed by MBE or CVD or Is preferably formed by MOCVD. This is because the thickness can be controlled on an atomic layer basis, so that the amount of O-ion propagation to the surface of the A1 layer of the second layer can be accurately controlled.
  • the ion beam microfabrication method of the inorganic multilayer resist comprises the steps of: forming an A 1 layer on the surface of the Si wafer substrate; forming an Si amorphous layer on the surface of the A 1 layer; After injecting metal ions into a desired shape through a mask capable of selectively absorbing an ion beam into an arbitrary shape on the layer surface, the mask is removed, and a focused ion beam of metal ions controlled to an arbitrary ion beam diameter and an ion current density is formed.
  • the mask After irradiating the metal ions using the mask, the mask is removed, and the metal ions that have passed through the mask are further exposed to the chemically stable S i 0 2 and A 1 x O y formed by the metal ions.
  • the metal ions that have passed through the mask are further exposed to the chemically stable S i 0 2 and A 1 x O y formed by the metal ions.
  • By implanting it is possible to increase the dose of ions implanted into them and to control the size of Al x O y formed. As a result, it is possible to efficiently perform drawing with a focused ion beam partially on the surface of one Si wafer substrate, and perform predetermined fine processing on the entire surface of the Si wafer substrate. In addition, fine processing can be performed partially.
  • the method for finely processing an ion beam of an inorganic multilayer resist comprises controlling an arbitrary ion beam diameter to be implanted into a surface native oxide film after removing the mask and a controlled ion ion implantation amount of a metal ion. the sputtering a portion of the a 1 x O y layer, the a l x O y pattern by fine processing into an arbitrary shape, by controlling freely the entire and local both patterns, nanometric
  • the microstructure and / or electronic circuit can be efficiently formed on the entire surface of the Si wafer substrate.
  • the beam diameter and ion current density of the ion beam to be implanted are controlled.
  • a metal ion beam is implanted at an ion beam density power of, for example, 6 ⁇ 10 16 (pieces / cm 2 ) or more so that the ions to be implanted have a predetermined concentration or more.
  • a microfabricated shape can be arbitrarily formed in addition to the shape obtained by the metal ion implantation using the mask. For this reason, it is possible to process both the entire surface and the local portion of the Si wafer substrate surface, a microstructure having a predetermined pattern on the order of millimeters to nanometers and a semiconductor or electronic circuit.
  • the method for finely processing an inorganic multilayer resist according to the present invention can control the size of A 1 x O y formed on the surface of the A 1 layer by controlling the thickness of the Si amorphous layer. It is.
  • the thickness of the Si amorphous layer formed on the surface in atomic layer units by MBE, CVD, or MOCVD, it is possible to control the amount of O ions transmitted to the A1 layer of the second layer. can, it is possible to control the magnitude of a 1 x O y layer is formed on the a 1 layer surface.
  • the ion beam density is increased to, for example, 6 ⁇ 10 16 (pieces / cm 2 ) or more, Cause puttering.
  • a part of the A 1 x O y layer and the Si substrate is scraped off, and a micro-machined shape can be arbitrarily formed in addition to the shape obtained by Ga ion implantation using a mask. It can freely form a wide range of shapes from millimeter to nano order.
  • the wafer substrate surface can be processed into both negative and positive types of nano-order size.
  • the microfabricated area formed on the surface of the S i wafer substrate can be reduced. It can be controlled freely
  • the surface of the Si wafer substrate can be freely processed into either a negative type or a positive type. For this reason, it is possible to deal with complicated and miniaturized circuit patterns, such as circuit patterns used in recent quantum devices.
  • the ion beam microfabrication of an inorganic multilayer resist of the present invention, the reactive etching gas, Ru der those using B i F 3 or X e F 2.
  • Etching can be performed in atomic layer units, and any circuit pattern can be freely formed on the Si wafer substrate surface.
  • the method for finely processing an ion beam of an inorganic multilayer resist according to the present invention is capable of processing the surface of an inorganic material into an arbitrary shape. Therefore, the production of a semiconductor device, a quantum device, a micromachine component, and a fine structure Is possible.
  • FIG. 1 is a diagram for explaining a difference in a forming process due to a difference in ion dose (ion implantation amount) in an embodiment of an ion beam fine processing method according to the present invention.
  • FIG. 2 is a schematic cross-sectional view when the surface of the substrate after the ion implantation shown in FIG. 1 is dry-etched, and is a schematic cross-sectional view when the etching amount is small.
  • FIG. 3 is a schematic cross-sectional view when the substrate surface after the ion implantation shown in FIG. 1 is dry-etched, and a schematic cross-sectional view when the etching amount is large.
  • FIG. 4 is a diagram for explaining an ion dose amount during ion beam scanning.
  • FIG. 1 is a diagram for explaining a difference in a forming process due to a difference in ion dose (ion implantation amount) in an embodiment of an ion beam fine processing method according to the present invention.
  • FIG. 2 is a schematic cross-sectional
  • FIG. 5 is a diagram for explaining a method of forming a three-dimensional circuit pattern.
  • FIG. 6 is a diagram showing an example of a three-dimensional lattice circuit pattern.
  • FIG. 7 is a diagram showing an example of a method of microfabrication performed by superimposing ion beams.
  • FIG. 8 is a view for explaining a step of ion-implanting an entire structure having a large area into a Si substrate by using a mask of an example of an embodiment of an ion beam fine processing method for an inorganic multilayer resist according to the present invention.
  • FIG. Fig. 9 shows the removal of the mask after the ion implantation using the mask shown in Fig.
  • FIG. 4 is a diagram for explaining a step of also performing fine processing of details.
  • FIG. 10 is a schematic cross-sectional view when the surface of the substrate after the ion implantation shown in FIG. 8 is dry-etched, and is a view showing a state where the Si substrate is not etched.
  • the first 1 Figure shows the state in which case the etching amount is a diagram showing a cross-sectional schematic view of a etching amount is large is often been shaved part of the S i board and has a circuit carrying the A 1 2 0 3 FIG. FIG.
  • FIG. 12 is a diagram showing AFM images of substrate surfaces having different ion dose amounts (ion implantation amounts) in the ion beam fine processing method according to the present invention.
  • FIG. 13 shows the ion beam according to the present invention on the surface of the Si substrate and the GaAs substrate.
  • FIG. 3 is a diagram showing an AFM image when a fine processing method is used.
  • FIG. 14 is a diagram showing an AFM image of a microstructure on an Si wafer substrate according to an example of the present embodiment using a mask.
  • FIG. 15 is a diagram showing a conceptual diagram of a quantum wire.
  • FIG. 1 is a schematic cross-sectional view in a state where Ga ions are implanted
  • FIGS. 2 and 3 are schematic cross-sectional views in a case where dry etching is performed for each atomic layer
  • FIG. 2 is an etching diagram. The one with a small amount is shown in Fig. 3, and the one with a large etching amount is shown.
  • 1 is G a x I n including the S i and G a A s - is X A s y P ⁇ _ y made of an inorganic material such as the substrate X. 2 is formed on the surface of the substrate X 1 by MBE, CVD, or MOC VD to prevent oxidation of the surface of the substrate X 1 and form a chemically and thermally stable oxide film layer A 1 or A It represents an inorganic material Y layer, such as Ga X a 1 x As yP y containing 1 As.
  • the amount of implanted metal ions for example, Ga ions, is increasing as shown in FIGS. 1 (a) to ( e ).
  • the ion beam microfabrication method of the inorganic multilayer resist according to the present invention is applied to the surface of G x In — X A s y P y substrate X 1 including S i, S i C and G a As.
  • Ga x a l X a s yP including a 1 and a 1 As formed on arbitrary thickness by MB E or CVD - inorganic material Y layer 2 of y like, and ⁇ motor Norefasu S i layer, G a laminating a G a x I ni- X a s y inorganic material Z layer 3 of the y layer and the like including a a s layer and I n a s layer. Then, without removing the S i 0 2 and As 2 0 surface natural oxide film 4 such as 3, which is naturally formed on the surface of the Z layer 3,.
  • Ion beam towards the surface of the surface native oxide film 4 An ion made of a relatively heavy metal, preferably a Ga ion 5 having a diameter of 0.5 ⁇ or less, preferably 0.3 / m or less, more preferably 0.1 ⁇ m or less, Irradiation is performed below to inject ions into the surface native oxide film 4.
  • a metal ion 5 surface natural S i 0 2 of the oxide film 4, As 2 0 oxide such as 3, S I_ ⁇ 2 below some injection volume is chemically stable oxide, G a 2 0 is replaced by a forced oxidation film Z 'layer 6 of 3 like (see FIG. 1 (a)).
  • the injection amount or thickness of the Z layer 3 of metal ions 5 can control the sputtering quantity of oxygen amount or Z layer propagating in .Y layer 2, oxide such as A 1 2 0 3 on the surface of the Y layer 2
  • the film Y 'layer 7 is formed (see FIG. 1 (b)).
  • the chemically stable forced oxide film Z ′ layer 6 and oxide film Y ′ layer 7 serve as a mask during dry etching.
  • the size of the oxide film Y 'layer 7 is about 1/10 of the size of the forced oxide film Z' layer 6, fine patterning is more likely than when only the forced oxide film Z 'layer 6 is formed. I can do it.
  • the surface is dry-etched with bromide in atomic layer units to remove portions other than those replaced by the forced oxide film Z 'layer 6 and oxide film Y' layer 7 (see Fig. 2 (b)).
  • the surface of the substrate XI can be processed so as to have a predetermined circuit pattern.
  • the focused ion beam irradiating the surface of the surface native oxide film 4 is shown in Fig. 4.
  • the beam tip is circular.
  • FIG. 4 (a) when the ion beam 5 is superposed on the surface native oxide film 4 at a constant speed, a portion where the ion beam 5 overlaps is formed. For this reason, as shown in FIG.
  • the amount of ion dose implanted into the surface natural oxide film 4 increases near the center of the ion beam 5. That is, the ion region exerted on the surface native oxide film 4 becomes smaller than the actual diameter of the ion beam 5, and the region can be set to a size of 2/3 to 1/2 of the ion beam diameter to be irradiated. For this reason, it is possible to process a pattern of a line having a thickness of 23 to ⁇ of the ion beam diameter of the ion beam 5 on the surface of the surface native oxide film 4.
  • a surface with good flatness can be obtained with good reproducibility.
  • the atoms to be etched are the step positions on the surface, and the steps constituting the surface irregularities are preferentially removed.
  • Atomic layers can be etched in single layers. The surface obtained as a result of such single layer etching is extremely flat. That is, a flat surface at the atomic level can be obtained. Furthermore, this method enables the same etching on the cleaved (1 110) plane regardless of the plane index.
  • a reactive etching gas in ultrahigh vacuum for example after evacuation to 1 0 8 P a level, 5 0 0 ⁇ 6 0 0 ° C in 1 0 6 -1 0 Etching can be performed by introducing an etchant gas at a gas partial pressure of 5 Pa.
  • the reactive etching gas used as the etchant gas is preferably a compound with bromine, for example, AsBr.
  • AsBr AsBr
  • the surface and the natural oxide film 4 amorphous S i layer, 0 & 31 1 n xAs containing G GaAs layer and I 1 3-layer Layer 3 Inorganic material such as G a X A 1 X _ X A sy P y layer including A 1 layer and A 1 As layer.Since it is possible to etch the Y layer 2 in units of one atomic layer.
  • a structure having a high aspect ratio and fine dimensions can be easily formed with good reproducibility.
  • FIG. 1 (a) shows a state in which a predetermined amount of metal ions 5 are implanted and a forced oxide film Z ′ layer 6 is formed only on a part of the surface native oxide film 4.
  • a reactive etching gas for example, after evacuation of using bromide gas in ultrahigh vacuum, for example to 10- 8 P a level, 500
  • Etsu etchant gas in the gas partial pressure of 15 600 ° C at 10- 6 10- 5 P a those performing dry etching shown in FIG. 2 (a).
  • Etsu etchant gas in the gas partial pressure of 15 600 ° C at 10- 6 10- 5 P a those performing dry etching shown in FIG. 2 (a).
  • S i Oh Rui, G a s I n X A s y substrate X 1 of P or the like including a GaA s and I n A s The surface is processed into a convex shape leaving the part replaced by the forced oxide film Z 'layer 6
  • FIG. 1 (b) shows a case where the implantation amount of the metal ions 5 exceeds a predetermined implantation amount.
  • the forced oxide film Z ′ layer 6 is sputtered and the metal ion penetrates the inorganic material Z layer 3, This inorganic material Z A metal ion penetration region 8 in which metal ions are implanted in the layer 3 is formed.
  • the O ions of the metal ion intrusion region 8 reaches the inorganic material Y layer 2 such as A 1 layer and A 1 A s layer, oxide film Y such A 1 2 0 3 on the surface of the inorganic material Y layer 2 ' Layer 7 is formed. At this time, the oxide film Y and the layer 7 formed on the surface of the inorganic material Y layer 2 containing Al and A 1 As are controlled by the thickness of the inorganic material Z layer 3.
  • the forced oxide film Z 'layer 6 formed on the surface native oxide film 4 and the oxide film Y and the layer 7 formed on the surface of the inorganic material Y layer 2 act as a mask.
  • the ion invasion region 8 into which metal ions have penetrated is made amorphous and exhibits a higher etching rate than the inorganic material Z layer 3 into which no ions have penetrated.
  • portions other than the forced oxidation film Z 'layer 6 and the oxide film Y' layer 7 are etched, and a convex portion having a deep groove 9 formed in the center is formed. It is formed on the surface of the substrate X1.
  • the convex portion is formed on the substrate 1.
  • the surface native oxide film 4 formed on the surface is replaced by the forced oxide film Z ′ layer 6.
  • O ions are more easily propagated to the surface of the inorganic material Y layer 2, and the oxide film Y and the layer 7 are formed in a wide range on the surface of the inorganic material Y layer 2.
  • the portions other than the oxide film Y and the layer 7 are etched, and a convex portion is formed on the substrate X1.
  • the range in which the inorganic material Z layer 3 is made amorphous expands, and the metal material 5 is sputtered.
  • the oxide film Y and the layer 7 formed on the surface of the inorganic material Y layer 2 are also sputtered by the metal ions to form the grooves 10.
  • the range in which the inorganic material Z layer 3 is made amorphous expands, and sputtering is performed by the metal ions 5.
  • the range in which the inorganic material Y layer 2 is made amorphous is also expanded and sputtered by the metal ions 5 to form a deep V-shaped groove 11 on the surface.
  • the surface of the substrate 1 is evacuated to a level of, for example, 10 to 8 Pa in an ultra-high vacuum using a reactive etching gas as described above, and then the surface is heated to 500 to 600 Pa.
  • G a x I n 1 comprising S i or G a A s and I n A s - to x As y Pi y substrate X the surface of the inorganic material, such as, A 1 layer, A 1 A s layer
  • An inorganic material Y layer such as a Ga X A 1 iiASyP y layer containing and a Z layer of an inorganic material such as Ga x InnASyP— y containing GaAs and InAs are laminated.
  • G a X including the A 1 layer and the A 1 As layer can be adjusted. It is possible to form an oxide film Y 'layer, such as a 1 2 0 3 to a 1 X _ X a s yy layer inorganic materials Y layer surface or the like.
  • the surface of the substrate X after the dry etching with the reactive etching gas can be processed into either a negative type or a positive type. Further, by drawing the surface of the substrate X with an ion beam so as to form a predetermined circuit pattern at the time of Ga ion implantation, an arbitrary circuit pattern can be easily processed with good reproducibility. This makes it possible to apply not only to semiconductor devices but also to wavelength discrimination devices, micromachining of micromachining and microcomponents, and quantum wires.
  • a inorganic materials Y layer such as 0 & 3 ⁇ 4 1 1 8 layer comprising one layer Ya 1 3-layer, amorphous S i layer, a G a A s layer or I nA s layer Since G a x I n ⁇ x AS y P ⁇ y layer including inorganic material Z layer are laminated, enables you to form a chemically stable different oxide film by connexion formed on Ion implantation
  • the degree of freedom in design is expanded, and three-dimensional circuit patterns can be designed.
  • FIG. 5 As one of means for forming a three-dimensional circuit pattern, for example, as shown in FIG. 5, there is a method of forming a spatial modulation mask using a variable dose beam. At this time, by adjusting the dose and controlling the beam irradiation position, it is possible to form a pattern as shown in FIGS. 6 (a) to 6 (c).
  • the position accuracy of the Ga ion beam can be controlled in units of 10 nm, for example, as shown in Fig. 7, it is possible to process even finer circuit patterns by overlapping the ion beams.
  • the description has been made by exemplifying the Ga ion.
  • the ion implanted into the substrate surface is not limited to the Ga ion, and an ion made of another metal may be used. It is possible.
  • FIG. 8 is a schematic cross-sectional view of a state in which ions are implanted in a shower using a mask
  • Fig. 9 is a state in which ions are implanted with the mask removed, the ions are finely focused, and the implantation amount is changed depending on the location.
  • FIG. 10 is a schematic sectional view
  • FIG. 10 is a schematic sectional view when dry etching is performed in atomic layer units.
  • FIG. 11 shows one having a larger etching amount than FIG.
  • the ion used is not particularly limited as long as it is a relatively heavy metal ion, and generally, a widely used Ga ion is preferable because existing equipment can be used as it is.
  • 21 is an Si wafer substrate
  • 22 is an A1 layer formed on the surface of the Si wafer substrate 21 by MBE, CVD, or MOCVD
  • 23 is A 1 is a Si amorphous layer formed on the surface of layer 22 by MBE, CVD or MOCVD
  • 24 is Si 0 2 which is naturally formed on the surface of Si amorphous layer 23.
  • 25 indicates a mask
  • 26 indicates a Ga ion used as a metal ion.
  • the mask 25 a metal such as gold can be exemplified, but it is preferable to appropriately select the mask 25 depending on ions to be irradiated.
  • the mask 25 may be a mask in which an arbitrary pattern is processed on a single mask, a mask in which a predetermined pattern is formed by combining a plurality of masks, and ion irradiation with a plurality of masks. A predetermined pattern may be repeatedly formed.
  • an A1 layer 22 is formed on the surface of the Si wafer substrate 21 to an arbitrary thickness by MBE or CVD.
  • a Simorphous layer 23 is laminated on the surface of the A1 layer 22 .
  • the mask 2 5 on which a predetermined pattern is formed on the surface native oxide film 2 4 Is installed and a Ga ion beam 26 is irradiated through a mask 25 in a vacuum.
  • the Ga ion beam 26 may be applied to the entire surface in a shower shape, or the focused Ga ion beam 26 may be scanned at a constant speed to irradiate the entire surface. You may do it.
  • FIG. 9 shows a state where the mask 25 is removed after the implantation of the Ga ion beam 26 using the mask 25 of FIG. 8 and the focused ion beam 29 of the Ga ion is implanted in a vacuum.
  • the focused ion beam 29 of the Ga ion (a) has an ion implantation amount of 6 ⁇ 10 13 (pieces Zcm 2 ), and (b) has a ion implantation amount of 6 ⁇ 10 15
  • a (c) is 6 X 10 16 (number Zcm 2), (d) and (e) are 6X 10 17 (number / cm 2).
  • FIG. 9 (e) shows an example in which a focused ion beam 29 of the Ga ion is irradiated in addition to the place where the light has passed through the mask 25 and has already been irradiated with the Ga ion beam 26.
  • the focused ion beam 29 of the Ga ion has a diameter of not more than 0.5 im, preferably not more than 0.5, more preferably not more than 0.1 / zm.
  • the focused ion beam 9 of the Ga ion has a circular beam tip. For this reason, when the surface natural oxide film 24 is scanned at a constant speed, a portion where the ion beam overlaps is formed in each portion (see FIG. 4). For this reason, the amount of ions implanted into the surface native oxide film 4 increases near the center of the focused ion beam 29 of the Ga ions. That is, the ion region exerted on the surface native oxide film 24 is smaller than the diameter of the actual focused ion beam 29 of the Ga ion.
  • the area can be 2/3 to 1/2 the diameter of the focused ion beam to be irradiated. For this reason, it becomes possible to process a line pattern having a thickness of 2/3 to 1 ⁇ 2 of the ion beam diameter of the focused ion beam 9 of G ion on the surface of the surface native oxide film 24.
  • the focused ion beam 29 of G a ion irradiation in vacuum when implanted into the surface native oxide film 24, the surface of the natural oxide film 24 forced oxides S i 0 2 27 that chemically stable in some implantation amount or more Is replaced (see Figure 9). Then, G by injection amount and the thickness of S i Amoru Fass layer 23 of the focused ion beam 29 of a ion, S i 0 2 27 ion penetration region G a ions S i ⁇ Amorphous layer 23 by O ions are implanted 32 is formed.
  • the O ions of SiO 2 27 propagate through the ion penetration region 32 to the A 1 layer 22, or the Si amorphous layer 23 is sputtered. is-rings, the size of the a 1 2 0 3 layer 28 formed on the a 1 layer 22 that are controlled (see FIG. 9).
  • the chemically stable S i 0 2 layers 27 and A 1 2 O 3 layer 2 8 serves as a mask during dry etching. Further, because the size of the A 1 2 0 3 layer 28 is the size of about 1 Bruno 10 S i 0 2 layer 27, it is possible to fine Kai putter Jung.
  • the surface of the wafer substrate 21 can be processed into a predetermined nano-order size circuit pattern.
  • the reactive E Tsuchingugasu usable it is possible to use B i F 3 or Xe F 2.
  • a surface with good flatness can be obtained with good reproducibility.
  • the atoms being etched are Is the atom at the step position on the surface, and the steps constituting the surface irregularities are preferentially removed, so that the atomic layer can be etched in single layers.
  • the surface obtained as a result of such single-layer etching is extremely flat. That is, a flat surface at the atomic level can be obtained. Furthermore, this method is cleaved (1 1
  • the surface of the Si or A1 crystal is (1 00), (1 1 0), (1 1
  • Etching can be performed in units of any surface regardless of the surface index.
  • a gas Etching can be performed by introducing an etchant gas at a partial pressure.
  • Etsu etchant gas B i F 3 or X e F 2 is illustrated as a representative. Of course, other types may be used.
  • FIG. 10 shows a state in which the surface natural oxide film 24, the Si mono-reflective layer 23, the A1 layer 22, and the ion penetration region 32 have been removed by dry etching.
  • FIG. 11 shows a state in which the dry etching of FIG. 10 has been further advanced.
  • Some of 1 indicates the state is etched A 1 2 0 3 layer 28 and the S i wafer substrate 21 is formed in a convex shape.
  • the portions a to d in FIGS. 10 and 11 show different ion implantation amounts, and show changes in the morphology after dry etching as the ion implantation amount increases. Things. Also,
  • FIG. 1 e portion at 0 view and first FIG. 1 is obtained by further implanting ions into A 1 2 0 3 layer 2 8 is formed partially Te cowpea the ions that have passed through the mask.
  • part a is a convex fine wire formed by dry etching by reducing the amount of ion implantation to replace the surface native oxide film 4 with the forced oxide SiO 2 layer 27.
  • b portion is S i Amoru ion intrusion region 3 2 G a ion implanted into Fas layer 2 3 is formed, O ions to form A 1 2 0 3 layer 2 8, 3 1 0 2 layers
  • a convex thin line having a groove 30 in the center of 27 is shown.
  • c portion is an ion implantation amount is excessive, the central portion of the A 1 2 0 3 layer 2 8 formed on the surface by ion is sputtered, with V-shaped grooves 3 1 is formed, the central portion of its This shows that a wide groove 30 is formed.
  • the part d shows that the ion implantation amount is further increased and a part of the Si wafer substrate 21 is processed by sputtering to form a wide groove 33.
  • the first 1 Figure shows a state of further advancing the Doraietsuchin grayed, a portion by etching, S i 0 2 layers 2 7, and the S i Amorufasu layer 2 3 thereunder a 1-layer 2 2 elutes, fine pattern having an a 1 2 0 3 layer 2 8 on the surface was formed.
  • surface native oxide film 24, Si amorphous layer 23, A1 layer 2 2 can be etched for each atomic layer, so that chemically stable oxides formed by ion implantation can be used as a mask during dry etching to produce fine particles with a high aspect ratio.
  • a structure having dimensions can be easily formed with good reproducibility.
  • the dry etching mask on the surface of the Si wafer / substrate after dry etching with a reactive etching gas can be processed into either a negative type or a positive type.
  • a reactive etching gas By controlling the amount of Ga ion to be injected, the dry etching mask on the surface of the Si wafer / substrate after dry etching with a reactive etching gas can be processed into either a negative type or a positive type.
  • any circuit pattern can be easily processed with good reproducibility. can do. This makes it possible to apply not only semiconductor devices, but also wavelength discriminating devices, micromachining such as micromachining / microcomponents, and quantum wires.
  • the A1 layer and the Si layer are stacked, it is possible to form chemically stable masks with different atomic sizes, which are formed by ion implantation. Not only the design but also the degree of freedom of design is expanded, and it is also possible to design circuit patterns in three dimensions.
  • the method for processing a Si semiconductor microstructure by ion beam implantation lithography of an inorganic multilayer resist according to the present invention is described in the above embodiment.
  • the A 1 layer formed on the surface of the Si wafer substrate and preventing oxidation of the Si wafer substrate is a G a X A 1! _ X A s yP -y layer.
  • Is also possible. It is also possible to Ga x I i ⁇ xA S yP ⁇ y layer instead of the S i amorphous layer.
  • by not only laminating the inorganic material in multiple layers on the surface of one Si wafer substrate, but also making a part of the inorganic layer into a single layer it becomes possible to process into a more complicated three-dimensional microstructure.
  • the reactive etching gas As described above, by injecting metal ions into the A1 layer laminated on the Si wafer substrate surface and the surface native oxide film formed on the surface of the Si amorphous layer, the reactive etching gas It is possible to form a fine pattern of Si 0 2 or A 1 2 3 serving as a chemically stable mask that is not etched. Further, by controlling the amount of metal ions implanted, it becomes possible to process the pattern formed on the Si substrate surface into either a positive type or a negative type. In addition, since it is possible to form a mask having different stability, not only two-dimensional but also three-dimensional circuit pattern design can be designed. For this reason, it is possible to manufacture various semiconductor devices, elements, quantum wires, quantum boxes, diffraction gratings, and micromachine components utilizing various quantum device characteristics.
  • FIG. 12 shows an example in which the ion dose propagating to the A1 layer can be adjusted by drawing the ion beams so as to overlap each other, and a projection or a depression can be formed on the surface of the Si substrate.
  • An atomic force microscope (AFM) image of the Si substrate surface is shown.
  • FIG. 12 (a) shows the case where the convex portion is formed by increasing the thickness of the Si amorphous layer
  • FIG. 12 (b) shows the case where the thickness of the Si amorphous layer The ion dose is increased by making it thinner than that in Fig. It was formed.
  • the surface of the Si amorphous layer is controlled by controlling the thickness of the Si amorphous layer or by controlling the ion irradiation amount to adjust the ion dose.
  • the shape can be freely designed.
  • a Si substrate was used as the inorganic material substrate X, and an A1As layer having a thickness of 3 nm was formed as an inorganic material Y layer on the surface of the Si substrate by the MBE method, and a Ga layer having a thickness of 30 nm was formed as an inorganic material Z layer.
  • An As layer is formed.
  • G a A s layer table surface G a ion vacuum in focused to 0. 1 im Kotsu Te ion beam diameter on the surface of the surface native oxide film such as A s 2 0 3 which is naturally formed in 6 X 1 0 16 atoms / ⁇ 111 2, was irradiated at an acceleration voltage 30 kV, implanting G a ion on the surface native oxide film.
  • Figure 13 (a) shows an AFM image of the surface.
  • the Ga As substrate surface As shown in the first FIG. 3 (a), the Ga As substrate surface, A s B r 3 is G a ion implantation has not been Etsuchin grayed by gas surface oxide film is replaced by G a 2 0 3 It can be observed that the bent portion is formed in a convex shape.
  • Figure 13 (b) shows an AFM image of the surface. As shown in FIG. 13 (b), a circular pattern of deep grooves can be observed on the surface of the Si substrate. (Example 3)
  • a GaAs substrate was used as the inorganic material substrate X, and an A1As layer having a thickness of 30 nm as an inorganic material Y layer and a thickness of 300 as an inorganic material Z layer were formed on the surface of the GaAs substrate by the MBE method.
  • a nm GaAs layer is formed.
  • the G a ion focused ion beam diameter toward the surface of the surface native oxide film such as A s 2 0 3 which is naturally formed on the G a A s layer surface 0. 1 mu m at a true air 6 X 10 16 ⁇ ! ! 2. Irradiate at an accelerating voltage of 30 kV and implant Ga ions into the native oxide film on the surface.
  • FIG. 13 (c) shows an AFM image of the surface.
  • Ga A s the substrate surface, A s B r 3 G a ions were not Etsuchin grayed by the gas is injected surface acid I arsenide film G a 2 0 3 It can be observed that the portion replaced with is formed in a convex shape.
  • Ga ions were implanted in the same manner as in Example 3 except that the amount of Ga ions implanted was 6 ⁇ 10 17 cm 2 and irradiation was performed, and then the surface was dry-etched with AsBr 3 gas. Was.
  • Figure 13 (d) shows an AFM image of the surface. As shown in Fig. 13 (d), it can be observed that a convex pattern having a deep groove is formed on the surface of the GaAs substrate.
  • an inorganic material Y layer that acts as a strong mask during etching to prevent oxidation of the substrate X and a Z layer that prevents oxidation of the inorganic material Y layer is laminated on the surface of the inorganic material substrate X that is to be a semiconductor substrate.
  • a reactive etching gas such as bromide. Histological becomes a stable mask A 1 2 0 3 and G a 2 0 3 or S i 0 oxidation film Y 'layer, Z', such as 2 can be formed layer.
  • the pattern formed on the surface of the substrate X can be processed into either a positive type or a negative type.
  • the substrate or the substrate is not particularly limited as long as it is an inorganic material.
  • the surface thereof is finely processed into an arbitrary shape. It can be performed.
  • a 20 nm thick A1 layer and a 30 nm thick Si amorphous layer are formed on the Si substrate surface by MBE. Then, a mask patterned in a predetermined pattern with an opening diameter of 100 m and a thickness of 500 ⁇ is applied to the surface of the surface native oxide film such as SiO 2 which is naturally formed on the surface of the Si amorphous layer.
  • S i C deeds masking installed in S i on the substrate as a thin plate mask gold attached to the frame Ga ions 6 X 1 0 15 (number Z cm 2), the acceleration Irradiate in a shower at a voltage of 30 kV to implant Ga ions into the surface oxide layer.
  • the Ga ion whose ion beam diameter was reduced to 0.1 ⁇ was irradiated in the same vacuum with 6 X 10 15 Z cm 2 and acceleration voltage of 30 kV to obtain a native oxide film on the surface.
  • G a ion implantation, installed in ultra-high vacuum apparatus, 10- 8 P After evacuation to a level, B i F in gas partial pressure of 1 0 one 6 ⁇ 10- 5 P a at 600 to 700 ° C 3Introduce gas to etch was done.
  • Fig. 14 shows an AFM image of the Si wafer substrate surface. As shown in Fig. 14, after removing the mask, it is relatively easy to form a high-aspect-ratio fine structure of a predetermined shape, such as by forming a groove locally by partially implanting the ion beam. Thus, it can be formed on the Si wafer substrate surface. Industrial applicability
  • a resist layer made of an inorganic material is laminated on the surface of a substrate made of an inorganic material, and the surface natural oxide film naturally formed on the surface is not removed.
  • a chemically stable oxide is formed, and etching is performed in units of atomic layers, so that the pattern formed on the substrate surface can be processed into either a positive or negative type.

Abstract

A method for ion beam fine patterning of an inorganic multilayer resist, which comprises forming, on the surface of a semiconductor substrate(X), an inorganic material (Y) layer capable of forming a thermally and chemically stable oxidized film layer preventing the oxidation of the substrate(X) and, forming, on the surface of the inorganic material(Y)layer, an inorganic material (Z) layer capable of forming a thermally unstable natural oxidation film preventing the oxidation of the inorganic material (Y) layer and a forced oxidation film which is weaker than the above (Y) layer but is chemically stable, implanting a metal ion in the presence of a naturally formed oxidized surface film being formed on the surface of the (Z) layer or under the irradiation of molecular oxygen, to thereby selectively substitute a stable forced oxidized film (Z') layer for the above naturally formed oxidized surface film, increasing the amount of the ion implanted, to form a thermally and chemically stable oxidized film (Y') layer on the above (Y) layer through propagation of an O ion from the above naturally oxidized film or the above forced oxidized film (Z') layer and through sputtering of (Z)layer, and then subjecting the surface of the above substrate (X) to a dry etching with good accuracy using a reactive etching gas, to thereby remove the above surface oxidized film exclusive of the part substituted with the above forced oxidized film (Z') layer or the above oxidized film (Y') layer, the (Z) layer, the (Y) layer and a part of the substrate(X).

Description

明 細 書  Specification
無機多層レジストのイオンビーム微細加工方法及びこの方法による半 導体デバイス、 量子デバイス、 マイクロマシーンコンポーネント及び 微細構造体 技術分野 Ion beam micromachining method for inorganic multilayer resist, semiconductor device, quantum device, micromachine component and microstructure by this method
本発明は、 S i、 S i C、 G a A sを含む I n X G a 1 χ Α s y P i yや A 1 X G a l x A s y P l y等の無機材料からなる半導体基板表面へのィォ ンビーム微細加工方法及びこの方法による半導体デバイス、 量子デバ イス及びマイクロマシーンコンポーネントに関するものである。 背景技術 The present invention includes a semiconductor substrate made of S i, S i C, G a I n including the A s X G a 1 χ Α s y P i y and A 1 X G a lx A s y P inorganic material such as ly The present invention relates to an ion beam microfabrication method for a surface and a semiconductor device, a quantum device, and a micro machine component by the method. Background art
近年、 マイクロエレク トロ二クスの中核をなす U L S Iの集積度の 向上とともに、 これら量子デバイスにおける回路パターンは微細化の 一途をたどっている。 このため、 ナノ領域での微細加工技術の開発が 盛んに行われている。  In recent years, with the increase in the integration of ULSI, which is the core of microelectronics, the circuit patterns in these quantum devices are becoming ever smaller. For this reason, the development of microfabrication technology in the nano-range is being actively pursued.
従来、 これら量子デバイスの回路パターンの微細加工技術の代表的 なものとしては、 パターン転写方式の光リソグラフィ一がある。 この 光リソグラフィー技術は、 極紫外光や X線を用いることにより高精度 化を目指してはいるものの、 高精度の微細なマスクを作製する必要が ある。 また、 フォトレジス トを用いるときの解像度の点で限界に近づ きつつある。 さらに、 これら従来の方法からの拡張では開発コストも 無視し得ないものになっており、 新しい微細加工方法の開発が要望さ れている。  Conventionally, there is a pattern transfer type optical lithography as a typical example of a fine processing technology for a circuit pattern of such a quantum device. Although this optical lithography technology aims to achieve higher precision by using extreme ultraviolet light and X-rays, it is necessary to fabricate high-precision fine masks. In addition, the resolution in using photoresist is approaching its limit. In addition, development costs from these conventional methods are not negligible, and there is a need for the development of new microfabrication methods.
半導体デバイスの作製プロセスでは、 絶縁膜や金属薄膜の不要部分 を、 レジストパターン通りに高精度で取り除くための基礎技術として 、 半導体結晶のエッチング法が広く採用されている。 このエッチング 法のための手段として、 ハロゲンガスを用いたドライエッチングの検 討も進められている。 このドライエッチングは、 超高真空中の比較的 清浄な雰囲気でエッチングを行うため、 微細な量子デバイスの加工が 可能なものとして期待されている。 In the manufacturing process of semiconductor devices, basic technology for removing unnecessary parts of insulating films and metal thin films with high precision according to resist patterns A semiconductor crystal etching method is widely used. As a means for this etching method, dry etching using halogen gas is being studied. Since this dry etching is performed in a relatively clean atmosphere in an ultra-high vacuum, it is expected that fine quantum devices can be processed.
例えば、 デバイス材料として代表的な S iについては、 フッ素およ び塩素系のハロゲンガスによるドライエツチングプロセスが検討され ている。 しかしながら、 これまでのところ、 この S iの場合について も、 より微細な量子素子を作製するためのドライエッチングプロセス はいまだ完成していないのが実情である。 そして、 G a A sを含む G a x I n ! _ X A s y P yや G a X A 1 X _ X A s y P y等の化合物半導体 についてもドライエッチングプロセスに関する報告は多いが、 量子素 子の作製を可能とする技術的手段についてはいまだ S i同様に、 完成 していない。 For example, for Si as a typical device material, a dry etching process using fluorine and chlorine-based halogen gas is being studied. However, so far, even in the case of Si, a dry etching process for fabricating a finer quantum device has not yet been completed. Then, although G a x I n! _ X A s y P y and G a X A 1 X _ X A s y report on a dry etching process also compound semiconductor P y such often include G a A s, The technical means that enable the production of quantum devices, like Si, have not been completed yet.
例えば、 G a A sは S iに比べ電子の移動度が大きく、 S iより高 周波、 高速の動作が可能な材料であって、 資源の豊かさ、 結晶の完全 性等の点から工業規模の大きさで発展し、 S iに代わり、 その限界を 克服する化合物半導体の 1種としてその優れた性質と多様性で注目さ れているものである。. またこの G a A s等の化合物半導体のェピタキ シャル結晶技術として、 分子線ェピタキシャル成長 (Molecular Beam Epitaxy : 以下、 M B Eという。) 法や、 有機金属気相成長 (Metal Organic Chemical Vapor Deposition:以下、 M O C V Dという。) 法 等の技術が進歩し、 一様な結晶成長が可能になってきており、 化合物 半導体のデバイス材料としての重要度は増してきている。  For example, GaAs is a material that has a higher electron mobility than Si and can operate at higher frequency and higher speed than Si, and is industrial scale in terms of resource abundance, crystal integrity, etc. It has been attracting attention for its excellent properties and diversity as a kind of compound semiconductor that overcomes its limitations instead of Si. In addition, the molecular crystal epitaxy (MBE) method and metal organic chemical vapor deposition (Metal Organic Chemical Vapor Deposition) Technology such as the MOCVD method has advanced and uniform crystal growth has become possible, and the importance of compound semiconductors as device materials is increasing.
そこで、 本発明者は、 化合物半導体等に対する従来のハロゲンガス によるドライエッチング方法の技術的限界を克服するドライエツチン グ方法として、 半導体結晶表面を臭素化物により一原子層単位でドラ ィエッチングする方法を開発し、 特開平 8— 3 2 1 4 8 3号公報で開 示している。 Accordingly, the present inventor has proposed a dry etchant that overcomes the technical limitations of the conventional dry etching method for compound semiconductors using a halogen gas. As a method of dry etching, a method of dry etching the surface of a semiconductor crystal with a bromide in units of one atomic layer has been developed and disclosed in Japanese Patent Application Laid-Open No. 8-321483.
しかしながら、 G a A s基板表面に精度良く回路パターンを形成す るためには、 前述の一原子層単位でドライエッチングする場合であつ ても、 ドライエッチング用マスクを形成する必要があった。 このドラ ィエッチング用マスクは、 前述したように、 近年の、 量子デバイスに おける回路パターンの微細化、 複雑化に伴い、 ドライエッチング用マ スクの微細化 ίま限界に近づきつつある。  However, in order to accurately form a circuit pattern on the surface of a GaAs substrate, it was necessary to form a dry etching mask even when dry etching was performed on an atomic layer basis. As described above, the dry etching mask is approaching the limit of miniaturization of the dry etching mask with the recent miniaturization and complexity of circuit patterns in quantum devices.
また、 S iや G a A s基板表面には、 自然に S i O 2、 A s 2 O 3、 A s 2 0、 G a O等の表面酸化膜が形成されており、 ドライエッチング用 マスクを形成するにあたり、 これら表面酸化膜を除去する必要もあつ た。 In addition, a surface oxide film such as SiO 2 , As 2 O 3 , As 20 , and Ga O is naturally formed on the surface of the Si or GaAs substrate, and a dry etching mask is provided. In forming GaN, it was necessary to remove these surface oxide films.
本発明は、 以上の問題点に鑑みなされたものであり、 S i、 S i C や G a A s等の無機材料からなる多層基板の表面酸化膜を予め除去す る必要がなく、 また、 複雑で微細化された回路パターンを形成するた めのドライエッチング用マスクを形成することなく、 無機材料からな る多層基板表面に、 量子デバイスに用いられる微細な 2次元及び 3次 元の回路パターンを形成するイオンビーム微細加ェ方法を提供するこ とを目的とする。 発明の開示 > 前記課題を解決するための本発明の無機多層レジストのイオンビー ム微細加工方法は、 半導体基板 Xの表面に、 前記基板 Xの酸化を防止 し化学的にも熱的にも安定な酸化膜層を形成できる無機材料 Y層を形 成し、 さらに、 前記 Y層表面に前記 Y層の酸化を防止し熱的に不安定 な自然酸化膜又は前記 Y層よりも弱いが化学的に安定な強制酸化膜を 形成できる無機材料 Ζ層を形成した後、 前記 Ζ層表面に自然に形成さ れている表面自然酸化膜の存在又は酸素分子放射のもとでの金属ィォ ン打ち込みにより、 前記表面自然酸化膜を選択的に安定な強制酸化膜 Z '層に置換し、 更にイオンの打ち込み量を増やし、 前記自然酸化膜又 は前記強制酸化膜 ζ,層からの οイオンの伝播及ぴ ζ層のスパッタリン グにより前記 Υ層に熱的にも化学的にも安定な酸化膜 Y'層を生成させ た後、 前記基板 X表面を反応性エッチングガスにより精度よく ドライ · エッチングし、 前記強制酸化膜 Ζ '層及び前記酸化膜 Y'層に置換した部 分以外の前記表面酸化膜、 Ζ層、 Υ層及び基板 Xの一部を除去するも のである。 The present invention has been made in view of the above problems, and it is not necessary to previously remove a surface oxide film of a multilayer substrate made of an inorganic material such as Si, SiC, and GaAs, and Fine two-dimensional and three-dimensional circuit patterns used for quantum devices can be formed on the surface of a multilayer substrate made of inorganic materials without forming a dry etching mask for forming complicated and miniaturized circuit patterns. It is an object of the present invention to provide an ion beam fine processing method for forming an ion beam. DISCLOSURE OF THE INVENTION> The ion beam microfabrication method of an inorganic multilayer resist of the present invention for solving the above-mentioned problem, comprising: preventing oxidation of the substrate X on the surface of a semiconductor substrate X; An inorganic material capable of forming an oxide film layer is formed, and furthermore, the Y layer is prevented from being oxidized on the surface of the Y layer and is thermally unstable. An inorganic material that can form a natural oxide film or a forced oxide film that is weaker than the Y layer but is chemically stable. After the layer is formed, the presence of a surface natural oxide film that is naturally formed on the layer surface Alternatively, the surface natural oxide film is selectively replaced with a stable forced oxide film Z ′ layer by metal ion implantation under oxygen molecule radiation, and the amount of implanted ions is further increased, and the natural oxide film or After the formation of a thermally and chemically stable oxide film Y ′ layer in the layer by the propagation of o ions from the forced oxide film and the layer and the sputtering of the layer, X surface is dry-etched with a reactive etching gas with high accuracy, and the surface oxide film, the Ζ layer, the Υ layer and the substrate X other than the portion replaced with the forced oxide film Ζ ′ layer and the oxide film Y ′ layer are removed. Some are removed.
無機材料基板 X表面に無機材料 Υ層を形成することで、 基板 Xの酸 化が抑制される。,この Υ層は、 M B Ε法や C V D法によって形成され たものであることが好ましい。 M B E法や C V D法によって形成され ることで、 原子層単位での厚み制御が可能となる。 この Y層の表面に 、 さらに無機材料 Z層を形成する。 この Z層も、 前述の Y層同様に M B E法や C V D法で形成されたものであることが好ましい。 M B E法 や C V D法で形成されることによって、 原子層単位での厚み制御が可 能であるため、 Y層への Oイオンの伝播量の制御が可能となる。 また 、 この Z層は緩衝層としても作用する。 この Z層の表面に形成される 自然酸化膜の表面に直接任意のィォンビーム径及ぴィオン電流密度に 調整した G a等の比較的重い金属のイオンの集束イオンビームを照射 して、 Z層表面の表面自然酸化膜を選択的に化学的に安定な強制酸化 酸化膜 Z '層に置換する。 この Z '層からの Oイオンの伝播及び Z層のス パッタリングによって Y層表面に化学的にも熱的にも安定な酸化膜 Y' 層を形成し、 それ以外の酸化膜、 Z層、 Y層及び基板 Xの一部を 1 0— 8 P a以下程度の減圧下において、 ドライエッチングして、 化学的に安 定な Y'を残すことによって、 無機材料である基板表面 Xにマスクを使 用することなく、 任意の回路パターンを自在に形成することができる なお、 ここで、 半導体基板 Xとなる無機材料としては、 S i、 S i C、 GaAsを含む G a x I n X_XA s y Pト yや G a XA 1 X_XA s y P ェ—y等を使用できる。 また、 この基板 Xの酸化を防止し化学的にも熱的 にも安定な酸化膜層を形成できる無機材料 Y層としては、 A l、 A 1 A sを含む G a XA 1 !_XA s yP y等がある。 さらにこの Y層の表面 に形成される Ζ層としては、 アモルファス S i層や、 Ga A sを含む G a x I n !_XA s y P 等がある。 By forming the inorganic material layer on the surface of the inorganic material substrate X, the oxidation of the substrate X is suppressed. This layer is preferably formed by the MB method or the CVD method. By being formed by MBE or CVD, the thickness can be controlled on an atomic layer basis. An inorganic material Z layer is further formed on the surface of the Y layer. This Z layer is also preferably formed by the MBE method or the CVD method similarly to the aforementioned Y layer. Since the thickness can be controlled in atomic layer units by being formed by the MBE method or the CVD method, the propagation amount of O ions to the Y layer can be controlled. This Z layer also functions as a buffer layer. The surface of the natural oxide film formed on the surface of the Z layer is directly irradiated with a focused ion beam of relatively heavy metal ions such as Ga adjusted to an arbitrary ion beam diameter and ion current density. The surface native oxide film is selectively replaced with a chemically stable forced oxidation oxide film Z ′ layer. By the propagation of O ions from the Z 'layer and the sputtering of the Z layer, a chemically and thermally stable oxide film Y' layer is formed on the surface of the Y layer, and other oxide films, the Z layer, Y layer and part of substrate X Dry etching under a reduced pressure of about 8 Pa or less to leave chemically stable Y 'allows any circuit pattern to be freely formed without using a mask on substrate surface X, which is an inorganic material Note it is possible to form the, here, as the inorganic material forming the semiconductor substrate X, S i, S i C , G a x I n X _ X a s y P preparative y and G a X a containing GaAs the 1 X _ X a s y P E -y or the like can be used. The inorganic material Y layer that can prevent oxidation of the substrate X and form a chemically and thermally stable oxide film layer includes G a X A 1! _ X including Al and A 1 As. A s yP y and the like. Still Ζ layer formed on the surface of the Y layer, or an amorphous S i layer, and the like G a x I n! _ X A s y P containing Ga A s.
また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 前記 Z層の厚みを制御することによって前記 Y層表面に形成される前 記酸化膜 Y'層の大きさを制御するものである。  Further, in the method for finely processing an ion beam of an inorganic multilayer resist according to the present invention, the size of the oxide film Y 'formed on the surface of the Y layer is controlled by controlling the thickness of the Z layer. .
無機材料 Z層は、 MB E法や CVD法によって形成されることが好 ましい。 原子層単位の厚みで制御されるからである。 これによつて、 この Z層の厚みによって Y層へ伝播される oイオンの量を制御するこ とができ、 Y層表面に形成される酸化膜 Y,層の大きさが制御できる。 また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 前記金属イオンの注入量を制御することによって前記 Y層表面に形成 される酸ィ匕膜 Y'層の大きさを制御するものである。  The inorganic material Z layer is preferably formed by MBE or CVD. This is because the thickness is controlled by the thickness of the atomic layer unit. Thus, the amount of o-ions propagated to the Y layer can be controlled by the thickness of the Z layer, and the size of the oxide film Y and the layer formed on the surface of the Y layer can be controlled. The method for finely processing an ion beam of an inorganic multilayer resist according to the present invention includes controlling the size of the oxide film Y ′ layer formed on the surface of the Y layer by controlling the amount of the metal ions implanted. is there.
例えば、 G a等の金属イオンの注入量を制御することによって、 Z 層表面に生成される強制酸化膜 Z,層の大きさを制御することが可能と なる。 これにより、 この Z,層から伝播される Oイオン量を制御するこ とができ、 Y層表面に形成される酸化膜 Y'層の大きさを制御すること ができる。 また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 前記強制酸化膜 z '及び酸化膜 Y'層に置換される部分の大きさ及び前記 ドライエッチングによる除去量を制御することによつて前記基板表面 を、 ネガ型、 ポジ型のいずれにも加工することができるものである。 化学的に安定な Z'層及び熱的にも化学的にも安定な Y'層の形成され る大きさを制御するとともに、 エッチング量を制御することによって 、 基板 X表面を、 ネガ型、 ポジ型のいずれにも自在に加工することが できる。 このため、 近年の量子デバイスに用いられる回路パターンの ように、 複雑ィ匕し、 微細化した回路パターンにも対応が可能となる。 また、 本発明の無機多層レジス 卜のイオンビーム微細加工方法は、 前記反応性エッチングガスに、 A s B r、 A s B r 2、 A s B r 3を用 いるものである。 For example, by controlling the amount of implanted metal ions such as Ga, it becomes possible to control the size of the forced oxide film Z and the layer formed on the surface of the Z layer. As a result, the amount of O ions propagated from the Z and layer can be controlled, and the size of the oxide film Y 'formed on the surface of the Y layer can be controlled. Further, the ion beam microfabrication method for an inorganic multilayer resist according to the present invention is characterized in that the size of a portion to be replaced by the forced oxide film z ′ and the oxide film Y ′ layer and the removal amount by the dry etching are controlled. The substrate surface can be processed into either a negative type or a positive type. By controlling the size of the chemically stable Z 'layer and the thermally and chemically stable Y' layer, and controlling the amount of etching, the surface of the substrate X can be made negative or positive. It can be freely processed into any of the molds. For this reason, it becomes possible to cope with complicated and fine circuit patterns, such as circuit patterns used in recent quantum devices. The ion beam microfabrication of an inorganic multilayer Regis Bok of the present invention, the reactive etching gas, in which there use the A s B r, A s B r 2, A s B r 3.
原子層単位でのエッチングが可能となり、 基板 X表面に任意の回路 パターンを自在に形成することができる。  Etching can be performed in atomic layer units, and an arbitrary circuit pattern can be freely formed on the substrate X surface.
また、 本発明の無機多層レジス トのイオンビーム微細加工方法は、 S i ウェハー基板表面に A 1層を形成し、 さらに、 該 A 1層表面に S iアモルファス層を形成した後、 該 S iアモルファス層表面にイオン ビームを任意の形状に選択吸収できるマスクを通して金属イオンを所 要の形状に注入し、 前記 S iアモルファス層表面に自然に形成されて いる表面自然酸化膜の存在又は酸素分子放射のもとでの金属イオン打 ち込みにより、 前記表面自然酸化膜を選択的に強制酸化膜 S i xOyに 置換させ、 更にイオンの打ち込み量を増やし、 前記強制酸化膜 S i xO yからの Oイオンの伝播及ぴ前記 S iアモルファス層のスパッタリング により前記 A 1層の一部に A 1 xOyを生成させた後、 前記 S i ウェハ 一基板表面を反応性ェツチングガスにより一原子層単位でドライェッ チングし、 前記強制酸化膜 S i xOy及び A 1 xOyに置換した部分以外 の前記表面自然酸化膜、 S iアモルファス層、 A 1層及び S iウェハ 一基板の一部を除去するものである。 Further, the ion beam microfabrication method of the inorganic multilayer resist of the present invention comprises forming an A 1 layer on the surface of a Si wafer substrate, further forming an Si amorphous layer on the surface of the A 1 layer, Metal ions are implanted into a desired shape through a mask capable of selectively absorbing an ion beam into an arbitrary shape on the surface of the amorphous layer, and the presence of a surface natural oxide film naturally formed on the surface of the Si amorphous layer or emission of oxygen molecules. by narrowing Chi metal ions hitting under the surface native oxide film selectively is replaced forced oxidation film S i x O y, and further increase the ejection amount of ions, the forced oxidation film S i x O y after generating the a 1 x O y in a portion of the a 1 layer by sputtering of heat播及Pi said S i amorphous layer of O ions from one atomic layer by reactive Etsuchingugasu the S i wafer first substrate surface unit Doraie' and quenching, other than the forced oxidation film S i x O y and A 1 x O y substituted moiety the And a part of one substrate of the surface natural oxide film, the Si amorphous layer, the A1 layer and the Si wafer.
S i ウェハー基板表面に、 A 1層を、 さらにその表面に S iァモル ファス層を形成する。 この S iアモルファス層表面に所定のパターン が形成され、 必要な部分以外の場所にはイオンビームを透過しないマ スクを設置し、 このマスクを介して金属イオンを前記 S iァモルファ ス層表面に自然に形成されている表面自然酸化膜の存在又は酸素分子 放射のもとで照射する。 すると、 マスクに設けられているパターンを 通過した金属イオンによって、 S iアモルファス層表面に自然に形成 されている表面自然酸化膜が選択的に化学的に安定な酸化層 S i o2に 置換される。 更にイオンの打ち込み量を増やすと、 この S i 02からの Oイオンの伝播又は S iアモルファス層のスパッタリングによって、 A 1層表面に化学的に安定な A 1 xOy、 例えば、 A 1203が形成され る。 そして、 マスクを除去した後、 S iウェハー基板表面に形成され た S i〇2、 及び A 1 xOy以外の部分の S iアモルファス層、 A 1層及 ぴ S iウェハー基板の一部を 10—8P a以下程度の減圧下において、 ドライエッチングして、 化学的に安定な A 1203を残すことによって 、 S i基板表面に任意の形状の構造やパターンを自在に形成すること ができる。 なお、 ここで、 用いられる金属イオンとしては、 比較的重 い金属である G a等を使用することが好ましい。 An A1 layer is formed on the Si wafer substrate surface, and a Si amorphous layer is formed on the surface. A predetermined pattern is formed on the surface of the Si amorphous layer, and a mask that does not transmit the ion beam is installed in a portion other than a necessary portion, and metal ions are naturally applied to the surface of the Si amorphous layer through the mask. Irradiation is performed in the presence of a surface native oxide film formed on the surface or under the emission of oxygen molecules. Then, the metal ions that have passed through the pattern formed on a mask, a surface natural oxide film which is naturally formed is optionally substituted in a chemically stable oxide layer S io 2 to S i amorphous layer surface . When the amount of implanted ions is further increased, the chemically stable A 1 x O y , for example, A 1 2 is formed on the surface of the A 1 layer by the propagation of O ions from the Si 0 2 or the sputtering of the Si amorphous layer. 0 3 is formed. Then, after removing the mask, S i wafer substrate surface to form the S I_〇 2, and S i amorphous layer of A 1 x O y other portion, the portion of A 1 So及Pi S i wafer substrate under a reduced pressure of lower than about 10- 8 P a, by dry etching, chemically by leaving stable a 1 2 0 3, to freely form the structure and pattern of any shape S i substrate surface Can be. Here, as a metal ion to be used, it is preferable to use a relatively heavy metal such as Ga.
ここで、 S i基板表面に形成される A 1層は、 MB E法又は化学気 相 (Chemical Vapor Deposition: ¾ x CVDと ヽう。) 或 ヽ は、 MOCVD法によって形成されたものであることが好ましい。 M B E法又は C V D法或いは MO C VD法によつて形成されることで、 原子層単位で厚み制御を行うことが可能となるからである。 A 1層の 表面に形成される S iアモルファス層も、 MBE法又は CVD法或い は MO C V D法によって形成されたものであることが好ましい。 原子 層単位での厚み制御が可能であるため、 第 2層の A 1層表面への Oィ オンの伝播量の正確な制御が可能となるからである。 Here, the A1 layer formed on the surface of the Si substrate must be formed by MBE or chemical vapor (Chemical Vapor Deposition: ¾xCVD) or MO by MOCVD. Is preferred. This is because the thickness can be controlled in atomic layer units by being formed by the MBE method, the CVD method, or the MOC VD method. The Si amorphous layer formed on the surface of the A1 layer can also be formed by MBE or CVD or Is preferably formed by MOCVD. This is because the thickness can be controlled on an atomic layer basis, so that the amount of O-ion propagation to the surface of the A1 layer of the second layer can be accurately controlled.
また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 S i ウェハー基板表面に A 1層を形成し、 さらに、 前記 A 1層表面に S iアモルファス層を形成した後、 前記 S iアモルファス層表面にィ オンビームを任意の形状に選択吸収できるマスクを通して金属イオン を所要の形状に注入した後に、 前記マスクを取り除き、 任意のイオン ビーム径、 イオン電流密度に制御した金属イオンの集束イオンビーム を前記 S iアモルファス層表面に自然に形成されている表面自然酸化 膜の存在又は酸素分子放射のもとでの金属イオン打ち込みにより、 前 記表面自然酸化膜を選択的に強制酸化膜 S i x o yに置換させ、 更にィ オンの打ち込み量を増やし、 前記強制酸化膜 S i x O yからの◦イオン の伝播及び前記 S iアモルファス層のスパッタリングにより前記 A 1 層の一部に A 1 x O yを生成させた後、 S i ウェハー基板表面を反応性 エッチングガスにより一原子層単位でドライエッチングし、 前記強制 酸化膜 S i x O y及び A 1 x O yに置換した部分以外の前記表面自然酸化 膜、 S iアモルファス層、 A 1層及び S i ウェハー基板の一部を除去 するものである。 Further, the ion beam microfabrication method of the inorganic multilayer resist according to the present invention comprises the steps of: forming an A 1 layer on the surface of the Si wafer substrate; forming an Si amorphous layer on the surface of the A 1 layer; After injecting metal ions into a desired shape through a mask capable of selectively absorbing an ion beam into an arbitrary shape on the layer surface, the mask is removed, and a focused ion beam of metal ions controlled to an arbitrary ion beam diameter and an ion current density is formed. wherein S i by implantation metal ions in the presence or molecular oxygen emission surface natural oxide film naturally formed on the amorphous layer surface before Symbol surface natural oxide film selectively forced oxidation film S i x o It is substituted to y, further increasing the ejection amount of i oN, sputtering ◦ propagation and the S i amorphous layer of ions from the forced oxidation film S i x O y After generating A 1 x O y in a part of the A 1 layer by dry etching, the surface of the Si wafer substrate is dry-etched in a unit of atomic layer with a reactive etching gas to form the forced oxide film S x O y and the surface natural oxide film other than the portion substituted on a 1 x O y, S i amorphous layer, and removing a portion of the a 1 layer and S i wafer substrate.
マスクを使用して金属イオンを照射した後に、 マスクを取り除き、 マスクを通過した金属ィオンによって、 形成された化学的に安定な S i 0 2、 及び A 1 x O yに対して金属イオンをさらに注入することによつ て、 これらに注入されるイオンドーズ量を増加させ、 形成される A l x O yの大きさを制御することが可能となる。 これによつて、 S iウェハ 一基板表面に部分的に集束ィオンビームによる描画を効率よく行うこ とが可能となり、 S i ウェハー基板表面の全体に所定の微細加工を施 すとともに、 部分的にも微細加工を行うことができる。 After irradiating the metal ions using the mask, the mask is removed, and the metal ions that have passed through the mask are further exposed to the chemically stable S i 0 2 and A 1 x O y formed by the metal ions. By implanting, it is possible to increase the dose of ions implanted into them and to control the size of Al x O y formed. As a result, it is possible to efficiently perform drawing with a focused ion beam partially on the surface of one Si wafer substrate, and perform predetermined fine processing on the entire surface of the Si wafer substrate. In addition, fine processing can be performed partially.
また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 前記マスクを取り除いた後に表面自然酸化膜に打ち込む任意のイオン ビーム径とィオン電流密度に制御した金属イオンの注入量を制御する ことによって、 前記 A 1 xOy層の一部をスパッタリングし、 該 A l xO yパターンを任意の形状に微細加工して、 全体と局部両方のパターンを 自在に制御することによって、 ナノオーダーサイズの微細構造体及び /又は電子回路を S iウェハー基板全面に効率よく形成することがで きるものである。 In addition, the method for finely processing an ion beam of an inorganic multilayer resist according to the present invention comprises controlling an arbitrary ion beam diameter to be implanted into a surface native oxide film after removing the mask and a controlled ion ion implantation amount of a metal ion. the sputtering a portion of the a 1 x O y layer, the a l x O y pattern by fine processing into an arbitrary shape, by controlling freely the entire and local both patterns, nanometric The microstructure and / or electronic circuit can be efficiently formed on the entire surface of the Si wafer substrate.
マスクを取り除いた後に、 注入するイオンビームのビーム径及びィ オン電流密度を制御する。 そして、 注入されるイオンが所定の濃度以 上となるように、 例えば、 金属イオンビームをそのイオンビーム密度 力 例えば 6X 1016 (個/ cm2) 以上で注入する。 これによつて、 マスクを用いた金属イオン注入で得られた形状に追加して微細加工形 状を任意に形成することができる。 このため、 S iウェハー基板表面 の全体と局部両方をミリオーダーからナノオーダーサイズの所定のパ ターンを有した微細構造体及びノ又は電子回路を加工することが可能 となる。 After removing the mask, the beam diameter and ion current density of the ion beam to be implanted are controlled. Then, for example, a metal ion beam is implanted at an ion beam density power of, for example, 6 × 10 16 (pieces / cm 2 ) or more so that the ions to be implanted have a predetermined concentration or more. With this, a microfabricated shape can be arbitrarily formed in addition to the shape obtained by the metal ion implantation using the mask. For this reason, it is possible to process both the entire surface and the local portion of the Si wafer substrate surface, a microstructure having a predetermined pattern on the order of millimeters to nanometers and a semiconductor or electronic circuit.
また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 前記 S iアモルファス層の厚みを制御することによって、 前記 A 1層 表面に形成される A 1 xOyの大きさを制御できるものである。 The method for finely processing an inorganic multilayer resist according to the present invention can control the size of A 1 x O y formed on the surface of the A 1 layer by controlling the thickness of the Si amorphous layer. It is.
MBE法又は CVD法或いは MOCVD法により、 表面に形成され る S iアモルファス層の厚みを原子層単位で制御することで、 第 2層 の A 1層への Oイオンの伝播量を制御することができ、 A 1層表面に 形成される A 1 xOy層の大きさを制御することが可能となる。 また、 イオンビーム密度を例えば 6 X 1016 (個 /cm2) 以上に増やすとス パッタリングを起こす。 そして、 A 1 x O y層と S i基板の一部を削り 取り、 マス.クを用いた G aイオン注入で得られた形状に追加して微細 加工形状を任意に形成することができるので、 ミリオーダーからナノ オーダーの広範囲の形状を自由に形成することができる。 By controlling the thickness of the Si amorphous layer formed on the surface in atomic layer units by MBE, CVD, or MOCVD, it is possible to control the amount of O ions transmitted to the A1 layer of the second layer. can, it is possible to control the magnitude of a 1 x O y layer is formed on the a 1 layer surface. When the ion beam density is increased to, for example, 6 × 10 16 (pieces / cm 2 ) or more, Cause puttering. Then, a part of the A 1 x O y layer and the Si substrate is scraped off, and a micro-machined shape can be arbitrarily formed in addition to the shape obtained by Ga ion implantation using a mask. It can freely form a wide range of shapes from millimeter to nano order.
また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 前記 S i x O y及び A 1 x O yに置換される部分の大きさ及び前記ドライ エッチングによる除去量を制御することによって前記 S i ウェハー基 板表面を、 ナノオーダーサイズのネガ型、 ポジ型のいずれにも加工す ることができるものである。 The ion beam microfabrication of an inorganic multilayer resist of the present invention, the S i x O y and A 1 x O wherein by controlling the amount removed by the size and the dry etching of the portion to be replaced in the y S i The wafer substrate surface can be processed into both negative and positive types of nano-order size.
化学的に安定な S i x O y及び A 1 x O yの形成される大きさを制御す るとともに、 エッチング量を制御することによって、 S i ウェハー基 板表面に形成される微細加工面積を自在に制御することが可能でありBy controlling the size of chemically stable S x O y and A 1 x O y and controlling the amount of etching, the microfabricated area formed on the surface of the S i wafer substrate can be reduced. It can be controlled freely
、 S i ウェハー基板表面を、 ネガ型、 ポジ型のいずれにも自在に加工 することができる。 このため、 近年の量子デバイスに用いられる回路 パターンのように、 複雑化し、 微細化した回路パターンにも対応が可 能となる。 The surface of the Si wafer substrate can be freely processed into either a negative type or a positive type. For this reason, it is possible to deal with complicated and miniaturized circuit patterns, such as circuit patterns used in recent quantum devices.
また、 本発明の無機多層レジストのイオンビーム微細加工方法は、 前記反応性エッチングガスに、 B i F 3又は X e F 2を用いるものであ る。 The ion beam microfabrication of an inorganic multilayer resist of the present invention, the reactive etching gas, Ru der those using B i F 3 or X e F 2.
原子層単位でのエッチングが可能となり、 S iウェハー基板表面に 任意の回路パターンを自在に形成することができる。  Etching can be performed in atomic layer units, and any circuit pattern can be freely formed on the Si wafer substrate surface.
また、 本発明に係る無機多層レジストのイオンビーム微細加工方法 は、 任意の形状に無機材料表面を加工することが可能であることから 、 半導体デバイス、 量子デバイス、 マイクロマシーンコンポーネント 及び微細構造体の製作を可能とする。 図面の簡単な説明 In addition, the method for finely processing an ion beam of an inorganic multilayer resist according to the present invention is capable of processing the surface of an inorganic material into an arbitrary shape. Therefore, the production of a semiconductor device, a quantum device, a micromachine component, and a fine structure Is possible. BRIEF DESCRIPTION OF THE FIGURES
第 1図は、 本発明に係るイオンビーム微細加工方法の実施形態例を イオンドーズ量 (イオン注入量) の違いによる形成過程の違いを説明 するための図である。 第 2図は、 第 1図に示すイオン注入後の基板表 面をドライエッチングした場合の断面模式図を示し、 エッチング量が 少ない場合の断面模式図を示す図である。 第 3図は、 第 1図に示すィ ォン注入後の基板表面をドライエッチングした場合の断面模式図を示 し、 エッチング量が多い場合の断面模式図を示す図である。 第 4図は 、 イオンビーム走査時のイオンドーズ量を説明するための図である。 第 5図は、 3次元の回路パターンの形成方法を説明するための図であ る。 第 6図は、 3次元の格子状の回路パターンの例を示す図である。 第 7図は、 イオンビームを重ね合わせて行う微細加工の方法の一例を 示す図である。 第 8図は、 S i基板に、 本発明に係る無機多層レジス トのイオンビーム微細加工方法の実施形態の一例のマスクを使用して 広い面積の構造体全体にイオン注入する工程を説明するための図であ る。 第 9図は、 第 8図に示すマスクを使ったイオン注入の後で、 マス クを取り除き、 集束イオン描画法でイオンを任意の大きさ、 電流密度 で注入して全体構造の形の加工や細部の微細加工も行う工程を説明す るための図である。 第 1 0図は、 第 8図に示すイオン注入後の基板表 面をドライエッチングした場合の断面模式図を示し S i基板までは削 らない状態を示す図である。 第 1 1図は、 エッチング量が多い場合の 断面模式図を示す図であるエッチング量が多い場合 S i基板の一部が 削られて A 1 2 0 3を乗せた回路と成っている状態を示す図である。 第 1 2図は、 本発明に係るイオンビーム微細加工方法のイオンドーズ量 (イオン注入量) が異なる基板表面の A F M像を示す図である。 第 1 3図は、 S i基板及び G a A s基板表面に本発明に係るイオンビーム 微細加工方法を用いた場合の AFM像を示す図である。 第 14図は、 マスクを使用した本実施形態の一例による S iウェハー基板上の微細 構造体の AFM像を示す図である。 第 1 5図は、 量子細線の概念図を 示す図である。 発明を実施するための最良の形態 FIG. 1 is a diagram for explaining a difference in a forming process due to a difference in ion dose (ion implantation amount) in an embodiment of an ion beam fine processing method according to the present invention. FIG. 2 is a schematic cross-sectional view when the surface of the substrate after the ion implantation shown in FIG. 1 is dry-etched, and is a schematic cross-sectional view when the etching amount is small. FIG. 3 is a schematic cross-sectional view when the substrate surface after the ion implantation shown in FIG. 1 is dry-etched, and a schematic cross-sectional view when the etching amount is large. FIG. 4 is a diagram for explaining an ion dose amount during ion beam scanning. FIG. 5 is a diagram for explaining a method of forming a three-dimensional circuit pattern. FIG. 6 is a diagram showing an example of a three-dimensional lattice circuit pattern. FIG. 7 is a diagram showing an example of a method of microfabrication performed by superimposing ion beams. FIG. 8 is a view for explaining a step of ion-implanting an entire structure having a large area into a Si substrate by using a mask of an example of an embodiment of an ion beam fine processing method for an inorganic multilayer resist according to the present invention. FIG. Fig. 9 shows the removal of the mask after the ion implantation using the mask shown in Fig. 8, and the implantation of ions of any size and current density by the focused ion drawing method to process the entire structure. FIG. 4 is a diagram for explaining a step of also performing fine processing of details. FIG. 10 is a schematic cross-sectional view when the surface of the substrate after the ion implantation shown in FIG. 8 is dry-etched, and is a view showing a state where the Si substrate is not etched. The first 1 Figure shows the state in which case the etching amount is a diagram showing a cross-sectional schematic view of a etching amount is large is often been shaved part of the S i board and has a circuit carrying the A 1 2 0 3 FIG. FIG. 12 is a diagram showing AFM images of substrate surfaces having different ion dose amounts (ion implantation amounts) in the ion beam fine processing method according to the present invention. FIG. 13 shows the ion beam according to the present invention on the surface of the Si substrate and the GaAs substrate. FIG. 3 is a diagram showing an AFM image when a fine processing method is used. FIG. 14 is a diagram showing an AFM image of a microstructure on an Si wafer substrate according to an example of the present embodiment using a mask. FIG. 15 is a diagram showing a conceptual diagram of a quantum wire. BEST MODE FOR CARRYING OUT THE INVENTION
以下、 図面を参照しつつ本発明に係る無機多層レジストのイオンビ ーム微細加工方法の実施の形態の一例を説明する。 第 1図は、 Gaィ オンを打ち込んだ状態の断面模式図であり、 第 2図及び第 3図は、 原 子層単位でドライエッチングをした場合の断面模式図であり、 第 2図 はェッチング量の少ないもの、 第 3図はェッチング量の多いものを示 している。  Hereinafter, an example of an embodiment of an ion beam fine processing method for an inorganic multilayer resist according to the present invention will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view in a state where Ga ions are implanted, FIGS. 2 and 3 are schematic cross-sectional views in a case where dry etching is performed for each atomic layer, and FIG. 2 is an etching diagram. The one with a small amount is shown in Fig. 3, and the one with a large etching amount is shown.
第 1図において、 1は S iや G a A sを含む G a x I n — XA s yP α _y等の無機材料からなる基板 Xである。 2は基板 X 1表面に MB E法 や CVD法或いは MOC VD法により形成され、 基板 X 1表面の酸化 を防止し化学的にも熱的にも安定な酸化膜層を形成できる A 1や A 1 Asを含む Ga XA 1 xAs yP y等の無機材料 Y層を示す。 3はこ の Υ層 2の表面に ΜΒΕ法や C VD法或いは MOC VD法により形成 された Υ層 2の酸化を防止し熱的に不安定な表面酸化膜又は Υ層より も弱いがある程度化学的に安定な強制酸化膜といつた複数の酸化膜を 形成でき、 レジスト層となるアモルファス S i層、 G aA s層、 I n A S層を含む G a x I n i_xA s
Figure imgf000014_0001
層である。 4 はこの Z層 3の表面に自然に形成されている S i 02や A s 203等の表 面の表面自然酸化膜を示している。 また、 紙面左から右にかけて、 即 ち、 第 1図 (a) 〜 (e) に移るにしたがって金属イオン、 例えば、 G aイオンの注入量が増加していることを示している。 本発明に係る無機多層レジス トのイオンビーム微細加工方法は、 ま ず、 S i、 S i Cや、 G a A sを含む G a x I n — XA s y P y基板 X 1表面に MB E法や CVD法により任意の厚みに形成された A 1や A 1 Asを含む GaxA l XA s yP — y等の無機材料 Y層 2、 及びァモ ノレファス S i層、 G a A s層や I n A s層を含む G a x I n i— XA s y y層等の無機材料 Z層 3と積層する。 そして、 Z層 3の表面に自然 に形成されている S i 02や As 203等の表面自然酸化膜 4を除去する ことなく、. この表面自然酸化膜 4の表面に向ってイオンビーム径を 0. 5 μπι以下、 好ましくは 0. 3 / m以下、 更に好ましくは 0. 1 μ m 以下に絞った比較的重い金属からなるイオン、 好ましくは G aイオン 5を真空中若しくは酸素供給の下で照射して、 表面自然酸化膜 4にィ オンを注入する。 金属イオン 5の注入により、 表面自然酸化膜 4の S i 02、 As 203等の酸化物は、 ある注入量以下では化学的に安定した 酸化物である S i〇2、 G a 203等の強制酸化膜 Z'層 6に置換される (第 1図(a)参照)。 そして、 金属イオン 5の注入量あるいは Z層 3の 厚みによって、 .Y層 2に伝播する酸素の量又は Z層のスパッタリング 量を制御でき、 Y層 2の表面に A 1203等の酸化膜 Y'層 7が形成され る (第 1図 (b) 参照)。 これら化学的に安定な強制酸化膜 Z'層 6及び 酸化膜 Y'層 7は、 ドライエッチング時のマスクの役割を果たす。 また 、 酸化膜 Y'層 7のサイズは強制酸化膜 Z'層 6の約 1 / 10の大きさで あるため、 強制酸化膜 Z'層 6のみが形成された場合に比べて、 細かい パターエングが ^能となる。 このため表面を臭素化物により原子層一 層単位でドライエツチングし、 強制酸化膜 Z '層 6及び酸化膜 Y'層 7に 置換された部分以外を除去する (第 2図 (b) 参照) と、 基板 XIの 表面を所定の回路パターンとなるように加工することが可能となる。 表面自然酸化膜 4の表面に照射する集束イオンビームは、 第 4図に 示すように、 ビーム先端が円形をしている。 このため、 第 4図 (a ) に示すように、 表面自然酸化膜 4上を一定速度で進めると、 各部分で 、 イオンビーム 5が重なり合う部分が形成される。 このため、 表面自 然酸化膜 4に注入されるイオンドーズ量は、 第 4図 (b ) に示すよう に、 イオンビーム 5の中心部付近ほどその量が多くなる。 すなわち、 表面自然酸化膜 4に及ぼすィオン領域は、 実際のイオンビーム 5の径 よりも小さくなり、 その領域は、 照射するイオンビーム径の 2 / 3〜 1ノ2の大きさとできる。 このため、 表面自然酸化膜 4表面には、 ィ オンビーム 5のイオンビーム径の 2 3〜 1 / 2の太さの線のパター ンを加工することが可能となる。
In Figure 1, 1 is G a x I n including the S i and G a A s - is X A s y P α _ y made of an inorganic material such as the substrate X. 2 is formed on the surface of the substrate X 1 by MBE, CVD, or MOC VD to prevent oxidation of the surface of the substrate X 1 and form a chemically and thermally stable oxide film layer A 1 or A It represents an inorganic material Y layer, such as Ga X a 1 x As yP y containing 1 As. 3 prevents oxidation of the layer 2 formed on the surface of the layer 2 by the CVD method, the CVD method or the MOC VD method, and is weaker to some extent than the thermally unstable surface oxide film or the layer. stable force can form an oxide film had been One of a plurality of oxide films, amorphous S i layer serving as a resist layer, G aA s layer, I n a G a containing S layer x I ni _ x a s
Figure imgf000014_0001
Layer. 4 shows a surface natural oxide film of the S i 0 2 and A s 2 0 front surface, such as 3, which is naturally formed on the surface of the Z layer 3. In addition, from the left to the right of the drawing, the amount of implanted metal ions, for example, Ga ions, is increasing as shown in FIGS. 1 (a) to ( e ). First, the ion beam microfabrication method of the inorganic multilayer resist according to the present invention is applied to the surface of G x InX A s y P y substrate X 1 including S i, S i C and G a As. Ga x a l X a s yP including a 1 and a 1 As formed on arbitrary thickness by MB E or CVD - inorganic material Y layer 2 of y like, and § motor Norefasu S i layer, G a laminating a G a x I ni- X a s y inorganic material Z layer 3 of the y layer and the like including a a s layer and I n a s layer. Then, without removing the S i 0 2 and As 2 0 surface natural oxide film 4 such as 3, which is naturally formed on the surface of the Z layer 3,. Ion beam towards the surface of the surface native oxide film 4 An ion made of a relatively heavy metal, preferably a Ga ion 5 having a diameter of 0.5 μπι or less, preferably 0.3 / m or less, more preferably 0.1 μm or less, Irradiation is performed below to inject ions into the surface native oxide film 4. By injection of a metal ion 5, surface natural S i 0 2 of the oxide film 4, As 2 0 oxide such as 3, S I_〇 2 below some injection volume is chemically stable oxide, G a 2 0 is replaced by a forced oxidation film Z 'layer 6 of 3 like (see FIG. 1 (a)). Then, the injection amount or thickness of the Z layer 3 of metal ions 5 can control the sputtering quantity of oxygen amount or Z layer propagating in .Y layer 2, oxide such as A 1 2 0 3 on the surface of the Y layer 2 The film Y 'layer 7 is formed (see FIG. 1 (b)). The chemically stable forced oxide film Z ′ layer 6 and oxide film Y ′ layer 7 serve as a mask during dry etching. In addition, since the size of the oxide film Y 'layer 7 is about 1/10 of the size of the forced oxide film Z' layer 6, fine patterning is more likely than when only the forced oxide film Z 'layer 6 is formed. I can do it. For this reason, the surface is dry-etched with bromide in atomic layer units to remove portions other than those replaced by the forced oxide film Z 'layer 6 and oxide film Y' layer 7 (see Fig. 2 (b)). Thus, the surface of the substrate XI can be processed so as to have a predetermined circuit pattern. The focused ion beam irradiating the surface of the surface native oxide film 4 is shown in Fig. 4. As shown, the beam tip is circular. For this reason, as shown in FIG. 4 (a), when the ion beam 5 is superposed on the surface native oxide film 4 at a constant speed, a portion where the ion beam 5 overlaps is formed. For this reason, as shown in FIG. 4 (b), the amount of ion dose implanted into the surface natural oxide film 4 increases near the center of the ion beam 5. That is, the ion region exerted on the surface native oxide film 4 becomes smaller than the actual diameter of the ion beam 5, and the region can be set to a size of 2/3 to 1/2 of the ion beam diameter to be irradiated. For this reason, it is possible to process a pattern of a line having a thickness of 23 to の of the ion beam diameter of the ion beam 5 on the surface of the surface native oxide film 4.
ここで、 本実施形態例に係るドライエッチングによると、 平坦性の よい表面を再現性よく得ることを可能としている。 具体的には、 例え ば、 臭素化物等からなる反応性ェッチングガスによるエツチングでは 、 エッチングされていく原子が表面のステップ位置であって、 表面の 凹凸を構成しているステップを優先的に取り除くため、 原子層を一層 単位でェツチングすることができる。 このような一層単位でのェッチ ングの結果、 得られる表面はきわめて平坦性の高いものである。 すな わち原子レベルで平坦な表面を得ることができる。 さらにこの方法は へき開面である (1 1 0 ) 面でも、 面指数に関わらない同様なエッチ ングを可能としている。  Here, according to the dry etching according to the present embodiment, a surface with good flatness can be obtained with good reproducibility. Specifically, for example, in the etching with a reactive etching gas composed of bromide or the like, the atoms to be etched are the step positions on the surface, and the steps constituting the surface irregularities are preferentially removed. Atomic layers can be etched in single layers. The surface obtained as a result of such single layer etching is extremely flat. That is, a flat surface at the atomic level can be obtained. Furthermore, this method enables the same etching on the cleaved (1 110) plane regardless of the plane index.
このドライエッチングにおいては、 反応性エッチングガスを用いて 超高真空中で、 たとえば 1 0— 8 P aレベルへの排気後、 5 0 0〜6 0 0 °Cで 1 0— 6〜 1 0— 5 P aのガス分圧でのエツチャントガスの導入に よりエッチングを実施することができる。 ここで、 エツチャントガス として用いられる反応性エッチングガスとしては、 好ましくは臭素と の化合物、 たとえば A s B r。がその代表的なものとして例示される。 もちろん、 他種のものであってもよい。 In this dry etching, using a reactive etching gas in ultrahigh vacuum, for example after evacuation to 1 0 8 P a level, 5 0 0~6 0 0 ° C in 1 0 6 -1 0 Etching can be performed by introducing an etchant gas at a gas partial pressure of 5 Pa. Here, the reactive etching gas used as the etchant gas is preferably a compound with bromine, for example, AsBr. Are exemplified as typical examples. Of course, other types may be used.
このように、 表面自然酸化膜 4や、 アモルファス S i層、 G aAs 層や I 1 3層を含む0& 311 n xAs
Figure imgf000017_0001
層 3 A 1層や A 1 A s層を含む G a XA 1 X_XA s y P y層等の無機材料 5 Y層 2を原子層一層単位毎にエッチングすることが可能であるため、 G aイオンの注入によって形成される化学的に安定な S i 02 G a 2 O 3 A 12 O 3の強制酸化膜 Z,層 6及び酸化膜 Y,層 7をドライエッチ ング時のマスクとして、 高ァスぺクト比で微細寸法の構造体を再現性 良く且つ容易に形成することが可能となる。
Thus, the surface and the natural oxide film 4, amorphous S i layer, 0 & 31 1 n xAs containing G GaAs layer and I 1 3-layer
Figure imgf000017_0001
Layer 3 Inorganic material such as G a X A 1 X _ X A sy P y layer including A 1 layer and A 1 As layer.Since it is possible to etch the Y layer 2 in units of one atomic layer. , G a chemically formed by implantation of ions stable S i 0 2 G a 2 O 3 a 1 2 O 3 of forced oxidation film Z, the layer 6 and the oxide film Y, a layer 7 during dry etching ing As a mask, a structure having a high aspect ratio and fine dimensions can be easily formed with good reproducibility.
0 第 1図 (a) は、 金属イオン 5がある所定量注入され、 表面自然酸 化膜 4の一部にのみ強制酸化膜 Z'層 6が形成された状態を示している この状態で、 反応性エッチングガスとして、 例えば、 臭素化物ガス を用いて超高真空中で、 例えば 10— 8P aレベルへの排気後、 5000 FIG. 1 (a) shows a state in which a predetermined amount of metal ions 5 are implanted and a forced oxide film Z ′ layer 6 is formed only on a part of the surface native oxide film 4. In this state, as a reactive etching gas, for example, after evacuation of using bromide gas in ultrahigh vacuum, for example to 10- 8 P a level, 500
15 600°Cで 10— 6 10— 5P aのガス分圧でのエツチャントガスの 導入により ドライエッチングを行ったものを第 2図(a)に示す。 エッチ ング量を制御することによって、 第 2図 (a) に示すように、 S iあ るいは、 GaA sや I n A sを含む G a s I n XA s y P 等の基板 X 1表面を、 強制酸化膜 Z'層 6に置換された部分を残した凸状に加工The introduction of Etsu etchant gas in the gas partial pressure of 15 600 ° C at 10- 6 10- 5 P a those performing dry etching shown in FIG. 2 (a). By controlling the etch ing amount, as shown in FIG. 2 (a), S i Oh Rui, G a s I n X A s y substrate X 1 of P or the like including a GaA s and I n A s The surface is processed into a convex shape leaving the part replaced by the forced oxide film Z 'layer 6
20 することが可能となる。 20.
さらに、 エッチングを行うと、 強制酸化膜 Z'層 6に置換された部分 もエッチングされ、 第 3図 (a) に示すように、 平坦な面となる。 第 1図 (b) は、 金属イオン 5の注入量がある所定の注入量を超え た場合について示している。 第 1図 (b) に示すように、 金属イオン 25 5の注入量がある所定の注入量を超えると強制酸化膜 Z'層 6はスパッ タリングされ金属イオンは無機材料 Z層 3に侵入し、 この無機材料 Z 層 3に金属ィオンが注入された金属ィォン侵入領域 8が形成される。 この金属イオン侵入領域 8の Oイオンが A 1層や A 1 A s層等の無機 材料 Y層 2に到達し、 この無機材料 Y層 2の表面に A 1 2 0 3等の酸化 膜 Y'層 7が形成される。 このとき、 A l、 A 1 A sを含む無機材料 Y 層 2の表面に形成される酸化膜 Y,層 7は、 無機材料 Z層 3の厚みによ つて制御される。 Further, when the etching is performed, the portion replaced by the forced oxide film Z 'layer 6 is also etched, and becomes a flat surface as shown in FIG. 3 ( a ). FIG. 1 (b) shows a case where the implantation amount of the metal ions 5 exceeds a predetermined implantation amount. As shown in FIG. 1 (b), when the implantation amount of the metal ion 255 exceeds a predetermined implantation amount, the forced oxide film Z ′ layer 6 is sputtered and the metal ion penetrates the inorganic material Z layer 3, This inorganic material Z A metal ion penetration region 8 in which metal ions are implanted in the layer 3 is formed. The O ions of the metal ion intrusion region 8 reaches the inorganic material Y layer 2 such as A 1 layer and A 1 A s layer, oxide film Y such A 1 2 0 3 on the surface of the inorganic material Y layer 2 ' Layer 7 is formed. At this time, the oxide film Y and the layer 7 formed on the surface of the inorganic material Y layer 2 containing Al and A 1 As are controlled by the thickness of the inorganic material Z layer 3.
この状態で、 ドライエッチングを行い、 そのエッチング量が少ない ものを第 2図 (b ) に示す。 エッチング量が少ない場合、 表面自然酸 化膜 4に形成された強制酸化膜 Z '層 6及び無機材料 Y層 2表面に形成 された酸化膜 Y,層 7がマスクとして作用する。 金属イオンが侵入した イオン侵入領域 8は、 アモルファス化され、 イオンが侵入していない 無機材料 Z層 3に比べ大きなエッチング速度を示す。 このため、 ドラ ィエッチングを行うと、 これら強制酸ィ匕膜 Z'層 6及び酸化膜 Y'層 7以 外の部分がエッチングされるとともに、 中央に深い溝 9が形成された 凸状部が基板 X 1表面に形成される。  In this state, dry etching is performed, and the one with a small etching amount is shown in FIG. 2 (b). When the etching amount is small, the forced oxide film Z 'layer 6 formed on the surface native oxide film 4 and the oxide film Y and the layer 7 formed on the surface of the inorganic material Y layer 2 act as a mask. The ion invasion region 8 into which metal ions have penetrated is made amorphous and exhibits a higher etching rate than the inorganic material Z layer 3 into which no ions have penetrated. Therefore, when dry etching is performed, portions other than the forced oxidation film Z 'layer 6 and the oxide film Y' layer 7 are etched, and a convex portion having a deep groove 9 formed in the center is formed. It is formed on the surface of the substrate X1.
さらに、 エッチングを行うと、 第 3図 (b ) に示すように、 A 1 20 3 7部分以外がエッチングされ、 基板 1上に凸状部が形成される。 Furthermore, when the etching, as shown in FIG. 3 (b), except A 1 2 0 3 7 portion is etched, the convex portion is formed on the substrate 1.
また、 第 1図 (c ) に示すように、 表面自然酸化膜 4にさらに金属 イオンを注入していくと、 表面に形成されている表面自然酸化膜 4が 強制酸化膜 Z '層 6に置換していくが、 強制酸化膜 Z '層 6へ置換される ものにも金属イオンの濃度限界があり、 ある一定量以上の金属イオン が注入されると、 強制酸化膜 Z '層 6が金属イオンによってスパッタリ ングされ、 幅広の溝 9が形成される。 この場合、 さらに Oイオンが無 機材料 Y層 2表面に伝播されやすくなり、 無機材料 Y層 2表面に酸化 膜 Y,層 7が広い範囲で形成される。  As shown in FIG. 1 (c), when metal ions are further implanted into the surface native oxide film 4, the surface native oxide film 4 formed on the surface is replaced by the forced oxide film Z ′ layer 6. However, there is also a limit on the concentration of metal ions in those that are replaced with the forced oxide film Z 'layer 6, and when a certain amount or more of metal ions are implanted, the forced oxide film Z' layer 6 Is sputtered to form a wide groove 9. In this case, O ions are more easily propagated to the surface of the inorganic material Y layer 2, and the oxide film Y and the layer 7 are formed in a wide range on the surface of the inorganic material Y layer 2.
この状態で、 エッチングを行うと、 エッチング量が少ない場合は、 第 2図 (c ) に示すように、 幅広の溝 9を有した凸状部が基板 X I上 に形成される。 また、 エッチング量を多くすることによって、 第 3図When etching is performed in this state, if the etching amount is small, As shown in FIG. 2 (c), a convex portion having a wide groove 9 is formed on the substrate XI. Fig. 3
( c ) に示すように、 酸化膜 Y,層 7部分以外がエッチングされ、 基板 X 1上に凸状部が形成される。 As shown in (c), the portions other than the oxide film Y and the layer 7 are etched, and a convex portion is formed on the substrate X1.
さらに、 注入する金属イオン 5量を増やしていくと、 第 1図 (d ) に示すように、 無機材料 Z層 3がアモルファス化される範囲が拡大し て、 金属イオン 5によってスパッタリングされる。 また、 無機材料 Y 層 2表面に形成される酸化膜 Y,層 7も、 金属イオンによってスパッタ リングされ、 溝 1 0が形成される。 この基板 X Iの表面を、 前述同様 に反応性エッチングガスを用いて超高真空中で、 たとえば 1 0— 8 P a レべノレへのお気後、 5 0 0〜6 0 0 °Cで 1 0一6〜 1 0— 5 P aのガス分 圧でのエツチャントガスの導入により ドライエッチングを行うと、 表 面に幅広の深い溝 9を有するとともに、 底部にも溝 1 0が形成された 凸状部を加工することができる (第 2図 (d ) 参照)。 また、 エツチン グ量を多くすることによって、 第 3図 (d ) に示すように、 酸化膜 Y' 層 7部分以外がエッチングされ、 基板 X 1上に溝 1 0を有する凸状部 が形成される。 Further, as the amount of the metal ions 5 to be implanted is increased, as shown in FIG. 1 (d), the range in which the inorganic material Z layer 3 is made amorphous expands, and the metal material 5 is sputtered. The oxide film Y and the layer 7 formed on the surface of the inorganic material Y layer 2 are also sputtered by the metal ions to form the grooves 10. The surface of the substrate XI, after notice of in ultrahigh vacuum using the same way as described above reactive etching gas, for example, to 1 0- 8 P a leveled Honoré, 1 5 0 0~6 0 0 ° C 0 one 6 -1 0 5 when subjected to dry etching by the introduction of Etsu etchant gas in the gas partial pressure P a, which has a wide deep grooves 9 on the front surface, convex groove 1 0 to the bottom portion is formed The shape can be machined (see Fig. 2 (d)). Also, by increasing the etching amount, as shown in FIG. 3 (d), the portions other than the oxide film Y 'layer 7 are etched, and a convex portion having a groove 10 is formed on the substrate X1. You.
さらに、 注入する金属イオン 5量を増やしていくと、 第 1図 (e ) に示すように、 無機材料 Z層 3がアモルファス化される範囲が拡大し て、 金属イオン 5によってスパッタリングされる。 また、 無機材料 Y 層 2も同様にアモルファス化される範囲が拡大し金属イオン 5によつ てスパッタリングされ、 深い V字溝 1 1が表面に形成される。 この基 板 1の表面を、 前述同様に反応性エッチングガスを用いて超高真空中 で、 たとえば 1 0— 8 P aレベルへのお気後、 5 0 0 ~ 6 0 0。Cで 1 0— 6〜1 0一5 P aのガス分圧でのエツチャントガスの導入により ドライエ ツチングを行うと、 無機材料 Z層 3のアモルファス化された部分等が エッチングされ、 第 2図 (e) に示すように、 強制酸ィ匕膜 Z'層 6によ るマスク下がエッチングされ、 幅広の溝 9が形成されるとともに、 底 部に幅広で深い溝 1 0を有する凸状部を加工することができる。 また 、 エッチング量を多くすることによって、 第 3図 (e) に示すように 、 酸化膜 Y'層 7部分以外がエッチングされ、 基板 X I上に溝 10を有 する ώ状部が形成される。 Further, as the amount of the metal ions 5 to be implanted is increased, as shown in FIG. 1 (e), the range in which the inorganic material Z layer 3 is made amorphous expands, and sputtering is performed by the metal ions 5. Similarly, the range in which the inorganic material Y layer 2 is made amorphous is also expanded and sputtered by the metal ions 5 to form a deep V-shaped groove 11 on the surface. The surface of the substrate 1 is evacuated to a level of, for example, 10 to 8 Pa in an ultra-high vacuum using a reactive etching gas as described above, and then the surface is heated to 500 to 600 Pa. When C performs Delahaye Tsuchingu the introduction of Etsu etchant gas in the gas partial pressure of 1 0 6 to 1 0 one 5 P a, the amorphized portion of the inorganic material Z layer 3 and the like As shown in FIG. 2 (e), etching is performed under the mask by the forced oxidation film Z 'layer 6 to form a wide groove 9 and a wide and deep groove 1 at the bottom. A convex portion having 0 can be processed. In addition, by increasing the etching amount, as shown in FIG. 3 (e), the portion other than the oxide film Y 'layer 7 is etched, and a rectangular portion having the groove 10 is formed on the substrate XI.
このように、 S iあるいは G a A sや I n A sを含む G a x I n 1--x As y Pi y等の無機材料の基板 X表面に、 A 1層、 A 1 A s層を含む Ga XA 1 iiASyP y層等の無機材料 Y層及び Ga Asや I nAs を含む Gax I nnASyP — y等の無機材料 Z層を積層する。 そして 、 この無機材料 Z層の表面に自然に形成されている A s 203等の表面 自然酸化膜を除去することなく、 この表面自然酸化膜に G a等の重い 金属のイオンを注入することで、 表面に化学的に安定な酸化膜、 さら には金属ィオンの注入量及び無機材料 Z層の厚さを調節することによ つて A 1層や A 1 A s層を含む G a XA 1 X_XA s y y層等の無機材 料 Y層表面に A 1203等の酸化膜 Y'層を形成することが可能となる。 そして、 注入する金属イオン量を制御することによって反応性エッチ ングガスによるドライエッチング後の基板 Xの表面をネガ型、 ポジ型 のいずれにも加工することが可能となる。 また、 G aイオン注入時に 所定の回路パターンとなるように基板 Xの表面をイオンビームで描画 することによって、 容易に任意の回路パターンを再現性良く加工する ことができる。 これによつて、 半導体デバイスはもちろんであるが、 波長弁別デバィス、 マイクロマシユングやマイクロコンポーネント等 の微細加工、 量子ワイヤー等へ応用が可能となる。 Thus, G a x I n 1 comprising S i or G a A s and I n A s - to x As y Pi y substrate X the surface of the inorganic material, such as, A 1 layer, A 1 A s layer An inorganic material Y layer such as a Ga X A 1 iiASyP y layer containing and a Z layer of an inorganic material such as Ga x InnASyP— y containing GaAs and InAs are laminated. Then, without removing the surface native oxide film such as A s 2 0 3 which is naturally formed on the surface of the inorganic material Z layer, injecting a heavy metal ion of such G a in the surface native oxide film By controlling the chemically stable oxide film on the surface, and the injection amount of metal ion and the thickness of the inorganic material Z layer, G a X including the A 1 layer and the A 1 As layer can be adjusted. it is possible to form an oxide film Y 'layer, such as a 1 2 0 3 to a 1 X _ X a s yy layer inorganic materials Y layer surface or the like. Then, by controlling the amount of metal ions to be implanted, the surface of the substrate X after the dry etching with the reactive etching gas can be processed into either a negative type or a positive type. Further, by drawing the surface of the substrate X with an ion beam so as to form a predetermined circuit pattern at the time of Ga ion implantation, an arbitrary circuit pattern can be easily processed with good reproducibility. This makes it possible to apply not only to semiconductor devices but also to wavelength discrimination devices, micromachining of micromachining and microcomponents, and quantum wires.
また、 1層ゃ 1 3層を含む0& ¾ 11 8 層等の無 機材料 Y層と、 アモルファス S i層、 G a A s層や I nA s層を含む G a x I n ^ x A S y P ^y層等の無機材料 Z層が積層されているため、 ィォン注入によつて形成される化学的に安定な異なる酸化膜を形成す ることが可能となり、 従来のように 2次元的な回路パターンの設計の みならず、 設計の自由度が広がり、 3次元的に回路パターンを設計す ることも可能となる。 Also includes a inorganic materials Y layer, such as 0 & ¾ 1 1 8 layer comprising one layer Ya 1 3-layer, amorphous S i layer, a G a A s layer or I nA s layer Since G a x I n ^ x AS y P ^ y layer including inorganic material Z layer are laminated, enables you to form a chemically stable different oxide film by connexion formed on Ion implantation In addition to the conventional two-dimensional circuit pattern design, the degree of freedom in design is expanded, and three-dimensional circuit patterns can be designed.
3次元の回路パターンを形成させる手段の一つとして、 例えば、 図 5に示すように、 可変ドーズ量ビームを用いた空間変調マスクを形成 する方法がある。 このとき、 ドーズ量の調整及びビーム照射位置を制 御することで、 第 6図 (a ) 乃至 (c ) に示すようなパターンの形成 が可能となる。  As one of means for forming a three-dimensional circuit pattern, for example, as shown in FIG. 5, there is a method of forming a spatial modulation mask using a variable dose beam. At this time, by adjusting the dose and controlling the beam irradiation position, it is possible to form a pattern as shown in FIGS. 6 (a) to 6 (c).
また、 G aイオンビームの位置精度は 1 0 n mの単位で制御可能で あるため、 例えば、 第 7図に示すようにイオンビームを重ね合わせる ことによつて更に微細な回路パターン等の加工も可能となる。 なお、 本実施形態例では、 G aイオンを例示して説明してきたが、 基板表面 に注入するイオンは、 G aイオンに限定されるものではなく、 他の金 属からなるイオンを用いることも可能である。  In addition, since the position accuracy of the Ga ion beam can be controlled in units of 10 nm, for example, as shown in Fig. 7, it is possible to process even finer circuit patterns by overlapping the ion beams. Becomes In the present embodiment, the description has been made by exemplifying the Ga ion. However, the ion implanted into the substrate surface is not limited to the Ga ion, and an ion made of another metal may be used. It is possible.
次に、 S iウェハー基板表面にマスクを使用した場合の本 明の無 機多層レジストのィオンビーム微細加工方法の実施形態の一例を説明 する。 第 8図は、 マスクを使ってイオンをシャワー状に打ち込んだ状 態 断面模式図であり、 第 9図は、 マスクを外してイオンを細く集束 させて場所により注入量を変えて打ち込んだ状態の断面模式図であり 、 第 1 0図は原子層単位でドライエッチングをした場合の断面模式図 である。 第 1 1図は第 1 0図よりエッチング量の多いものを示してい る。 ここで、 用いられるイオンとしては、 比較的重い金属のイオンで あれば特に限定されるものではなく、 一般に、 よく使用されている G aイオンが、 既存の設備をそのまま利用できることなどから好ましい 第 8図において、 2 1は S i ウェハー基板であり、 2 2は S iゥェ ハー基板 2 1表面に M B E法又は C V D法或いは MO C V D法により 形成された A 1層を示し、 2 3は A 1層 2 2の表面に M B E法又は C V D法或いは M O C V D法により形成された S iアモルファス層であ り、 2 4は S iアモルファス層 2 3の表面に自然に形成されている S i 02等の表面自然酸化膜であり、, 2 5はマスクを示し、 2 6は金属ィ オンとして使用する G aイオンを示す。 Next, an example of an embodiment of the ion beam microfabrication method of the present invention for a case where a mask is used on the surface of an Si wafer substrate will be described. Fig. 8 is a schematic cross-sectional view of a state in which ions are implanted in a shower using a mask, and Fig. 9 is a state in which ions are implanted with the mask removed, the ions are finely focused, and the implantation amount is changed depending on the location. FIG. 10 is a schematic sectional view, and FIG. 10 is a schematic sectional view when dry etching is performed in atomic layer units. FIG. 11 shows one having a larger etching amount than FIG. Here, the ion used is not particularly limited as long as it is a relatively heavy metal ion, and generally, a widely used Ga ion is preferable because existing equipment can be used as it is. In FIG. 8, 21 is an Si wafer substrate, 22 is an A1 layer formed on the surface of the Si wafer substrate 21 by MBE, CVD, or MOCVD, and 23 is A 1 is a Si amorphous layer formed on the surface of layer 22 by MBE, CVD or MOCVD, and 24 is Si 0 2 which is naturally formed on the surface of Si amorphous layer 23. , 25 indicates a mask, and 26 indicates a Ga ion used as a metal ion.
ここで、 マスク 2 5としては、 金等の金属が例示できるが、 照射す るイオンによって適宜選択することが好ましい。 また、 マスク 2 5は 、 一枚のマスク上に任意のパターンが加工されたものや、 複数のマス クを組み合わせて所定のパターンが形成できるようにしたもの及ぴ複 数のマスクでイオン照射を繰り返して所定のパターンを形成できるよ うにしたものであってもよい。  Here, as the mask 25, a metal such as gold can be exemplified, but it is preferable to appropriately select the mask 25 depending on ions to be irradiated. Further, the mask 25 may be a mask in which an arbitrary pattern is processed on a single mask, a mask in which a predetermined pattern is formed by combining a plurality of masks, and ion irradiation with a plurality of masks. A predetermined pattern may be repeatedly formed.
本実施形態例においては、 まず、 S i ウェハー基板 2 1表面に M B E法または C V D法により任意の厚みに A 1層 2 2を形成する。 この A 1層 2 2の表面に S iァモルファス層 2 3を積層する。 そして、 そ の表面に自然に形成されている S i 02等の表面自然酸化膜 2 4を除去 することなく、 この表面自然酸化膜 2 4上に所定のパターンが形成さ れたマスク 2 5を設置し、 真空中で G aイオンビーム 2 6をマスク 2 5を介して照射する。 このとき、 G aイオンビーム 2 6は、 シャワー 状に表面全体に照射するようにしてもよいし、 あるいは、 集束させた G aイオンビーム 2 6·を一定速度で走査させて表面全体を照射するよ うにしてもよい。 In the present embodiment, first, an A1 layer 22 is formed on the surface of the Si wafer substrate 21 to an arbitrary thickness by MBE or CVD. On the surface of the A1 layer 22, a Simorphous layer 23 is laminated. Then, without removing the S i 0 2 surface native oxide film 2 4 such that is naturally formed on the surface of that, the mask 2 5 on which a predetermined pattern is formed on the surface native oxide film 2 4 Is installed, and a Ga ion beam 26 is irradiated through a mask 25 in a vacuum. At this time, the Ga ion beam 26 may be applied to the entire surface in a shower shape, or the focused Ga ion beam 26 may be scanned at a constant speed to irradiate the entire surface. You may do it.
G aイオンビーム 2 6の注入により表面自然酸化膜 2 4には、 化学 的に安定な酸化物である S i 0 2層 2 7が生成される。 そして、 S i O 2層 27の Oイオンが S iアモルファス層 23内を伝播し S iァモルフ ァス層 23にイオン侵入領域 32が形成される。 さらに、 G aイオン ビーム 26の注入量を増加させると、 S i 02層 27の Oイオンの伝播 、 又は S i 02層 27及び S iァモ ファス層 23のスパッタリングに よりこのイオン侵入領域 32の Οイオンが A 1層 22表面に到達する 。 そして、 A 1層 22表面に伝播されてきた Oイオンによって A 120 3層 28が形成される。 この化学的に安定な S i 02層 27及び A l 20 3層 28がドライエッチング時のマスクの役割を果たす。 By implantation of the Ga ion beam 26, a chemically stable oxide SiO 2 layer 27 is generated in the surface native oxide film 24. And S i O O ions of the second layer 27 propagate in the Si amorphous layer 23 to form an ion penetration region 32 in the Si amorphous layer 23. Furthermore, G when a increasing the injection amount of the ion beam 26, S i 0 of the two-layer 27 of the O ions propagate, or S i 0 2 layer 27 and the S i § mode more ion intrusion region for sputtering of the fastest layer 23 32 Ο ions reach the surface of the A 1 layer 22. Then, A 1 2 0 3 layer 28 by O ions have been propagated in A 1 layer 22 is formed on the surface. Role of chemically stable S i 0 2 layer 27 and the A l 2 0 3 layer 28 at the time of the dry etching mask.
第 9図は第 8図のマスク 25を使った G aイオンビーム 26の注入 の後にマスク 25を取り除き、 真空中で G aイオンの集束イオンビー ム 29を注入した状態を示す。 この時 G aイオンの集束イオンビーム 29は、 (a) はイオン注入量が 6 X 1013 (個 Zcm2)、 (b) は 6 X 1015
Figure imgf000023_0001
、 (c) は 6 X 1016 (個 Zcm2)、 (d) と (e) は 6X 1017 (個 /cm2) である。 ここで、 第 9図 (e) は、 マスク 25を通過して既に G aイオンビーム 26の照射を受けた場所 に追加して G aイオンの集束イオンビーム 29を照射した例を示して いる。
FIG. 9 shows a state where the mask 25 is removed after the implantation of the Ga ion beam 26 using the mask 25 of FIG. 8 and the focused ion beam 29 of the Ga ion is implanted in a vacuum. At this time, the focused ion beam 29 of the Ga ion (a) has an ion implantation amount of 6 × 10 13 (pieces Zcm 2 ), and (b) has a ion implantation amount of 6 × 10 15
Figure imgf000023_0001
A (c) is 6 X 10 16 (number Zcm 2), (d) and (e) are 6X 10 17 (number / cm 2). Here, FIG. 9 (e) shows an example in which a focused ion beam 29 of the Ga ion is irradiated in addition to the place where the light has passed through the mask 25 and has already been irradiated with the Ga ion beam 26.
ここで、 G aイオンの集束イオンビーム 29は、 径を 0. 5 im以 下、 好ましくは 0. 以下、 更に好ましくは 0. l /zm以下に絞 つていることが好ましい。 また、 この G aイオンの集束イオンビーム 9はビーム先端が円形をしている。 このため、 表面自然酸化膜 24上 を一定速度で走査すると、 各部分で、 イオンビームが重なり合う部分 が形成される (第 4図参照)。 このため、 表面自然酸化膜 4に注入され るイオン注入量は、 G aイオンの集束イオンビーム 29の中心部付近 ほどその量が多くなる。 すなわち、 表面自然酸化膜 24に及ぼすィォ ン領域は、 実際の G aイオンの集束イオンビーム 29の径よりも小さ くなり、 その領域は、 照射する集束イオンビーム径の 2/ 3〜 1/2 の大きさとできる。 このため、 表面自然酸化膜 24表面には、 G aィ オンの集束イオンビーム 9のイオンビーム径の 2/3〜 1ノ2の太さ の線のパターンを加工することが可能となる。 Here, it is preferable that the focused ion beam 29 of the Ga ion has a diameter of not more than 0.5 im, preferably not more than 0.5, more preferably not more than 0.1 / zm. The focused ion beam 9 of the Ga ion has a circular beam tip. For this reason, when the surface natural oxide film 24 is scanned at a constant speed, a portion where the ion beam overlaps is formed in each portion (see FIG. 4). For this reason, the amount of ions implanted into the surface native oxide film 4 increases near the center of the focused ion beam 29 of the Ga ions. That is, the ion region exerted on the surface native oxide film 24 is smaller than the diameter of the actual focused ion beam 29 of the Ga ion. The area can be 2/3 to 1/2 the diameter of the focused ion beam to be irradiated. For this reason, it becomes possible to process a line pattern having a thickness of 2/3 to 1 の 2 of the ion beam diameter of the focused ion beam 9 of G ion on the surface of the surface native oxide film 24.
G aイオンの集束イオンビーム 29を真空中で照射して、 表面自然 酸化膜 24に注入すると、 表面自然酸化膜 24はある注入量以上では 化学的に安定した強制酸化物 S i 0227に置換される (第 9図参照) 。 そして、 G aイオンの集束イオンビーム 29の注入量と S iァモル ファス層 23の厚みによって、 S i 0227の Oイオンによって S iァ モルファス層 23に G aイオンが注入されたイオン侵入領域 32が形 成される。 そしてさらに G aイオンの集束イオンビーム 29の注入量 が増加すると、 S i O227の Oイオンがこのイオン侵入領域 32を経 て A 1層 22に伝播し、 又は S iアモルファス層 23がスパッタリン グされ、 A 1層 22に形成される A 1203層 28の大きさが制御され る (第 9図参照)。 この化学的に安定な S i 02層 27と A 12O3層 2 8は、 ドライエッチング時のマスクの役割を果たす。 また、 A 1 203 層 28のサイズは S i 02層 27の約 1ノ10の大きさであるため、 細 かいパターユングが可能となる。 このため表面を反応性ェツチングガ スにより原子層一層単位でドライエッチングし S i 02層 27と A 12 O 3層 28に置換された部分以外を除去する (第 3図参照) と、 S iゥ ェハー基板 21の表面を所定のナノオーダーサイズの回路パターンと なるように加工することが可能となる。 ここで、 使用できる反応性ェ ツチングガスとしては、 B i F3又は Xe F2を用いることができる。 ここで、 本実施形態例に係るドライエッチングによると、 平坦性の よい表面を再現性よく得ることを可能としている。 具体的には、 反応 性エッチングガスによるエッチングでは、 エッチングされていく原子 が表面のステップ位置の原子であって、 表面の凹凸を構成しているス テップを優先的に取り除くため、 原子層を一層単位でェッチングする ことができる。 このような一層単位でのエッチングの結果得られる表 面はきわめて平坦性の高いものである。 すなわち原子レベルで平坦な 表面を得ることができる。 さらにこの方法はへき開面である (1 1The focused ion beam 29 of G a ion irradiation in vacuum, when implanted into the surface native oxide film 24, the surface of the natural oxide film 24 forced oxides S i 0 2 27 that chemically stable in some implantation amount or more Is replaced (see Figure 9). Then, G by injection amount and the thickness of S i Amoru Fass layer 23 of the focused ion beam 29 of a ion, S i 0 2 27 ion penetration region G a ions S i § Amorphous layer 23 by O ions are implanted 32 is formed. When the implantation amount of the focused ion beam 29 of Ga ions further increases, the O ions of SiO 2 27 propagate through the ion penetration region 32 to the A 1 layer 22, or the Si amorphous layer 23 is sputtered. is-rings, the size of the a 1 2 0 3 layer 28 formed on the a 1 layer 22 that are controlled (see FIG. 9). The chemically stable S i 0 2 layers 27 and A 1 2 O 3 layer 2 8 serves as a mask during dry etching. Further, because the size of the A 1 2 0 3 layer 28 is the size of about 1 Bruno 10 S i 0 2 layer 27, it is possible to fine Kai putter Jung. Therefore the surface to remove non-substituted portion reactive Etsuchinguga scan by dry etching with atomic layer more units S i 0 2 layers 27 and A 1 2 O 3 layer 28 (see FIG. 3), S i The surface of the wafer substrate 21 can be processed into a predetermined nano-order size circuit pattern. Examples of the reactive E Tsuchingugasu usable, it is possible to use B i F 3 or Xe F 2. Here, according to the dry etching according to the present embodiment, a surface with good flatness can be obtained with good reproducibility. Specifically, when etching with a reactive etching gas, the atoms being etched are Is the atom at the step position on the surface, and the steps constituting the surface irregularities are preferentially removed, so that the atomic layer can be etched in single layers. The surface obtained as a result of such single-layer etching is extremely flat. That is, a flat surface at the atomic level can be obtained. Furthermore, this method is cleaved (1 1
0) 面でも、 面指数に関わらない同様なエッチングを可能としている 。 このため、 S iや A 1結晶の表面は (1 00)、 (1 1 0)、 (1 1The same etching is possible on the 0) plane regardless of the plane index. Therefore, the surface of the Si or A1 crystal is (1 00), (1 1 0), (1 1
1) のいずれの面でも面指数によらず一層単位でのエッチングが可能 となる。 1) Etching can be performed in units of any surface regardless of the surface index.
このドライエッチングにおいては、 反応性エッチングガスを用いて 超高真空中で、 たとえば 10_8P aレベルへの排気後、 500〜 60 0°Cで 10— 6〜: L 0— 5 P aのガス分圧でのエツチャントガスの導入に よりエッチングを実施することができる。 ここで、 エツチャントガス としては、 B i F3又は X e F2がその代表的なものとして例示される 。 もちろん、 他種のものであってもよい。 In this dry etching, in ultrahigh vacuum using a reactive etching gas, for example 10 - 8 after evacuation to P a level, 500 to 60 0 ° C at 10- 6 ~: L 0- 5 P a gas Etching can be performed by introducing an etchant gas at a partial pressure. Here, the Etsu etchant gas, B i F 3 or X e F 2 is illustrated as a representative. Of course, other types may be used.
第 10図はドライエッチングにより表面自然酸化膜 24と S iァモ ノレファス層 23、 A 1層 22及びイオン侵入領域 32を取り除いた状 態であり、 S iウェハー基板 21上の所定の場所に S i O 2層 27と AFIG. 10 shows a state in which the surface natural oxide film 24, the Si mono-reflective layer 23, the A1 layer 22, and the ion penetration region 32 have been removed by dry etching. i O 2 layer 27 and A
1203層 28が形成された状態を示す。 第 1 1図は第 10図のドライ エッチングを更に進めた状態を示し、 この場合は S iウェハー基板 2Shows a state in which 1 2 0 3 layer 28 is formed. FIG. 11 shows a state in which the dry etching of FIG. 10 has been further advanced. In this case, the Si wafer substrate 2
1の一部がエッチングされて A 1203層 28と S iウェハー基板 21 が凸状に形成されている状態を示す。 Some of 1 indicates the state is etched A 1 2 0 3 layer 28 and the S i wafer substrate 21 is formed in a convex shape.
第 10図において、 Aはマスクを通過したイオンによって A 1 203 層 28が形成されたものであり、 別途イオンを注入することなく、 ド ライエッチングを行った部分である。 これによつて、 第 10図及び第In Figure 10, A is in which A 1 2 0 3 layer 28 is formed by ion which has passed through the mask is not, was de dry etching portions may separately implanting ions. As a result, Figs. 10 and
1 1図に示すように、 幅広の凸部を設けることが可能となる。 また、 第 1 0図及び第 1 1図における a ~ d部は、 前述したように、 イオン 注入量が異なるものであり、 イオン注入量が多くなるにしたがつて、 ドライエッチング後における形態の変化を示すものである。 また、 第As shown in FIG. 11, it is possible to provide a wide convex portion. Also, As described above, the portions a to d in FIGS. 10 and 11 show different ion implantation amounts, and show changes in the morphology after dry etching as the ion implantation amount increases. Things. Also,
1 0図及び第 1 1図における e部は、 マスクを通過したイオンによつ て A 1 2 0 3層 2 8が形成された部分にさらにイオンを注入したもので ある。 1 e portion at 0 view and first FIG. 1 is obtained by further implanting ions into A 1 2 0 3 layer 2 8 is formed partially Te cowpea the ions that have passed through the mask.
第 1 0図において、 a部はイオン注入量を少なくすることによって 、 表面自然酸ィヒ膜 4が強制酸化物 S i 0 2層 2 7に置換されてドライエ ツチングで形成された凸状の細線を示している。 b部は、 S iァモル ファス層 2 3に G aイオンが注入されたイオン侵入領域 3 2が形成さ れ、 Oイオンが A 1 20 3層 2 8を形成させて、 3 1 02層2 7の中心部 に溝 3 0ができた凸状の細線を示している。 また、 c部はイオン注入 量が過多となり、 イオンによって表面に形成された A 1 2 0 3層 2 8の 中央部がスパッタリングされ、 V字溝 3 1が形成されるとともに、 そ の中央部分に幅広の溝 3 0が形成されているものを示している。 d部 はさらにイオン注入量が多くなり、 S i ウェハー基板 2 1の一部をも. スパッタリングによって加工され、 幅広の溝 3 3が形成されているも のを示す。 また、 第 1 1図は、 前述のように、 さらにドライエツチン グを進めた状態を示しており、 a部はエッチングにより、 S i 0 2層 2 7、 及びその下の S iァモルファス層 2 3と A 1層 2 2が溶出し、 A 1 203層 2 8を表面に有した微細なパターンが形成された。 In FIG. 10, part a is a convex fine wire formed by dry etching by reducing the amount of ion implantation to replace the surface native oxide film 4 with the forced oxide SiO 2 layer 27. Is shown. b portion is S i Amoru ion intrusion region 3 2 G a ion implanted into Fas layer 2 3 is formed, O ions to form A 1 2 0 3 layer 2 8, 3 1 0 2 layers A convex thin line having a groove 30 in the center of 27 is shown. Further, c portion is an ion implantation amount is excessive, the central portion of the A 1 2 0 3 layer 2 8 formed on the surface by ion is sputtered, with V-shaped grooves 3 1 is formed, the central portion of its This shows that a wide groove 30 is formed. The part d shows that the ion implantation amount is further increased and a part of the Si wafer substrate 21 is processed by sputtering to form a wide groove 33. The first 1 Figure, as described above, shows a state of further advancing the Doraietsuchin grayed, a portion by etching, S i 0 2 layers 2 7, and the S i Amorufasu layer 2 3 thereunder a 1-layer 2 2 elutes, fine pattern having an a 1 2 0 3 layer 2 8 on the surface was formed.
このように、 マスクを使用するとともに、 注入する G aイオンの集 束イオンビーム 9の量を制御することによって、 ミリオーダーサイズ からナノオーダーサイズのネガ型、 ポジ型の微細加工を S iウェハー 基板上に自在に施すことが可能となる。  In this way, by using a mask and controlling the amount of the focused ion beam 9 of the Ga ions to be implanted, negative-type and positive-type fine processing from millimeter-size to nano-order size can be performed on a Si wafer substrate. It can be applied freely on top.
さらに、 表面自然酸化膜 2 4や S iアモルファス層 2 3、 A 1層 2 2を原子層一層単位毎にエッチングすることが可能であるため、 ィォ ンの注入によって形成される化学的に安定な酸化物をドライエツチン グ時のマスクとして、 高ァスぺク ト比で微細寸法の構造体を再現性良 く且つ容易に形成することが可能となる。 In addition, surface native oxide film 24, Si amorphous layer 23, A1 layer 2 2 can be etched for each atomic layer, so that chemically stable oxides formed by ion implantation can be used as a mask during dry etching to produce fine particles with a high aspect ratio. A structure having dimensions can be easily formed with good reproducibility.
また、 S i基板表面に、 A 1層及ぴ S i アモルファス層を積層し、 S iアモルファス層の表面に自然に形成されている S i 02等の表面自 然酸化膜を除去することなく、 該表面自然酸ィヒ膜に G aイオンを注入 することで、 化学的に安定な S i 02を形成し、 さらには G aイオン注 入量及び S i アモルファス層の厚さを調節することによって下部層の A 1層表面に A 1 20 3を形成することが可能となる。 そして、 注入す る G aィォン量を制御することによつて反応性ェツチングガスによる ドライエッチング後の S iウェハ一基板表面のドライエッチングマス クをネガ型、 ポジ型のいずれにも加工することが可能となる。 また、 G aイオン注入時に所定の回路パターンとなるように S i ウェハー基 板表面をィオンビームでマスキングによる照射とマスク無しでの描画 を組み合わせることによって、 容易に任意の回路パターンを再現性良 く加工することができる。 これによつて、 半導体デバイスはもちろん であるが、 波長弁別デバイス、 マイクロマシニングゃマイクロコンポ ーネント等の微細加工、 量子ヮィヤー等へ応用が可能となる。 Also, the S i substrate surface, A 1 So及Pi laminating S i amorphous layer, without removing the surface natural oxide film of the S i 0 2 or the like which is naturally formed on the surface of the S i amorphous layer , to inject G a ion to the surface naturally acid i arsenide film, chemically to form a stable S i 0 2, further adjusting the thickness of G a ion Note Iriryou and S i amorphous layer it is possible to form the a 1 2 0 3 in a 1 layer surface of the lower layer by. By controlling the amount of Ga ion to be injected, the dry etching mask on the surface of the Si wafer / substrate after dry etching with a reactive etching gas can be processed into either a negative type or a positive type. Becomes In addition, by combining irradiation with masking with ion beams and drawing without a mask on the surface of the Si wafer substrate so that a predetermined circuit pattern is obtained when implanting Ga ions, any circuit pattern can be easily processed with good reproducibility. can do. This makes it possible to apply not only semiconductor devices, but also wavelength discriminating devices, micromachining such as micromachining / microcomponents, and quantum wires.
また、 A 1層と S i層が積層されているため、 イオン注入によって 形成される化学的に安定な原子サイズの異なるマスクを形成すること が可能となり、 従来のように 2次元的な回路パターンの設計のみなら ず、 設計の自由度が広がり、 3次元的に回路パターンを設計すること も可能となる。  In addition, since the A1 layer and the Si layer are stacked, it is possible to form chemically stable masks with different atomic sizes, which are formed by ion implantation. Not only the design but also the degree of freedom of design is expanded, and it is also possible to design circuit patterns in three dimensions.
なお、 本発明に係る無機多層レジストのイオンビーム注入リソグラ フィ一による S i半導体微細構造体の加工方法は、 前述の実施形態例 に限定されるものではなく、 S iウェハー基板表面に形成され、 S i ウェハー基板の酸化を防止する役割をする A 1層を G a XA 1 !_XA s yP -y層にすることも可能である。 また、 S iアモルファス層に変え て Gax I i^ xA S yP ^ y層とすることもできる。 また、 S iウェハ 一基板表面に無機材料を多層に積層するだけでなく、 一部を単層とす ることによって、 より複雑な三次元構造の微細構造体に加工すること が可能となる。 The method for processing a Si semiconductor microstructure by ion beam implantation lithography of an inorganic multilayer resist according to the present invention is described in the above embodiment. The A 1 layer formed on the surface of the Si wafer substrate and preventing oxidation of the Si wafer substrate is a G a X A 1! _ X A s yP -y layer. Is also possible. It is also possible to Ga x I i ^ xA S yP ^ y layer instead of the S i amorphous layer. In addition, by not only laminating the inorganic material in multiple layers on the surface of one Si wafer substrate, but also making a part of the inorganic layer into a single layer, it becomes possible to process into a more complicated three-dimensional microstructure.
以上のように、 S iウェハー基板表面に積層されている A 1層及ぴ S iアモルファス層の表面に形成されている表面自然酸化膜に金属ィ オンを注入することによって、 反応性エッチングガスによってエッチ ングされない化学的に安定なマスクとなる S i 02や A 123の微細な パターンを形成することができる。 さらに、 金属イオンの注入量を制 御することによって、 S i基板表面に形成されるパターンをポジ型、 ネガ型のいずれにも加工することが可能となる。 また、 安定性の異な るマスクを形成することが可能となるため、 2次元だけでなく、 3次 元的な回路パターユングの設計も可能となる。 このため、 種々の半導 体デバイスや、 多様な量子デバイス特性を活かした素子、 量子細線、 量子箱、 また、 回折格子やマイクロマシーンコンポーネントの製作が 可能となる。 As described above, by injecting metal ions into the A1 layer laminated on the Si wafer substrate surface and the surface native oxide film formed on the surface of the Si amorphous layer, the reactive etching gas It is possible to form a fine pattern of Si 0 2 or A 1 2 3 serving as a chemically stable mask that is not etched. Further, by controlling the amount of metal ions implanted, it becomes possible to process the pattern formed on the Si substrate surface into either a positive type or a negative type. In addition, since it is possible to form a mask having different stability, not only two-dimensional but also three-dimensional circuit pattern design can be designed. For this reason, it is possible to manufacture various semiconductor devices, elements, quantum wires, quantum boxes, diffraction gratings, and micromachine components utilizing various quantum device characteristics.
第 1 2図は、 イオンビームを重ね合わせるように描画することによ つて A 1層へ伝搬するイオンドーズ量を調整することができ、 S i基 板表面に凸部又は凹部が形成できる一例として、 S i基板表面の原子 間力顕微鏡 (以下、 AFMという。) 像を示す。 第 1 2図 (a) に示す ものは、 S iアモルファス層の厚みを厚くすることで凸部が形成され たもの、 第 1 2図 (b) は、 S iアモルファス層の厚みを第 1 2図 (a) のものよりも薄くすることでイオンドーズ量を多くし、 凹部が 形成されたものである。 このように、 イオンドーズ量に対して非常に 敏感に反応するため、 S iアモルファス層の厚みを制御したり、 ィォ ン照射量を制御することで、 イオンドーズ量を調整することによって 、 表面形状を自在に設計することが可能となる。 FIG. 12 shows an example in which the ion dose propagating to the A1 layer can be adjusted by drawing the ion beams so as to overlap each other, and a projection or a depression can be formed on the surface of the Si substrate. An atomic force microscope (AFM) image of the Si substrate surface is shown. FIG. 12 (a) shows the case where the convex portion is formed by increasing the thickness of the Si amorphous layer, and FIG. 12 (b) shows the case where the thickness of the Si amorphous layer The ion dose is increased by making it thinner than that in Fig. It was formed. As described above, since it reacts very sensitively to the ion dose, the surface of the Si amorphous layer is controlled by controlling the thickness of the Si amorphous layer or by controlling the ion irradiation amount to adjust the ion dose. The shape can be freely designed.
以下、 実施例によって本発明を更に具体的に説明する。  Hereinafter, the present invention will be described more specifically with reference to examples.
(実施例 1 )  (Example 1)
無機材料基板 Xとして S i基板を用い、 S i基板表面に MB E法に よって無機材料 Y層として厚さ 3 nmの A 1 A s層と、 無機材料 Z層 として厚さ 30 nmの G a A s層を形成する。 そして、 G a A s層表 面に自然に形成されている A s 203等の表面自然酸化膜の表面に向つ てイオンビーム径を 0. 1 i mに絞った G aイオンを真空中で 6 X 1 016個/^ 1112、 加速電圧 30 kVで照射して、 表面自然酸化膜に G a イオンを注入する。 Gaイオン注入後、 超高真空装置に設置し、 10— 8 P aレベルへお気後、 500〜600°Cで 1 0— 6〜10— 5P aのガ ス分圧での A s B r 3ガスを導入してエッチングを行う。 A Si substrate was used as the inorganic material substrate X, and an A1As layer having a thickness of 3 nm was formed as an inorganic material Y layer on the surface of the Si substrate by the MBE method, and a Ga layer having a thickness of 30 nm was formed as an inorganic material Z layer. An As layer is formed. Then, G a A s layer table surface G a ion vacuum in focused to 0. 1 im Kotsu Te ion beam diameter on the surface of the surface native oxide film such as A s 2 0 3 which is naturally formed in 6 X 1 0 16 atoms / ^ 111 2, was irradiated at an acceleration voltage 30 kV, implanting G a ion on the surface native oxide film. After Ga ion implantation, and placed in an ultra-high vacuum apparatus, 10- 8 P a level to contact Kigo, A s B r in gas partial pressure of 1 0- 6 ~10- 5 P a at 500 to 600 ° C Etching is performed by introducing three gases.
第 1 3図 (a) に、 その表面の A FM像を示す。 第 1 3図 (a) に 示すように、 Ga As基板表面には、 A s B r 3ガスによってエツチン グされなかった G aイオンが注入されて表面酸化膜が G a 203に置換 された部分が凸状に形成されているのが観察できる。 Figure 13 (a) shows an AFM image of the surface. As shown in the first FIG. 3 (a), the Ga As substrate surface, A s B r 3 is G a ion implantation has not been Etsuchin grayed by gas surface oxide film is replaced by G a 2 0 3 It can be observed that the bent portion is formed in a convex shape.
(実施例 2)  (Example 2)
G aイオンの注入量を 6 X 1017個/ cm2とし、 照射した以外、 実 施例 1と同様にして、 G aイオンを注入した後、 表面を A s B r 3ガス でドライエッチングをおこなった。 After implanting the Ga ions in the same manner as in Example 1 except that the dose of the Ga ions was set to 6 × 10 17 / cm 2 , the surface was dry-etched with AsBr 3 gas. I did it.
第 1 3図 (b) に、 その表面の A FM像を示す。 第 1 3図 (b) に 示すように、 S i基板表面には、 深い溝の回状のパターンが形成され ているのが観察できる。 (実施例 3) Figure 13 (b) shows an AFM image of the surface. As shown in FIG. 13 (b), a circular pattern of deep grooves can be observed on the surface of the Si substrate. (Example 3)
無機材料基板 Xとして G a A s基板を用い、 G a A s基板表面に M BE法によって無機材料 Y層として厚さ 30 nmの A 1 A s層と、 無 機材料 Z層として厚さ 300 nmの G a A s層を形成する。 そして、 G a A s層表面に自然に形成されている A s 203等の表面自然酸化膜 の表面に向ってイオンビーム径を 0. 1 μ mに絞った G aイオンを真 空中で 6 X 1016個 ^!!!2、 加速電圧 30 k Vで照射して、 表面自然 酸化膜に G aイオンを注入する。 G aイオン注入後、 超高真空装置に 設置し、 10— 8 P aレべノレへ 気後、 500〜 600。Cで 10— 6〜 1 0— 5P aのガス分圧での As B r 3ガスを導入してエッチングを行う。 第 1 3図 (c) に、 その表面の A FM像を示す。 第 1 3図 (c) に 示すように、 Ga A s基板表面には、 A s B r 3ガスによってエツチン グされなかった G aイオンが注入されて表面酸ィヒ膜が G a 203に置換 された部分が凸状に形成されているのが観察できる。 A GaAs substrate was used as the inorganic material substrate X, and an A1As layer having a thickness of 30 nm as an inorganic material Y layer and a thickness of 300 as an inorganic material Z layer were formed on the surface of the GaAs substrate by the MBE method. A nm GaAs layer is formed. Then, the G a ion focused ion beam diameter toward the surface of the surface native oxide film such as A s 2 0 3 which is naturally formed on the G a A s layer surface 0. 1 mu m at a true air 6 X 10 16 ^! !! 2. Irradiate at an accelerating voltage of 30 kV and implant Ga ions into the native oxide film on the surface. After G a ion implantation, and placed in an ultra-high vacuum device, after the gas to 10- 8 P a leveled Honoré, 500-600. Etched by introducing As B r 3 gas at the gas partial pressure of C at 10- 6 ~ 1 0- 5 P a . Figure 13 (c) shows an AFM image of the surface. As shown in the first FIG. 3 (c), Ga A s the substrate surface, A s B r 3 G a ions were not Etsuchin grayed by the gas is injected surface acid I arsenide film G a 2 0 3 It can be observed that the portion replaced with is formed in a convex shape.
(実施例 4)  (Example 4)
G aィオンの注入量を 6 X 1017個ノ c m 2とし、 照射した以外、 実 施例 3と同様にして、 G aイオンを注入した後、 表面を As B r 3ガス でドライエッチングをおこなった。 Ga ions were implanted in the same manner as in Example 3 except that the amount of Ga ions implanted was 6 × 10 17 cm 2 and irradiation was performed, and then the surface was dry-etched with AsBr 3 gas. Was.
第 1 3図 (d) に、 その表面の A FM像を示す。 第 1 3図 (d) に —示すように、 G a A s基板表面には、 深い溝を有した凸状のパターン が形成されているのが観察できる。  Figure 13 (d) shows an AFM image of the surface. As shown in Fig. 13 (d), it can be observed that a convex pattern having a deep groove is formed on the surface of the GaAs substrate.
以上のように、 半導体基板となる無機材料基板 Xの表面に基板 Xの 酸化を防止し、 エッチング時の強いマスクとして働く無機材料 Y層、 無機材料 Y層の酸化を防止する Z層を積層し、 無機材料 Z層の表面に 形成されている表面自然酸化膜に金属イオンを注入することによって 、 臭素化物等の反応性ェツチングガスによってエッチングされない化 学的に安定なマスクとなる A 1203及び G a 203又は S i 02等の酸 化膜 Y'層、 Z'層を形成することができる。 さらに、 金属イオンの注入 量を制御することによって、 基板 X表面に形成されるパターンをポジ 型、 ネガ型のいずれにも加工することが可能となる。 また、 基板又と しては、 無機材料であれば特に制限はなく、 例えば、 半導体基板とし て一般的に使用されている S iや GaA sにおいては、 その表面に任 意の形状に微細加工を行うことができる。 As described above, an inorganic material Y layer that acts as a strong mask during etching to prevent oxidation of the substrate X and a Z layer that prevents oxidation of the inorganic material Y layer is laminated on the surface of the inorganic material substrate X that is to be a semiconductor substrate. By injecting metal ions into the surface natural oxide film formed on the surface of the inorganic material Z layer, it is not etched by a reactive etching gas such as bromide. Histological becomes a stable mask A 1 2 0 3 and G a 2 0 3 or S i 0 oxidation film Y 'layer, Z', such as 2 can be formed layer. Further, by controlling the amount of metal ions to be implanted, the pattern formed on the surface of the substrate X can be processed into either a positive type or a negative type. The substrate or the substrate is not particularly limited as long as it is an inorganic material. For example, in the case of Si or GaAs commonly used as a semiconductor substrate, the surface thereof is finely processed into an arbitrary shape. It can be performed.
また、 所定の大きさに微細加工することが可能となるため、 2次元 だけでなく、 3次元的な回路パターユングの設計も可能となる。 この ため、 種々の半導体デバイスや、 多様な量子デバイス特性を生かした 素子、 例えば、 第 1 5図に示す量子細線、 量子箱、 また、 回折格子や マイクロマシーンコンポーネントの製作が可能となる。  In addition, since it is possible to perform microfabrication to a predetermined size, not only two-dimensional but also three-dimensional circuit pattern design can be designed. Therefore, it is possible to manufacture various semiconductor devices and elements utilizing various quantum device characteristics, for example, quantum wires, quantum boxes, diffraction gratings, and micromachine components shown in FIG.
(実施例 5)  (Example 5)
S i基板表面に MB E法によって厚さ 20 nmの A 1層と、 厚さ 3 0 nmの S iアモルファス層を形成する。 そして、 S iアモルファス 層表面に自然に形成されている S i O2等の表面自然酸化膜の表面に向 つて、 開口径 1 00 m厚み 500 μιηに所定のパターンにパター二 ングされたマスクを L I GAの製法で作製し、 S i Cの枠に取り付け て金の薄板状のマスクとして S i基板上に設置してマスキングを行い Gaイオンを 6 X 1 015 (個 Z c m2)、 加速電圧 30 k Vでシャワー 状に照射して表面酸化層に G aイオンを注入する。 そして、 マスクを 取り外した後に、 イオンビーム径を 0. 1 μπιに絞った G aイオンを 同じく真空中で 6 X 1015個 Z c m2、 加速電圧 30 k Vで照射して、 表面自然酸化膜に G aイオンを注入する。 G aイオン注入後、 超高真 空装置に設置し、 10— 8 P a レベルへ排気後、 600〜 700 °Cで 1 0一6〜 10— 5P aのガス分圧での B i F 3ガスを導入してエッチング を行った。 A 20 nm thick A1 layer and a 30 nm thick Si amorphous layer are formed on the Si substrate surface by MBE. Then, a mask patterned in a predetermined pattern with an opening diameter of 100 m and a thickness of 500 μιη is applied to the surface of the surface native oxide film such as SiO 2 which is naturally formed on the surface of the Si amorphous layer. prepared by method of LI GA, S i C deeds masking installed in S i on the substrate as a thin plate mask gold attached to the frame Ga ions 6 X 1 0 15 (number Z cm 2), the acceleration Irradiate in a shower at a voltage of 30 kV to implant Ga ions into the surface oxide layer. Then, after removing the mask, the Ga ion whose ion beam diameter was reduced to 0.1 μπι was irradiated in the same vacuum with 6 X 10 15 Z cm 2 and acceleration voltage of 30 kV to obtain a native oxide film on the surface. Is implanted with Ga ions. After G a ion implantation, installed in ultra-high vacuum apparatus, 10- 8 P After evacuation to a level, B i F in gas partial pressure of 1 0 one 6 ~ 10- 5 P a at 600 to 700 ° C 3Introduce gas to etch Was done.
第 1 4図に S iウェハー基板表面の A F M像を示す。 第 1 4図に示 すように、 マスクを取り除いた後、 部分的にイオンビームを注入する ことで、 局所的に溝を形成できるなど、 所定形状の高アスペクト比の 微細構造物を比較的容易に S iウェハー基板表面に形成することが可 能となる。 産業上の利用可能性  Fig. 14 shows an AFM image of the Si wafer substrate surface. As shown in Fig. 14, after removing the mask, it is relatively easy to form a high-aspect-ratio fine structure of a predetermined shape, such as by forming a groove locally by partially implanting the ion beam. Thus, it can be formed on the Si wafer substrate surface. Industrial applicability
以上詳しく説明した通り、 この発明により、 無機材料からなる基板 表面に、 無機材料からなるレジスト層を積層し、 その表面に自然に形 成される表面自然酸化膜を除去することなく、 その表面自然酸化膜に 金属イオンを注入することによって、 化学的に安定な酸化物を形成し 、 原子層単位でエッチングを行うことによって、 基板表面に形成され るパターンをポジ型、 ネガ型のいずれにも加工することが可能となる As described above in detail, according to the present invention, a resist layer made of an inorganic material is laminated on the surface of a substrate made of an inorganic material, and the surface natural oxide film naturally formed on the surface is not removed. By implanting metal ions into the oxide film, a chemically stable oxide is formed, and etching is performed in units of atomic layers, so that the pattern formed on the substrate surface can be processed into either a positive or negative type. Will be able to
。 また、 原子サイズの異なる酸化物を形成することができるため、 回 路パターンの設計の自由度が広がり、 多様な量子デバイス特性を生か した有用な素子、 例えば量子細線、 量子箱、 回折格子、 マイクロマシ ンの実現も可能となる。 . In addition, since oxides with different atomic sizes can be formed, the degree of freedom in circuit pattern design is expanded, and useful elements that make use of various quantum device characteristics, such as quantum wires, quantum boxes, diffraction gratings, micro Machine realization is also possible.

Claims

請 求 の 範 囲 The scope of the claims
1 . 半導体基板 Xの表面に、 前記基板 Xの酸化を防止し化学的にも熱 的にも安定な酸化膜層を形成できる無機材料 Y層を形成し、 さらに、 前記 Y層表面に前記 Y層の酸化を防止し熱的に不安定な自然酸化膜又 は前記 Y層よりも弱いが化学的に安定な強制酸化膜を形成できる無機 材料 Z層を形成した後、 前記 Z層表面に自然に形成されている表面自 然酸化膜の存在又は酸素分子放射のもとでの金属イオン打ち込みによ り、 前記表面自然酸化膜を選択的に安定な強制酸化膜 Z '層に置換し、 更にイオンの打ち込み量を増やし、 前記自然酸化膜又は前記強制酸化 膜 Z,層からの Oイオンの伝播及び Z層のスパッタリングにより前記 Y 層に熱的にも化学的にも安定な酸化膜 Y'層を生成させた後、 前記基板 X表面を反応性ェッチングガスにより精度よく ドライエッチングし、 前記強制酸化膜 Z '層及び前記酸化膜 Y'層に置換した部分以外の前記表 面酸化膜、 Z層、 Y層及び基板 Xの一部を除去する無機多層レジスト のイオンビーム微細加工方法。  1. On the surface of the semiconductor substrate X, an inorganic material Y layer capable of preventing oxidation of the substrate X and forming a chemically and thermally stable oxide film layer is formed, and further, the Y layer surface is formed on the surface of the Y layer. After forming a natural oxide film that prevents oxidation of the layer and forms a thermally unstable natural oxide film or a forced oxide film that is weaker than the Y layer but chemically stable, a Z layer is formed on the surface of the Z layer. The natural oxide film on the surface is selectively replaced with a stable forced oxide film Z ′ layer by the presence of a surface natural oxide film formed on the surface or by metal ion implantation under the emission of oxygen molecules. By increasing the amount of implanted ions, propagating O ions from the natural oxide film or the forced oxide film Z and the layer and sputtering the Z layer, the oxide film Y ′ layer that is thermally and chemically stable on the Y layer After the substrate X is generated, the surface of the substrate X is precisely exposed to the reactive etching gas. An ion beam of an inorganic multilayer resist which is subjected to light etching to remove a part of the surface oxide film, the Z layer, the Y layer, and a part of the substrate X other than a portion replaced with the forced oxide film Z ′ layer and the oxide film Y ′ layer. Fine processing method.
2 . 前記 Z層の厚みを制御することによって前記 Y層表面に形成され る前記酸化膜 Y'層の大きさを制御する請求の範囲第 1項に記載の無機 多層レジストのイオンビーム微細加工方法。  2. The method according to claim 1, wherein the size of the oxide film Y 'formed on the surface of the Y layer is controlled by controlling the thickness of the Z layer. .
3 . 前記金属イオンの注入量を制御することによって前記 Y層表面に 形成される酸化膜 Y,層の大きさを制御する請求の範囲第 1項に記載の 無機多層レジストのイオンビーム微細加工方法。  3. The method according to claim 1, wherein the size of the oxide film Y formed on the surface of the Y layer and the size of the layer are controlled by controlling the amount of the metal ions implanted. .
4 . 前記強制酸ィヒ膜 Z '層及び酸化膜 Y'層に置換される部分の大きさ及 び前記ドライエッチングによる除去量を制御することによって前記基 板表面を、 ネガ型、 ポジ型のいずれにも加工することができる請求の 範囲第 1項に記載の無機多層レジストのィオンビーム微細加工方法。 4. By controlling the size of the portion to be replaced by the forced oxygen film Z ′ layer and the oxide film Y ′ layer and the removal amount by the dry etching, the substrate surface can be made into a negative type or a positive type. 2. The ion beam fine processing method for an inorganic multilayer resist according to claim 1, which can be processed into any of them.
5 . 前記反応性ェツチングガスに、 A s B r、 A s B r 2、 A s B r 3 を用いる請求の範囲第 1項に記載の無機多層レジストのイオンビーム 微細加工方法。 5. The reactive Etsuchingugasu, A s B r, A s B r 2, A s B r 3 The method for finely processing an ion beam of an inorganic multilayer resist according to claim 1, wherein the method is:
6. S i ゥュハー基板表面に A 1層を形成し、 さらに、 前記 A 1層表 面に S iアモルファス層を形成した後、 前記 S iアモルファス層表面 にイオンビームを任意の形状に選択吸収できるマスクを通して金属ィ オンを所要の形状に注入し、 前記 S iアモルファス層表面に自然に形 成されている表面自然酸化膜の存在又は酸素分子放射のもとでの金属 イオン打ち込みにより、 前記表面自然酸化膜を選択的に強制酸化膜 S i xOyに置換させ、 更にイオンの打ち込み量を増やし、 前記強制酸化 膜 S i xOyからの Oイオンの伝播及ぴ前記 S iアモルファス層のスパ ッタリングにより前記 A 1層の一部に A '1 xOyを生成させた後、 前記 S i ウェハー基板表面を反応性エッチングガスにより一原子層単位で ドライエッチングし、 前記強制酸化膜 S i xOy及び前記 A 1 xOyに置 換した部分以外の前記表面自然酸化膜、 S iアモルファス層、 A 1層 及び S i ウェハー基板の一部を除去する無機多層レジストのイオンビ ーム微細加工方法。 6. After forming the A1 layer on the surface of the Si wafer and further forming the Si amorphous layer on the surface of the A1 layer, the ion beam can be selectively absorbed into an arbitrary shape on the surface of the Si amorphous layer. A metal ion is implanted into a required shape through a mask, and the surface of the Si amorphous layer is spontaneously formed by the presence of a surface natural oxide film or a metal ion implantation under the emission of oxygen molecules. oxide film selectively is replaced forced oxidation film S i x O y, and further increase the ejection amount of ions, spa of the forced oxidation film S i x O Den播及Pi of O ions from y the S i amorphous layer after generating the a '1 x O y in a portion of the a 1 layer by Ttaringu, the S i is dry etched wafer substrate surface in one atomic layer by reactive etching gas, the forced oxidation film S i x O y and A 1 x An ion beam microfabrication method for an inorganic multilayer resist that removes a part of the surface native oxide film, the Si amorphous layer, the A 1 layer, and the Si wafer substrate other than the portion replaced with O y .
7. S i ウェハー基板表面に A 1層を形成し、 さらに、 前記 A 1層表 面に S iアモルファス層を形成した後、 前記 S iアモルファス層表面 にイオンビームを任意の形状に選択吸収できるマスクを通して金属ィ オンを所要の形状に注入した後に、 前記マスクを取り除き、 任意のィ オンビーム径、 ィォン電流密度に制御した金属ィオンの集束ィォンビ ームを前記 S iアモルファス層表面にき然に形成されている表面自然 酸化膜の存在又は酸素分子放射のもとでの金属イオン打ち込みにより 、 前記表面自然酸化膜を選択的に強制酸化膜 S i xOyに置換させ、 更 にイオンの打ち込み量を増やし、 前記強制酸化膜 S i xOyからの Oィ オンの伝播及び前記 S iアモルファス層のスパッタリングにより前記 A 1層の一部に A 1 xOyを生成させた後、 S iウェハー基板表面を反 応性エッチングガスにより一原子層単位でドライエッチングし、 前記 強制酸化膜 S i xOy及び A 1 xOyに置換した部分以外の前記表面き然 酸化膜、 S iアモルファス層、 A 1層及び S iウェハー基板の一部を 除去する無機多層レジストのイオンビーム微細加工方法。 7. After forming the A1 layer on the surface of the Si wafer substrate and further forming the Si amorphous layer on the surface of the A1 layer, the ion beam can be selectively absorbed into an arbitrary shape on the surface of the Si amorphous layer. After the metal ion is injected into a required shape through the mask, the mask is removed, and a focused ion beam of the metal ion controlled to an arbitrary ion beam diameter and ion current density is formed on the surface of the Si amorphous layer. the implantation metal ions in the presence or under the oxygen molecules radiating surface natural oxide film which is the surface native oxide film selectively is replaced forced oxidation film S i x O y, and ejection amount of further ion The propagation of O ions from the forced oxide film Si x O y and the sputtering of the Si amorphous layer After generating A 1 x O y in a part of the A 1 layer, the Si wafer substrate surface is dry-etched in a single atomic layer unit by a reactive etching gas, and the forced oxide films S x O y and A 1 x O wherein the surface resolute oxide film other than substituted moiety to y, S i amorphous layer, a 1 layer and S i inorganic multilayer resist to remove portions of the wafer substrate ion beam microfabrication methods.
8. 前記マスクを取り除いた後に表面自然酸ィヒ膜に打ち込む任意のィ オンビーム径とイオン電流密度に制御した金属ィオンの注入量を制御 することによって、 前記 A 1 xOy層の一部をスパッタリングし、 該 A8. After removing the mask, a part of the A 1 x O y layer is controlled by controlling an ion beam diameter and an ion current density controlled to an arbitrary ion beam diameter and an ion current density to be implanted into the surface native oxide film. Sputter the A
1 xOyパターンを任意の形状に微細加工して、 全体と局部両方のパタ ーンを自在に制御することによって、 ナノオーダーサイズの微細構造 体及びノ又は電子回路を S iウェハー基板全面に効率よく形成するこ とができる請求の範囲第 7項に記載の無機多層レジス卜のイオンビー ム微細加工方法。 By finely processing 1 x Oy patterns to an arbitrary shape and controlling both the entire and local patterns freely, nano-order-sized microstructures and semiconductors or electronic circuits can be applied to the entire surface of the Si wafer substrate. 8. The method for finely processing an ion beam of an inorganic multilayer resist according to claim 7, which can be efficiently formed.
9. 前記 S iアモルファス層の厚みを制御することによって、 前記 A 1層表面に形成される A 1 xOyの大きさを制御できる請求の範囲第 6 項に記載の無機多層レジストのィオンビーム微細加工方法。 9. By controlling the thickness of the S i amorphous layer, Ionbimu fine inorganic multilayer resist according to claim 6, wherein A 1 layer can control the magnitude of A 1 x O y which is formed on the surface Processing method.
10. 前記 S iアモルファス層の厚みを制御することによって、 前記 A 1層表面に形成される A 1 xOyの大きさを制御できる請求の範囲第 7項に記載の無機多層レジストのィオンビーム微細加工方法。 10. By controlling the thickness of the S i amorphous layer, Ionbimu fine inorganic multilayer resist according to claim 7 capable of controlling the magnitude of A 1 x O y which is formed on the A 1 layer surface Processing method.
1 1. 前記 S i xOy及ぴ A 1 xOyに置換される部分の大きさ及び前記 ドライエッチングによる除去量を制御することによって前記 S iゥェ ハー基板表面を、 ナノオーダーサイズのネガ型、 ポジ型のいずれにも 加工することができる請求の範囲第 6項に記載の無機多層レジストの ィオンビーム微細加工方法。 1 1. The S i x O y及of Pi A 1 x O y moiety substituted the size and the S i © E hard substrate surface by controlling the amount removed by the dry etching, nanometric 7. The ion beam fine processing method for an inorganic multilayer resist according to claim 6, which can be processed into either a negative type or a positive type.
1 2. 前記 S i xOy及び A 1 xOyに置換される部分の大きさ及び前記 ドライエッチングによる除去量を制御することによって前記 S iゥェ ハー基板表面を、 ナノオーダーサイズのネガ型、 ポジ型のいずれにも 加工することができる請求の範囲第 7項に記載の無機多層レジストの イオンビーム微細加工方法。 1 2. The S i © E by controlling the amount removed by the size and the dry etching of said S i x O y and A 1 x O y moiety substituted 8. The ion beam fine processing method for an inorganic multilayer resist according to claim 7, wherein the surface of the substrate can be processed into either a negative type or a positive type having a nano-order size.
1 3 . 前記反応性エッチングガスに、 B i F3又は X e F 2を用いる請 求の範囲第 6項に記載の無機多層レジストのイオンビーム微細加工方 法。 1 3. The reactive etching gas, B i F 3 or X e F 2 ion beam micromachining how inorganic multilayer resist according to paragraph 6 range billed using.
1 4 . 前記反応性エッチングガスに、 B i F3又は X e F 2を用いる請 求の範囲第 7項に記載の無機多層レジストのイオンビーム微細加工方 法。 14. The method for finely processing an inorganic multilayer resist according to claim 7, wherein BiF 3 or XeF 2 is used as the reactive etching gas.
1 5 . 請求の範囲第 1項乃至第 1 4項のいずれかの方法により製作さ れた半導体デバイス。  15. A semiconductor device manufactured by the method according to any one of claims 1 to 14.
1 6 . 請求の範囲第 1項乃至第 1 4項のいずれかの方法により製作さ れた量子デバイス。  16. A quantum device manufactured by the method according to any one of claims 1 to 14.
1 7 . 請求の範囲第 1項乃至第 1 4項のいずれかの方法により製作さ れたマイクロマシーンコンポーネント。 '  17. A micromachine component manufactured by the method according to any one of claims 1 to 14. '
1 8 . 請求の範囲第 1項乃至第 1 4項のいずれかの方法により製作さ れた微細構造体。  18. A microstructure manufactured by the method according to any one of claims 1 to 14.
PCT/JP2002/012919 2001-12-11 2002-12-10 Method for ion beam fine patterning of inorganic multilayer resist, and semiconductor device, quantum device, micromachine component and fine structure manufactured by the method WO2003054945A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002354455A AU2002354455A1 (en) 2001-12-11 2002-12-10 Method for ion beam fine patterning of inorganic multilayer resist, and semiconductor device, quantum device, micromachine component and fine structure manufactured by the method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-377075 2001-12-11
JP2001-377084 2001-12-11
JP2001377084A JP4052430B2 (en) 2001-12-11 2001-12-11 Ion beam microfabrication method of inorganic multilayer resist and semiconductor device, quantum device, micromachine component and microstructure by this method
JP2001377075A JP4042893B2 (en) 2001-12-11 2001-12-11 Processing method of Si semiconductor microstructure by ion beam implantation lithography of inorganic multilayer resist

Publications (1)

Publication Number Publication Date
WO2003054945A1 true WO2003054945A1 (en) 2003-07-03

Family

ID=26624984

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/012919 WO2003054945A1 (en) 2001-12-11 2002-12-10 Method for ion beam fine patterning of inorganic multilayer resist, and semiconductor device, quantum device, micromachine component and fine structure manufactured by the method

Country Status (2)

Country Link
AU (1) AU2002354455A1 (en)
WO (1) WO2003054945A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256632A (en) * 1985-05-08 1986-11-14 Mitsubishi Electric Corp Formation of fine pattern
EP0476801A2 (en) * 1990-09-20 1992-03-25 Mitsubishi Denki Kabushiki Kaisha Production of a semiconductor device using implantation into a thermohardening resin
JPH06310491A (en) * 1993-04-27 1994-11-04 Nec Corp Forming method for pattern on solid surface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256632A (en) * 1985-05-08 1986-11-14 Mitsubishi Electric Corp Formation of fine pattern
EP0476801A2 (en) * 1990-09-20 1992-03-25 Mitsubishi Denki Kabushiki Kaisha Production of a semiconductor device using implantation into a thermohardening resin
JPH06310491A (en) * 1993-04-27 1994-11-04 Nec Corp Forming method for pattern on solid surface

Also Published As

Publication number Publication date
AU2002354455A1 (en) 2003-07-09

Similar Documents

Publication Publication Date Title
Tseng Recent developments in nanofabrication using focused ion beams
US20040087162A1 (en) Metal sacrificial layer
US20040077107A1 (en) Method of making nanoscopic tunnel
US20040075159A1 (en) Nanoscopic tunnel
US8084365B2 (en) Method of manufacturing a nano structure by etching, using a substrate containing silicon
JP4755643B2 (en) Mask forming method and three-dimensional fine processing method
JP3763021B2 (en) Electron beam micromachining method
JP2005513812A (en) Resistless lithography method for fine structure manufacturing
Harrer et al. Room temperature nanoimprint lithography using molds fabricated by molecular beam epitaxy
JP4042893B2 (en) Processing method of Si semiconductor microstructure by ion beam implantation lithography of inorganic multilayer resist
JP4803513B2 (en) Ion beam micromachining method
JP4052430B2 (en) Ion beam microfabrication method of inorganic multilayer resist and semiconductor device, quantum device, micromachine component and microstructure by this method
WO2003054973A1 (en) Light receiving element and light receiving device incorporating circuit and optical disc drive
WO2003054945A1 (en) Method for ion beam fine patterning of inorganic multilayer resist, and semiconductor device, quantum device, micromachine component and fine structure manufactured by the method
JP2004244649A (en) Method of producing two-dimensional or three-dimensional nano-structure
JP5152715B2 (en) Three-dimensional fine processing method and three-dimensional fine structure
US9666441B2 (en) Semiconductor device and method of manufacture
JP5494992B2 (en) 3D microfabricated substrate
JP2005051081A (en) Two-dimensional patterning method, electronic device using the same and method for manufacturing magnetic device
JP2002280541A (en) Method for forming fine pattern, unit electronic element and quantum dot laser
WO2004036623A2 (en) Nanoscopic tunnel and method of making same
JPH0562946A (en) Surface treater and method
Stanishevsky et al. Patterning at Nanoscale with Low-Dose Focused Ion Beam and Chemical Etching
Arshak et al. Patterning nanometer resist features on planar & topography substrates using the 2-step NERIME FIB top surface imaging process
JP2006142393A (en) Micro nano-pattern structure and its manufacturing method

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase