JP5494992B2 - 3D microfabricated substrate - Google Patents
3D microfabricated substrate Download PDFInfo
- Publication number
- JP5494992B2 JP5494992B2 JP2012232319A JP2012232319A JP5494992B2 JP 5494992 B2 JP5494992 B2 JP 5494992B2 JP 2012232319 A JP2012232319 A JP 2012232319A JP 2012232319 A JP2012232319 A JP 2012232319A JP 5494992 B2 JP5494992 B2 JP 5494992B2
- Authority
- JP
- Japan
- Prior art keywords
- dimensional
- substrate
- iii
- electron beam
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 107
- 239000013078 crystal Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 69
- 238000010894 electron beam technology Methods 0.000 claims description 60
- 150000001875 compounds Chemical class 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 58
- 239000010408 film Substances 0.000 description 47
- 238000001451 molecular beam epitaxy Methods 0.000 description 29
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 230000035945 sensitivity Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 6
- 229910000673 Indium arsenide Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002052 molecular layer Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明は、基板の表面に形成されたIII−Ｖ族化合物層の表面に三次元微細構造が形成された三次元微細加工基板に関する。 The present invention relates to a three-dimensional microfabricated substrate in which a three-dimensional microstructure is formed on the surface of a III-V compound layer formed on the surface of the substrate.
光リソグラフィーを中心とする現在の半導体微細加工は技術的限界に達しており、半導体関連産業が今後も主たる経済産業分野の牽引役として持続するには、新しいパラダイムに基づいた方法論の展開が急務である。その１つがナノテクノロジーであり、光リソグラフィー技術が抱える装置限界（複雑化・巨大化・高コスト化）の呪縛から解き放つものと期待されている。 The current semiconductor microfabrication centering on optical lithography has reached the technological limit, and in order for the semiconductor-related industry to continue to be the main driver of the economic and industrial field, it is urgent to develop a methodology based on a new paradigm. is there. One of them is nanotechnology, which is expected to release the device limitations (complexity, enlargement, and cost) of optical lithography technology.
ターゲットとなるべき技術課題とは、少量多品種型生産を可能（設計変更容易・低コスト）にする三次元ナノ微細化技術の開発である。とくに“光・電子デバイス”展開の観点からは、求められるプロセス機能として無損傷・無汚染が前提となり、さらに“一括デバイス化”と“その場制御化”が必要になる。 The technical issue that should be targeted is the development of 3D nano-miniaturization technology that enables small-lot, multi-product production (easy design change and low cost). In particular, from the viewpoint of the development of “optical / electronic devices”, the required process functions are assumed to be non-damaged and non-polluted, and “collective devices” and “in-situ control” are required.
リソグラフィーに必要な条件はスループット（レジストの高感度化）と解像度（レジストの分解能）の２つであり、それらのバランスが重要となる。電子ビームは光に比べて波長が短いことから、光リソグラフィーの解像度限界を超えるものとして開発が進められている。 There are two conditions required for lithography: throughput (resist sensitivity enhancement) and resolution (resist resolution), and the balance between them is important. Since the electron beam has a shorter wavelength than that of light, it is being developed as exceeding the resolution limit of photolithography.
電子ビームリソグラフィーでは、一般にスループットの観点から光リソグラフィーと同様に有機レジストが従来用いられており、解像度に優れる無機レジストは感度が低いため、一般には用いられてこなかった。有機レジストの中で感度は比較的低いが解像度に優れるものとしてＰＭＭＡが一般に用いられている。解像度が優れる無機レジストの感度をＰＭＭＡと同等とするか若しくはそれを凌駕させること、それが無機レジスト開発に向けた１つのターゲットである。 In electron beam lithography, generally, an organic resist has been conventionally used in the same manner as optical lithography from the viewpoint of throughput, and an inorganic resist having excellent resolution has not been generally used because of its low sensitivity. PMMA is generally used as an organic resist having relatively low sensitivity but excellent resolution. Making the sensitivity of an inorganic resist with excellent resolution equal to or surpassing that of PMMA is one target for the development of inorganic resists.
なお、代表的な有機レジスト及び無機レジストについて、レジストの感度と解像度の関係を図１に示す。この図１には、本発明の一実施形態でマスクとして使用されるＧａＡｓ自然酸化膜をレジストとして捉えた場合の位置付けが併せて示されている。 FIG. 1 shows the relationship between resist sensitivity and resolution for typical organic resists and inorganic resists. FIG. 1 also shows the positioning of a GaAs natural oxide film used as a mask in one embodiment of the present invention as a resist.
電子ビームリソグラフィーにおけるもう１つの問題は、入射電子だけではなくレジストおよび基板内からの二次電子散乱の影響である（ｐｒｏｘｉｍｉｔｙ効果と呼ばれる）。この影響により、入射電子ビームのもつビーム径よりかなり大きな領域がレジストに対する反応領域となってしまう。この効果は、隣接する描画ライン間での解像度を決定する。ｐｒｏｘｉｍｉｔｙ効果を低減させるため多くの努力がなされており、その一例が多層レジストによる基板内浸入電子線の屈折率制御を用いた実効ビーム径の低減化である。しかし、現状では、そのｐｒｏｘｉｍｉｔｙ効果（ビーム径より大きなレジスト反応領域）が微細化に対する大きな制限となっている。 Another problem in electron beam lithography is the effect of secondary electron scattering from within the resist and substrate as well as the incident electrons (referred to as the proximity effect). Due to this influence, a region considerably larger than the beam diameter of the incident electron beam becomes a reaction region for the resist. This effect determines the resolution between adjacent drawing lines. Many efforts have been made to reduce the proximity effect, and one example is the reduction of the effective beam diameter using the refractive index control of the intrusion electron beam in the substrate by a multilayer resist. However, at present, the proximity effect (resist reaction region larger than the beam diameter) is a major limitation on miniaturization.
一般にレジストは感度の特徴から２種類に分けることができ、ひとつは電子ビームのエネルギー照射量に依存してある臨界値で急峻な反応が起きるデジタル型レジスト、もうひとつはあるエネルギー照射量幅に対して連続的に反応が進行するアナログ型レジストである。この２種類のうち、サブミクロン領域での微細化には空間分解能を得やすいデジタル型が有利とされてきた。それにより形成された“硬い”反応領域がマスクとして用いられ、後工程のエッチングや成長（再成長と呼ばれる）に対して選択的な機能をもたらしてきた。一方、アナログ型レジストは空間分解能に限界はあるものの、後工程のプロセスに対して“柔らかい”マスクとして機能するため、高低差を制御した構造の作製に用いられてきた。任意の三次元微細構造を作製するためには、空間分解能に優れかつ高低差制御に優れたアナログ型のレジスト開発そして後工程のプロセス開発が必要であった。 In general, resists can be classified into two types according to sensitivity characteristics. One is a digital resist that causes a sharp reaction at a certain critical value depending on the energy dose of the electron beam, and the other is for a certain energy dose range. It is an analog type resist that reacts continuously. Of these two types, a digital type that can easily obtain a spatial resolution has been advantageous for miniaturization in the submicron region. The resulting “hard” reaction region has been used as a mask and has provided a selective function for subsequent etching and growth (called regrowth). On the other hand, an analog resist has a limit in spatial resolution, but functions as a “soft” mask for a subsequent process, and thus has been used to fabricate a structure with a controlled height difference. In order to produce an arbitrary three-dimensional microstructure, it was necessary to develop an analog type resist having excellent spatial resolution and excellent height difference control, and development of a post-process.
また、従来、マスクパターン形成後の選択的成長プロセスとして、表面拡散長が長いガス種を用いた成長法（ＣＶＤ、ＧＳＭＢＥ、ＣＢＥ等）が用いられてきた。それは、成長前に形成されたマスクパターンが一般には光リソグラフィーにより作製されたため、マスク幅（すなわち選択的に成長が抑制されるべき領域幅）が極めて大きく、非マスク領域への選択成長を引き起こすためには、マスク上に照射された成長原料原子が拡散により排除されなくてはならないからであった。この手法を用いた選択成長はＧａＮを含むあらゆる化合物半導体およびＳｉプロセスに応用され、三次元構造制御手法の一手法として確立されている。 Conventionally, as a selective growth process after mask pattern formation, a growth method (CVD, GSMBE, CBE, etc.) using a gas species having a long surface diffusion length has been used. This is because the mask width (that is, the region width that should be selectively suppressed) is extremely large because the mask pattern formed before the growth is generally produced by photolithography, which causes selective growth to a non-mask region. This is because the growth source atoms irradiated on the mask must be eliminated by diffusion. Selective growth using this technique is applied to all compound semiconductors including GaN and Si processes, and has been established as a technique for controlling a three-dimensional structure.
しかし、サブミクロン領域を含むさらに小さな三次元構造制御に対しては、ガス種のもつ大きな表面拡散長により、極めて微細なマスク領域が埋もれてしまうという問題点がある。小さなマスク領域にはそれに対応した表面拡散長の短い（マスク幅よりは大きいが）プロセスとの組み合わせが必要である。 However, there is a problem that an extremely fine mask region is buried due to the large surface diffusion length of the gas species for the smaller three-dimensional structure control including the submicron region. A small mask region requires a combination with a corresponding process with a short surface diffusion length (greater than the mask width).
なお、例えば、ＣＶＤ法を用いているものとして、特許文献１に開示されるものがある。この特許文献１は、ＣＶＤ法の中でも有機金属化学気相蒸着法（以下、ＭＯＣＶＤ法とする）を用いて、III−Ｖ族化合物半導体を選択成長させるものである。
しかし、特許文献１のものは、ＭＯＣＶＤ法を用いていることから表面原子の拡散長が長くなり、高密度配列の基板上でのIII−Ｖ族化合物半導体の選択成長が十分にはできず、基板を高密度化することが困難である。また、ナノオーダーで結晶成長方向の各成長結晶膜厚を一定に揃えることはできない。 However, since the thing of patent document 1 uses the MOCVD method, the diffusion length of a surface atom becomes long, and the selective growth of the III-V group compound semiconductor on the substrate of a high-density arrangement cannot fully be performed, It is difficult to increase the density of the substrate. Moreover, it is impossible to make the growth crystal film thicknesses in the crystal growth direction constant in the nano order.
本発明は以上の事情に鑑みてされたものであり、その目的は、基板の高密度化を容易に行うことができ、かつ、ナノオーダーで結晶成長方向の結晶膜厚が一定に揃えられたパターンをその場で形成可能な三次元微細加工基板を提供することにある。 The present invention has been made in view of the above circumstances, and the purpose thereof is to easily increase the density of the substrate, and the crystal film thickness in the crystal growth direction is made uniform in the nano order. An object of the present invention is to provide a three-dimensional microfabricated substrate capable of forming a pattern in situ.
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。 The problems to be solved by the present invention are as described above. Next, means for solving the problems and the effects thereof will be described.
本発明の第１の観点によれば、基板の表面に形成されたIII−Ｖ族化合物層の表面に三次元微細構造が形成された三次元微細加工基板において、以下の構成が提供される。即ち、前記三次元微細構造は、以下の工程を含む方法により作製される。第１工程では、真空中で前記III−Ｖ族化合物層の表面に描画ラインを複数交差させながら電子ビームを照射することにより、当該III−Ｖ族化合物層の表面の自然酸化膜をIII族酸化物に置換させ、前記基板上に改質マスク部を周期的に形成する。第２工程では、真空中で前記基板を昇温させることにより、前記改質マスク部以外の部分の前記自然酸化膜を脱離させてIII−Ｖ族化合物層表面を露出させる。第３工程では、真空にＶ族原料を供給した環境下で前記基板を所定温度で加熱することで、前記III−Ｖ族化合物層表面の露出部分からIII族原子を優先的に剥離させて前記改質マスク部上をホッピングさせることにより、当該露出部分に窪みを形成する。第４工程では、固体成長原料を用いた分子線エピタキシャル成長法を行うことで、前記描画ラインに囲まれた区域内の前記窪みの部分にIII−Ｖ族化合物結晶を選択成長させる。そして、当該三次元微細構造は、前記窪みの部分のIII−Ｖ族化合物成長結晶を含み、その三次元構造単位が結晶面ファセットから構成される。 According to the first aspect of the present invention, the following configuration is provided in a three-dimensional microfabricated substrate in which a three-dimensional microstructure is formed on the surface of a III-V group compound layer formed on the surface of the substrate. That is, the three-dimensional microstructure is manufactured by a method including the following steps. In the first step, the surface of the III-V compound layer is irradiated with an electron beam in a vacuum while crossing a plurality of drawing lines to thereby oxidize the natural oxide film on the surface of the III-V compound layer. A modified mask portion is periodically formed on the substrate. In the second step, the temperature of the substrate is raised in a vacuum, so that the natural oxide film in portions other than the modified mask portion is desorbed to expose the surface of the III-V group compound layer. In the third step, the substrate is heated at a predetermined temperature in an environment in which a group V raw material is supplied to a vacuum, so that the group III atoms are preferentially separated from the exposed portion of the surface of the group III-V compound layer. A dent is formed in the exposed portion by hopping the modified mask portion. In the fourth step, a group III-V compound crystal is selectively grown in the recessed portion in the area surrounded by the drawing line by performing a molecular beam epitaxial growth method using a solid growth raw material. Then, the three-dimensional microstructure is seen containing a group III-V compound growth crystal portion of the recess, its three-dimensional structural unit is composed of crystal plane facet.
この構成により、基板の表面に自然に形成されている自然酸化膜を除去することなく、この自然酸化膜に対して電子ビームを照射することで、化学的に安定なIII族酸化物に置換し、改質マスク部を形成できる。そして、この改質マスク部を周期的に形成した上で基板の露出表面を優先的に剥離することで、ネガ型パターンを精度良く作製できる。また、電子ビームの描画間隔を広くすれば優先的な剥離部分が浅くなり、描画間隔を狭くすれば深く剥離されるという特徴を有しているので、従来では不可能であった複雑かつ多様な形状を有する三次元微細構造を形成することができる。また、高密度のパターンであっても、ＭＢＥ法の成長条件を制御して表面原子拡散長を制御することにより、III−Ｖ族化合物結晶の選択成長を容易に行うことができる。また、結晶成長方向の結晶膜厚を一定に揃えることも容易である。更に、III−Ｖ族化合物の成長結晶は、その根元部において壁の立ち上がりが良好であり、高精度の微細構造を形成することができる。そして、微細構造単位が縦横に並ぶ三次元微細構造を容易に形成できる。 With this configuration, the natural oxide film naturally formed on the surface of the substrate is not removed, and the natural oxide film is irradiated with an electron beam to replace it with a chemically stable group III oxide. A modified mask portion can be formed. Then, by periodically forming the modified mask portion and then preferentially peeling the exposed surface of the substrate, a negative pattern can be accurately produced. In addition, if the drawing interval of the electron beam is widened, the preferential peeling portion becomes shallow, and if the drawing interval is narrowed, it is deeply peeled off. A three-dimensional microstructure having a shape can be formed. Even for a high-density pattern, selective growth of a III-V group compound crystal can be easily performed by controlling the growth conditions of the MBE method to control the surface atom diffusion length. It is also easy to make the crystal film thickness in the crystal growth direction uniform. Furthermore, the growth crystal of the III-V group compound has a good wall rise at the base portion, and can form a highly accurate fine structure. In addition, a three-dimensional fine structure in which fine structural units are arranged vertically and horizontally can be easily formed.
前記の三次元微細加工基板においては、前記第３工程において、前記改質マスク部とその隣の改質マスク部との間に形成されるIII−Ｖ族化合物層表面の開口部の大きさが１０００ｎｍ以上であり、前記窪みの深さは当該開口部の大きさの１／１００以下であるようにすることができる。 In the three-dimensional microfabricated substrate, in the third step, the size of the opening on the surface of the III-V compound layer formed between the modified mask portion and the adjacent modified mask portion is The depth may be 1000 nm or more, and the depth of the recess may be 1/100 or less of the size of the opening.
前記の三次元微細加工基板においては、前記第３工程において、前記改質マスク部とその隣の改質マスク部との間に形成されるIII−Ｖ族化合物層表面の開口部の大きさが３００ｎｍ以下であり、前記窪みの深さは当該開口部の大きさの１／４以上であるようにすることができる。 In the three-dimensional microfabricated substrate, in the third step, the size of the opening on the surface of the III-V compound layer formed between the modified mask portion and the adjacent modified mask portion is It is 300 nm or less, and the depth of the dent can be ¼ or more of the size of the opening.
以上の構成により、ネガ型の三次元微細構造を精度良く形成することができる。。 With the above configuration, a negative three-dimensional microstructure can be formed with high accuracy. .
前記の三次元微細加工基板においては、前記第１工程において前記電子ビームの照射間隔を変化させ、前記三次元微細構造は、深さの異なる複数種類の前記窪みを含むように構成することが好ましい。 In the three-dimensional microfabricated substrate, the electron beam irradiation interval is changed in the first step, and the three-dimensional micro structure is preferably configured to include a plurality of types of the recesses having different depths. .
前記の三次元微細加工基板においては、前記第１工程において前記電子ビームの照射間隔を変化させ、前記三次元微細構造は、高さの異なる複数種類の前記III−Ｖ族化合物成長結晶を含むことが好ましい。 In the three-dimensional microfabricated substrate, the electron beam irradiation interval is changed in the first step, and the three-dimensional microstructure includes a plurality of types of III-V group compound growth crystals having different heights. Is preferred.
以上の構成により、複雑かつ多様な形状を有する三次元微細構造を容易に形成することができる。。 With the above configuration, a three-dimensional microstructure having complicated and various shapes can be easily formed. .
次に、発明の実施の形態を説明する。図２には、本実施形態の三次元微細構造を加工する方法の各工程が（ａ）から（ｄ）まで順に示されている。また、図３は本実施形態の三次元微細加工方法における各工程の温度推移の一例を示すグラフであり、グラフに示された（ａ）〜（ｄ）の記号は図２（ａ）〜図２（ｄ）にそれぞれ対応している。 Next, embodiments of the invention will be described. In FIG. 2, each step of the method for processing the three-dimensional microstructure of this embodiment is shown in order from (a) to (d). FIG. 3 is a graph showing an example of the temperature transition of each step in the three-dimensional microfabrication method of the present embodiment. 2 (d) respectively.
図２（ａ）には、本実施形態の微細加工の対象物としてのＧａＡｓ基板（III−Ｖ族化合物基板）１が示されている。このＧａＡｓ基板１の表面には、３ｎｍから６ｎｍ程度の厚みを有する自然酸化膜２が形成されている。 FIG. 2A shows a GaAs substrate (III-V compound substrate) 1 as an object of microfabrication of the present embodiment. A natural oxide film 2 having a thickness of about 3 nm to 6 nm is formed on the surface of the GaAs substrate 1.
本実施形態の微細加工方法は、まず図２（ａ）に示すように、この自然酸化膜２に対して電子ビームを真空中で照射する。すると、電子ビームの照射部分の自然酸化膜２が、化学的に安定した酸化物Ｇａ2Ｏ3（III族酸化物）に置換される。このとき、電子ビームによってＧａＡｓ基板１の表面に平行ライン等の周期的パターンを描画すると、後述の工程により、ＧａＡｓ基板１の表面に優先剥離による窪みを形成することができる。なお、高精度のパターンを形成する観点から、電子ビームの照射にあたっては、加速電圧を１ｋＶ以上５０ｋＶ以下とし、線ドーズ量の範囲は１０ｎＣ／ｃｍ以上１μＣ／ｃｍ以下とするのが好ましい。また、電子ビームの照射は単一ラインモードで行うことが好ましい。 In the microfabrication method of this embodiment, first, as shown in FIG. 2A, the natural oxide film 2 is irradiated with an electron beam in a vacuum. Then, the natural oxide film 2 in the electron beam irradiated portion is replaced with a chemically stable oxide Ga 2 O 3 (Group III oxide). At this time, when a periodic pattern such as parallel lines is drawn on the surface of the GaAs substrate 1 by the electron beam, a depression due to preferential peeling can be formed on the surface of the GaAs substrate 1 by a process described later. Note that, from the viewpoint of forming a highly accurate pattern, it is preferable that the electron beam is irradiated with an acceleration voltage of 1 kV to 50 kV and a line dose range of 10 nC / cm to 1 μC / cm. Further, it is preferable that the electron beam irradiation be performed in a single line mode.
次に、図２（ｂ）に示すように、表面の自然酸化膜２の一部をＧａ2Ｏ3に置換したＧａＡｓ基板１を、真空中にＡｓ4（Ｖ族原料）を供給した環境下で、５８０℃以上６３０℃以下の所定温度まで昇温する。なお、図３には図２の微細加工を行う際の温度制御の一例が示され、図３の例では６３０℃まで温度を直線的に上昇させている。すると、温度が５８０℃付近となった時点で、図２（ｂ）に示すように、Ｇａ2Ｏ3に置換された部分以外の自然酸化膜２が熱脱離して除去される。 Next, as shown in FIG. 2B, the GaAs substrate 1 in which a part of the surface natural oxide film 2 is replaced with Ga 2 O 3 is placed in an environment in which As 4 (group V material) is supplied in a vacuum. The temperature is raised to a predetermined temperature of 580 ° C. or higher and 630 ° C. or lower. Note that FIG. 3 shows an example of temperature control when the fine processing of FIG. 2 is performed. In the example of FIG. 3, the temperature is linearly increased to 630.degree. Then, when the temperature reaches around 580 ° C., as shown in FIG. 2B, the natural oxide film 2 other than the portion replaced with Ga 2 O 3 is thermally desorbed and removed.
ここで一般に、電子ビーム法で改質される自然酸化膜領域は、入射電子線（一次電子）と薄膜内での散乱電子（二次電子）により決定される。しかしながら、本実施形態の方法によれば、Ｇａ2Ｏ3に置換された部分以外の自然酸化膜２だけでなく、Ｇａ2Ｏ3に置換された部分のうち低エネルギーの二次電子による改質領域も熱脱離する。即ち、本実施形態において自然酸化膜に電子ビームで描画したことによるマスクは、一次電子が有する高エネルギー領域のみに対して選択性が現れる。従って、自然酸化膜が脱離した後のＧａ2Ｏ3（改質部３）の幅を、照射した電子ビームのビーム径よりも小さくすることができる。これにより、改質される自然酸化膜領域以下の構造制御が可能となる。 Here, the natural oxide film region modified by the electron beam method is generally determined by an incident electron beam (primary electron) and scattered electrons (secondary electrons) in the thin film. However, according to the method of the present embodiment, not only the natural oxide film 2 other than the portion replaced with Ga 2 O 3 , but also the modification by the low energy secondary electrons in the portion replaced with Ga 2 O 3. The region is also thermally desorbed. That is, in the present embodiment, the mask formed by drawing an electron beam on the natural oxide film exhibits selectivity only for the high energy region of the primary electrons. Therefore, the width of Ga 2 O 3 (modified portion 3) after the natural oxide film is detached can be made smaller than the beam diameter of the irradiated electron beam. Thereby, it is possible to control the structure below the natural oxide film region to be modified.
次に、真空中にＡｓ4を供給した環境下で、５８０℃以上６３０℃以下の所定温度（図３の例では６１０℃）でのＧａＡｓ基板１に対する加熱を継続する。すると、Ｇａ2Ｏ3の存在しないＧａＡｓ基板１の表面のＧａ分子が当該表面から優先的に剥離されて拡散し、電子ビームの周期パターン描画領域の端部に移動し、堆積する。この結果、図２（ｃ）に示すように、ＧａＡｓ基板１の表面に窪み４が形成され、ネガ型の三次元微細構造が作製される。こうして得られる窪み４の深さは、Ｇａ2Ｏ3に改質された部分である改質部３と、それに隣接する改質部３との間に形成される開口部の大きさにほぼ反比例する。具体的には、前記開口部の大きさ（開口径）が１０００ｎｍ以上の場合は、窪み４の深さを当該開口径の１／１００以下とすることができる。また、前記開口部の大きさ（開口径）が３００ｎｍ以下の場合は、窪み４の深さを当該開口径の１／４以上とすることができる。 Next, heating the GaAs substrate 1 at a predetermined temperature of 580 ° C. or more and 630 ° C. or less (610 ° C. in the example of FIG. 3) is continued in an environment where As 4 is supplied in a vacuum. Then, Ga molecules on the surface of the GaAs substrate 1 in which Ga 2 O 3 is not present are peeled off and diffused preferentially from the surface, move to the edge of the periodic pattern drawing region of the electron beam, and are deposited. As a result, as shown in FIG. 2C, a recess 4 is formed on the surface of the GaAs substrate 1, and a negative three-dimensional microstructure is produced. The depth of the recess 4 obtained in this way is almost inversely proportional to the size of the opening formed between the modified portion 3 which is a portion modified with Ga 2 O 3 and the modified portion 3 adjacent thereto. To do. Specifically, when the size (opening diameter) of the opening is 1000 nm or more, the depth of the recess 4 can be set to 1/100 or less of the opening diameter. Moreover, when the size (opening diameter) of the opening is 300 nm or less, the depth of the recess 4 can be set to 1/4 or more of the opening diameter.
次に、基板の表面に形成された窪み４の部分に、分子線エピタキシー法（ＭＢＥ法）によってＧａＡｓを選択成長させる。このＭＢＥ法は、ＧａＡｓの成長方向をＧａＡｓ基板１の面方位（１００）に合わせて、結晶成長温度を４５０℃以上６００℃以下の所定温度（図３の例では５８０℃）とし、Ａｓ4分子とＧａ原子とのフラックス比（ＦAs／ＦGa）は１以上１００以下の範囲とし、ＧａＡｓ結晶成長速度を０．０１ＭＬ／ｓｅｃ以上２ＭＬ／ｓｅｃ以下（分子層／秒：二次元薄膜に対する成長速度換算）として行う。こうして得られるＧａＡｓ成長層膜厚は、前記改質部３と隣接する改質部３との間に形成される開口部の大きさにほぼ反比例する。 Next, GaAs is selectively grown by a molecular beam epitaxy method (MBE method) in the recess 4 formed on the surface of the substrate. In this MBE method, the growth direction of GaAs is aligned with the plane orientation (100) of the GaAs substrate 1, the crystal growth temperature is set to a predetermined temperature of 450 ° C. to 600 ° C. (580 ° C. in the example of FIG. 3), and As 4 molecules And the Ga atom flux ratio (F As / F Ga ) is in the range of 1 to 100, and the GaAs crystal growth rate is 0.01 ML / sec to 2 ML / sec (molecular layer / second: growth rate for a two-dimensional thin film). Conversion). The thickness of the GaAs growth layer obtained in this way is almost inversely proportional to the size of the opening formed between the modified portion 3 and the adjacent modified portion 3.
ここで、ＧａＡｓ結晶成長速度は、試料薄膜や基板の表面状態をその場観察するための反射高速電子線回折装置（以下、ＲＨＥＥＤと称する）を用いて調整することが好ましい。ＧａＡｓ結晶成長速度が決定されれば、ＧａＡｓ結晶成長時間の調整により成長結晶の膜厚を制御することができる。 Here, the GaAs crystal growth rate is preferably adjusted using a reflection high-energy electron diffraction apparatus (hereinafter referred to as RHEED) for in situ observation of the surface state of the sample thin film or the substrate. If the GaAs crystal growth rate is determined, the film thickness of the grown crystal can be controlled by adjusting the GaAs crystal growth time.
以上により、図２（ｄ）に示すように、ＧａＡｓ基板１の表面にＧａＡｓ成長結晶５が形成され、ポジ型の三次元微細構造を作製することができる。これにより、高密度で各ＧａＡｓ成長結晶の膜厚が一定である基板の作製が可能となる。 As described above, as shown in FIG. 2D, the GaAs growth crystal 5 is formed on the surface of the GaAs substrate 1, and a positive three-dimensional microstructure can be produced. This makes it possible to produce a substrate with a high density and a constant thickness of each GaAs growth crystal.
図４には、基板表面に対する電子ビームのライン間隔を大きくして、図２で説明した三次元微細加工方法を同様に行った場合が示されている。なお、本明細書において電子ビームのライン間隔とは、電子ビームを単一ラインモードで照射し、次に照射するラインまで平行移動させる距離（電子ビームの幅方向中心線間の距離）をいう。 FIG. 4 shows a case where the line spacing of the electron beam with respect to the substrate surface is increased and the three-dimensional microfabrication method described in FIG. 2 is performed in the same manner. In this specification, the line interval of the electron beam refers to a distance (distance between center lines in the width direction of the electron beam) in which the electron beam is irradiated in a single line mode and then translated to the next irradiation line.
ここで、図４（ｃ）及び図２（ｃ）に示すように、本実施形態の微細加工方法は、電子ビームの描画間隔を広くすると、優先剥離によって形成される窪みの深さが小さくなり、描画間隔を狭くすると、優先剥離による窪みの深さが大きくなる特徴を有している。 Here, as shown in FIG. 4C and FIG. 2C, in the microfabrication method of the present embodiment, when the electron beam drawing interval is widened, the depth of the depression formed by the preferential peeling is reduced. When the drawing interval is narrowed, the depth of the depression due to the priority peeling is increased.
なお、図５（ａ）〜図５（ｆ）には、描画ライン間隔を６μｍから１．４μｍまで６段階に変化させながら電子ビームで格子状に描画し、自然酸化膜の脱離及び優先剥離を行ったネガ型三次元微細構造の表面ＡＦＭ写真を示している。また、図６（ａ）〜図６（ｆ）は、図５（ａ）〜図５（ｆ）で示すネガ型の三次元微細構造について、窪みの形成深さをそれぞれ模式的に示している。なお、照射電子ビーム径は等しいにもかかわらず、描画ライン間隔を最小の１．４μｍとして照射した図６（ｆ）の場合のマスク幅ｄ２は、間隔を最大の６μｍとして照射した図６（ａ）の場合のマスク幅ｄ１よりも小さいことが明らかに認められており（ｄ２＜ｄ１）、窪み形成後のマスク幅が優先剥離の深さと反比例するという知見が得られた。 In FIGS. 5A to 5F, the drawing line interval is changed in six steps from 6 μm to 1.4 μm and drawn in a lattice shape with an electron beam, and the natural oxide film is detached and preferentially peeled off. FIG. 2 shows a surface AFM photograph of a negative three-dimensional microstructure subjected to the above-described process. 6 (a) to 6 (f) schematically show the formation depths of the recesses for the negative three-dimensional microstructure shown in FIGS. 5 (a) to 5 (f). . Although the irradiation electron beam diameters are equal, the mask width d2 in the case of FIG. 6F irradiated with the drawing line interval of the minimum 1.4 μm is the same as that of FIG. ) Is clearly recognized (d2 <d1), and the knowledge that the mask width after the formation of the depression is inversely proportional to the depth of the preferential peeling is obtained.
また、図７（ａ）〜図７（ｃ）には、描画ライン間隔を１．４μｍから３．０μｍまで３段階に変化させながら電子ビームで格子状に描画し、自然酸化膜の脱離及び優先剥離を行ったネガ型三次元微細構造の表面ＡＦＭ写真及び断面ＡＦＭ写真を示している。この図７によっても、描画ライン間隔が広いと浅い窪みが形成され、描画ライン間隔が狭いと窪みが深くなることが判る。 7A to 7C, the drawing line interval is changed in three steps from 1.4 μm to 3.0 μm and drawn in a lattice shape with an electron beam. The surface AFM photograph and the cross-sectional AFM photograph of the negative type three-dimensional microstructure which performed priority peeling are shown. FIG. 7 also shows that a shallow depression is formed when the drawing line interval is wide, and a depression becomes deep when the drawing line interval is narrow.
このように電子ビームの描画間隔を大きくすると非照射領域の剥離が浅くなる原因としては、Ｇａ原子の表面拡散原子の拡散長（ミューフリーパス）が描画ライン間隔に対して小さくなる結果、Ｇａ原子がマスクとしてのＧａ2Ｏ3表面をホッピング運動するように移動しにくくなって、加工領域外に運ばれにくくなるためと考えられる。 When the electron beam writing interval is increased in this way, the non-irradiated region is shallowly peeled because the diffusion length (mu free path) of the surface diffusion atoms of Ga atoms becomes smaller than the drawing line interval. This is considered to be because it becomes difficult to move like a hopping motion on the surface of Ga 2 O 3 as a mask and difficult to be carried out of the processing region.
一方、従来のエッチング（例えば臭素化物を用いたドライエッチング）の場合、マスクの間隔が広い場合は深くエッチングでき、マスクの間隔が狭い場合はエッチングも浅くなる。従って、本発明の三次元微細加工方法は従来のエッチングとは正反対の特徴を有しているのであって、従来では作製できなかった複雑かつ多様な形状を有する三次元微細構造の作製を可能にする。 On the other hand, in the case of conventional etching (for example, dry etching using bromide), when the mask interval is wide, the etching can be deep, and when the mask interval is narrow, the etching is shallow. Therefore, the three-dimensional microfabrication method of the present invention has characteristics opposite to those of conventional etching, and enables the production of three-dimensional micro structures having complicated and various shapes that could not be produced conventionally. To do.
図８（ａ）は、上記の優先剥離によりネガ型の三次元微細構造を形成した様子を示す表面ＡＦＭ写真である。また、図８（ｂ）は、図８（ａ）と同様の三次元微細構造を作製した後、ＭＢＥ法によりポジ型三次元微細構造を形成した様子を示す表面ＡＦＭ写真である。なお、図９（ａ）は、図８（ａ）の形状の窪みの深さを示す断面モデル図であり、図９（ｂ）は、図８（ｂ）の形状の結晶成長高さを示す断面モデル図である。このように、ネガ型の三次元微細微細構造の窪みにＭＢＥ法でIII−Ｖ族化合物結晶を選択成長させることで、高密度で、かつ結晶成長方向の結晶膜厚を一定に揃えられる微細構造を形成することができる。 FIG. 8A is a surface AFM photograph showing a state in which a negative three-dimensional microstructure is formed by the above-described preferential peeling. FIG. 8B is a surface AFM photograph showing a state in which a positive three-dimensional microstructure is formed by MBE after a three-dimensional microstructure similar to that in FIG. 8A is fabricated. 9A is a cross-sectional model diagram showing the depth of the recess having the shape of FIG. 8A, and FIG. 9B shows the crystal growth height of the shape of FIG. 8B. It is a section model figure. In this way, by selectively growing a III-V compound crystal by MBE method in a depression of a negative type three-dimensional fine structure, a fine structure with a high density and a uniform crystal film thickness in the crystal growth direction can be obtained. Can be formed.
図１０（ａ）〜図１０（ｄ）は、優先剥離によりネガ型の三次元微細構造を形成した後、ＭＢＥ法によりポジ型三次元微細構造を形成した様子を示す表面ＳＥＭ写真及び断面ＳＥＭ写真である。なお、図１０（ａ）及び図１０（ｂ）はＧａＡｓ基板にＧａＡｓ結晶を選択成長させた場合であり、図１０（ｃ）及び図１０（ｄ）はＧａＡｓ基板にＩｎＡｓ結晶を選択成長させた場合である。 FIGS. 10A to 10D are a surface SEM photograph and a cross-sectional SEM photograph showing a state in which a positive three-dimensional microstructure is formed by MBE after forming a negative three-dimensional microstructure by preferential peeling. It is. 10A and 10B show the case where a GaAs crystal is selectively grown on a GaAs substrate, and FIGS. 10C and 10D show the case where an InAs crystal is selectively grown on a GaAs substrate. Is the case.
上述したように、本実施形態の方法により作製されるポジ型三次元微細構造は、いったん窪みを形成してそこからＭＢＥ法によりIII−Ｖ族化合物結晶を選択成長させる。従って、例えば図１０（ｂ）及び図１０（ｃ）に示すように、成長結晶の根元部において壁の立ち上がりが極めて良好であり、高精度の微細構造を形成することができる。 As described above, in the positive three-dimensional microstructure manufactured by the method of the present embodiment, a depression is once formed, and a III-V group compound crystal is selectively grown therefrom by the MBE method. Therefore, for example, as shown in FIGS. 10B and 10C, the rise of the wall is very good at the base of the grown crystal, and a highly accurate fine structure can be formed.
また、図５、図７、図８及び図１０に示すように、基板表面への電子ビーム照射時の幾何学的配置（描画ライン間隔、及び、平行ライン又は交差ライン）に依存して優先剥離とＭＢＥ法の成長条件を変化させることで、ＧａＡｓ基板表面に形成されている各パターンが成長に対してネガ型マスクとして機能し、電子ビームの非照射領域において選択的な優先剥離が行われて三次元構造が成長作製されているのが判る。１つの三次元構造単位は安定な結晶面ファセットから構成され、原子レベルで平坦である。また、電子線のビーム描画によるＧａ2Ｏ3への改質領域のうち半影部分を優先剥離でトリミングすることで、電子ビーム径に対して無視できるほど描画の実効サイズが小さくなっていることが判る。これにより、高密度の微細構造、例えば隣り合う単位構造同士の間隔がサブミクロン以下であるような微細構造も容易に作製することができる。 In addition, as shown in FIGS. 5, 7, 8, and 10, priority peeling is performed depending on the geometrical arrangement (drawing line interval and parallel lines or intersecting lines) at the time of electron beam irradiation on the substrate surface. By changing the growth conditions of the MBE method, each pattern formed on the surface of the GaAs substrate functions as a negative mask for growth, and selective preferential peeling is performed in the non-irradiated region of the electron beam. It can be seen that a three-dimensional structure has been grown. One three-dimensional structural unit is composed of stable crystal facets and is flat at the atomic level. In addition, by trimming the penumbra part of the modified region to Ga 2 O 3 by electron beam beam drawing with priority peeling, the effective size of drawing is reduced to a negligible amount relative to the electron beam diameter. I understand. Thereby, a high-density fine structure, for example, a fine structure in which the interval between adjacent unit structures is submicron or less can be easily produced.
以上に示すように、本実施形態の三次元微細加工方法によると、ＧａＡｓ基板１の表面に自然に形成されている自然酸化膜２を除去することなく、この自然酸化膜２に電子ビームを照射することで、化学的に安定なＧａ2Ｏ3（改質部３）を形成することが可能になる。そして、回路パターンが高密度配列であっても、優先剥離によるネガ型回路パターンを精度良く作製でき、このネガ型回路パターンの部分にのみＧａＡｓ結晶を成長させるので、結晶成長方向の結晶膜厚を一定に揃えると同時に回路形状を精度良く形成することができる。しかも、ナノオーダーの高密度回路でありながら、その作製コストを低減することができる。 As described above, according to the three-dimensional microfabrication method of this embodiment, the natural oxide film 2 is irradiated with an electron beam without removing the natural oxide film 2 naturally formed on the surface of the GaAs substrate 1. This makes it possible to form chemically stable Ga 2 O 3 (modified portion 3). And even if the circuit pattern is a high-density array, a negative circuit pattern by preferential peeling can be accurately produced, and a GaAs crystal is grown only on this negative circuit pattern portion. At the same time, the circuit shape can be accurately formed. In addition, the fabrication cost can be reduced while being a nano-order high-density circuit.
また、本実施形態での電子ビーム描画により改質される自然酸化膜を一種の無機レジストと考えた場合、後に行われる優先剥離工程、及びＭＢＥ工程に対するレジスト感度は、高解像度リソグラフィーとして一般に用いられる有機レジストであるＰＭＭＡと同等の感度であり、無機レジストの中では最も感度が高く解像度も優れている（図１を参照）。従って、無機レジストを用いた場合の問題点とされているスループットも大きく改善できる。 Further, when the natural oxide film modified by electron beam writing in this embodiment is considered as a kind of inorganic resist, the resist sensitivity with respect to the preferential peeling process and the MBE process performed later is generally used as high resolution lithography. It has the same sensitivity as PMMA, which is an organic resist, and has the highest sensitivity and excellent resolution among inorganic resists (see FIG. 1). Therefore, the throughput, which is a problem when using an inorganic resist, can be greatly improved.
なお、本実施形態の三次元微細加工方法では、上述のように、電子ビームの描画間隔を大きくすると剥離効果が減じられることになる。これを解決するために、図３（ｃ）の優先剥離工程で臭素化物を導入し、優先剥離と、一原子層単位のドライエッチングとを併用することが考えられる。このドライエッチングは、優先剥離工程と同時に行っても良いし、優先剥離工程の前又は後に行っても良い。 In the three-dimensional microfabrication method of this embodiment, as described above, the peeling effect is reduced when the drawing interval of the electron beam is increased. In order to solve this, it is conceivable that bromide is introduced in the preferential peeling step of FIG. 3C to use preferential peeling and dry etching in units of one atomic layer. This dry etching may be performed simultaneously with the preferential peeling process, or may be performed before or after the preferential peeling process.
臭素化物によるドライエッチングでは、電子ビームの描画間隔の大きな部分のＧａＡｓ基板１表面を深くエッチングできる一方、描画間隔の狭い部分はエッチングが浅くなる。従って、このドライエッチングと優先剥離を両方行うことで、形状の深さ制御の自由度を増大でき、より複雑な形状の回路パターンを形成することが可能になる。更に、その後にＭＢＥ法を用いる場合でも、ＭＢＥ成長条件を変化させることで、自由な形状パターンを容易に形成することができる。 In dry etching with bromide, the surface of the GaAs substrate 1 where the electron beam writing interval is large can be etched deeply, while the portion where the writing interval is narrow becomes shallow. Therefore, by performing both this dry etching and preferential peeling, the degree of freedom of shape depth control can be increased, and a circuit pattern having a more complicated shape can be formed. Furthermore, even when the MBE method is subsequently used, a free shape pattern can be easily formed by changing the MBE growth conditions.
上記の三次元微細加工方法は、単一の超高真空環境内で一括して（一連の工程で）行うと、製造コストを低減でき、好ましい。また、前述のように電子ビームの描画ラインを前記基板上で格子状に複数交差させて、描画ラインで囲まれた基板上の微少区域内にＧａＡｓ結晶を選択成長させると、微細構造単位が縦横に並ぶ三次元微細構造を形成することができる。この場合、ＧａＡｓ成長結晶は、当該区域の面積、基板の結晶方位、及び結晶成長膜厚に依存することになる。 The above three-dimensional microfabrication method is preferably carried out in a single ultra-high vacuum environment (in a series of steps) because the manufacturing cost can be reduced. Further, as described above, when a plurality of electron beam drawing lines are crossed in a lattice pattern on the substrate and a GaAs crystal is selectively grown in a minute area on the substrate surrounded by the drawing lines, the fine structure unit is vertically and horizontally. A three-dimensional microstructure can be formed. In this case, the GaAs growth crystal depends on the area of the area, the crystal orientation of the substrate, and the crystal growth film thickness.
以下、実施例によって本発明を更に具体的に説明する。なお、以下の各実施例ではＧａＡｓ基板表面を加工することとし、その表面の自然酸化膜（Ａｓ2Ｏ3等）に対しては、電子ビーム径を０．５μｍに絞った電子ビームを、真空中で、加速電圧５ｋＶ、電流量１．０×１０-9Ａ、線ドーズ量０．２μＣ／ｃｍの条件で照射した。また、各実施例において、ＭＢＥ法における結晶成長速度はＲＨＥＥＤを用いて測定及び制御した。 Hereinafter, the present invention will be described more specifically with reference to examples. In each of the following examples, the surface of the GaAs substrate is processed, and an electron beam whose electron beam diameter is reduced to 0.5 μm is applied to a natural oxide film (As 2 O 3 or the like) on the surface. In particular, irradiation was performed under the conditions of an acceleration voltage of 5 kV, a current amount of 1.0 × 10 −9 A, and a line dose amount of 0.2 μC / cm. In each example, the crystal growth rate in the MBE method was measured and controlled using RHEED.
（実施例１）
本実施例においては、ＧａＡｓ基板の面方位（１００）の面に対して電子ビームを照射し、自然酸化膜を選択的にＧａ2Ｏ3に置換した。電子ビームは複数本の平行ラインを描画するように照射し、この描画ラインの方向は、ＧａＡｓ基板１の［−１１０］方向及び［１１０］方向に一致させた。電子ビームの描画ラインの間隔は１．４μｍとし、複数本の平行ライン同士が交互に垂直に交差するように照射した。次に、基板を真空中で６３０℃に加熱し、Ｇａ2Ｏ3に置換した部分以外の自然酸化膜を剥離させた。次に、基板を６１０℃で２０分間加熱することで、ＧａＡｓ基板１の自然酸化膜が剥離した部分の表面を優先剥離した。この結果、ネガ型微細加工が行われ、図７（ａ）に示すように溝幅３００ｎｍ、深さ７０ｎｍの三次元微細構造が形成された。
Example 1
In this example, the surface of the GaAs substrate with the plane orientation (100) was irradiated with an electron beam, and the natural oxide film was selectively replaced with Ga 2 O 3 . The electron beam was irradiated so as to draw a plurality of parallel lines, and the directions of the drawing lines were matched with the [−110] direction and the [110] direction of the GaAs substrate 1. The interval between drawing lines of the electron beam was 1.4 μm, and irradiation was performed so that a plurality of parallel lines alternately intersected vertically. Next, the substrate was heated to 630 ° C. in a vacuum, and the natural oxide film other than the portion replaced with Ga 2 O 3 was peeled off. Next, the substrate was heated at 610 ° C. for 20 minutes to preferentially peel the surface of the portion of the GaAs substrate 1 where the natural oxide film was peeled off. As a result, negative microfabrication was performed, and a three-dimensional microstructure having a groove width of 300 nm and a depth of 70 nm was formed as shown in FIG.
次に、ＭＢＥ法によってＧａＡｓ結晶を成長させた。結晶成長温度は５８０℃とし、Ａｓ4分子とＧａ原子とのフラックス比（ＦAs／ＦGa）を４とし、ＧａＡｓ結晶成長速度を０．５ＭＬ／ｓｅｃ（分子層／秒：二次元薄膜に対する成長速度換算）とし、結晶成長時間を２０ｍｉｎとした。この結果、ポジ型微細加工が行われ、図１０（ａ）に示すような表面構造を有する基板が得られた。 Next, a GaAs crystal was grown by the MBE method. The crystal growth temperature is 580 ° C., the flux ratio of As 4 molecules and Ga atoms (F As / F Ga ) is 4, and the GaAs crystal growth rate is 0.5 ML / sec (molecular layer / second: growth on a two-dimensional thin film. The crystal growth time was 20 min. As a result, positive microfabrication was performed, and a substrate having a surface structure as shown in FIG. 10A was obtained.
（実施例２）
本実施例においては、ＧａＡｓ基板の面方位（１００）の面に対して電子ビームを照射し、自然酸化膜を選択的にＧａ2Ｏ3に置換した。電子ビームは複数本の平行ラインを描画するように照射し、この描画ラインの方向は、ＧａＡｓ基板の［−１１０］方向に一致させた。電子ビームの描画ラインの間隔は０．６μｍとした。次に、基板を真空中で６３０℃に加熱し、Ｇａ2Ｏ3に置換した部分以外の自然酸化膜を剥離させた。次に、基板を６１０℃で２０分間加熱することで、ＧａＡｓ基板の自然酸化膜が剥離した部分の表面を優先剥離した。
(Example 2)
In this example, the surface of the GaAs substrate with the plane orientation (100) was irradiated with an electron beam, and the natural oxide film was selectively replaced with Ga 2 O 3 . The electron beam was irradiated so as to draw a plurality of parallel lines, and the direction of the drawing lines was matched with the [−110] direction of the GaAs substrate. The interval between the electron beam drawing lines was 0.6 μm. Next, the substrate was heated to 630 ° C. in a vacuum, and the natural oxide film other than the portion replaced with Ga 2 O 3 was peeled off. Next, the substrate was heated at 610 ° C. for 20 minutes to preferentially peel the surface of the portion of the GaAs substrate where the natural oxide film was peeled off.
次に、ＭＢＥ法によってＧａＡｓ結晶を成長させた。結晶成長温度は５２０℃とし、Ａｓ4分子とＧａ原子とのフラックス比（ＦAs／ＦGa）を１００とし、ＧａＡｓ結晶成長速度を０．０２ＭＬ／ｓｅｃ（分子層／秒：二次元薄膜に対する成長速度換算）とし、結晶成長時間を３００ｍｉｎとした。この結果、ポジ型微細加工が行われ、図１０（ｂ）に示すような表面構造を有する基板が得られた。この表面構造のＧａＡｓ成長結晶は、その根本部の幅が５００ｎｍ、高さが５００ｎｍであった。 Next, a GaAs crystal was grown by the MBE method. The crystal growth temperature is 520 ° C., the flux ratio of As 4 molecules and Ga atoms (F As / F Ga ) is 100, and the GaAs crystal growth rate is 0.02 ML / sec (molecular layer / second: growth on a two-dimensional thin film. The crystal growth time was 300 min. As a result, positive microfabrication was performed, and a substrate having a surface structure as shown in FIG. 10B was obtained. The surface-grown GaAs grown crystal had a width of 500 nm at the root and a height of 500 nm.
（実施例３）
本実施例では、ＧａＡｓ基板の面方位（１００）の面に対して電子ビームを照射し、自然酸化膜を選択的にＧａ2Ｏ3に置換した。電子ビームは複数本の平行ラインを描画するように照射し、この描画ラインの方向は、ＧａＡｓ基板の［−１１０］方向に一致させた。電子ビームの描画ラインの間隔は１．８μｍとした。次に、基板を真空中で６３０℃に加熱し、Ｇａ2Ｏ3に置換した部分以外の自然酸化膜を剥離させた。次に、基板を６１０℃で２０分間加熱することで、ＧａＡｓ基板の自然酸化膜が剥離した部分の表面を優先剥離した。これにより、溝幅５４０ｎｍ、深さ３５ｎｍのネガ型三次元微細構造が形成された。
(Example 3)
In this example, the surface of the GaAs substrate with the plane orientation (100) was irradiated with an electron beam, and the natural oxide film was selectively replaced with Ga 2 O 3 . The electron beam was irradiated so as to draw a plurality of parallel lines, and the direction of the drawing lines was matched with the [−110] direction of the GaAs substrate. The interval between the electron beam drawing lines was 1.8 μm. Next, the substrate was heated to 630 ° C. in a vacuum, and the natural oxide film other than the portion replaced with Ga 2 O 3 was peeled off. Next, the substrate was heated at 610 ° C. for 20 minutes to preferentially peel the surface of the portion of the GaAs substrate where the natural oxide film was peeled off. As a result, a negative three-dimensional microstructure having a groove width of 540 nm and a depth of 35 nm was formed.
次に、ＭＢＥ法によってＩｎＡｓ結晶を成長させた。結晶成長温度は５００℃とし、Ａｓ4分子とＩｎ原子とのフラックス比（ＦAs／ＦIn）を７とし、ＩｎＡｓ結晶成長速度を０．３ＭＬ／ｓｅｃ（分子層／秒：二次元薄膜に対する成長速度換算）とし、結晶成長時間を４０ｍｉｎとした。この結果、ポジ型微細加工が行われ、図１０（ｃ）に示すような表面構造を有する基板が得られた。この表面構造のＩｎＡｓ成長結晶は、その根本部の幅が５００ｎｍ、高さが６００ｎｍであった。 Next, an InAs crystal was grown by the MBE method. The crystal growth temperature is 500 ° C., the flux ratio of As 4 molecules and In atoms (F As / F In ) is 7, and the InAs crystal growth rate is 0.3 ML / sec (molecular layer / second: growth on a two-dimensional thin film. The crystal growth time was 40 min. As a result, positive microfabrication was performed, and a substrate having a surface structure as shown in FIG. 10C was obtained. The InAs grown crystal having this surface structure had a width of 500 nm and a height of 600 nm at the root.
以上のように、ＧａＡｓ基板表面に形成されている自然酸化膜に電子ビームを注入することにより、化学的に安定なＧａ2Ｏ3を形成することができる。そして、このＧａ2Ｏ3をマスクとして利用して優先剥離を行い（必要に応じて臭素化物ドライエッチングを併用し）、更にＭＢＥ法による結晶成長を行うことで、ＧａＡｓ基板表面に自由度の高い形状パターンを加工することができる。また、ＭＢＥ法の成長条件を変化させることで、形状パターンをナノオーダー単位で制御して加工することができる。また、上記の電子ビームの注入、優先剥離、ＭＢＥ法プロセスを同一の装置で一連の工程によって行うことも可能であり、製造コストを大幅に低減できる。 As described above, chemically stable Ga 2 O 3 can be formed by injecting an electron beam into the natural oxide film formed on the surface of the GaAs substrate. Then, preferential peeling is performed using this Ga 2 O 3 as a mask (with bromide dry etching if necessary), and further crystal growth by MBE is performed, so that the surface of the GaAs substrate has a high degree of freedom. The shape pattern can be processed. Further, by changing the growth conditions of the MBE method, the shape pattern can be controlled and processed in nano-order units. In addition, the above-described electron beam injection, preferential peeling, and MBE process can be performed by a series of steps in the same apparatus, and the manufacturing cost can be greatly reduced.
本発明は、上述のとおり、基板上に任意の回路パターンを容易に再現性良く加工することができる。これによって、半導体デバイスは勿論、多様な量子デバイス特性を生かした有用な素子、例えば、波長弁別デバイス、フォトニクス結晶、量子細線、量子箱、回折格子、半導体レーザー構造、マイクロマシン、マイクロコンポーネント等への応用も可能になる。 As described above, the present invention can easily process an arbitrary circuit pattern on a substrate with good reproducibility. As a result, not only semiconductor devices, but also useful elements utilizing various quantum device characteristics, such as wavelength discrimination devices, photonic crystals, quantum wires, quantum boxes, diffraction gratings, semiconductor laser structures, micromachines, microcomponents, etc. Is also possible.
次に、従来用いられていた厚膜の酸化物によるマスクとの比較による本実施形態の有利な点を、図１１の従来技術と図２とを適宜比較参照しながら説明する。図１１は、基板表面の自然酸化膜を剥離した後に酸化物マスクを形成し、その上でＭＢＥ法により結晶を成長させる従来技術の三次元微細加工方法の各工程を示す概略図である。 Next, advantages of the present embodiment by comparison with a conventionally used thick oxide mask will be described with reference to the prior art of FIG. 11 and FIG. 2 as appropriate. FIG. 11 is a schematic view showing each step of a conventional three-dimensional microfabrication method in which an oxide mask is formed after peeling a natural oxide film on a substrate surface and a crystal is grown thereon by MBE.
即ち、上述したように、本実施形態では自然酸化膜２に電子ビームで描画を行うことで、図２（ａ）及び図２（ｂ）で示すように硬い安定な酸化物マスク（改質部３）を作成できる。一方、従来技術では、図１１（ａ）に示すように基板上の自然酸化膜を剥離して取り除き、その上で図１１（ｂ）のように、新たに酸化物マスク１３をＣＶＤ等の方法で形成させる。従って、従来技術ではマスクの厚みが大きくなるとともに基板との親和性に乏しく、マスクとの境界領域が原子レベルでは不均一になって、境界にボケが生じて輪郭が不鮮明になってしまう。 That is, as described above, in this embodiment, the natural oxide film 2 is drawn with an electron beam, so that a hard and stable oxide mask (modified portion) is formed as shown in FIGS. 2 (a) and 2 (b). 3) can be created. On the other hand, in the prior art, as shown in FIG. 11A, the natural oxide film on the substrate is peeled off and removed, and then the oxide mask 13 is newly formed by a method such as CVD as shown in FIG. To form. Therefore, in the prior art, the thickness of the mask is increased and the affinity with the substrate is poor, and the boundary area with the mask becomes non-uniform at the atomic level, resulting in blurring at the boundary and unclear outlines.
また、本実施形態では、Ａｓ4供給下の真空加熱によって自然酸化膜が剥離され、自然酸化膜の存在しないＧａＡｓ基板表面のＧａ原子は基板から剥離されて、周期的なマスク上をホッピング運動し、基板の終端（周期的なマスク形成領域の端部）まで移動する。この表面Ｇａ原子の集団移動効果により、図２（ｃ）で示すように、酸化物マスクの間の基板表面が露出した領域に窪みを形成することができる。なお、この窪み形成に関しては、表面原子の熱的な昇華によるエッチングが支配要因ではないことが重要である。一方、従来技術は、基板１の表面をＡｓ4供給下で真空加熱した場合、ＧａＡｓ基板表面のＧａ原子は基板から剥離されるものの、酸化物マスクが厚いことと、マスクの境界がボケた状態で輪郭が不鮮明であるために、表面Ｇａ原子の移動が阻止され、ホッピング運動を行うことができない。このため、図１１（ｃ）に示すように、マスク間の基板表面が露出した領域に窪みを形成することができない。 Further, in this embodiment, the natural oxide film is peeled off by vacuum heating with As 4 supplied, and Ga atoms on the surface of the GaAs substrate without the natural oxide film are peeled off from the substrate to perform a hopping motion on the periodic mask. Then, it moves to the end of the substrate (end of the periodic mask formation region). Due to the collective movement effect of the surface Ga atoms, as shown in FIG. 2C, a depression can be formed in a region where the substrate surface is exposed between the oxide masks. It is important for the formation of the recess that etching by thermal sublimation of surface atoms is not a dominant factor. On the other hand, in the conventional technique, when the surface of the substrate 1 is heated under vacuum while supplying As 4 , Ga atoms on the surface of the GaAs substrate are peeled off from the substrate, but the oxide mask is thick and the boundary of the mask is blurred. Since the outline is unclear, the movement of the surface Ga atoms is prevented and the hopping motion cannot be performed. For this reason, as shown in FIG.11 (c), a hollow cannot be formed in the area | region where the board | substrate surface between masks was exposed.
更に、本実施形態では、ＧａとＡｓ4供給下の真空加熱によってＭＢＥ法によりＧａＡｓ成長を行うと、図２（ｄ）で示すように前記基板表面の窪み４にＧａＡｓが成長し、当該窪み４の構造的特徴を反映したＧａＡｓ成長結晶５の三次元構造が正確に積層していく。一方、従来技術は、同様のＭＢＥ法を行うことにより、酸化物マスク１３の存在しない基板表面にＧａＡｓが成長するものの、酸化物マスク１３のエッジがボケた状態で輪郭が不鮮明であるために、基板上に正確にＧａＡｓを積層することが困難である。 Furthermore, in this embodiment, when GaAs growth is performed by MBE method by vacuum heating under the supply of Ga and As 4, GaAs grows in the depression 4 on the substrate surface as shown in FIG. The three-dimensional structure of the GaAs growth crystal 5 reflecting the structural features of the above is accurately laminated. On the other hand, in the related art, GaAs grows on the substrate surface where the oxide mask 13 does not exist by performing the same MBE method, but the outline is unclear with the edge of the oxide mask 13 blurred. It is difficult to accurately stack GaAs on the substrate.
図１２には、本発明と従来技術で用いられるマスクの特徴の比較が示されている。この図１２の表に示すように、本発明は、基板との密着性及び親和性が高いとともに極めて薄く形成できる自然酸化膜の改質マスクを用いることで、マスク上でのＧａ原子の拡散長を大きくでき、図２（ｃ）に示すようなホッピング運動を実現できている。 FIG. 12 shows a comparison of the features of the mask used in the present invention and the prior art. As shown in the table of FIG. 12, the present invention uses a modified mask of a natural oxide film that has high adhesion and affinity with the substrate and can be formed extremely thin, so that the diffusion length of Ga atoms on the mask is increased. And a hopping motion as shown in FIG. 2C can be realized.
また、本実施形態で開示した三次元微細加工方法に基づく優先剥離及び選択成長について、描画マスク間のピッチの大小による形状の比較を図１３に示す。この図１３の表の上側に示すように、ホッピングによる優先剥離の場合、マスク間ピッチが大きいときよりも小さいときの方がＧａ原子のホッピングが頻繁に起こるので、基板に形成される窪みが深くなる。このように、本発明は、優先剥離の深さがマスク間の開口領域の大きさに依存するという性質を用いて、ネガ型三次元微細加工の深さ制御が可能になる。 FIG. 13 shows a comparison of shapes depending on the pitch between the drawing masks for the preferential peeling and selective growth based on the three-dimensional microfabrication method disclosed in this embodiment. As shown in the upper side of the table of FIG. 13, in the case of preferential separation by hopping, Ga atoms hop more frequently when the mask pitch is smaller than when the pitch between masks is large. Become. As described above, the present invention makes it possible to control the depth of negative three-dimensional microfabrication by using the property that the depth of preferential peeling depends on the size of the opening region between the masks.
また、図１３の表の下側に示すように、ＭＢＥ法による選択成長の場合、結晶の成長高さは、入射原料フラックスに依存する高さｈｃと、マスク間ピッチ（開口領域の大きさ）に依存する高さｈ１，ｈ２とを加算した高さとなる。このうち、マスク間ピッチに依存する部分については、当該マスク間ピッチが大きい場合よりも小さい場合の方が大きくなる（ｈ１＜ｈ２）。このように、本発明は、結晶成長高さがマスク間の開口領域の大きさに依存するという性質を用いて、ポジ型三次元微細加工の高さ制御が可能になる。 Further, as shown in the lower side of the table of FIG. 13, in the case of selective growth by the MBE method, the growth height of the crystal depends on the height hc depending on the incident material flux and the pitch between masks (size of the opening region). The heights h1 and h2 depending on are added. Among these, the portion depending on the inter-mask pitch is larger when the inter-mask pitch is smaller than when the inter-mask pitch is large (h1 <h2). As described above, the present invention makes it possible to control the height of positive three-dimensional microfabrication using the property that the crystal growth height depends on the size of the opening region between the masks.
以上に本発明の好適な実施形態を説明したが、上記の構成は例えば以下のように変更することができる。 Although the preferred embodiment of the present invention has been described above, the above configuration can be changed as follows, for example.
上記実施形態ではＧａＡｓ基板について説明したが、ＧａＡｓ以外のIII−Ｖ族化合物からなる基板を用いるように変更することができる。例えば、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z（０≦ｘ＜１、０≦ｙ、ｚ≦１）からなる基板を用いることが考えられる。また、適宜の基板の表面にIII−Ｖ族化合物の薄膜（III−Ｖ族化合物層）を適宜の方法で形成し、その上で上記の三次元微細加工方法を実施するように変更することができる。この薄膜は、例えば、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z（０≦ｘ＜１、０≦ｙ、ｚ≦１）からなる薄膜とすることが考えられる。 Although the GaAs substrate has been described in the above embodiment, the substrate can be changed to use a substrate made of a III-V group compound other than GaAs. For example, it is conceivable to use a substrate made of Al x Ga y In 1-xy As z P 1-z (0 ≦ x <1, 0 ≦ y, z ≦ 1). Further, a thin film of III-V compound (III-V compound layer) may be formed on the surface of an appropriate substrate by an appropriate method, and then the above-described three-dimensional microfabrication method may be implemented. it can. This thin film may be a thin film made of, for example, Al x Ga y In 1-xy As z P 1-z (0 ≦ x <1, 0 ≦ y, z ≦ 1).
上記実施形態ではＭＢＥ法でＧａＡｓ又はＩｎＡｓを結晶成長させる場合を説明したが、それ以外の様々なIII−Ｖ族化合物（例えば、ＩｎＰ）を結晶成長させることも可能である。例えば、電子ビームの照射方向を基板の結晶方位［１００］、［１１０］、［−１１０］の何れかに一致させるとともに、III−Ｖ族化合物結晶の成長温度を３００℃以上６５０℃以下とし、固体成長原料のＶ族原子とIII族原子とのフラックス比（ＦV／ＦIII）を１以上１００以下とし、結晶成長速度を０．０１ＭＬ／ｓｅｃ以上２ＭＬ／ｓｅｃ以下（分子層／秒：二次元薄膜に対する成長速度換算）とし、結晶成長層の膜厚は、前記改質マスク部とその隣の改質マスク部との間に形成される開口部の大きさに反比例するIII−Ｖ族化合物結晶を選択成長させることができる。 In the above embodiment, the case where GaAs or InAs is crystal-grown by the MBE method has been described, but various other III-V group compounds (for example, InP) can be crystal-grown. For example, the irradiation direction of the electron beam is made to coincide with any of the crystal orientations [100], [110], and [−110] of the substrate, and the growth temperature of the group III-V compound crystal is set to 300 ° C. or more and 650 ° C. or less. The flux ratio (F V / F III ) between group V atoms and group III atoms of the solid growth raw material is 1 or more and 100 or less, and the crystal growth rate is 0.01 ML / sec or more and 2 ML / sec or less (molecular layer / second: 2 III-V group compound in which the thickness of the crystal growth layer is inversely proportional to the size of the opening formed between the modified mask portion and the adjacent modified mask portion. Crystals can be selectively grown.
上記実施形態では、優先剥離によるネガ型の三次元微細加工と、ＭＢＥ法によるポジ型の三次元微細加工とを組み合わせて行う場合を説明したが、工程の加工条件を変えることにより、ネガ型、ポジ型何れか一方のみの微細加工を行うこともできる。 In the above embodiment, the case where negative three-dimensional microfabrication by preferential peeling and positive three-dimensional micromachining by MBE are combined has been described. By changing the processing conditions of the process, Only one of the positive molds can be finely processed.
１ ＧａＡｓ基板（III−Ｖ族化合物基板）
２ 自然酸化膜
３ 改質部
４ 窪み
５ ＧａＡｓ結晶（III−Ｖ族化合物結晶）
1 GaAs substrate (III-V group compound substrate)
2 Natural oxide film 3 Modified part 4 Dimple 5 GaAs crystal (III-V compound crystal)
Claims (5)
前記三次元微細構造は、
真空中で前記III−Ｖ族化合物層の表面に描画ラインを複数交差させながら電子ビームを照射することにより、当該III−Ｖ族化合物層の表面の自然酸化膜をIII族酸化物に置換させ、前記基板上に改質マスク部を周期的に形成する第１工程と、
真空中で前記基板を昇温させることにより、前記改質マスク部以外の部分の前記自然酸化膜を脱離させてIII−Ｖ族化合物層表面を露出させる第２工程と、
真空にＶ族原料を供給した環境下で前記基板を所定温度で加熱することで、前記III−Ｖ族化合物層表面の露出部分からIII族原子を優先的に剥離させて前記改質マスク部上をホッピングさせることにより、当該露出部分に窪みを形成する第３工程と、
固体成長原料を用いた分子線エピタキシャル成長法を行うことで、前記描画ラインに囲まれた区域内の前記窪みの部分にIII−Ｖ族化合物結晶を選択成長させる第４工程と、
を含む方法により作製され、
当該三次元微細構造は、前記窪みの部分のIII−Ｖ族化合物成長結晶を含み、その三次元構造単位が結晶面ファセットから構成されることを特徴とする三次元微細加工基板。 In a three-dimensional microfabricated substrate in which a three-dimensional microstructure is formed on the surface of a group III-V compound layer formed on the surface of the substrate,
The three-dimensional microstructure is
By irradiating the surface of the III-V group compound layer with a plurality of drawing lines in vacuum while irradiating an electron beam, the surface of the III-V group compound layer is replaced with a group III oxide. A first step of periodically forming a modified mask portion on the substrate;
A second step in which the surface of the III-V group compound layer is exposed by desorbing the natural oxide film in a portion other than the modified mask portion by raising the temperature of the substrate in a vacuum;
By heating the substrate at a predetermined temperature in an environment in which a group V raw material is supplied to a vacuum, group III atoms are preferentially separated from the exposed portion of the surface of the group III-V compound layer, so that the modified mask portion is exposed. A third step of forming a depression in the exposed portion by hopping
Performing a molecular beam epitaxial growth method using a solid growth raw material to selectively grow a group III-V compound crystal in a portion of the recess in an area surrounded by the drawing line;
Produced by a method comprising
The three-dimensional microstructure is seen containing a group III-V compound growth crystal portion of the recess, the three-dimensional microfabrication substrate its three-dimensional structural unit, characterized in that consists of crystal plane facet.
前記第３工程において、前記改質マスク部とその隣の改質マスク部との間に形成されるIII−Ｖ族化合物層表面の開口部の大きさが１０００ｎｍ以上であり、
前記窪みの深さは当該開口部の大きさの１／１００以下であることを特徴とする三次元微細加工基板。 The three-dimensional microfabricated substrate according to claim 1,
In the third step, the size of the opening on the surface of the III-V group compound layer formed between the modified mask portion and the adjacent modified mask portion is 1000 nm or more,
A three-dimensional microfabricated substrate characterized in that the depth of the recess is 1/100 or less of the size of the opening.
前記第３工程において、前記改質マスク部とその隣の改質マスク部との間に形成されるIII−Ｖ族化合物層表面の開口部の大きさが３００ｎｍ以下であり、
前記窪みの深さは当該開口部の大きさの１／４以上であることを特徴とする三次元微細加工基板。 The three-dimensional microfabricated substrate according to claim 1,
In the third step, the size of the opening on the surface of the III-V compound layer formed between the modified mask portion and the adjacent modified mask portion is 300 nm or less,
A three-dimensional microfabricated substrate, wherein the depth of the recess is ¼ or more of the size of the opening.
前記第１工程において前記電子ビームの照射間隔を変化させ、
前記三次元微細構造は、深さの異なる複数種類の前記窪みを含むことを特徴とする三次元微細加工基板。 A three-dimensional microfabricated substrate according to any one of claims 1 to 3,
Changing the irradiation interval of the electron beam in the first step;
The three-dimensional microfabricated substrate according to claim 3, wherein the three-dimensional micro structure includes a plurality of types of depressions having different depths.
前記第１工程において前記電子ビームの照射間隔を変化させ、
前記三次元微細構造は、高さの異なる複数種類の前記III−Ｖ族化合物成長結晶を含むことを特徴とする三次元微細加工基板。 A three-dimensional microfabricated substrate according to any one of claims 1 to 4,
Changing the irradiation interval of the electron beam in the first step;
3. The three-dimensional microfabricated substrate, wherein the three-dimensional microstructure includes a plurality of types of III-V group compound growth crystals having different heights.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012232319A JP5494992B2 (en) | 2012-10-19 | 2012-10-19 | 3D microfabricated substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012232319A JP5494992B2 (en) | 2012-10-19 | 2012-10-19 | 3D microfabricated substrate |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007246322A Division JP5152715B2 (en) | 2007-09-22 | 2007-09-22 | Three-dimensional fine processing method and three-dimensional fine structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013033995A JP2013033995A (en) | 2013-02-14 |
| JP5494992B2 true JP5494992B2 (en) | 2014-05-21 |
Family
ID=47789542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012232319A Active JP5494992B2 (en) | 2012-10-19 | 2012-10-19 | 3D microfabricated substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5494992B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111380A (en) * | 1994-10-12 | 1996-04-30 | Nippon Telegr & Teleph Corp <Ntt> | Fabrication of semiconductor structure |
| JP3763021B2 (en) * | 2003-05-26 | 2006-04-05 | 学校法人関西学院 | Electron beam micromachining method |
| JP4755643B2 (en) * | 2005-04-25 | 2011-08-24 | リベル | Mask forming method and three-dimensional fine processing method |
-
2012
- 2012-10-19 JP JP2012232319A patent/JP5494992B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013033995A (en) | 2013-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101199254B1 (en) | Nanostructures and method of making the same | |
| US7368395B2 (en) | Method for fabricating a nano-imprinting mold | |
| KR101209151B1 (en) | Method for fabricating quantum dot and semiconductor structure containing quantum dot | |
| Haas et al. | Nanoimprint and selective-area MOVPE for growth of GaAs/InAs core/shell nanowires | |
| JP2004500250A (en) | Nanoscale patterning to form a wide range of wires | |
| US7704861B2 (en) | Electron beam microprocessing method | |
| JP5267945B2 (en) | Three-dimensional fine processing method and three-dimensional fine structure | |
| JP5152715B2 (en) | Three-dimensional fine processing method and three-dimensional fine structure | |
| KR101256757B1 (en) | Method of fabricating zno nanostructure by using multi seed layers | |
| JP5494992B2 (en) | 3D microfabricated substrate | |
| JP4997811B2 (en) | Mold and mold manufacturing method | |
| KR101026507B1 (en) | Method of three-dimensional microfabrication and high-density three-dimensional fine structure | |
| JP2006005205A (en) | Porous structure and its manufacturing method | |
| JP4803513B2 (en) | Ion beam micromachining method | |
| JP4052430B2 (en) | Ion beam microfabrication method of inorganic multilayer resist and semiconductor device, quantum device, micromachine component and microstructure by this method | |
| JP2004281954A (en) | Method of manufacturing quantum dot | |
| KR20230078473A (en) | 2D Lateral Superlattice Template and Method for Deposition using the same | |
| WO2003054973A1 (en) | Light receiving element and light receiving device incorporating circuit and optical disc drive | |
| JP2004281953A (en) | Method of manufacturing microstructure | |
| Zacharias et al. | From Ordered Arrays of Nanowires to Controlled Solid State Reactions | |
| JP2006108440A (en) | Semiconductor device and its manufacturing method | |
| KR20130122173A (en) | Selective growth of compound semiconductors | |
| JPH045539A (en) | Production of microgrid |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5494992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |