JPH08111380A - Fabrication of semiconductor structure - Google Patents

Fabrication of semiconductor structure

Info

Publication number
JPH08111380A
JPH08111380A JP24621294A JP24621294A JPH08111380A JP H08111380 A JPH08111380 A JP H08111380A JP 24621294 A JP24621294 A JP 24621294A JP 24621294 A JP24621294 A JP 24621294A JP H08111380 A JPH08111380 A JP H08111380A
Authority
JP
Japan
Prior art keywords
mask
layer
gaas
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24621294A
Other languages
Japanese (ja)
Inventor
Toshiki Makimoto
俊樹 牧本
Seigo Ando
精後 安藤
Naoki Kobayashi
小林  直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP24621294A priority Critical patent/JPH08111380A/en
Publication of JPH08111380A publication Critical patent/JPH08111380A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To obtain a semiconductor structure excellent in the interface characteristics by growing a polycrystal on a mask set on a semiconductor substrate whereas growing a single crystal on a part not covered with the mask and setting the thickness of a mask layer thinner than the level difference. CONSTITUTION: A resist pattern 2 is formed on a semiconductor substrate 1 which is then etched using the resist pattern 2 as a mask thus forming a level difference. Subsequently, an SiO2 mask 3 is formed at the etched part on the semiconductor substrate 1. A high resistance polycrystal 5 is then grown on the mask 3 whereas a single crystal 3 is grown on a part not covered with the SiO2 mask 3. The SiO2 mask layer 3 is set thinner than the level difference. This method provides a semiconductor structure excellent in the interface characteristics.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、特性の良好な微細構造
デバイスを作製する場合に必要な、加工基板と選択結晶
成長法を用いた半導体構造作製法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor structure manufacturing method using a processed substrate and a selective crystal growth method, which is necessary for manufacturing a fine structure device having good characteristics.

【0002】[0002]

【従来の技術】従来から、トランジスタ、IC、ダイオ
ード、熱電素子、太陽電池、ホール素子、光導電素子等
の半導体部品(微細構造デバイス)を作製するため、あ
るいは量子細線などの量子効果を研究するために、III-
V 族化合物半導体上への選択結晶成長の研究が盛んに行
われている。
2. Description of the Related Art Conventionally, quantum effects such as quantum wires have been studied in order to fabricate semiconductor parts (fine structure devices) such as transistors, ICs, diodes, thermoelectric elements, solar cells, Hall elements and photoconductive elements. For III-
Research on selective crystal growth on group V compound semiconductors has been actively conducted.

【0003】この選択成長では以下のような2つの種類
のマスク材料が用いられている。すなわち、 i)SiO2 ,SiN,GaAs等の絶縁物からなる酸
化膜が素子を電気的に分離するために用いられている。
また、 ii)高融点を有するW,WSi等の金属が埋め込み電極
として用いられている。
In this selective growth, the following two types of mask materials are used. That is, i) An oxide film made of an insulating material such as SiO 2 , SiN, GaAs is used to electrically isolate the elements.
Ii) A metal having a high melting point such as W or WSi is used as an embedded electrode.

【0004】以下、絶縁膜を用いた場合ついて説明す
る。
The case where an insulating film is used will be described below.

【0005】選択成長は、基板上の選択された場所にの
み、結晶成長させることである。選択されない場所の上
とは異なる性質の物質を選択的に成長させることも、広
義には含まれる。
Selective growth is the growth of crystals only at selected locations on the substrate. In a broad sense, it also includes selectively growing a substance having a property different from that on the non-selected place.

【0006】まず、有機金属気相成長(MOCVD)
法、あるいはそれに準じた成長方法を用いて選択成長さ
せる場合、例えばSiO2 やSiNなどの絶縁膜を成長
マスクとし、基板のSi露出部のみにSiを選択的にエ
ピタキシャル成長させる。この選択成長では、マスクで
覆われていない化合物半導体上に単結晶が成長する。
First, metal organic chemical vapor deposition (MOCVD)
In the case of performing selective growth using the method or a growth method similar thereto, Si is selectively epitaxially grown only on the exposed Si portion of the substrate using an insulating film such as SiO 2 or SiN as a growth mask. In this selective growth, a single crystal grows on the compound semiconductor not covered with the mask.

【0007】つぎに、超高真空中で単結晶薄膜を作成す
る分子線ビームエピタキシ(MBE)法を用いて選択成
長を行う場合について説明する。例えば、GaAsを選
択成長する場合には、マスクで覆われていない化合物半
導体上に単結晶が成長するのに対して、マスク上には多
結晶が堆積する。この多結晶は高抵抗を示すので絶縁材
料として利用することができる。この場合、マスク上と
マスクで覆われていない部分では結晶の性質(単結晶で
あるか、多結晶であるか)が異なるので、広い意味での
選択成長であると考えられる。このMBE法を用いた選
択成長では、図6に示すように、再成長層とSiO2
どのマスクとの間に界面が形成される。図6において、
GaAs基板1上にマスク32が部分的に形成されてい
る。このマスクが形成された部分は、高抵抗多結晶が成
長している。一方、マスク32が形成されていない部分
は、単結晶4が成長している。また、単結晶4とマスク
32との間にマスクが形成されている。
Next, a case where selective growth is performed by using a molecular beam epitaxy (MBE) method for forming a single crystal thin film in an ultrahigh vacuum will be described. For example, when GaAs is selectively grown, a single crystal grows on a compound semiconductor not covered with a mask, whereas a polycrystal is deposited on the mask. Since this polycrystal exhibits high resistance, it can be used as an insulating material. In this case, since the crystal properties (whether it is single crystal or polycrystal) on the mask and on the portion not covered by the mask are different, it is considered to be selective growth in a broad sense. In this selective growth using the MBE method, as shown in FIG. 6, an interface is formed between the regrown layer and a mask such as SiO 2 . In FIG.
A mask 32 is partially formed on the GaAs substrate 1. High-resistance polycrystal is grown in the portion where the mask is formed. On the other hand, the single crystal 4 has grown in the portion where the mask 32 is not formed. Further, a mask is formed between the single crystal 4 and the mask 32.

【0008】[0008]

【発明が解決しようとする課題】しかし、上記半導体構
造では、単結晶4が成長を開始する箇所はマスク32よ
り下方にあるために、成長初期には単結晶4とマスク3
2の界面61が存在する。この界面の特性が悪く、さら
に、この界面61は単結晶4と高抵抗多結晶5との間の
界面にも悪影響を及ぼす。
However, in the above semiconductor structure, since the portion where the single crystal 4 starts to grow is below the mask 32, the single crystal 4 and the mask 3 are initially formed at the beginning of growth.
There are two interfaces 61. The characteristics of this interface are poor, and this interface 61 also adversely affects the interface between the single crystal 4 and the high resistance polycrystal 5.

【0009】一般に、上記有機金属気相成長(MOCV
D)法、あるいはそれに準じた成長方法を用いて選択成
長させる場合、マスク上には単結晶および多結晶を成長
させないことが重要である。そのため、良好な選択性を
得るためには、適当な成長条件(成長温度、成長圧力あ
るいは原料ガスなど)を定める必要がある。選択成長に
適した成長条件が良好な単結晶を成長する条件とは異な
ったり、微細構造を作製できても電極形成が困難となる
場合が生ずる。
Generally, the above metal organic chemical vapor deposition (MOCV) is used.
When selective growth is performed using the method D) or a growth method similar to it, it is important not to grow single crystals and polycrystals on the mask. Therefore, in order to obtain good selectivity, it is necessary to determine appropriate growth conditions (growth temperature, growth pressure, source gas, etc.). The growth conditions suitable for selective growth may be different from the conditions for growing a good single crystal, or the electrode formation may become difficult even if a fine structure can be produced.

【0010】また、上記分子線ビームエピタキシ(MB
E)法を用いて選択成長を行う場合、上記界面の特性が
悪いためにデバイス特性が劣化する。さらに、この界面
の特性は単結晶と高抵抗多結晶との間の界面にも悪影響
を及ぼす。従って、デバイスのサイズが小さくなった時
に、これらの界面の特性がデバイスの特性に悪影響を及
ぼすことになる。
Further, the molecular beam epitaxy (MB
When the selective growth is performed using the method E), the device characteristics are deteriorated due to the poor interface characteristics. Furthermore, the properties of this interface also adversely affect the interface between the single crystal and the high resistance polycrystal. Therefore, the characteristics of these interfaces adversely affect the characteristics of the device as the device size decreases.

【0011】さらに、上記MBE法を用いた選択成長で
は、GaAs表面を酸化させてGaAs酸化膜のマスク
を形成し、マスクを部分的に削り取った後に再成長を行
う方法が報告されている。再結晶を行う前には、マスク
で覆われていないGaAs表面の自然酸化膜を除去しな
ければならない。しかし、自然酸化膜を除去する際に、
マスクのGaAs酸化膜も除去される。そして、GaA
s酸化膜が熱的に不安定であるために、成長中に劣化す
るという問題点もある。
Further, in the selective growth using the MBE method, a method has been reported in which the GaAs surface is oxidized to form a mask of a GaAs oxide film, the mask is partially scraped off, and then regrowth is performed. Before performing recrystallization, the native oxide film on the GaAs surface not covered with the mask must be removed. However, when removing the natural oxide film,
The GaAs oxide film on the mask is also removed. And GaA
There is also a problem that the s-oxide film is thermally unstable and thus deteriorates during growth.

【0012】MBE法あるいはMOCVD法では、Al
GaAs層上への単結晶成長が困難である。これは、A
lGaAs上に形成された自然酸化膜の除去が困難であ
るためである。このことは、逆にAlGaAs酸化膜は
熱的に安定であり、AlGaAs酸化膜をマスクとして
用いることが可能であることを示しているものと考えら
れる。AlGaAs層の表面の酸化を防ぐために、Al
GaAs層上に厚さの薄いGaAsキャップ層を成長
し、保護している。このGaAsキャップ層は、通常の
成長温度(600℃から700℃)よりも高い温度(7
50℃)をかけることにより、剥がすことができる。再
成長直前にGaAsキャップ層を剥がすことにより、酸
化されていないAlGaAs層上に単結晶を成長するこ
とができる。部分的にGaAsキャップ層を取り除いて
おくことにより、キャップ層のある部分では単結晶を、
無い部分では多結晶を成長することができ、選択成長が
可能となる。ただし、GaAsキャップ層を剥がすため
には高温での熱処理が必要であり、埋め込み構造の劣
化、熱処理中の不純物の蓄積および拡散が問題となる。
さらに、多結晶を成長させるべきであるAlGaAs層
の酸化膜も取り除かれる恐れがあり、多結晶が高抵抗化
せず、素子の分離ができない可能性がある。
In the MBE method or MOCVD method, Al
It is difficult to grow a single crystal on the GaAs layer. This is A
This is because it is difficult to remove the natural oxide film formed on lGaAs. This is considered to indicate that, on the contrary, the AlGaAs oxide film is thermally stable and the AlGaAs oxide film can be used as a mask. In order to prevent the oxidation of the surface of the AlGaAs layer, Al
A thin GaAs cap layer is grown and protected on the GaAs layer. This GaAs cap layer has a temperature (7 ° C) higher than the normal growth temperature (600 ° C to 700 ° C).
It can be peeled off by applying (50 ° C.). By peeling off the GaAs cap layer immediately before regrowth, a single crystal can be grown on the unoxidized AlGaAs layer. By partially removing the GaAs cap layer, a single crystal is formed in the part with the cap layer.
Polycrystals can grow in the non-existing portion, and selective growth becomes possible. However, in order to peel off the GaAs cap layer, heat treatment at a high temperature is necessary, which causes deterioration of the buried structure and accumulation and diffusion of impurities during the heat treatment.
Further, the oxide film of the AlGaAs layer, on which the polycrystal should be grown, may be removed, and the polycrystal may not have a high resistance, and the elements may not be separated.

【0013】そこで、本発明の目的は、上記問題点を解
決し、界面特性の良好な半導体構造の作製方法を提供す
ることにある。
Therefore, an object of the present invention is to solve the above problems and provide a method for manufacturing a semiconductor structure having good interface characteristics.

【0014】[0014]

【課題を解決するための手段】上記課題を解決しようと
するために、本発明にもとづく半導体構造作製方法は、
半導体基板上に選択的に結晶を成長させる半導体構造作
製法において、半導体基板上にレジストパターンを形成
する工程と、該レジストパターンをマスクとしてエッチ
ングを行うことにより半導体基板に段差を形成する工程
と、該半導体基板上のエッチングを行った部分に絶縁物
からなるマスクを形成する工程と、該マスクの上に多結
晶を成長させ、一方マスクで覆われていない部分の上に
単結晶を成長させる工程とを含み、さらに絶縁物マスク
からなる層の厚さは、段差の高さよりも低いことを特徴
とする。したがって、半導体基板上の単結晶を成長させ
るべき領域が、絶縁物からなるマスク層の表面よりも上
方向に位置する。そのため、単結晶成長層とマスク層と
が接することがないので、従来のもので問題となった単
結晶成長層とマスク層との間の界面形成による悪影響が
回避される。
In order to solve the above-mentioned problems, a semiconductor structure manufacturing method according to the present invention comprises:
In a semiconductor structure manufacturing method for selectively growing crystals on a semiconductor substrate, a step of forming a resist pattern on the semiconductor substrate, and a step of forming a step on the semiconductor substrate by etching using the resist pattern as a mask, Forming a mask made of an insulator on the etched portion of the semiconductor substrate, and growing a polycrystal on the mask, while growing a single crystal on a portion not covered by the mask In addition, the thickness of the layer including the insulating mask is lower than the height of the step. Therefore, the region for growing the single crystal on the semiconductor substrate is located above the surface of the mask layer made of an insulating material. Therefore, since the single crystal growth layer and the mask layer do not come into contact with each other, the adverse effect of the interface formation between the single crystal growth layer and the mask layer, which has been a problem in the related art, can be avoided.

【0015】[0015]

【実施例】以下、図面を参照して本発明にもとづく半導
体構造作製方法の一実施例を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a semiconductor structure manufacturing method according to the present invention will be described below with reference to the drawings.

【0016】[実施例1]図1は、本発明にもとづく半
導体構造作製方法の一例の各工程を説明するための模式
的断面図で、(a)はGaAs基板上のレジスト膜形
成、(b)は基板のエッチング、(c)はスパッタ法に
よるSiO2 膜の形成、(d)はレジスト膜のリフトオ
フ、そして(e)はMBE法による成長の各工程を説明
するための図である。
[Embodiment 1] FIG. 1 is a schematic cross-sectional view for explaining each step of an example of a method for manufacturing a semiconductor structure according to the present invention. FIG. FIG. 3A is a diagram for explaining each step of substrate etching, (c) a SiO 2 film formed by a sputtering method, (d) a lift-off of a resist film, and (e) a growth step by an MBE method.

【0017】まず、GaAs基板の表面にレジストを塗
布し、レジストパターンを形成する(図1(a))。こ
のレジストパターンをエッチングパターンとして、基板
を所定の厚さにわたってエッチングする。その結果、基
板表面上に段差が形成される(図1( b))。エッチン
グ終了後、レジストマスクで覆われた部分を含む基板表
面全体にわたってSiO2 膜をスパッタ法により形成す
る(図1(c)) 。さらに、レジストマスクをアセトン
で除去し、GaAs基板の窪んだ部分だけにSiO2
残す(図1(d))。そして、このように加工された基
板上にGaAsを成長させる(図1(e))。この実施
例では、結晶成長を基板温度600℃のMBE法で行っ
た。この場合、SiO2 マスク上の結晶は多結晶5であ
り、かつ高抵抗を示した。一方、GaAs層上の結晶は
単結晶4である。また、図1(e)に示すように、単結
晶成長層4がSiO2 マスク3よりも上方に位置してい
る。そのため、単結晶4は多結晶に隣接して界面6を形
成するが、SiO2 マスク3とは接触しない。このた
め、良好な界面が得られた。
First, a resist is applied on the surface of a GaAs substrate to form a resist pattern (FIG. 1 (a)). The substrate is etched over a predetermined thickness using this resist pattern as an etching pattern. As a result, a step is formed on the surface of the substrate (FIG. 1 (b)). After the etching is completed, a SiO 2 film is formed by sputtering on the entire surface of the substrate including the portion covered with the resist mask (FIG. 1C). Further, the resist mask is removed with acetone to leave SiO 2 only in the recessed portion of the GaAs substrate (FIG. 1 (d)). Then, GaAs is grown on the substrate thus processed (FIG. 1E). In this example, crystal growth was performed by the MBE method at a substrate temperature of 600 ° C. In this case, the crystal on the SiO 2 mask was polycrystalline 5 and exhibited high resistance. On the other hand, the crystal on the GaAs layer is a single crystal 4. Further, as shown in FIG. 1E, the single crystal growth layer 4 is located above the SiO 2 mask 3. Therefore, the single crystal 4 forms an interface 6 adjacent to the polycrystal, but does not contact the SiO 2 mask 3. Therefore, a good interface was obtained.

【0018】なお、成長には必ずしもMBE法を用いる
必要はなく、多結晶層が高抵抗であれば、MOCVD
法、あるいはそれに準じた成長法を用いることもでき
る。
It is not always necessary to use the MBE method for growth, and if the polycrystalline layer has high resistance, MOCVD is performed.
It is also possible to use a growth method or a growth method based on it.

【0019】[実施例2]図2は、本発明にもとづく半
導体構造作製方法によって制作されたヘテロバイポーラ
トランジスタの模式的断面図を示すものである。この図
において、参照符号1は実施例1と同様の方法で加工さ
れたGaAs基板であり、この基板1上の窪んだ部分に
高抵抗多結晶5が積層され、また凸部に複数の単結晶層
が積層されている。すなわち、実施例1の単結晶層4
を、n−GaAsコレクタ電極層14、n−GaAsコ
レクタ層11、p−GaAsベース層15、N−AlG
aAsエミッタ層16、n−GaAsエミッタ電極層1
7とした。さらに、図2において、参照符号19はエミ
ッタ電極、20はベース電極、21はコレクタ電極であ
る。この実施例では、MBE法での成長後、プロセスを
行い、金属電極を形成している。
[Embodiment 2] FIG. 2 is a schematic cross-sectional view of a hetero-bipolar transistor manufactured by a semiconductor structure manufacturing method according to the present invention. In this figure, reference numeral 1 is a GaAs substrate processed by the same method as in Example 1, a high-resistance polycrystal 5 is laminated in a recessed portion of the substrate 1, and a plurality of single crystals is formed in a convex portion. The layers are stacked. That is, the single crystal layer 4 of Example 1
The n-GaAs collector electrode layer 14, the n-GaAs collector layer 11, the p-GaAs base layer 15, and the N-AlG.
aAs emitter layer 16, n-GaAs emitter electrode layer 1
It was set to 7. Further, in FIG. 2, reference numeral 19 is an emitter electrode, 20 is a base electrode, and 21 is a collector electrode. In this example, after the growth by the MBE method, a process is performed to form a metal electrode.

【0020】なお、マスク層としてSiNを用いても素
子間の抵抗は高く、多結晶5は良好な絶縁特性を示し
た。また、エミッタ電極を高抵抗多結晶5の上にも形成
しても素子間の分離が可能であるため、エミッタのサイ
ズを小さくすることができる。したがって、集積度が増
し、高周波特性が改善される。さらに、p−GaAsベ
ース層15とN−AlGaAsエミッタ層16との間の
界面の一方が多結晶5に接しており、大気に触れていな
いので、ベース/エミッタ界面での再結合電流が少なく
なる。ここでは、AlGaAs/GaAsの実施例を用
いたが、Si/Ge、InGaAs/InPなどのすべ
ての半導体に関しても本発明を適用することが可能であ
る。
Even if SiN was used as the mask layer, the resistance between the elements was high, and the polycrystal 5 showed good insulation characteristics. Further, even if the emitter electrode is formed on the high-resistance polycrystal 5, the elements can be separated from each other, so that the size of the emitter can be reduced. Therefore, the degree of integration is increased and the high frequency characteristics are improved. Furthermore, since one of the interfaces between the p-GaAs base layer 15 and the N-AlGaAs emitter layer 16 is in contact with the polycrystal 5 and is not in contact with the atmosphere, the recombination current at the base / emitter interface is reduced. . Although the example of AlGaAs / GaAs is used here, the present invention can be applied to all semiconductors such as Si / Ge and InGaAs / InP.

【0021】[実施例3]図3は、本発明にもとづく半
導体構造作製方法によって制作された微小共鳴トンネル
ダイオードの模式的断面図である。参照符号1はn−G
aAs基板、3はSiO2 マスク、5は高抵抗多結晶、
22はGaAs層、23はAlAs層、24はn−Ga
As電極層、25は金属電極である。図1の単結晶層4
をGaAs層22、AlAs層23、n−GaAs層2
4とした場合に相当し、この部分が共鳴トンネルダイオ
ード構造を形成している。微小ダイオードであるのにも
かかわらず、電極形成が非常に容易であり、負性抵抗特
性が観察できる。
[Embodiment 3] FIG. 3 is a schematic cross-sectional view of a micro-resonant tunnel diode manufactured by the method for manufacturing a semiconductor structure according to the present invention. Reference numeral 1 is n-G
aAs substrate, 3 is a SiO 2 mask, 5 is a high resistance polycrystal,
22 is a GaAs layer, 23 is an AlAs layer, and 24 is n-Ga.
The As electrode layer, 25 is a metal electrode. Single crystal layer 4 of FIG.
The GaAs layer 22, the AlAs layer 23, the n-GaAs layer 2
4 corresponds to this case, and this portion forms a resonant tunneling diode structure. Despite being a small diode, the electrode formation is very easy and the negative resistance characteristic can be observed.

【0022】[実施例4]図4は、本発明にもとづく半
導体構造作製方法の一例の各工程を説明するための模式
的断面図で、SiO2 などのマスクのかわりにAl系の
自然酸化膜を利用した場合を示す。図4において、
(a)はGaAs/AlGaAs基板の作成、(b)は
基板上のレジスト膜形成およびエッチング、(c)はA
l系酸化膜の形成、(d)はレジスト除去後のMBE法
による成長の各工程に対応した図である。図中、参照符
号31はGaAs層、32はAlGaAs層、2はレジ
スト、33はAl系酸化膜、4は単結晶、そして5は高
抵抗多結晶である。
[Embodiment 4] FIG. 4 is a schematic cross-sectional view for explaining each step of an example of a method for manufacturing a semiconductor structure according to the present invention, in which an Al-based natural oxide film is used instead of a mask such as SiO 2 . Shows the case of using. In FIG.
(A) is a GaAs / AlGaAs substrate, (b) is a resist film formed on the substrate and etching, (c) is A
FIG. 3D is a diagram corresponding to each step of the growth by the MBE method after the resist is removed, and FIG. In the figure, reference numeral 31 is a GaAs layer, 32 is an AlGaAs layer, 2 is a resist, 33 is an Al-based oxide film, 4 is a single crystal, and 5 is a high resistance polycrystal.

【0023】まず、GaAs層31とAlGaAs層3
2とが積層してなる基板30を容易する(図2(a))。
つぎにGaAs層31上にレジスト2を塗布する。レジ
ストマスクをパターンとして基板をエッチングすること
により段差を形成する(図4(b))。ここではGaA
s層に対する選択エッチングを用いて行うことができ
る。しかしながら、必ずしも、GaAs層31とAlG
aAs層32の界面でエッチングを止める必要はなく、
AlGaAs層32中でエッチングを止めてもよい。酸
化プロセスにより、表面全体にAl系酸化膜を形成する
(図4(c))。ここでは、大気中の酸素と反応した際
に形成される酸化膜を用いている。酸化のプロセスに
は、他の方法を用いてもよい。つぎに、加工基板上にG
aAs層を成長させる(図4(d))。レジストを除去
した後、GaAs層も酸化される。しかしながら、Al
GaAs層はGaAs層よりも酸化されやすく、その酸
化膜は除去しにくい。この性質を利用して、GaAs層
上の酸化膜だけを除去するために、成長前に650℃で
の熱処理を行った。この温度では、AlGaAs層表面
の酸化膜は除去されず、熱的に安定であるため、マスク
として利用できる。その後、再成長は600℃のMBE
法で行った。AlGaAs層上の結晶は多結晶5であ
り、高抵抗であった。これに対し、GaAs層上の結晶
は単結晶4である。また、図4(d)に示すように、単
結晶成長層が酸化膜マスク層としているAl系酸化膜3
3より上方に位置しているので、単結晶層4との界面は
Al系酸化膜33ではなく、多結晶5となっている。こ
のため、良好な界面が得られた。
First, the GaAs layer 31 and the AlGaAs layer 3
This facilitates a substrate 30 formed by stacking two (FIG. 2 (a)).
Next, the resist 2 is applied on the GaAs layer 31. A step is formed by etching the substrate using the resist mask as a pattern (FIG. 4B). Here, GaA
It can be performed by using selective etching for the s layer. However, the GaAs layer 31 and the AlG
It is not necessary to stop etching at the interface of the aAs layer 32,
The etching may be stopped in the AlGaAs layer 32. An Al-based oxide film is formed on the entire surface by the oxidation process (FIG. 4C). Here, an oxide film formed when reacting with oxygen in the atmosphere is used. Other methods may be used for the oxidation process. Next, G on the processed substrate
An aAs layer is grown (FIG. 4 (d)). After removing the resist, the GaAs layer is also oxidized. However, Al
The GaAs layer is more easily oxidized than the GaAs layer, and the oxide film is difficult to remove. Utilizing this property, heat treatment was performed at 650 ° C. before growth in order to remove only the oxide film on the GaAs layer. At this temperature, the oxide film on the surface of the AlGaAs layer is not removed and is thermally stable, so it can be used as a mask. After that, re-growth is 600 ° C MBE
Went by law. The crystal on the AlGaAs layer was polycrystalline 5 and had high resistance. On the other hand, the crystal on the GaAs layer is the single crystal 4. Further, as shown in FIG. 4D, the Al-based oxide film 3 in which the single crystal growth layer serves as an oxide film mask layer
Since it is located above 3, the interface with the single crystal layer 4 is not the Al-based oxide film 33 but the polycrystal 5. Therefore, a good interface was obtained.

【0024】[実施例5]図5は、本発明にもとづく半
導体構造作製方法によって制作されたヘテロバイポーラ
トランジスタの模式的断面図を示すものである。参照符
号11はn−GaAsコレクタ層、41はn−GaAs
基板、32はAlGaAs基板、33はAl系酸化膜、
15はp−GaAsベース層、16はN−AlGaAs
エミッタ層、17はn−GaAsエミッタ電極層、5は
高抵抗多結晶、19はエミッタ電極、20はベース電
極、21はコレクタ電極である。図4の単結晶層4をn
−GaAsコレクタ層11、p−GaAsベース層1
5、N−AlGaAsエミッタ層16、n−GaAsエ
ミッタ電極層17とした場合に相当する。また、図4に
おけるGaAs/AlGaAs基板30をn−GaAs
層41とAlGaAs層32とからなるn−GaAs/
AlGaAs基板とした場合に相当する。そして、MB
E法での成長後、プロセスを行い、金属電極を形成して
いる。
[Embodiment 5] FIG. 5 is a schematic cross-sectional view of a hetero-bipolar transistor manufactured by a semiconductor structure manufacturing method according to the present invention. Reference numeral 11 is an n-GaAs collector layer, 41 is n-GaAs
Substrate, 32 is an AlGaAs substrate, 33 is an Al-based oxide film,
15 is a p-GaAs base layer, 16 is N-AlGaAs
An emitter layer, 17 is an n-GaAs emitter electrode layer, 5 is a high resistance polycrystal, 19 is an emitter electrode, 20 is a base electrode, and 21 is a collector electrode. The single crystal layer 4 of FIG.
-GaAs collector layer 11, p-GaAs base layer 1
5, N-AlGaAs emitter layer 16 and n-GaAs emitter electrode layer 17. In addition, the GaAs / AlGaAs substrate 30 in FIG.
N-GaAs / consisting of the layer 41 and the AlGaAs layer 32
This corresponds to the case of using an AlGaAs substrate. And MB
After the growth by the E method, a process is performed to form a metal electrode.

【0025】Al系酸化膜を用いても、実施例2で得ら
れたヘテロバイポーラトランジスタと同様な利点が得ら
れる。
Even if an Al-based oxide film is used, the same advantages as those of the hetero bipolar transistor obtained in the second embodiment can be obtained.

【0026】[0026]

【発明の効果】以上説明したように、単結晶を成長すべ
き領域の基板表面がマスク層表面よりも上方に位置して
いるので、良好な界面が得られ、微細デバイスの作製が
良好になるという効果がある。
As described above, since the substrate surface of the region where the single crystal is to be grown is located above the mask layer surface, a good interface can be obtained, and the fine device can be manufactured well. There is an effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にもとづく半導体構造作製方法の一例の
各工程を説明するための模式的断面図で、(a)はGa
As基板上のレジスト膜形成、(b)は基板のエッチン
グ、(c)はスパッタ法によるSiO2 膜の形成、
(d)はレジスト膜のリフトオフ、そして(e)はMB
E法による成長の各工程を説明するための図である。
FIG. 1 is a schematic cross-sectional view for explaining each step of an example of a semiconductor structure manufacturing method according to the present invention, in which (a) is Ga.
Forming a resist film on the As substrate, (b) etching the substrate, (c) forming a SiO 2 film by sputtering,
(D) lift-off of resist film, (e) MB
It is a figure for demonstrating each process of the growth by E method.

【図2】本発明にもとづく半導体構造作製方法によって
制作されたヘテロバイポーラトランジスタの模式的断面
図である。
FIG. 2 is a schematic cross-sectional view of a hetero-bipolar transistor manufactured by a semiconductor structure manufacturing method according to the present invention.

【図3】本発明にもとづく半導体構造作製方法によって
制作された微小共鳴トンネルダイオードの模式的断面図
である。
FIG. 3 is a schematic cross-sectional view of a micro-resonant tunnel diode manufactured by a semiconductor structure manufacturing method according to the present invention.

【図4】本発明にもとづく半導体構造作製方法の一例の
各工程を説明するための模式的断面図で、(a)はGa
As/AlGaAs基板の作成、(b)は基板上のレジ
スト膜形成およびエッチング、(c)はAl系酸化膜の
形成、(d)はレジスト除去後のMBE法による成長の
各工程に対応した図である。
FIG. 4 is a schematic cross-sectional view for explaining each step of an example of a semiconductor structure manufacturing method according to the present invention, in which (a) is Ga.
Drawings corresponding to the steps of forming an As / AlGaAs substrate, (b) forming and etching a resist film on the substrate, (c) forming an Al-based oxide film, and (d) growing by the MBE method after resist removal. Is.

【図5】本発明にもとづく半導体構造作製方法によって
制作されたヘテロバイポーラトランジスタの模式的断面
図である。
FIG. 5 is a schematic cross-sectional view of a hetero-bipolar transistor manufactured by a semiconductor structure manufacturing method according to the present invention.

【図6】従来の半導体構造作製方法によって作製された
半導体構造の模式的断面図である。
FIG. 6 is a schematic cross-sectional view of a semiconductor structure manufactured by a conventional semiconductor structure manufacturing method.

【符号の説明】[Explanation of symbols]

1 GaAs基板(n−GaAs基板) 2 レジスト 3 SiO2 マスク 4 単結晶 5 高抵抗多結晶 6 単結晶と多結晶との界面 11 n−GaAsコレクタ層 13 SiNマスク 14 n−GaAsコレクタ電極層 15 p−GaAsベース層 16 N−AlGaAsエミッタ層 17 n−GaAsエミッタ電極層 19 エミッタ電極 20 ベース電極 21 コレクタ電極 22 GaAs層 23 AlAs層 24 n−GaAs電極層 25 電極 30 半導体基板 31 GaAs層 32 AlGaAs層(マスク) 33 Al系酸化膜 41 n−GaAs層 61 単結晶4とマスク32との界面1 GaAs substrate (n-GaAs substrate) 2 Resist 3 SiO 2 mask 4 Single crystal 5 High resistance polycrystal 6 Interface between single crystal and polycrystal 11 n-GaAs collector layer 13 SiN mask 14 n-GaAs collector electrode layer 15 p -GaAs base layer 16 N-AlGaAs emitter layer 17 n-GaAs emitter electrode layer 19 emitter electrode 20 base electrode 21 collector electrode 22 GaAs layer 23 AlAs layer 24 n-GaAs electrode layer 25 electrode 30 semiconductor substrate 31 GaAs layer 32 AlGaAs layer ( Mask) 33 Al-based oxide film 41 n-GaAs layer 61 Interface between single crystal 4 and mask 32

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/331 29/73 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 21/331 29/73

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に選択的に結晶を成長させ
る半導体構造作製法において、 前記半導体基板上にレジストパターンを形成する工程
と、該レジストパターンをマスクとしてエッチングを行
うことにより前記半導体基板に段差を形成する工程と、
該半導体基板上のエッチングを行った部分に絶縁物から
なるマスクを形成する工程と、前記マスクの上に多結晶
を成長させ、一方前記マスクで覆われていない部分の上
に単結晶を成長させる工程とを含み、さらに前記絶縁物
マスクからなる層の厚さは、前記段差の高さよりも低い
ことを特徴とする半導体構造作製法。
1. A semiconductor structure manufacturing method for selectively growing crystals on a semiconductor substrate, the method comprising: forming a resist pattern on the semiconductor substrate; and etching the semiconductor substrate by using the resist pattern as a mask. A step of forming a step,
Forming a mask made of an insulator on the etched portion of the semiconductor substrate; growing a polycrystal on the mask; and growing a single crystal on a portion not covered by the mask. The method of manufacturing a semiconductor structure, further comprising: a step of forming the insulating mask, wherein the thickness of the insulating mask layer is lower than the height of the step.
JP24621294A 1994-10-12 1994-10-12 Fabrication of semiconductor structure Pending JPH08111380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24621294A JPH08111380A (en) 1994-10-12 1994-10-12 Fabrication of semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24621294A JPH08111380A (en) 1994-10-12 1994-10-12 Fabrication of semiconductor structure

Publications (1)

Publication Number Publication Date
JPH08111380A true JPH08111380A (en) 1996-04-30

Family

ID=17145190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24621294A Pending JPH08111380A (en) 1994-10-12 1994-10-12 Fabrication of semiconductor structure

Country Status (1)

Country Link
JP (1) JPH08111380A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033995A (en) * 2012-10-19 2013-02-14 Kwansei Gakuin Three-dimensionally microfabricated substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033995A (en) * 2012-10-19 2013-02-14 Kwansei Gakuin Three-dimensionally microfabricated substrate

Similar Documents

Publication Publication Date Title
EP0447327B1 (en) Heterostructure semiconductor device
US9214342B2 (en) Method for producing compound semiconductor crystal, method for producing electronic device, and semiconductor wafer
JPH06333937A (en) Bipolar transistor
JPH0797589B2 (en) Method for manufacturing heterojunction bipolar transistor
JPH0622242B2 (en) Heterojunction bipolar transistor type semiconductor device manufacturing method
JP4429459B2 (en) Method for producing high-resistance GaN crystal layer
JPH02252267A (en) Manufacture of semeconductor device
JPH08111380A (en) Fabrication of semiconductor structure
JP2003077861A (en) Ohmic electrode and method of manufacturing the same
JP2623655B2 (en) Bipolar transistor and method of manufacturing the same
JP2000174031A (en) Heterojunction bipolar transistor
JP2003023011A (en) Bipolar transistor device and manufacturing method therefor
JP2770586B2 (en) Method for manufacturing heterojunction bipolar transistor
JP2001298031A (en) Junction-type bipolar transistor, its manufacturing method, and semiconductor integrated circuit device
JP3055264B2 (en) Method for manufacturing semiconductor device
JP2904156B2 (en) Method of manufacturing ohmic electrode
JP2518347B2 (en) Method for manufacturing bipolar transistor
JP3399673B2 (en) Heterojunction bipolar transistor and method of manufacturing the same
JPH06333832A (en) Manufacture of compound semiconductor film
JP3293127B2 (en) Method for manufacturing bipolar transistor
JPH0737900A (en) Semiconductor device and its manufacturing method
JPH09172165A (en) Field-effect transistor and its fabrication
JPH0462472B2 (en)
JPH0964057A (en) Hetero junction bipolar transistor and manufacture thereof
JPH11204829A (en) Semiconductor element and its manufacture