JP2006108440A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006108440A
JP2006108440A JP2004293951A JP2004293951A JP2006108440A JP 2006108440 A JP2006108440 A JP 2006108440A JP 2004293951 A JP2004293951 A JP 2004293951A JP 2004293951 A JP2004293951 A JP 2004293951A JP 2006108440 A JP2006108440 A JP 2006108440A
Authority
JP
Japan
Prior art keywords
growth layer
semiconductor
layer
quantum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004293951A
Other languages
Japanese (ja)
Inventor
Kazuhisa Kawaguchi
和寿 川口
Natsuki Mochida
夏樹 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004293951A priority Critical patent/JP2006108440A/en
Publication of JP2006108440A publication Critical patent/JP2006108440A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device in which a quantum structure can be manufactured only with a crystal growth technique without specially processing it at a pre-stage of crystal growth, and which can be controlled so as to be arranged to a desirable place on a semiconductor substrate; and to provide its manufacturing method. <P>SOLUTION: The semiconductor device 1 has the semiconductor substrate 10, a buffer layer 20 which is formed on the semiconductor substrate 10 and made of the same material as the semiconductor substrate 10, a semiconductor growth layer 30 formed on the buffer layer 20, and the quantum structure 50 formed on the semiconductor growth layer 30. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法に係り、特に、量子ドットや量子細線等の量子構造を結晶成長技術のみで基板上に配置制御することができる半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device capable of controlling the arrangement of quantum structures such as quantum dots and quantum wires on a substrate only by crystal growth technology and a manufacturing method thereof.

半導体の性能は、素子のサイズに反比例する形で進歩してきた。すなわち、素子のサイズの小型化(量子ドットや量子細線、量子箱といった量子構造という微細構造)を追求することは、素子の性能を向上させることを意味する。しかしながら、近年、素子の小型化に限界が見え始めてきた。それは、これまでの素子のサイズを決定しているものに、リソグラフィーのパターン転写能力が大きく関わってきたためである。   Semiconductor performance has progressed in inverse proportion to device size. That is, pursuing a reduction in the size of the element (a fine structure such as a quantum structure such as a quantum dot, a quantum wire, or a quantum box) means that the performance of the element is improved. However, in recent years, there has been a limit to the miniaturization of elements. This is because the pattern transfer capability of lithography has been greatly involved in the determination of the element size so far.

ここで言うパターンの転写能力とは、どのくらい微小なパターンサイズまで基板上に描けるか、ということを意味する。現在ではX線露光や電子ビーム露光、エキシマレーザを用いる方法等が開発され、100nm付近のパターンサイズまで描けるようになった。しかし、これらの方法についても、紫外線露光と同様にいずれは限界が訪れると考えられる。   The pattern transfer capability here means how much minute pattern size can be drawn on the substrate. At present, methods using X-ray exposure, electron beam exposure, excimer laser, etc. have been developed, and it has become possible to draw a pattern size of around 100 nm. However, it is considered that these methods will eventually reach the same limits as ultraviolet exposure.

そもそも素子のサイズの小型化、すなわち量子構造という微細構造を作製する最大の目的は、それらを介してキャリアを量子力学的な効果により輸送することにある。この場合、量子構造を実際のデバイス(量子効果デバイス)として動作させるための前段階として、量子効果デバイスを素子として用いる量子構造、特に量子ドットや量子細線を、結晶成長の前段階で特に加工を施すことなく(例えば、リソグラフィーの手間をかけずに)、結晶成長技術のみで作製できることが理想的であると考えられる。さらに半導体基板上の所望の場所に量子ドットや量子細線といった量子構造を配置制御することができれば、量子構造の実用性は飛躍的に高まるものと考えられる。   In the first place, the greatest purpose of reducing the size of the device, that is, producing a fine structure called a quantum structure, is to transport carriers through them through quantum mechanical effects. In this case, as a pre-stage for operating the quantum structure as an actual device (quantum effect device), the quantum structure using the quantum effect device as an element, particularly quantum dots and quantum wires, are processed particularly at the pre-stage of crystal growth. It is considered ideal that it can be produced only by the crystal growth technique without applying it (for example, without taking the labor of lithography). Furthermore, if quantum structures such as quantum dots and quantum wires can be arranged and controlled at desired locations on the semiconductor substrate, it is considered that the practicality of the quantum structures will increase dramatically.

そこでまず、結晶成長技術のみを用いて量子構造を作製するための方法としては、相対的に格子定数の小さな材料の上に、それよりも格子定数の大きな材料を成長させる技術がある。例えば、代表的な量子構造である量子ドットが形成される要因は次のとおりである。   Therefore, as a method for producing a quantum structure using only the crystal growth technique, there is a technique for growing a material having a larger lattice constant on a material having a relatively smaller lattice constant. For example, the reason why a quantum dot having a typical quantum structure is formed is as follows.

まず、基板若しくは基板と同じ材料からなるバッファ層の上に、基板若しくはバッファ層の材料が有する格子定数よりも3〜10%程度大きな格子定数を有する材料から成る成長層を、2〜3分子層成長させる。すると成長層を成す材料は、それよりも相対的に格子定数の小さいバッファ層の格子定数に一致するように成長しようとする。   First, on the buffer layer made of the same material as the substrate or the substrate, a growth layer made of a material having a lattice constant that is about 3 to 10% larger than the lattice constant of the material of the substrate or buffer layer is formed in two to three molecular layers. Grow. Then, the material forming the growth layer tries to grow so as to match the lattice constant of the buffer layer having a relatively smaller lattice constant.

しかし、実際には、成長層の格子定数はバッファ層の格子定数と異なるために、成長させるに従い圧縮歪を受けることになる。更に成長が進むと、基板上に堆積させた材料は、この蓄積された歪エネルギーを緩和しようとする。この緩和の過程で形成されるのが量子ドットであり、このように量子ドット形成するような成長をStranski−Krastanov(SK)成長モードと呼んでいる。   However, in actuality, the lattice constant of the growth layer is different from the lattice constant of the buffer layer, so that it undergoes compressive strain as it grows. As growth proceeds further, the material deposited on the substrate tends to mitigate this accumulated strain energy. Quantum dots are formed in the process of relaxation, and the growth in which quantum dots are formed in this way is called a Strance-Krastanov (SK) growth mode.

III−V族化合物半導体、特にGaAs、InGaAs系の材料は、現在良質な量子ドットが形成されることで知られている。更にGaAs、InGaAs系の材料は、現在GaAs系のデバイスに用いられるHEMTやHBTエピタキシャルウェハを作製するために用いられている有機金属気相成長法(MOVPE法)により成長することが可能なため、現在の量産技術を応用することができると考えられている。   III-V group compound semiconductors, particularly GaAs and InGaAs-based materials are currently known for the formation of high-quality quantum dots. Furthermore, GaAs and InGaAs materials can be grown by metal organic vapor phase epitaxy (MOVPE), which is currently used to fabricate HEMT and HBT epitaxial wafers used in GaAs devices. It is thought that the current mass production technology can be applied.

次に、リソグラフィーの代替技術として、別の観点からナノメートルオーダーの微細構造を作製しようとする研究も試みられてきた。例えば、走査型トンネル顕微鏡(STM)を用いて、その探針に高電界をかけ探針先端から基板に向かって金属、或いは半導体材料を飛ばして微細構造を堆積させる方法や、これまでにも用いられている単結晶成長技術を利用した方法等では、数百nmオーダーの規則的な微細構造パターンと、基板が元々持っている微傾斜の角度と単結晶成長技術を組み合わせた方法や、基板上に細孔を作製し、この細孔の中に数十nmオーダーの微細構造を1個単位で作製する技術が種々開発された(例えば特許文献1参照)。   Next, as an alternative to lithography, research has also been attempted to fabricate nanometer-order microstructures from another perspective. For example, by using a scanning tunneling microscope (STM), a high electric field is applied to the probe and a metal or semiconductor material is blown from the tip of the probe toward the substrate, and a fine structure is deposited. In the method using the single crystal growth technology, a method of combining a regular fine structure pattern on the order of several hundred nanometers with a fine tilt angle originally possessed by the substrate and the single crystal growth technology, Various techniques have been developed for producing fine pores in the pores, and producing fine structures on the order of several tens of nanometers in the pores in units of one unit (see, for example, Patent Document 1).

さらに、量子力学的効果を利用する究極的な材料とする量子ドットに着目し、量子ドットをデバイスに適用するために量子ドットのエネルギー制御が不可欠であるとの認識のもとに、量子ドットの発光波長を制御し得る技術が創案されるに至った(特許文献2参照)。   In addition, focusing on quantum dots, which are the ultimate material that uses quantum mechanical effects, with the recognition that energy control of quantum dots is indispensable for applying quantum dots to devices. A technology capable of controlling the emission wavelength has been invented (see Patent Document 2).

ここに特許文献1記載の技術は、図4に示すように、半導体装置200は、基板210の表面のマスク220をエッチングしてあらかじめ基板上に開口230を作製することによって、エッチングしてできた凹みに混晶半導体の成長を行う工程と、その工程であってエネルギーバンド構造が異なる連続した混晶半導体の成長を行う量子効果層成長工程とを含むようにして、所望位置にダメージの少ない量子ドットを作製しようとするものである。また、特許文献2記載の技術は、図5に示すように、半導体装置300は、GaAs基板310の表面にInGaAsバッファ層320を形成させ、発光デバイスの実現手段としてInGaAsバッファ層320のIn組成の変化に応じて、その上に成長するInAs量子ドット330の大きさを変化させることによって、量子ドット330の発光波長を制御しようとする。
特開平09−127612号公報 特開2000−196193号公報
As shown in FIG. 4, the technique described in Patent Document 1 is obtained by etching the semiconductor device 200 by etching the mask 220 on the surface of the substrate 210 to prepare the opening 230 on the substrate in advance. It includes a step of growing a mixed crystal semiconductor in a recess and a quantum effect layer growth step of growing a continuous mixed crystal semiconductor having a different energy band structure in the step, thereby forming a quantum dot with less damage at a desired position. It is what you want to make. Further, as shown in FIG. 5, in the technique described in Patent Document 2, the semiconductor device 300 has an InGaAs buffer layer 320 formed on the surface of a GaAs substrate 310, and the In composition of the InGaAs buffer layer 320 is realized as means for realizing a light emitting device. In response to the change, the emission wavelength of the quantum dot 330 is controlled by changing the size of the InAs quantum dot 330 grown thereon.
JP 09-127612 A JP 2000-196193 A

しかし、最初に説明したSK成長モードによれば、半導体基板上の所望の場所に量子ドットや量子細線といった量子構造を配置制御することは困難である。また、量子ドットの大きさの均一化を図ることができないという問題も指摘されている。次に特許文献1記載の技術によれば、基板上に均一な構造を作製するためのプロセス条件が必要になるばかりでなく、成長の際の面内均一性も重要になって、結晶成長の前段階での加工プロセスが不可欠となる。また、特許文献2記載の技術によれば、着眼点が発光デバイスであって、量子ドットや量子細線の配置制御を目的としたものではない。したがって、本発明は、上記の理想とする量子構造、特に量子ドットや量子細線を、結晶成長の前段階で特に加工を施すことなく、結晶成長技術のみで作製できること、しかも半導体基板上の所望の場所に量子ドットや量子細線といった量子構造の配置制御をすることができる半導体装置及びその製造方法を提供することを目的とする。   However, according to the SK growth mode described first, it is difficult to control the arrangement of quantum structures such as quantum dots and quantum wires at desired locations on the semiconductor substrate. There is also a problem that the size of the quantum dots cannot be made uniform. Next, according to the technique described in Patent Document 1, not only process conditions for producing a uniform structure on a substrate are required, but also in-plane uniformity during growth becomes important. The processing process in the previous stage is indispensable. Further, according to the technique described in Patent Document 2, the focus is on the light emitting device, and it is not intended to control the arrangement of quantum dots and quantum wires. Therefore, according to the present invention, the ideal quantum structure, particularly quantum dots and quantum wires can be produced only by the crystal growth technique without any particular processing in the previous stage of crystal growth, and the desired quantum structure on the semiconductor substrate can be obtained. An object of the present invention is to provide a semiconductor device capable of controlling the arrangement of quantum structures such as quantum dots and quantum wires at a place, and a method for manufacturing the same.

上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成され、前記半導体基板と同一材料からなるバッファ層と、前記バッファ層上に形成された半導体成長層と、前記半導体成長層上に形成された量子構造を有することを特徴とする。   In order to achieve the above object, a semiconductor device of the present invention includes a semiconductor substrate, a buffer layer formed on the semiconductor substrate and made of the same material as the semiconductor substrate, and a semiconductor growth layer formed on the buffer layer. And a quantum structure formed on the semiconductor growth layer.

前記半導体基板はGaAs基板であり、前記バッファ層は単結晶GaAs、前記半導体成長層はInGaAs、前記量子構造はInAsによって構成されていることが好ましい。   Preferably, the semiconductor substrate is a GaAs substrate, the buffer layer is made of single crystal GaAs, the semiconductor growth layer is made of InGaAs, and the quantum structure is made of InAs.

前記半導体成長層は、In表面偏析現象によって、In‐rich成長層とGa‐rich成長層とからなることが好ましい。   The semiconductor growth layer is preferably composed of an In-rich growth layer and a Ga-rich growth layer due to an In surface segregation phenomenon.

前記量子構造は、前記In‐rich成長層表面に選択的に形成されていることが好ましい。   The quantum structure is preferably formed selectively on the surface of the In-rich growth layer.

前記量子構造は、前記In表面偏析現象によって、前記In‐rich成長層表面に偏析するInの分布が前記半導体基板の結晶面方位の[110]又は[1‐10]に1〜2μm程度の帯幅を有する領域内に成長させたことが好ましい。   The quantum structure has a band in which the distribution of In segregated on the surface of the In-rich growth layer due to the In surface segregation phenomenon is about 1 to 2 μm in [110] or [1-10] of the crystal plane orientation of the semiconductor substrate. It is preferable to grow in a region having a width.

本発明の半導体装置の製造方法は、半導体基板上に前記半導体基板と同一材料からなるバッファ層を成長させる第1ステップと、前記バッファ層上に半導体成長層を成長させる第2ステップと、前記半導体成長層上に量子ドット又は量子細線からなる量子構造を成長させる第3ステップと、を有することを特徴とする。   The method of manufacturing a semiconductor device of the present invention includes a first step of growing a buffer layer made of the same material as the semiconductor substrate on a semiconductor substrate, a second step of growing a semiconductor growth layer on the buffer layer, and the semiconductor And a third step of growing a quantum structure comprising quantum dots or quantum wires on the growth layer.

前記半導体基板はGaAs基板であり、前記バッファ層は単結晶GaAs、前記半導体成長層はInGaAs、前記量子構造はInAsによって構成されていることが好ましい。   Preferably, the semiconductor substrate is a GaAs substrate, the buffer layer is made of single crystal GaAs, the semiconductor growth layer is made of InGaAs, and the quantum structure is made of InAs.

前記第2ステップは、In表面偏析現象を利用して、前記半導体成長層をIn‐rich成長層とGa‐rich成長層を成長させ、第3ステップは量子構造を前記In‐rich成長層上に選択的に成長させたことが好ましい。   In the second step, an In surface segregation phenomenon is used to grow the semiconductor growth layer into an In-rich growth layer and a Ga-rich growth layer, and in the third step, a quantum structure is formed on the In-rich growth layer. It is preferable to grow it selectively.

前記量子構造は、前記In表面偏析現象によって、前記In‐rich成長層表面に偏析するInの分布が前記半導体基板の結晶面方位の[110]又は[1‐10]に1〜2μm程度の帯幅を有する領域内に成長させたことが好ましい。   The quantum structure has a band in which the distribution of In segregated on the surface of the In-rich growth layer due to the In surface segregation phenomenon is about 1 to 2 μm in [110] or [1-10] of the crystal plane orientation of the semiconductor substrate. It is preferable to grow in a region having a width.

前記第1〜3ステップにおけるバッファ層、半導体成長層及び量子構造の成長を有機金属気相成長法(MOVPE法)によって行わせることが好ましい。   The buffer layer, the semiconductor growth layer, and the quantum structure in the first to third steps are preferably grown by metal organic vapor phase epitaxy (MOVPE method).

本発明によって、これまで基板上に無秩序に形成されていた量子構造を、結晶技術のみによって基板上に配置することができる。すなわち、ナノメートルオーダーの極微細構造、特に直径が10〜50nm、高さが5〜15nmの量子ドット、若しくは幅50nmの量子細線などの量子構造を所望の場所に形成させることができる。また、InGaAs成長層の成長中、若しくは成長後に発生するInGaAs成長層内部のIn表面偏析現象により、InGaAs成長層の表面に形成されるIn‐richな表面層と、Ga‐richな表面層のコントラスト(In組成分布)を利用することができるから、量子構造の成長を制御させることができる。   According to the present invention, the quantum structure that has been randomly formed on the substrate so far can be arranged on the substrate only by the crystal technique. That is, an ultrafine structure of nanometer order, particularly a quantum structure such as a quantum dot having a diameter of 10 to 50 nm and a height of 5 to 15 nm, or a quantum wire having a width of 50 nm can be formed at a desired location. Also, the contrast between the In-rich surface layer formed on the surface of the InGaAs growth layer and the Ga-rich surface layer due to the In surface segregation phenomenon inside the InGaAs growth layer generated during or after the growth of the InGaAs growth layer. Since (In composition distribution) can be used, the growth of the quantum structure can be controlled.

次に、本発明の半導体装置及びその製造方法の実施をするための最良の形態を、図1〜3によって説明する。図1は、本発明の半導体装置の構造断面図、図2は、InGaAs成長層にInAs層を3分子層相当成長させたときの平面図、図3は、InAsドットの帯状幅とInGaAs成長層のIn組成の関係図である。   Next, the best mode for carrying out the semiconductor device and the manufacturing method thereof of the present invention will be described with reference to FIGS. FIG. 1 is a sectional view of the structure of a semiconductor device according to the present invention, FIG. 2 is a plan view when an InAs layer is grown on a InGaAs growth layer corresponding to three molecular layers, and FIG. 3 is a band width of InAs dots and an InGaAs growth layer. It is a related figure of In composition.

はじめに、本発明の基本原理について説明する。GaAs(001)just基板上には、単結晶のGaAsバッファ層が形成されている。単結晶のGaAsバッファ層上には、In‐richなInGaAs成長層とGa‐richなInGaAs成長層とからなるInGaAs成長層が形成されている。In‐richなInGaAs成長層上には、InAsドット又はInAs細線からなるInAs層が形成されている。   First, the basic principle of the present invention will be described. A single-crystal GaAs buffer layer is formed on the GaAs (001) just substrate. An InGaAs growth layer composed of an In-rich InGaAs growth layer and a Ga-rich InGaAs growth layer is formed on the single-crystal GaAs buffer layer. An InAs layer made of InAs dots or InAs thin wires is formed on the In-rich InGaAs growth layer.

すなわち、化合物半導体基板であるGaAs(001)just基板上に、これと同じ材料である単結晶のGaAsバッファ層を成長させ、この上にInGaAs成長層を成長させることによって、InGaAs成長層中にInが結晶成長方向である基板表面側に浮き出てくるIn表面偏析現象を利用することによって、InGaAs成長層表面のIn‐richなInGaAs成長層とGa‐richなInGaAs成長層のコントラスト(In組成分布)を利用してInAsの微細な構造(量子ドットまたは量子細線)を作製する。   That is, a single crystal GaAs buffer layer made of the same material is grown on a compound semiconductor substrate GaAs (001) just substrate, and an InGaAs growth layer is grown thereon, whereby an InGaAs growth layer is formed. Contrast between In-rich InGaAs growth layer and Ga-rich InGaAs growth layer on the surface of InGaAs growth layer (In composition distribution) Is used to produce a fine structure (quantum dot or quantum wire) of InAs.

ここでIn表面偏析現象とは、主にInGaAsエピタキシャル層中のIn原子がその成長中に若しくは成長後に成長層表面側に移動する現象であって、これによってInGaAs成長層の表面にはIn濃度の高い領域が形成される。このとき表面側のIn濃度は面内で分布する。すなわち、InGaAs成長層の表面において、In濃度の高い領域と低い領域が形成される。   Here, the In surface segregation phenomenon is a phenomenon in which In atoms in the InGaAs epitaxial layer mainly move to the growth layer surface side during or after the growth, and thus the surface of the InGaAs growth layer has an In concentration of In concentration. A high region is formed. At this time, the In concentration on the surface side is distributed in the plane. That is, a region with a high In concentration and a region with a low In concentration are formed on the surface of the InGaAs growth layer.

この要因は、InGaAs成長層の成長開始直後にIn‐richなInGaAs成長層とGa‐richなInGaAs成長層がある確率で分布し、この分布が主に[110]、[1‐10]方向に伸びる為と推察される。このうちIn‐richなInGaAs成長層では表面側へ偏析するInの相対量が多いため、結果としてInGaAs成長層の表面にはIn‐richなInGaAs成長層とGa‐richなInGaAs成長層の分布が形成されるようになる。   This factor is distributed with the probability that there is an In-rich InGaAs growth layer and a Ga-rich InGaAs growth layer immediately after the start of growth of the InGaAs growth layer, and this distribution is mainly in the [110] and [1-10] directions. It is presumed to grow. Among them, the In-rich InGaAs growth layer has a large amount of In segregated to the surface side. As a result, the surface of the InGaAs growth layer has a distribution of In-rich InGaAs growth layer and Ga-rich InGaAs growth layer. Will be formed.

このような分布を持ったInGaAs成長層上に、例えばInAsをエピタキシャル成長をさせると、InAsはInGaAs成長層表面の成長しやすい場所に、選択的に成長が行われるようになる。すなわち、GaAs結晶のInAs結晶に対する格子不整合量は7.3%と大きいため、InAs結晶は成長しにくいGa‐richなInGaAs成長層上よりもIn‐richなInGaAs成長層への成長が促進される。したがって、In‐richなInGaAs成長層上へ、選択的にInAsを成長させることができる。   For example, when InAs is epitaxially grown on an InGaAs growth layer having such a distribution, InAs is selectively grown at a place where the growth of the surface of the InGaAs growth layer is easy. That is, since the lattice mismatch of the GaAs crystal to the InAs crystal is as large as 7.3%, the growth of the InAs crystal to the In-rich InGaAs growth layer is promoted more than the Ga-rich InGaAs growth layer, which is difficult to grow. The Therefore, InAs can be selectively grown on the In-rich InGaAs growth layer.

この原理を、図によってより具体的に説明する。図1に示すように、GaAs(001)just基板上に、単結晶のGaAsバッファ層を成長させ、さらにInGaAs成長層を成長させる。このときInGaAs成長層の初期にIn‐richなInGaAs成長層とGa‐richなInGaAs成長層の分布が形成される。さらにInGaAs成長層を成長させると、この中のIn原子が偏析現象によりInGaAs成長層表面へ移動し、In−richなInGaAs成長層の表面がよりIn‐richな表面となる。   This principle will be described more specifically with reference to the drawings. As shown in FIG. 1, a single-crystal GaAs buffer layer is grown on a GaAs (001) just substrate, and an InGaAs growth layer is further grown. At this time, a distribution of an In-rich InGaAs growth layer and a Ga-rich InGaAs growth layer is formed at the initial stage of the InGaAs growth layer. When an InGaAs growth layer is further grown, In atoms therein move to the surface of the InGaAs growth layer due to a segregation phenomenon, and the surface of the In-rich InGaAs growth layer becomes a more In-rich surface.

ここに例えば、InAs層を成長させると、InAs結晶の格子定数はGaAs結晶よりも大きいため、InGaAs成長層上で考えると、InAs層の格子定数により近いIn‐richなInGaAs成長層表面に優先して成長が起こると予想される。このためInAs層は成長量を制御することによって、In‐richなInGaAs成長層の表面に選択的に形成される。   Here, for example, when an InAs layer is grown, the lattice constant of the InAs crystal is larger than that of the GaAs crystal. Therefore, when considered on the InGaAs growth layer, the In-rich InGaAs growth layer surface closer to the lattice constant of the InAs layer is preferred. Growth is expected to occur. Therefore, the InAs layer is selectively formed on the surface of the In-rich InGaAs growth layer by controlling the growth amount.

また、In濃度分布は、[110]、[1‐10]方向に直線的に形成されやすい。また、InGaAs成長層の表面のInとGaの濃度分布のコントラストは、InのInGaAs表面への偏析現象により促進される。   Further, the In concentration distribution is easily formed linearly in the [110] and [1-10] directions. Further, the contrast of the concentration distribution of In and Ga on the surface of the InGaAs growth layer is promoted by the segregation phenomenon of In on the InGaAs surface.

次に、実際にGaAs(001)just基板上にInAs層を成長させると、InAs層はInGaAs成長層のIn‐richな領域に沿って成長する。InAs層の成長量を制御することによってInAs量子細線や量子ドットを成長させることが可能となる。   Next, when an InAs layer is actually grown on a GaAs (001) just substrate, the InAs layer grows along the In-rich region of the InGaAs growth layer. By controlling the growth amount of the InAs layer, it is possible to grow InAs quantum wires and quantum dots.

次に本発明の実施例について説明する。   Next, examples of the present invention will be described.

GaAs(001)just基板をMOVPE成長炉の中に搬入し、まず基板温度を640℃まで上げてアルシンガス(AsH)を流しながら10分間熱クリーニングを行った。この熱クリーニングは基板表面の酸化膜、及び不純物除去を目的とする。その後基板温度を保持したまま、水素で希釈したトリメチルガリウム(TMG)を反応炉内に流し、GaAsバッファ層を約500nm程度成長させた。次に、アルシンガス(AsH)、トリメチルガリウム(TMG)、トリメチルインジウム(TMI)を同時に流し、In0.2Ga0.8As層を約100nm程度成長させた。このとき、GaAsバッファ層側の50nmは、In混昌比が0〜0.2の傾斜層とした。これはGaAsバッファ層とIn0.2Ga0.8As層の界面に転位が発生することを防止するためである。最後にアルシンガス(AsH)とトリメチルインジウム(TMI)のみを流し、InAs層3分子層相当を成長させた。成長完了後はアルシンガス(AsH)以外のガスラインを全て封じ、基板温度が400℃を下回るのを待ってからアルシンガス(AsH)のガスラインも封じ、基板温度が100℃程度まで下がるのを待ってから取り出した。 The GaAs (001) just substrate was carried into a MOVPE growth furnace, and first, the substrate temperature was raised to 640 ° C. and thermal cleaning was performed for 10 minutes while flowing arsine gas (AsH 3 ). The purpose of this thermal cleaning is to remove the oxide film and impurities on the substrate surface. Thereafter, while maintaining the substrate temperature, trimethylgallium (TMG) diluted with hydrogen was flowed into the reaction furnace, and a GaAs buffer layer was grown to about 500 nm. Next, arsine gas (AsH 3 ), trimethylgallium (TMG), and trimethylindium (TMI) were simultaneously flowed to grow an In 0.2 Ga 0.8 As layer of about 100 nm. At this time, 50 nm on the GaAs buffer layer side was an inclined layer having an In mixture ratio of 0 to 0.2. This is to prevent dislocation from occurring at the interface between the GaAs buffer layer and the In 0.2 Ga 0.8 As layer. Finally, only arsine gas (AsH 3 ) and trimethylindium (TMI) were flowed to grow an InAs layer corresponding to three molecular layers. After the growth is completed, all the gas lines other than arsine gas (AsH 3 ) are sealed, and after waiting for the substrate temperature to drop below 400 ° C., the arsine gas (AsH 3 ) gas line is also sealed, and the substrate temperature is lowered to about 100 ° C. I took it out after waiting.

このサンプル表面を走査型電子顕微鏡(SEM)で観察したところ、図2に示すような配置でInAsドット、若しくはInAs細線と思われる微細構造が確認された。これらの微細構造は、幅が1μmの領域に束となって成長していた。   When the surface of this sample was observed with a scanning electron microscope (SEM), a fine structure considered to be InAs dots or InAs fine wires was confirmed in the arrangement as shown in FIG. These microstructures grew in a bundle in a region having a width of 1 μm.

なお、InAs層を成長しない試料を上記条件で作製し走査型電子顕微鏡(SEM)で観察したところ、このような微細構造と思われる立体構造が確認されなかったことから、上記にて観察した微細構造は、InAsからなる3次元構造であると考えてよい。   In addition, when the sample which does not grow an InAs layer was produced on the said conditions and observed with the scanning electron microscope (SEM), since the three-dimensional structure considered to be such a fine structure was not confirmed, the fine observed above The structure may be considered as a three-dimensional structure made of InAs.

次に実施例1で成長したInGaAs成長層のIn組成を0、0.6、0.8として成長を行った。In組成を0.4、0.6と高くするに従って、図3に示すように、InAs層と思われるドットの成長領域は狭まる傾向を見せた。これは、In組成が高まるにつれて、偏析するInの絶対量が多くなったためと考えられる。しかし、In組成0.8ではInGaAs成長層の表面は、凹凸の激しいモフォロジーを示すようになった。これはInGaAs成長層のIn組成が高くなったことで、GaAs結晶との格子不整合量が増加し、2次元成長モードではなく3次元成長モード(SK成長モード)に移行しかけた成長モードと捕らえることができる。このことから、実施例1で成長したInGaAs成長層のIn組成を0.1〜0.6程度に制御することが最適であると考えられる。   Next, the InGaAs growth layer grown in Example 1 was grown with the In composition set to 0, 0.6, and 0.8. As the In composition was increased to 0.4 and 0.6, as shown in FIG. 3, the growth area of the dots considered to be InAs layers tended to narrow. This is thought to be because the absolute amount of In segregated increased as the In composition increased. However, with an In composition of 0.8, the surface of the InGaAs growth layer showed a rugged morphology. This is because the In composition of the InGaAs growth layer is increased, the amount of lattice mismatch with the GaAs crystal is increased, and this is regarded as a growth mode that has shifted to the three-dimensional growth mode (SK growth mode) instead of the two-dimensional growth mode. be able to. Therefore, it is considered optimal to control the In composition of the InGaAs growth layer grown in Example 1 to about 0.1 to 0.6.

以上、本発明によれば、これまでGaAs(001)基板上に無秩序に形成されていたInAs量子構造を結晶成長技術によって基板上に配置することが可能となった。また、この配置は、リソグラフィー等の手間をかけることなく、結晶成長技術のみによって可能とした。また、InAs層の成長量を制御することによってInAs量子細線や量子ドットを成長させることが可能となった。さらに微細構造の作製上、量子ドットのような0次元空間にキャリアを封じ込める場合に望ましい構造条件である、その大きさが10〜50nm、配置間隔が10〜20nm程度のオーダー、また量子細線のような1次元空間にキャリアを閉じ込める構造の場合に、細線の幅が50nm以下であることを満たすことが可能となった。また、SK成長モードによる作製では、量子ドットのサイズの不均一性が大きな問題として指摘されていたが、均一化が促進された。
本発明の半導体装置等によって、現在利用されているデバイスよりも高速動作が可能な半導体デバイスを提供し得るものとして、産業界にその利用価値が一層高まるものと期待される。
As described above, according to the present invention, the InAs quantum structure that has been randomly formed on the GaAs (001) substrate so far can be arranged on the substrate by the crystal growth technique. In addition, this arrangement is made possible only by the crystal growth technique without taking time and effort such as lithography. In addition, it has become possible to grow InAs quantum wires and quantum dots by controlling the growth amount of the InAs layer. Furthermore, it is a desirable structural condition when a carrier is confined in a zero-dimensional space such as a quantum dot in the production of a fine structure, the size of which is on the order of 10 to 50 nm, the arrangement interval is about 10 to 20 nm, and a quantum wire In the case of a structure in which carriers are confined in such a one-dimensional space, it is possible to satisfy that the width of the thin line is 50 nm or less. Further, in the production by the SK growth mode, the non-uniformity of the size of the quantum dots was pointed out as a big problem, but the uniformization was promoted.
As the semiconductor device of the present invention can provide a semiconductor device capable of operating at a higher speed than the currently used device, it is expected that the utility value of the industry will be further increased.

本発明の半導体装置の構造断面図である。It is a structure sectional view of a semiconductor device of the present invention. InGaAs成長層にInAs層を3分子層相当成長させたときの平面図である。FIG. 6 is a plan view when an InAs layer is grown on a InGaAs growth layer corresponding to a trimolecular layer. InAsドットの帯状幅とInGaAs成長層のIn組成の関係図である。FIG. 6 is a relationship diagram of the band width of InAs dots and the In composition of an InGaAs growth layer. 従来技術(特許文献1)の半導体装置の斜視図である。It is a perspective view of the semiconductor device of a prior art (patent document 1). 従来技術(特許文献2)の半導体装置の構造断面図である。It is structure sectional drawing of the semiconductor device of a prior art (patent document 2).

符号の説明Explanation of symbols

1 半導体装置
10 GaAs(001)just基板
20 単結晶のGaAsバッファ層
30 InGaAs成長層
40 In‐richなInGaAs成長層
50 Ga‐richなInGaAs成長層
60 InAs層(InAs量子ドット若しくはInAs量子細線)
90 InAs層(InAs量子ドット若しくはInAs量子細線)
100 InGaAs成長層表面
DESCRIPTION OF SYMBOLS 1 Semiconductor device 10 GaAs (001) just substrate 20 Single crystal GaAs buffer layer 30 InGaAs growth layer 40 In-rich InGaAs growth layer 50 Ga-rich InGaAs growth layer 60 InAs layer (InAs quantum dot or InAs quantum wire)
90 InAs layer (InAs quantum dots or InAs quantum wires)
100 InGaAs growth layer surface

Claims (10)

半導体基板と、前記半導体基板上に形成され、前記半導体基板と同一材料からなるバッファ層と、前記バッファ層上に形成された半導体成長層と、前記半導体成長層上に形成された量子構造を有することを特徴とする半導体装置。 A semiconductor substrate; a buffer layer formed on the semiconductor substrate and made of the same material as the semiconductor substrate; a semiconductor growth layer formed on the buffer layer; and a quantum structure formed on the semiconductor growth layer A semiconductor device. 前記半導体基板はGaAs基板であり、前記バッファ層は単結晶GaAs、前記半導体成長層はInGaAs、前記量子構造はInAsによって構成されていることを特徴とする請求項1記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the semiconductor substrate is a GaAs substrate, the buffer layer is made of single crystal GaAs, the semiconductor growth layer is made of InGaAs, and the quantum structure is made of InAs. 前記半導体成長層は、In表面偏析現象によって、In‐rich成長層とGa‐rich成長層とからなることを特徴とする請求項1記載の半導体装置。 2. The semiconductor device according to claim 1, wherein the semiconductor growth layer includes an In-rich growth layer and a Ga-rich growth layer due to an In surface segregation phenomenon. 前記量子構造は、前記In‐rich成長層表面に選択的に形成された量子ドット又は量子細線からなることを特徴とする請求項1記載の半導体装置。 The semiconductor device according to claim 1, wherein the quantum structure is formed of quantum dots or quantum wires selectively formed on a surface of the In-rich growth layer. 前記量子構造は、前記In表面偏析現象によって、前記In‐rich成長層表面に偏析するInの分布が前記半導体基板の結晶面方位の[110]又は[1‐10]に1〜2μm程度の帯幅を有する領域内に成長させたことを特徴とする請求項4記載の半導体装置。 The quantum structure has a band in which the distribution of In segregated on the surface of the In-rich growth layer due to the In surface segregation phenomenon is about 1 to 2 μm in [110] or [1-10] of the crystal plane orientation of the semiconductor substrate. 5. The semiconductor device according to claim 4, wherein the semiconductor device is grown in a region having a width. 半導体基板上に前記半導体基板と同一材料からなるバッファ層を成長させる第1ステップと、前記バッファ層上に半導体成長層を成長させる第2ステップと、前記半導体成長層上に量子ドット又は量子細線からなる量子構造を成長させる第3ステップと、を有することを特徴とする半導体装置の製造方法。 A first step of growing a buffer layer made of the same material as the semiconductor substrate on a semiconductor substrate, a second step of growing a semiconductor growth layer on the buffer layer, and a quantum dot or quantum wire on the semiconductor growth layer And a third step of growing a quantum structure. 前記半導体基板はGaAs基板であり、前記バッファ層は単結晶GaAs、前記半導体成長層はInGaAs、前記量子構造はInAsによって構成されていることを特徴とする請求項6記載の半導体装置の製造方法。 7. The method of manufacturing a semiconductor device according to claim 6, wherein the semiconductor substrate is a GaAs substrate, the buffer layer is made of single crystal GaAs, the semiconductor growth layer is made of InGaAs, and the quantum structure is made of InAs. 前記第2ステップは、In表面偏析現象を利用して、前記半導体成長層をIn‐rich成長層とGa‐rich成長層を成長させ、第3ステップは量子構造を前記In‐rich成長層上に選択的に成長させたことを特徴とする請求項6記載の半導体装置の製造方法。 In the second step, an In surface segregation phenomenon is used to grow the semiconductor growth layer into an In-rich growth layer and a Ga-rich growth layer, and in the third step, a quantum structure is formed on the In-rich growth layer. The method of manufacturing a semiconductor device according to claim 6, wherein the semiconductor device is selectively grown. 前記量子構造は、前記In表面偏析現象によって、前記In‐rich成長層表面に偏析するInの分布が前記半導体基板の結晶面方位の[110]又は[1‐10]に1〜2μm程度の帯幅を有する領域内に成長させたことを特徴とする請求項8記載の半導体装置の製造方法。 The quantum structure has a band in which the distribution of In segregated on the surface of the In-rich growth layer due to the In surface segregation phenomenon is about 1 to 2 μm in [110] or [1-10] of the crystal plane orientation of the semiconductor substrate. 9. The method of manufacturing a semiconductor device according to claim 8, wherein the semiconductor device is grown in a region having a width. 前記第1〜3ステップにおけるバッファ層、半導体成長層及び量子構造の成長を有機金属気相成長法によって行わせることを特徴とする請求項6記載の半導体装置の製造方法。 7. The method of manufacturing a semiconductor device according to claim 6, wherein the growth of the buffer layer, the semiconductor growth layer, and the quantum structure in the first to third steps is performed by a metal organic chemical vapor deposition method.
JP2004293951A 2004-10-06 2004-10-06 Semiconductor device and its manufacturing method Pending JP2006108440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004293951A JP2006108440A (en) 2004-10-06 2004-10-06 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004293951A JP2006108440A (en) 2004-10-06 2004-10-06 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006108440A true JP2006108440A (en) 2006-04-20

Family

ID=36377794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004293951A Pending JP2006108440A (en) 2004-10-06 2004-10-06 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006108440A (en)

Similar Documents

Publication Publication Date Title
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
KR102564288B1 (en) Nanowires or nanopyramids grown on graphite substrates
JP5010908B2 (en) Method for selective masking of III-N layer, method for manufacturing freestanding III-N layer or device, and product obtained by the method
JP5807044B2 (en) Method for producing a plurality of nitride nanowires
KR101541560B1 (en) Nanowire growth on dissimilar material
JP4818464B2 (en) Microstructure manufacturing method
TWI473758B (en) Method for making epitaxial structure
Detz et al. Lithography-free positioned GaAs nanowire growth with focused ion beam implantation of Ga
JP5655228B2 (en) Manufacturing method of semiconductor structure
Zhang et al. Parallel-aligned GaAs nanowires with⟨ 110⟩ orientation laterally grown on [311] B substrates via the gold-catalyzed vapor–liquid–solid mode
JP2022173200A (en) Metal nitride island platform aligned in lateral direction and having low defect density and large area, and method for manufacturing the same
WO2019099996A1 (en) Stacking-fault-free nonpolar semipolar group iii-nitride substrates
JP2006108440A (en) Semiconductor device and its manufacturing method
JP2005109366A (en) Semiconductor element and method for manufacturing the same
JP2004281954A (en) Method of manufacturing quantum dot
WO2023037490A1 (en) Nanowires and method for producing same
JP4041887B2 (en) Method for forming antimony quantum dots
WO2024042221A1 (en) Nanostructure/microstructure device
Li et al. Progress on Preparation of InAs Nanowires by Molecular Beam Epitaxy
TWI426159B (en) Mask for growing epitaxial structure and method for using the same
JPH10289997A (en) Semiconductor quantum structure and its manufacture
Tateno et al. Heterostructures in GaP-based free-standing nanowires on Si substrates
Gao et al. III-V compound semiconductor nanowires for optoelectronic device applications
Somaschini et al. Flat top formation in self-assisted GaAs nanowires
JP2004281767A (en) Compound semiconductor structure and its manufacturing method