JPH10289997A - Semiconductor quantum structure and its manufacture - Google Patents

Semiconductor quantum structure and its manufacture

Info

Publication number
JPH10289997A
JPH10289997A JP9113627A JP11362797A JPH10289997A JP H10289997 A JPH10289997 A JP H10289997A JP 9113627 A JP9113627 A JP 9113627A JP 11362797 A JP11362797 A JP 11362797A JP H10289997 A JPH10289997 A JP H10289997A
Authority
JP
Japan
Prior art keywords
layer
strain
semiconductor
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9113627A
Other languages
Japanese (ja)
Inventor
Eiichi Kuramochi
栄一 倉持
Jiro Tenmyo
二郎 天明
Toshiaki Tamamura
敏昭 玉村
Hiromitsu Asai
裕充 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9113627A priority Critical patent/JPH10289997A/en
Publication of JPH10289997A publication Critical patent/JPH10289997A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a uniform quantum box structure which is applicable to various electron/optical devices practically. SOLUTION: At first, a distortion introducing body 102 consisting of a fine projecting part is arranged on a semiconductor board 101 by lattice arrangement. Then, a buffer layer 103 formed of a semiconductor material which is in lattice matching to the semiconductor board 101 is formed and the distortion introducing body 102 is thereby buried completely. Thereafter, following processes are carried out continuously in a crystal growth device. At first, a barrier material layer (barrier layer) 104 which is nearly in lattice matching to the semiconductor board 101 is formed on the buffer layer 103. Then, a distortion quantum well layer 105 is formed on the barrier layer 104.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、量子効果を発現
する量子箱構造を備える半導体量子構造およびその製造
方法に関する
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor quantum structure having a quantum box structure exhibiting a quantum effect and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体微細構造の厚みと幅が、半導体結
晶中の電子の波長程度になると、一次元あるいは0次元
に閉じこめられたキャリアによる量子効果が現れる。こ
のような構造は、量子細線,量子箱といわれ、その低次
元での量子効果を利用することにより、従来にはない高
性能な光デバイスや電子デバイスの実現が期待されてい
る。このような中で、半導体量子箱の製法として、2次
元の量子井戸膜をリソグラフィー技術により箱構造に加
工する手法が代表的であった。近年では、これに変わ
り、1回の結晶成長工程の中で、量子箱構造を自己組織
的に形成する手法が出現している。この新たな手法で
は、従来ではさけられなかった、主にリソグラフィー工
程の際に副次的に発生する損傷や汚染導入の問題が解消
されている。
2. Description of the Related Art When the thickness and width of a semiconductor fine structure are about the wavelength of electrons in a semiconductor crystal, a quantum effect due to one-dimensional or zero-dimensional confined carriers appears. Such a structure is called a quantum wire or a quantum box, and it is expected that a high-performance optical device or electronic device, which has never existed before, will be realized by utilizing the quantum effect in a low dimension. Under such circumstances, a typical method for manufacturing a semiconductor quantum box is to process a two-dimensional quantum well film into a box structure by lithography. In recent years, instead of this, a method of forming a quantum box structure in a self-organizing manner in one crystal growth process has appeared. This new method solves the problem of damage and contamination introduced secondary to the lithography process, which could not be avoided conventionally.

【0003】上述した量子箱製造法において、特に化合
物半導体へテロ構造の結晶成長中に量子箱構造を自己整
合的に形成する場合、最も有望でかつ現実的である手段
は、基板に対して格子整合しない歪み膜を成長する際に
生じる3次元島構造を利用するものである。よく知られ
ているように、一般に半導体基板上への化合物半導体薄
膜の結晶成長は、3つの結晶成長モードの1つであるS
K(Stranski−Krastrnov)モードに
属する。
In the above-described quantum box manufacturing method, particularly when the quantum box structure is formed in a self-aligned manner during the crystal growth of the compound semiconductor heterostructure, the most promising and practical means is to use a lattice for the substrate. This utilizes a three-dimensional island structure generated when growing a mismatched strained film. As is well known, generally, the crystal growth of a compound semiconductor thin film on a semiconductor substrate is one of three crystal growth modes, S
It belongs to the K (Transki-Krastnov) mode.

【0004】図8は、SKモードの説明図である。図8
(a)に示すように、半導体基板801上に、無歪み半
導体バリア層802を形成した後、成長層803を成長
させると、その初期段階においては、成長層803はそ
の表面が平坦で2次元的な層をなしている。ここで、ホ
モエピタキシャル成長のように、成長層が無歪みの場合
は、成長終了までこの状況が保たれる。しかし、異種材
料によるヘテロエピタキシャル成長で格子不整合などに
よる歪みが存在する場合、成長層803は、初期段階を
経て、2次元3次元相転移を生じて第2の段階へ移行す
る。この、初期段階から第2の段階への相転移の結果、
図8(b)に示すように、一様だった成長層803は、
濡れ層と呼ばれるごく薄い2次元層804を残し、多数
の3次元的な島構造805に凝集する。この島構造80
5においては、格子定数が基板のものからずれること
で、歪みが緩和している。
FIG. 8 is an explanatory diagram of the SK mode. FIG.
As shown in (a), after forming a non-strained semiconductor barrier layer 802 on a semiconductor substrate 801, a growth layer 803 is grown. In the initial stage, the growth layer 803 has a flat surface and a two-dimensional structure. Layer. Here, when the growth layer has no strain as in the case of homoepitaxial growth, this state is maintained until the growth is completed. However, in the case where distortion due to lattice mismatch or the like exists in heteroepitaxial growth using a heterogeneous material, the growth layer 803 undergoes a two-dimensional and three-dimensional phase transition through an initial stage and shifts to a second stage. As a result of this phase transition from the initial stage to the second stage,
As shown in FIG. 8B, the uniform growth layer 803 is
A very thin two-dimensional layer 804 called a wetting layer is left, and aggregates into a large number of three-dimensional island structures 805. This island structure 80
In 5, the lattice constant is shifted from that of the substrate, so that the strain is relaxed.

【0005】この相転移は、よく知られているように、
成長層の自由エネルギーを最小化する作用に基づくもの
である。具体的には、表面エネルギーと結晶歪みとのバ
ランスで決定される。そして、ミスフィット転位という
結晶欠陥による歪み緩和がおこらない範囲に、結晶歪み
を制御することで得た島構造は、コヒーレント島と呼ば
れる。そして、図8(c)に示すように、以上のことに
より得たコヒーレント島からなる島構造805上に、バ
リア層806を形成すれば、その島構造805からなる
量子箱が得られる。上述したことが、量子箱の「SKモ
ード自己形成法」として最近脚光を浴びている一連の手
法である。
This phase transition, as is well known,
This is based on the action of minimizing the free energy of the growth layer. Specifically, it is determined by the balance between surface energy and crystal distortion. An island structure obtained by controlling crystal strain within a range in which strain relaxation due to a crystal defect called misfit dislocation does not occur is called a coherent island. Then, as shown in FIG. 8C, when a barrier layer 806 is formed on the island structure 805 made of the coherent island obtained as described above, a quantum box made of the island structure 805 is obtained. What has been described above is a series of methods that have recently been spotlighted as the “SK mode self-assembly method” of the quantum box.

【0006】例えば、傾斜していない(100)面基板
上に、MBE法を用い、低い基板温度で成長速度を遅く
してV族原子安定化条件で成長を行えば、極微細かつ高
密度な量子箱、すなわち、コヒーレント島が得られる。
この場合、(100)面を主面とした基板を用いること
により、基板上のステップ密度が最小となり、微小島形
成が起きやすくなる。また、低い基板温度とV族原子安
定化条件により、微小島が安定に成長する。そして、低
い基板温度で成長速度を遅くすることにより、原料の表
面マイグレーション長が小さくなり、高密度で微小なコ
ヒーレント島を発生させるのに役立つ。
For example, when the growth is performed on a non-tilted (100) plane substrate by MBE under a low substrate temperature at a low growth rate and under group V atom stabilization conditions, an extremely fine and high density A quantum box, ie, a coherent island, is obtained.
In this case, by using a substrate having the (100) plane as the main surface, the step density on the substrate is minimized, and minute islands are easily formed. In addition, the small island grows stably due to the low substrate temperature and the group V atom stabilization condition. By lowering the growth rate at a low substrate temperature, the surface migration length of the raw material is reduced, which is useful for generating high-density and minute coherent islands.

【0007】そして、分子線エピタキシー(MBE)法
と有機金属気相成長法(MOVPE)などの、高品質な
半導体微小へテロ構造を実現可能な結晶成長法を用いれ
ば、上述した構成の量子箱が実現できる。なお、低い基
板温度で成長を行う場合、MBE法はMOVPE法に比
べて原料の基板表面での分解の制限を受けにくいため、
高品質な量子箱形成に有利である。例えば、MBE法を
用い、図8で説明した手法で製造したInAs/GaA
s量子箱構造からは、極低温における0次元閉じこめ励
起子からの発光が検出されるなど、興味深い現象が観察
されている。上述した「SKモード自己形成法」による
量子箱構造では、材料,膜厚,歪み量,成長条件などを
変化させることで、エネルギー準位,箱密度,間隔など
をある程度制御できる。さらに、基板の面方位やオフ角
によっては、量子箱が特定の方向に整列性を有すると共
に、密度や均一性も高まる現象が報告されている。
If a crystal growth method capable of realizing a high-quality semiconductor microheterostructure such as a molecular beam epitaxy (MBE) method and a metal organic chemical vapor deposition (MOVPE) method is used, the quantum box having the above-described structure can be obtained. Can be realized. When the growth is performed at a low substrate temperature, the MBE method is less susceptible to decomposition of the raw material on the substrate surface than the MOVPE method.
This is advantageous for forming a high-quality quantum box. For example, InAs / GaAs manufactured by the method described with reference to FIG.
Interesting phenomena have been observed in the s quantum box structure, such as the detection of light emission from 0-dimensional confined excitons at extremely low temperatures. In the quantum box structure based on the “SK mode self-assembly method” described above, the energy level, the box density, the interval, and the like can be controlled to some extent by changing the material, the film thickness, the amount of strain, the growth conditions, and the like. Further, it has been reported that, depending on the plane orientation and the off-angle of the substrate, the quantum box has an alignment property in a specific direction, and the density and the uniformity also increase.

【0008】[0008]

【発明が解決しようとする課題】このように優れた性質
を有する、化合物半導体歪み膜の結晶成長中に自己組織
的に生じる量子箱構造であるが、これを各種電子・光デ
バイスに適用するためには、以下に示すように、解決し
なければならない重大な問題点があった。第1の問題
は、量子箱の均一性がなお不十分なことである。サイズ
バラツキだけをとっても、10%以内でなければならな
いことが予測されているが、実際にはそれを遥かに越え
るものしか得られていなかった。さらに、組成や歪み量
のバラツキも、量子箱間の準位の均一性を悪化させてい
た。
The quantum box structure having such excellent properties and formed in a self-organizing manner during the crystal growth of the compound semiconductor strained film is used for various electronic and optical devices. Had serious problems that had to be resolved, as described below. The first problem is that the uniformity of the quantum box is still insufficient. It is expected that the size variation alone must be within 10%, but in practice only far beyond that was obtained. Furthermore, variations in the composition and the amount of strain also deteriorated the uniformity of the levels between quantum boxes.

【0009】第2の問題は、量子箱が自己形成される位
置が、本質的にランダムに決定され、制御性を持たない
ことがある。箱密度や間隔が局所的に揺らいでいること
は、量子箱を活性層とした光デバイスが、既存のデバイ
スを越える性能を発揮することへの障害となっていた。
さらに、個々の量子箱をセルとしたメモリ素子、あるい
は、量子箱間のトンネル効果を利用した電子素子を実現
させるためには、基板上の所定の位置に量子箱を形成さ
せる技術が必要であった。従来より、窓開け選択成長,
V溝などのパターン加工基板,原子ステップや転位線の
利用などにより、特定の狭い領域あるいは線上に量子箱
形成領域を限る試みがなされている。しかし、それらの
試みでは、量子箱形成位置のランダムさを本質的に解決
することはなし得なかった。
The second problem is that the position at which the quantum box is self-formed is determined essentially at random and has no controllability. The local fluctuation of the box density and the interval has been an obstacle to the performance of an optical device using a quantum box as an active layer that exceeds the performance of existing devices.
Furthermore, in order to realize a memory element using individual quantum boxes as cells or an electronic element using a tunnel effect between quantum boxes, a technique for forming quantum boxes at predetermined positions on a substrate is required. Was. Conventionally, window opening selective growth,
Attempts have been made to limit the quantum box formation region to a specific narrow region or line by using a patterned substrate such as a V-groove, an atomic step or a dislocation line. However, those attempts have essentially failed to solve the randomness of quantum box formation locations.

【0010】ここで、SKモード成長において、量子箱
=コヒーレント島の形成位置が、なぜランダムに決定さ
れるのかを説明する。最近の研究によれば、島の形成は
歪み薄膜における局所的な歪み場の揺らぎ、具体的に
は、微小島の膜厚の揺らぎに支配されていることが明ら
かにされつつある。ここで、図9を用いて、その状況を
説明する。この図9は、GaAsなどのIII−V族化
合物半導体の結晶成長で、一般的なV族原子安定化条件
における成長の微視的モデルを示したものである。II
I族原子面901とV族原子面902とが交互に積層さ
れた状態で、V族原子面902である成長表面上におい
ては、吸着III族原子(III)903が自由にマイ
グレーションしている。これが、III族原子分子90
4と核形成を起こして核905を形成し、それが発展し
て微小島906となる。
Here, the reason why the formation position of the quantum box = coherent island is randomly determined in the SK mode growth will be described. Recent studies have revealed that island formation is dominated by fluctuations in the local strain field in the strained thin film, specifically, fluctuations in the thickness of the microislands. Here, the situation will be described with reference to FIG. FIG. 9 shows a microscopic model of crystal growth of a group III-V compound semiconductor such as GaAs under general group V atom stabilization conditions. II
In a state where the group I atomic planes 901 and the group V atomic planes 902 are alternately stacked, on the growth surface that is the group V atomic plane 902, the adsorbed group III atoms (III) 903 freely migrate. This is the group III atomic molecule 90
4 and nucleation to form a nucleus 905, which evolves into a microisland 906.

【0011】微小島906は、あくまで準安定な状態で
あり、高い基板温度や成長中断下においては、分解消滅
することもある。また、微小島906は3次元的に凸の
形状となっているが、これは非常に微小であり、結晶成
長における平坦化作用のため高さ数原子層未満に留ま
る。従って、この、微小島906が存在しても、全体的
には2次元的状態と見なされる。この微小島906は、
歪みの有無に関わらず形成されるが、歪み膜成長の際に
おいては、まだ歪みの緩和は生じていないので、SKモ
ード相転移以前の状態と考えられている。ところが、歪
み膜の成長を続け、微小島906が成長し、そこでの局
所歪みが臨界点を超えた場合、ついに歪みが緩和し、コ
ヒーレント島907に変化する。この場合、歪みが微小
島906のところで局所的に大きくなることにより、比
較的薄い歪み膜でSKモード相転移が生じてしまう。
The micro islands 906 are in a metastable state to the last, and may disappear when the substrate temperature is high or the growth is interrupted. Although the micro island 906 has a three-dimensionally convex shape, it is very small and stays less than a few atomic layers in height due to a flattening action in crystal growth. Therefore, even if the minute island 906 exists, it is regarded as a two-dimensional state as a whole. This micro island 906 is
It is formed irrespective of the presence or absence of strain. However, since the strain has not been relaxed yet during the growth of the strained film, it is considered to be in a state before the SK mode phase transition. However, when the strained film continues to grow and the micro island 906 grows and the local strain there exceeds the critical point, the strain is finally relaxed and the island changes to the coherent island 907. In this case, since the strain locally increases at the micro island 906, the SK mode phase transition occurs in a relatively thin strained film.

【0012】以上示したように、SKモード成長におけ
るコヒーレント島の形成は、局所的な歪み場の揺らぎの
位置に形成されるため、その形成位置は、本質的にラン
ダムに決定されて制御性を持たない。このため、前述し
たように、従来では、均一な量子箱構造が得られていな
く、各種電子・光デバイスに実用的に適用できていない
という問題があった。この発明は、以上のような問題点
を解消するためになされたものであり、各種電子・光デ
バイスに実用的に適用できる、均一な量子箱構造が得ら
れるようにすることを目的とする。
As described above, the formation of the coherent island in the SK mode growth is formed at the position of the fluctuation of the local strain field. Therefore, the formation position is determined essentially at random and the controllability is controlled. do not have. For this reason, as described above, there has been a problem that a uniform quantum box structure has not been obtained conventionally and cannot be practically applied to various electronic and optical devices. The present invention has been made to solve the above-described problems, and has as its object to obtain a uniform quantum box structure that can be practically applied to various electronic and optical devices.

【0013】[0013]

【課題を解決するための手段】この発明の半導体量子構
造は、まず、半導体基板主面上に形成された複数の凸状
の部分からなり、凸状の部分上に局所的に歪みを導入す
る歪み導入層を備えた。また、歪み導入層を埋め込むよ
うに半導体基板上に形成され、半導体基板に格子整合す
る材料から構成されたバリア層を備えた。そして、バリ
ア層を介して、凸状の部分の上に配置された量子箱とな
る凸状の領域と、その凸状の領域より膜厚の薄い濡れ層
とからなり、半導体基板とは格子定数が異なる材料から
構成された半導体層を備えるようにした。このように構
成したので、歪み導入層の凸状の部分を、例えば正方格
子状に規則正しく配列させておけば、量子箱も正方格子
状に規則正しく配列した状態となる。また、この発明の
半導体量子構造の製造方法は、まず、半導体基板主面上
に、複数の凸状の部分からなり、凸状の部分の上に局所
的に歪みを導入する歪み導入層を形成する。次いで、歪
み導入層上を埋め込むように、半導体基板上に半導体基
板に格子整合する材料から構成されたバリア層を形成す
る。そして、半導体基板とは格子定数が異なる材料をそ
のバリア層上に成長し、凸状の部分上に前記バリア層を
介して配置した量子箱となる凸状の領域と、その凸状の
領域より膜厚の薄い濡れ層とからなる半導体層を形成す
るようにした。従って、歪み導入層の凸状の部分を、例
えば正方格子状に規則正しく配列して形成すれば、量子
箱も正方格子状に規則正しく配列した状態に形成され
る。
A semiconductor quantum structure according to the present invention comprises a plurality of convex portions formed on a main surface of a semiconductor substrate, and locally introduces strain on the convex portions. A strain introducing layer was provided. The semiconductor device further includes a barrier layer formed on the semiconductor substrate so as to bury the strain introducing layer and made of a material lattice-matched to the semiconductor substrate. The semiconductor substrate is formed of a convex region serving as a quantum box disposed on the convex portion via the barrier layer, and a wetting layer having a smaller film thickness than the convex region. Have semiconductor layers made of different materials. With such a configuration, if the convex portions of the strain-introducing layer are regularly arranged in, for example, a square lattice, the quantum boxes are also regularly arranged in a square lattice. In the method of manufacturing a semiconductor quantum structure according to the present invention, first, a strain-introducing layer that includes a plurality of convex portions and locally introduces a strain on the convex portions is formed on the main surface of the semiconductor substrate. I do. Next, a barrier layer made of a material lattice-matched to the semiconductor substrate is formed on the semiconductor substrate so as to bury the strain-introducing layer. Then, a material having a lattice constant different from that of the semiconductor substrate is grown on the barrier layer, and a convex region serving as a quantum box disposed on the convex portion via the barrier layer, A semiconductor layer composed of a thin wet layer was formed. Therefore, if the convex portions of the strain-introducing layer are regularly arranged in, for example, a square lattice, the quantum boxes are also formed in a state of being regularly arranged in a square lattice.

【0014】[0014]

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。図1は、この発明の実施の形態にお
ける半導体量子構造の製造方法を示す説明図である。こ
の実施の形態においては、図1(a)に示すように、ま
ず半導体基板101上に、微小な凸状の部分からなる歪
み導入体102を格子配列にて配置する。次に、半導体
基板101に格子整合した半導体材料からなるバッファ
層103を形成し、これで歪み導入体102を完全に埋
め込む。次に、結晶成長装置中で、以下の工程を連続的
に行う。まず、半導体基板101にほぼ格子整合する障
壁材料層(バリア層)104を、バッファ層103上に
成長する。引き続いて、このバリア層104上に歪み量
子井戸層105を成長する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram illustrating a method for manufacturing a semiconductor quantum structure according to an embodiment of the present invention. In this embodiment, as shown in FIG. 1A, first, on a semiconductor substrate 101, strain introducing members 102 each composed of a minute convex portion are arranged in a lattice arrangement. Next, a buffer layer 103 made of a semiconductor material lattice-matched to the semiconductor substrate 101 is formed, and the strain introducing body 102 is completely buried with the buffer layer 103. Next, the following steps are continuously performed in the crystal growth apparatus. First, a barrier material layer (barrier layer) 104 substantially lattice-matched to the semiconductor substrate 101 is grown on the buffer layer 103. Subsequently, a strained quantum well layer 105 is grown on the barrier layer 104.

【0015】このとき、図1(a)に示すように、歪み
導入体102上には、局所的歪み場102aが形成され
ているため、歪み量子井戸層105のSKモード成長に
よるコヒーレント島の形成は、その局所的歪み場102
a上において選択的に行われる。この結果、図1(b)
に示すように、非常に薄い濡れ層106を伴って凸状の
コヒーレント島(凸状の領域)107が形成される。そ
して、この上に、バリア層108を形成することで、コ
ヒーレント島107からなる量子箱構造が形成される。
なお、バッファ層103は必ず必要なものではなく、バ
リア層104を半導体基板101上に形成し、このバリ
ア層104で歪み導入体102を埋め込むようにしても
よい。
At this time, as shown in FIG. 1A, since a local strain field 102a is formed on the strain introducing body 102, formation of a coherent island by SK mode growth of the strain quantum well layer 105 is performed. Is the local strain field 102
a. As a result, FIG.
As shown in FIG. 7, a convex coherent island (convex region) 107 is formed with a very thin wetting layer 106. Then, a quantum box structure including the coherent island 107 is formed by forming the barrier layer 108 thereon.
Note that the buffer layer 103 is not always necessary, and the barrier layer 104 may be formed on the semiconductor substrate 101, and the strain introducing body 102 may be embedded in the barrier layer 104.

【0016】ところで、図9を用いて説明したように、
SKモード成長におけるコヒーレント島の形成は、局所
的な歪み場の揺らぎの位置に形成される。この、SKモ
ード成長の過程にみられる微小島や膜厚揺らぎの発生
は、MBEやMOVPEなどの成長法や、それら成長時
における原料供給量および基板温度、加えて、成長させ
る基板の面方位などによって、大きく影響される。この
ため、同じ基板と同じ材料で、同じ膜厚の成長を行って
も、次に示すように、成長条件が異なれば全く異なった
SKモード成長結果が得られる。
By the way, as described with reference to FIG.
The formation of the coherent island in the SK mode growth is formed at the position of the fluctuation of the local strain field. The occurrence of micro islands and film thickness fluctuations observed in the process of SK mode growth are caused by the growth methods such as MBE and MOVPE, the raw material supply amount and the substrate temperature during the growth, and the plane orientation of the substrate to be grown. Greatly influenced by Therefore, even when the same substrate and the same material are grown with the same film thickness, completely different SK mode growth results can be obtained under different growth conditions as shown below.

【0017】すなわち、微小島などの局所的な歪みの揺
らぎを排除することで、SKモードの2次元3次元相転
移(島形成)の発生を押さえ、比較的厚くしかも高品質
な歪み量子井戸を得る状態である。すなわち、この成長
条件では、コヒーレント島が得られない。すなわち、図
2に示すように、III族原子面201上のV族原子面
202上に原子ステップ208上が高密度で存在する場
合、吸着III族原子203は核を形成する前に原子ス
テップ208に取り込まれる確率が高くなる。この、ス
テップのみでの成長が起きるようにすれば、成長表面は
平坦に保たれる。従って、ステップのみで成長が起きる
ようにした場合では、歪み膜成長時には膜全体で歪みが
一様になるので、かなり厚い膜厚までSKモード相転移
を起こしにくくできる。
That is, by eliminating local strain fluctuations such as minute islands, the occurrence of SK mode two-dimensional and three-dimensional phase transition (island formation) is suppressed, and a relatively thick and high-quality strained quantum well can be obtained. It is a state to get. That is, a coherent island cannot be obtained under these growth conditions. That is, as shown in FIG. 2, when the atomic steps 208 are present at high density on the group V atomic plane 202 on the group III atomic plane 201, the adsorbed group III atoms 203 are removed before forming the nuclei. The probability of being taken into is increased. If the growth is performed only by the steps, the growth surface is kept flat. Therefore, in the case where the growth is caused only by the step, the strain becomes uniform throughout the film at the time of growing the strained film, so that the SK mode phase transition can be hardly caused up to a considerably large film thickness.

【0018】このステップのみで成長を起こさせる具体
的な実現方法は、ステップ間隔の狭い傾斜基板を用いる
方法がある。また、その他の実現方法として、前述した
MOVPE法などにおいて、基板温度を高くしておく方
法がある。そして、「surfactant」成長法を
利用することで、ステップのみでの成長を起こさせるこ
とができる。基板温度を高くしておく方法では、吸着原
子のマイグレーションを高め、ステップに取り込まれる
までの時間を短くすることで、ステップのみでの成長を
起こさせるようにできる。
As a specific method for realizing the growth by only this step, there is a method using an inclined substrate having a narrow step interval. As another realizing method, there is a method in which the substrate temperature is increased in the above-described MOVPE method or the like. Then, by using the “surfactant” growth method, it is possible to cause the growth by only steps. In the method of keeping the substrate temperature high, it is possible to increase the migration of the adsorbed atoms and shorten the time until the atoms are taken into the step, so that the growth can be caused only by the step.

【0019】そして、膜成長時の基板温度を高くしてお
くことで、核の形成により微小島が生じても、それを熱
分解させる作用も期待できる。そして、場合によって
は、基板温度がある温度を超えた状態で膜成長を行う
と、微小島が全く生じないようにすることもできる。一
方、「surfactant」成長法、とくに「sur
factant mediated epitaxy」
法では、成長表面をTeなどの偏析性の高い「surf
actant」で被覆し、3次元化に伴う表面エネルギ
ーの増加を強調することによって、島発生を抑制するよ
うにしている。
By raising the substrate temperature during film growth, even if micro islands are generated due to nucleation, an effect of thermally decomposing the micro islands can be expected. In some cases, if the film is grown in a state where the substrate temperature exceeds a certain temperature, it is possible to prevent the occurrence of micro islands at all. On the other hand, the “surfactant” growth method, particularly “surfactant”
factant edited epitaxy "
In the method, the growth surface is made of "surf" having high segregation property such as Te.
Actant "and emphasizes the increase in surface energy associated with the three-dimensionalization, thereby suppressing island generation.

【0020】また「surfactant」成長法のな
かには、化合物半導体層の結晶成長において、III族
原子とV族原子の同時供給をやめ、核形成を本質的に排
除する方法もある。MBE法で、GaAs基板上にIn
Asを成長する場合、通常のAs安定化条件では、1原
子層前後で3次元化する。ところが、As原料供給を停
止してIn安定化条件で成長すると、3次元化が起こら
ず、また、ミスフィット転位も4原子層まで発生しない
ことが報告されている(文献:Tournie他、Eu
rophyscs Lett.25(1994)66
6,同じく26(1994)315に訂正)。In安定
下面に吸着したIn原子は、単にマイグレーションが大
きいだけでなく、蒸発脱離までの寿命がきわめて短く、
過剰供給でのドロップレット発生も起こりにくい。この
ため、図2に示すような、基板ステップのみでの成長が
起きているものと考えられる。
Further, among the "surfactant" growth methods, there is a method in which simultaneous supply of Group III atoms and Group V atoms is stopped in crystal growth of a compound semiconductor layer, and nucleation is essentially eliminated. By MBE method, In is formed on a GaAs substrate.
When growing As, under normal conditions for stabilizing As, the three-dimensional structure is formed around one atomic layer. However, it has been reported that three-dimensionalization does not occur and misfit dislocations do not occur up to a 4-atomic layer when the growth is performed under the In stabilization condition by stopping supply of the As material (Reference: Tournie et al., Eu).
rophyscs Lett. 25 (1994) 66
6, 26 (1994) 315). In atoms adsorbed on the In stable lower surface not only have a large migration, but also have a very short life until evaporation and desorption.
Droplet generation due to excessive supply is unlikely to occur. Therefore, it is considered that the growth occurs only in the substrate step as shown in FIG.

【0021】以上説明したように、SKモード成長にお
いて、局所的な歪みの揺らぎを排除した状態では、島発
生が抑制される。そして、この発明では、このようなS
Kモード成長において、所定の位置によりSKモード成
長における2次元3次元相転移が発生しやすくなる箇所
を設けるようにしたものである。すなわち、基板と同じ
格子定数の上よりも、歪み場がある基板から格子定数が
ずれている場所の方が島の歪み量(自由エネルギー)が
小さくなり、SKモード成長における2次元3次元相転
移がより発生しやすくなる。この歪み場は、例えば、前
述したように、歪み導入体を所定の間隔で配置しておく
ことで、歪み量子井戸層を成長させる下地の所定位置に
用意しておくことができる。
As described above, in the SK mode growth, the occurrence of islands is suppressed in a state in which local fluctuation of distortion is eliminated. In the present invention, such S
In the K-mode growth, a portion where a two-dimensional and three-dimensional phase transition in the SK mode growth is likely to occur is provided at a predetermined position. That is, the strain amount (free energy) of the island is smaller at a place where the lattice constant is shifted from the substrate having the strain field than at the same lattice constant as the substrate, and the two-dimensional and three-dimensional phase transition in the SK mode growth is performed. Is more likely to occur. This strain field can be prepared at a predetermined position on the base on which the strained quantum well layer is grown, for example, by arranging the strain introducing bodies at predetermined intervals as described above.

【0022】ここで、上述したことにより量子箱構造の
形成における重要な点として、コヒーレント島が、歪み
導入体の上以外には形成されないようにしなければなら
ないことが挙げられる。このためには、以下に示す複数
のことが必要となる。まず、第1に、歪み導入体の配列
の最適化が重要である。すなわち、歪み導入体の間隔が
大きすぎると、歪み導入体が下層に形成されていない中
間位置にも、無秩序に島が形成されてしまう。また、量
子箱のサイズを均一にするためには、コヒーレント島に
凝集する材料の量を均一にする必要があるので、歪み導
入体間隔を均一にしておく必要がある。
Here, an important point in the formation of the quantum box structure from the above is that coherent islands must be formed only on the strain-introducing body. For this purpose, a plurality of things described below are required. First, it is important to optimize the arrangement of the strain introducer. That is, if the interval between the strain introducing bodies is too large, islands are formed randomly even at intermediate positions where the strain introducing bodies are not formed in the lower layer. Further, in order to make the size of the quantum box uniform, it is necessary to make the amount of the material agglomerated on the coherent island uniform, so that it is necessary to make the interval between the strain introducing bodies uniform.

【0023】次に、第2として、図9を用いて説明した
ような、SKモード成長における不規則な場所への核形
成→微小島→コヒーレント島形成の現象を排除すること
が必要となる。このためには、基板や材料および成長条
件などの組み合わせに応じて、種々の対応を選ぶ必要が
ある。まずは、ランダムに発生する微小島がすぐに熱分
解するか、原料種が核形成する前に基板面ステップに取
り込まれてしまうように、高い基板温度で成長する方法
がある。この方法は、ステップ間隔が狭い傾斜基板にお
いてはより有効である。ただし、III族原子の種類に
よっては、高い基板温度では基板からの再蒸発が大きく
なりすぎ、所望の成長が得られない場合もある。このよ
うな場合は、「surfactant」成長法を用い、
核形成を抑制しつつ、かつ低い基板温度で成長する方法
がある。
Second, it is necessary to eliminate the phenomenon of nucleation at irregular places in SK mode growth → fine island → coherent island formation as described with reference to FIG. For this purpose, it is necessary to select various measures according to the combination of the substrate, the material, the growth conditions, and the like. First, there is a method of growing at a high substrate temperature so that micro islands generated at random are thermally decomposed immediately or raw material species are taken into a substrate surface step before nucleation. This method is more effective for an inclined substrate having a small step interval. However, depending on the type of the group III atom, re-evaporation from the substrate becomes too large at a high substrate temperature, and desired growth may not be obtained. In such a case, a "surfactant" growth method is used,
There is a method of growing at a low substrate temperature while suppressing nucleation.

【0024】さらに、通常の結晶成長を行い、島形成す
る前に成長を中断し、微小島の熱分解を促進させる方法
もある。いずれにせよ、基板や材料および成長条件など
の組み合わせに応じて、核形成の抑制あるいは微小島の
分解を実現できる技術を適用すればよい。以上のことに
より、図3(a)に示すように、微小なコヒーレント島
が格子整列した状態を形成することが可能となる。これ
に対して、従来のようにSKモード成長のみでコヒーレ
ント島を形成すると、図3(b)に示すように、そのコ
ヒーレント島は、ランダムに形成されてしまう。なお、
この図3は、原子間力顕微鏡により微細なパターンを観
察した結果を示す写真である。
Further, there is also a method in which normal crystal growth is performed, the growth is interrupted before island formation, and thermal decomposition of minute islands is promoted. In any case, a technique capable of suppressing nucleation or decomposing fine islands may be applied according to a combination of a substrate, a material, and growth conditions. As described above, it is possible to form a state in which minute coherent islands are lattice-aligned, as shown in FIG. On the other hand, if a coherent island is formed only by the SK mode growth as in the related art, the coherent island is formed at random as shown in FIG. In addition,
FIG. 3 is a photograph showing the result of observing a fine pattern with an atomic force microscope.

【0025】ところで、歪み導入体としては、次に示す
ように、歪み化合物半導体からなる微小ドットを用いる
ようにしてもよい。例えば、基板に格子整合しない歪み
化合物半導体膜を形成し、これを電子線リソグラフィー
により、断面長100nm以下で所定の配置として形成
した微小ドットが、歪み導入体となる。図4(a)に示
すように、2次元3次元相転移が生じず、また、ミスフ
ィット転位も生じない状態で、基板に格子整合した層4
01上に基板に格子整合しない歪み半導体膜402を成
長した場合、この歪み半導体膜402の面内格子定数は
基板と一致している。この状態では、歪み半導体膜40
2の歪みは、一切緩和していない。ところが、図4
(b)に示すように、この歪み半導体膜402を微細加
工することで、微小ドット403を形成すると、微小ド
ット403の上部では歪みが緩和する。これにより、こ
の微小ドット403は、この上にこの微小ドット403
を埋め込むように成長した半導体層に対し、歪み導入体
となりうる。
By the way, as shown below, a minute dot made of a strained compound semiconductor may be used as shown below. For example, a microdot formed by forming a strained compound semiconductor film that is not lattice-matched on a substrate and having a predetermined arrangement with a cross-sectional length of 100 nm or less by electron beam lithography becomes a strain-introduced body. As shown in FIG. 4A, in a state where no two-dimensional and three-dimensional phase transition occurs and no misfit dislocation occurs,
When a strained semiconductor film 402 not lattice-matched to the substrate is grown on 01, the in-plane lattice constant of the strained semiconductor film 402 matches the substrate. In this state, the strained semiconductor film 40
The distortion of No. 2 has not been alleviated. However, FIG.
As shown in (b), when minute dots 403 are formed by finely processing the strained semiconductor film 402, the distortion is relaxed above the minute dots 403. As a result, the minute dots 403 are placed on the minute dots 403.
Can be a strain-introducing body for a semiconductor layer grown so as to bury the semiconductor layer.

【0026】また、歪み導入体としては、次に示すよう
に、誘電体材料からなる微小ドットを用いるようにして
もよい。これは、誘電体材料自身が歪みを内在している
からである。図5に示すように、基板に格子整合した層
501上に、誘電体からなる微小ドット502を配置形
成すると、微小ドット502が形成されたしたの層50
2を歪ませ、局所歪み場を導入する。このことにより、
この微小ドットを埋め込むように成長した半導体層に対
して、微小ドットが歪み導入体となりうる。
Further, as shown below, fine dots made of a dielectric material may be used as the strain introducing body. This is because the dielectric material itself has inherent strain. As shown in FIG. 5, when the minute dots 502 made of a dielectric are formed on the layer 501 lattice-matched to the substrate, the layer 50 on which the minute dots 502 are formed is formed.
2 to introduce a local strain field. This allows
In the semiconductor layer grown so as to embed the minute dots, the minute dots can be a strain introducing body.

【0027】ところで、図2(c)に示すように、局所
的歪み場102aは、バリア層108にも有る。このた
め、このバリア層108上に歪み量子井戸層を形成すれ
ば、局所的歪み場102aの位置に合わせてコヒーレン
ト島が形成されることになる。そして、この上にバリア
層を形成しまた歪み量子井戸層を形成すれば、同様に、
局所的歪み場の位置に合わせてコヒーレント島が形成さ
れる。すなわち、図6に示すように、コヒーレント島は
重畳形成されることになる。
By the way, as shown in FIG. 2C, the local strain field 102a is also present in the barrier layer 108. Therefore, if a strained quantum well layer is formed on the barrier layer 108, a coherent island is formed in accordance with the position of the local strain field 102a. Then, if a barrier layer is formed thereon and a strained quantum well layer is formed, similarly,
A coherent island is formed in accordance with the position of the local strain field. That is, as shown in FIG. 6, the coherent islands are formed to overlap.

【0028】[0028]

【実施例】【Example】

実施例1 以下、この発明の第1の実施例について説明する。この
実施例1においては、InGaAsからなるドットパタ
ーンを歪み導入体として用いた。また、量子箱(コヒー
レント島)形成の材料としてInAsを用いるようにし
た。III−V族化合物半導体であるInAsは、同じ
くIII−V族化合物半導体であるInP基板に対し
3.2%の大きな格子不整合を有している。このため、
InP上に成長したInAsには圧縮歪みが生じる。M
BE法により、InP基板上にまずそれに格子整合した
InAlAsからなるバリア層を成長し、その上にIn
As層を成長すると、InAs層は、典型的なSKモー
ドで成長するので、量子箱の形成が期待できる。
Embodiment 1 Hereinafter, a first embodiment of the present invention will be described. In Example 1, a dot pattern made of InGaAs was used as a strain introducing body. InAs is used as a material for forming a quantum box (coherent island). InAs, which is a III-V compound semiconductor, has a large lattice mismatch of 3.2% with respect to an InP substrate, which is also a III-V compound semiconductor. For this reason,
Compressive strain occurs in InAs grown on InP. M
First, a barrier layer made of InAlAs lattice-matched to the InP substrate is grown on the InP substrate by the BE method.
When the As layer is grown, the InAs layer grows in a typical SK mode, so that formation of a quantum box can be expected.

【0029】以下より詳細に、この実施例1に関して説
明する。まず、図7(a)に示すように、InPからな
る0.5度微傾斜(100)面を有する基板701上
に、MBE法により厚さ10nmのIn0.7Ga0.3As
からなる層702を結晶成長した。この結晶成長に用い
たMBE装置は、一般的なクヌーセンセルを備えたもの
で、固体のIn,Ga,Al、そしてAsを原料ソース
とした。また、結晶成長時の基板温度は600℃とし
た。In0.7Ga0.3AsはInPに対し1.5%の格子
不整合を有するため、形成した層702は内部に圧縮歪
みを有している。そして、この上に、電子ビームレジス
ト膜703(ZEP−520)を0.2μmの厚さに塗
布した。
The first embodiment will be described below in more detail. First, as shown in FIG. 7A, a 10 nm-thick In 0.7 Ga 0.3 As is formed on a substrate 701 made of InP and having a 0.5-degree slightly inclined (100) plane by the MBE method.
The layer 702 made of was crystal-grown. The MBE apparatus used for this crystal growth was equipped with a general Knudsen cell, and used solid In, Ga, Al, and As as raw material sources. The substrate temperature during crystal growth was set at 600 ° C. Since In 0.7 Ga 0.3 As has a lattice mismatch of 1.5% with respect to InP, the formed layer 702 has a compressive strain therein. Then, an electron beam resist film 703 (ZEP-520) was applied thereon to a thickness of 0.2 μm.

【0030】次いで、図7(b)に示すように、電子線
リソグラフィーにより、電子ビームレジストからなるマ
スクパターン703aを形成した。このマスクパターン
703aは、図7(f)に示すように、120nm間隔
で正方格子状に配列し、一辺は70nmのサイズとし
た。次に、図7(c)に示すように、マスクパターン7
03aをマスクとして、層702を選択的にエッチング
除去した。このエッチングでは、硫酸:過酸化水素:水
の混合液を用いたウエットエッチングを用いた。この結
果、高さ10nmの微小円柱状の歪み導入体704が形
成された。この歪み導入体704の径は、ウエットエッ
チングの時の再度エッチングにより、マスクパターン7
03aより小さくなり、50nmであった。しかし、そ
の配列は、マスクパターン703aと同一となった。
Next, as shown in FIG. 7B, a mask pattern 703a made of an electron beam resist was formed by electron beam lithography. As shown in FIG. 7F, the mask patterns 703a are arranged in a square lattice at intervals of 120 nm, and each side has a size of 70 nm. Next, as shown in FIG.
Layer 702 was selectively etched away using 03a as a mask. In this etching, wet etching using a mixed solution of sulfuric acid: hydrogen peroxide: water was used. As a result, a minute columnar strain introducing body 704 having a height of 10 nm was formed. The diameter of this strain introducing body 704 is adjusted by the mask pattern 7
03a, which was 50 nm. However, the arrangement was the same as the mask pattern 703a.

【0031】そして、これらを再び上述したMBE装置
に導入し、歪み導入体704を含む基板701上に、以
下の結晶成長を行った。まず、基板温度を550℃と
し、In0.52Al0.48Asの薄膜を膜厚50nmに成長
した。この結果、図7(d)に示すように、歪み導入体
704を埋め込み、表面が平坦化されたバリア層705
が形成された。このバリア層705は、基板701に格
子整合し、かつ量子閉じ込めのバリアとなる。続いて、
バリア層705上にInAs歪み薄膜を成長した。この
とき、基板温度を400℃に下げ、成長開始と同時にA
s原料の供給を停止した。この結果、図7(e)に示す
ように、濡れ層706を伴ったコヒーレント島707
が、歪み導入体704形成位置に一致して形成された。
Then, these were introduced again into the above-mentioned MBE apparatus, and the following crystal growth was performed on the substrate 701 including the strain introducing body 704. First, at a substrate temperature of 550 ° C., a thin film of In 0.52 Al 0.48 As was grown to a thickness of 50 nm. As a result, as shown in FIG. 7D, the barrier layer 705 in which the strain introducing body 704 is embedded and the surface is flattened.
Was formed. This barrier layer 705 lattice-matches with the substrate 701 and serves as a barrier for quantum confinement. continue,
An InAs strained thin film was grown on the barrier layer 705. At this time, the substrate temperature was lowered to 400 ° C., and A
The supply of the raw material was stopped. As a result, as shown in FIG. 7E, the coherent island 707 with the wetting layer 706 is formed.
Was formed at the position where the strain introducing body 704 was formed.

【0032】このInAs歪み膜成長において、As原
料の供給を停止したことにより、結晶成長雰囲気におけ
るAs圧は、As原料供給時より2桁程度減少したと見
られる。そして、このときの結晶成長面の反射高エネル
ギー電子回折(RHEED)像は、In安定化面特有の
4×2パターンに変化した。そして、InAsを9原子
層分成長したところで、In原料の供給も停止して成長
を終了した。この終了時のRHEED像には、コヒーレ
ント島構造の発生を示すスポットが見られた。ここで、
As原料の供給停止の目的は、前述の通り、歪み導入体
704形成上部以外の領域における核形成、つまり微小
島の発生を抑制することである。
In the growth of the strained InAs film, the supply of the As material was stopped, so that the As pressure in the crystal growth atmosphere was reduced by about two orders of magnitude as compared to when the As material was supplied. Then, the reflection high energy electron diffraction (RHEED) image of the crystal growth surface at this time changed to a 4 × 2 pattern peculiar to the In stabilized surface. Then, when InAs was grown for 9 atomic layers, the supply of the In material was stopped, and the growth was terminated. At the end of this RHEED image, spots indicating the occurrence of a coherent island structure were observed. here,
As described above, the purpose of stopping the supply of the As raw material is to suppress nucleation, that is, generation of micro islands in a region other than the upper portion where the strain introducing body 704 is formed.

【0033】以上の結果得られた、バリア層705上の
コヒーレント島707の状態をSEMにより観察したと
ころ、埋め込まれた歪み導入体704の配列通りに、I
nAsからなるコヒーレント島707の配列が形成され
ていた。観察した5μm×5μmの広い領域にわたっ
て、全てのコヒーレント島707は周期120nmの格
子に配列しており、その格子の格子点を外れたところに
は、島の形成はみられなかった。個々のコヒーレント島
は、観察の結果、高さ10nmで底辺の直径40nmの
円盤状であり、そのサイズのばらつきは10%未満であ
った。そして、このコヒーレント島上にバリア層を形成
すれば、コヒーレント島からなる量子箱構造が完成す
る。
When the state of the coherent island 707 on the barrier layer 705 obtained as a result of the above was observed by SEM, it was found that the I
An array of coherent islands 707 made of nAs was formed. All of the coherent islands 707 were arranged in a lattice having a period of 120 nm over a wide area of 5 μm × 5 μm observed, and no island was formed outside the lattice points of the lattice. As a result of observation, each coherent island was disc-shaped with a height of 10 nm and a bottom diameter of 40 nm, and its size variation was less than 10%. Then, if a barrier layer is formed on the coherent island, a quantum box structure including the coherent island is completed.

【0034】比較例1以下、上述した実施例1に対する
比較例1として、歪み導入体を形成せずに、バリア層上
にInAs歪み薄膜を成長するようにした。この結果、
形成されたInAs歪み薄膜の表面は平坦で、島構造は
ひとつも生じていなかった。前述したように、このIn
As歪み薄膜の成長では、In安定化条件で行うように
したので、核形成が抑圧されることにより、不規則な量
子箱の発生も抑圧され、一様な厚さ9原子層のInAs
歪み膜厚が形成されたと考えられる。従って、この比較
例の結果からも明らかなように、実施例1で形成した埋
め込まれた歪み導入体による局所的歪み場が、一様なI
nAs歪み薄膜を量子箱配列に変える原動力になってい
ることを示している。
COMPARATIVE EXAMPLE 1 As Comparative Example 1 to Example 1 described above, an InAs strained thin film was grown on a barrier layer without forming a strain introducing body. As a result,
The surface of the formed InAs strained thin film was flat, and no island structure occurred. As described above, this In
Since the growth of the As strained thin film is performed under the In stabilization condition, the nucleation is suppressed, so that the generation of an irregular quantum box is suppressed, and the InAs having a uniform thickness of 9 atomic layers is formed.
It is considered that the strained film thickness was formed. Therefore, as is clear from the results of this comparative example, the local strain field due to the embedded strain introducing body formed in Example 1 has a uniform I field.
This shows that it is the driving force for changing the nAs strained thin film into a quantum box arrangement.

【0035】実施例2 以下、この発明の第2の実施例について説明する。ま
ず、GaAsからなる微傾斜(100)面を有する基板
上に、内部に引っ張り応力を持つSiNからなる歪み導
入体を250nm間隔の正方格子に配列形成した。引っ
張り応力のSiNの膜形成では、高周波プラズマCVD
法を用い、基板温度350℃,プラズマ出力を100W
とした。この条件で5×109dyn・cm-2の引っ張
り応力、比屈折率1.87のSiNの膜が得られる。内
部歪みはSiN膜の化学量論的組成がSi34からずれ
ることに起因している。SiN膜が厚いほど導入する歪
み量も大きくできるが、厚すぎると半導体に転位や結晶
欠陥を導入してしまう。本例では適切な厚さとして20
nmを選んだ。
Embodiment 2 Hereinafter, a second embodiment of the present invention will be described. First, on a substrate having a vicinal (100) plane made of GaAs, strain introduction bodies made of SiN having tensile stress therein were arranged in a square lattice at intervals of 250 nm. In the formation of SiN film with tensile stress, high frequency plasma CVD
Substrate temperature 350 ° C, plasma output 100W
And Under these conditions, a SiN film having a tensile stress of 5 × 10 9 dyn · cm −2 and a relative refractive index of 1.87 can be obtained. The internal strain is caused by the stoichiometric composition of the SiN film deviating from Si 3 N 4 . As the SiN film is thicker, the amount of strain to be introduced can be increased, but if it is too thick, dislocations and crystal defects are introduced into the semiconductor. In this example, an appropriate thickness is 20
nm was chosen.

【0036】そして、このSiN膜を電子ビームリソグ
ラフィー技術により加工し、SiNからなる歪み導入体
を形成した。この形成において、レジストパターをマス
クとしたエッチングは、C26ガスを用いたRFプラズ
マ反応性イオンエッチングにより行った。加えて、これ
らを、純水で希釈した弗酸にその温度を20℃に保った
状態で軽く浸すことで、直径60nmの歪み導入体を形
成し、それ以外の領域のSiN膜を完全に除去した。そ
の後レジストパターンを完全に除去した。
Then, the SiN film was processed by electron beam lithography to form a strain-introduced body made of SiN. In this formation, the etching using the resist pattern as a mask was performed by RF plasma reactive ion etching using C 2 F 6 gas. In addition, these are lightly immersed in hydrofluoric acid diluted with pure water while maintaining the temperature at 20 ° C. to form a strain-introduced body having a diameter of 60 nm, and the SiN film in other areas is completely removed. did. Thereafter, the resist pattern was completely removed.

【0037】この上に、MOVPE法により次の成長を
行った。まず基板温度を750℃とし、GaAsからな
るバッファ層を10nm成長した。続いて、このバッフ
ァ層上に、Al0.5Ga0.5Asからなる下部バリア層を
50nm成長した。この工程でSiNからなる歪み導入
体は完全に埋め込まれた。さらに、形成された下部バリ
ア層の表面はほぼ平坦化された。続いて、下部バリア層
上にGaAsからなるキャップ層を10nm成長した
後、成長を終了した。このMOVPE成長では、減圧条
件で水素をキャリアガスとして用い、原料ガスとしてト
リメチルガリウム,トリメチルアルミニウム,及び,ア
ルシンを使用した。
On this, the following growth was performed by the MOVPE method. First, the substrate temperature was set to 750 ° C., and a buffer layer made of GaAs was grown to a thickness of 10 nm. Subsequently, a lower barrier layer made of Al 0.5 Ga 0.5 As was grown to a thickness of 50 nm on the buffer layer. In this step, the strain introducing body made of SiN was completely embedded. Further, the surface of the formed lower barrier layer was almost flattened. Subsequently, a GaAs cap layer was grown to a thickness of 10 nm on the lower barrier layer, and the growth was terminated. In this MOVPE growth, hydrogen was used as a carrier gas under reduced pressure, and trimethylgallium, trimethylaluminum, and arsine were used as source gases.

【0038】次いで、MBE法により、基板温度600
℃として次に示す成長を行った。まず、キャップ層上に
Al0.5Ga0.5Asからなるバリア層を30nm成長し
た。ここで、このように、下部バリア層,キャップ層,
バリア層と形成していくのは、次に示すことを理由とし
ている。すなわち、MOVPEによる成膜の後、一度大
気に触れてから、MBEによる成膜を行う。このため、
アルミニウムを含む層表面には自然酸化膜が形成され、
この上には歪み層を直接形成できない。このため、MO
VPE法による成膜で、下部バリア層およびその上にキ
ャップ層を形成した状態としておく必要がある。以上示
したように、MBEの形成段階において、キャップ層上
に再度バリア層を形成したら、引き続き、In0.3Ga
0.7As歪み層を12原子層成長し、そこで成長を終了
した。
Next, a substrate temperature of 600
The following growth was carried out at a temperature of ° C. First, a barrier layer made of Al 0.5 Ga 0.5 As was grown to 30 nm on the cap layer. Here, as described above, the lower barrier layer, the cap layer,
The reason why the barrier layer is formed is as follows. That is, after the film is formed by MOVPE, the film is once exposed to the atmosphere, and then the film is formed by MBE. For this reason,
A natural oxide film is formed on the surface of the layer containing aluminum,
A strained layer cannot be formed directly on this. Therefore, MO
It is necessary to form a lower barrier layer and a cap layer thereon by film formation by the VPE method. As described above, when the barrier layer is formed again on the cap layer in the MBE formation stage, the In 0.3 Ga
A 0.7 As strained layer was grown in 12 atomic layers, where growth was terminated.

【0039】III−V族化合物半導体であるIn0.3
Ga0.7Asは、同じくGaAs基板に対し2.2%の
大きな格子不整合を有し、GaAs上に成長したIn
0.3Ga0 .7Asには圧縮歪みが生じる。MBE法によ
り、GaAs基板上にまずそれに格子整合したAlGa
Asバリア層を成長し、その上にIn0.3Ga0.7Asを
成長すると、In0.3Ga0.7Asは、典型的なSKモー
ドで成長するので、量子箱の形成が期待できる。そし
て、この歪み層の成長においては、前述した実施例1と
は異なる手法を用いた。すなわち、InGaAs層の成
長は、As原料は供給したままのAs安定化条件で行っ
た。また、核形成に伴う微小島発生の抑制には、高い基
板温度と、基板の微傾斜を用いた。この基板の傾斜に関
しては、[0−11]方向に2度傾斜させることで、ス
テップ間隔を約10nmまで狭めた。これらの条件は、
後述するように、歪み導入体が形成されている格子点以
外への、コヒーレント島形成の抑圧に効果的であった。
In 0.3 , a group III-V compound semiconductor,
Ga 0.7 As also has a large lattice mismatch of 2.2% with respect to the GaAs substrate, and In 0.7 grown on GaAs.
Compressive strain is generated in the 0.3 Ga 0 .7 As. First, an AlGa lattice-matched to a GaAs substrate is formed on the GaAs substrate by the MBE method.
When an As barrier layer is grown and In 0.3 Ga 0.7 As is grown thereon, In 0.3 Ga 0.7 As grows in a typical SK mode, so that formation of a quantum box can be expected. Then, in growing the strained layer, a method different from that of the first embodiment was used. That is, the growth of the InGaAs layer was performed under the As stabilization condition while the As material was supplied. In addition, a high substrate temperature and a slight inclination of the substrate were used to suppress generation of micro islands due to nucleation. Regarding the tilt of the substrate, the step interval was reduced to about 10 nm by tilting the substrate twice in the [0-11] direction. These conditions are:
As will be described later, it was effective in suppressing the formation of coherent islands other than the lattice points where the strain introducing bodies were formed.

【0040】以上示したことにより、バリア層上には、
規則正しく格子配列されたコヒーレント島が濡れ層を伴
って形成された。この状態をSEMにより観察したとこ
ろ、バッファ層に埋め込まれた歪み導入体配列の通り
に、In0.3Ga0.7Asからなるコヒーレント島が形成
されていた。観察した5μm×5μmの広い領域にわた
って全ての量子箱は周期250nmの格子に配列してお
り、格子点を外れたところに量子箱は見られなかった。
個々の量子箱は高さ20nm、底辺の直径120nmの
ディスク状であり、そのサイズのばらつきは10%未満
であった。そして、このコヒーレント島上にバリア層を
形成すれば、コヒーレント島からなる量子箱構造が完成
する。
As described above, on the barrier layer,
Coherent islands with regular lattice formation were formed with a wetting layer. When this state was observed by SEM, a coherent island made of In 0.3 Ga 0.7 As was formed according to the arrangement of the strain-introduced bodies embedded in the buffer layer. All quantum boxes were arranged in a lattice with a period of 250 nm over a wide area of 5 μm × 5 μm observed, and no quantum boxes were found outside the lattice points.
Each quantum box was a disk with a height of 20 nm and a bottom diameter of 120 nm, and the size variation was less than 10%. Then, if a barrier layer is formed on the coherent island, a quantum box structure including the coherent island is completed.

【0041】比較例2 以下、上述した実施例2に対する比較例2として、Si
Nからなる歪み導入体を形成せずに、バリア層上にIn
GaAs歪み薄膜を成長するようにした。この結果、成
長した歪み膜表面には、わずかながら島構造が観察され
たものの、全体的には平坦であった。すなわち、この比
較例2においては、核形成および微小島の効果的抑制に
より、一様な厚さ12原子層の歪みIn0.3Ga0.7As
層が形成されたと考えられる。ここで、この比較例2に
おいてわずかながらコヒーレント島が形成されたが、こ
れは次に示す理由によるものと考えられる。すなわち、
この比較例2では、比較例1ほど完全には核形成が抑制
できないことと、また、実施例2のような量子箱配列に
おける歪みの緩和がない分、より歪みが大きいことなど
が考えられる。
Comparative Example 2 As Comparative Example 2 with respect to Example 2 described above, Si
N is not formed on the barrier layer without forming a strain-introducing body made of N.
A GaAs strained thin film was grown. As a result, although a slight island structure was observed on the surface of the grown strained film, it was entirely flat. That is, in Comparative Example 2, the strain In 0.3 Ga 0.7 As with a uniform thickness of 12 atomic layers was obtained by the effective suppression of nucleation and micro islands.
It is considered that a layer was formed. Here, a slight coherent island was formed in Comparative Example 2, which is considered to be due to the following reason. That is,
In Comparative Example 2, it is conceivable that nucleation cannot be suppressed as completely as in Comparative Example 1, and that the distortion is larger because the distortion in the quantum box arrangement is not relaxed as in Example 2.

【0042】以上説明したように、この比較例2の結果
からも明らかなように、バリア層下に埋め込まれた歪み
導入体の作る歪み場が、一様な歪み薄膜をコヒーレント
島に変える原動力になっていることを示している。な
お、この発明は、上述した実施例のみに限定されるもの
ではない。例えば、次に示す材料の構成においても、歪
み導入体の配列に一致したコヒーレント島の配列が得ら
れる。すなわち、歪み導入体配列を設けたGaAs基板
の上に、基板に格子整合するAlGaAsまたはInG
aPからなる半導体層を設け、基板に格子整合するAl
GaAsまたはAlInGaAsからなるバリア層を設
け、この上に、InAsまたはInGaAsからなるコ
ヒーレント島(量子箱)を形成する場合である。
As described above, as is apparent from the results of Comparative Example 2, the strain field generated by the strain-introducer embedded under the barrier layer is a driving force for converting a uniform strained thin film into a coherent island. It has become. Note that the present invention is not limited to only the above-described embodiment. For example, even with the following material configuration, an arrangement of coherent islands that matches the arrangement of the strain introducing body can be obtained. That is, an AlGaAs or InG lattice-matched to a GaAs substrate provided with a
A semiconductor layer made of aP is provided, and Al is lattice-matched to the substrate.
In this case, a barrier layer made of GaAs or AlInGaAs is provided, and a coherent island (quantum box) made of InAs or InGaAs is formed thereon.

【0043】また、歪み導入体配列を設けたInP基板
の上に、基板に格子整合する、InGaAs,InAl
As,AlGaP,InGaAsP,もしくは,AlG
aAsPのいずれか一つからなる半導体層を設け、基板
に格子整合するInGaAs,InAlAs,InGa
AsP,AlGaAsPのいずれか一つからなるバリア
層を設け、InAs,InGaAs,InGaAsPの
いずれか一つからなるコヒーレント島を形成する場合に
ついても同様である。また、歪み導入体としては、基板
に格子整合しないInGaAs,InAlAs,InG
aAsP,AlGaAsPのいずれか一つからなり、そ
の断面長が最大100nmを越えない微小ドット形状を
備えるものであってもよい。さらに、歪み導入体が、例
えば、高解像度リソグラフィーを施すことで作成され
た、内部歪みを有する誘電体材料からなる微小ドットで
あってもよい。
Further, on an InP substrate provided with a strain introducing body arrangement, InGaAs, InAl is lattice-matched to the substrate.
As, AlGaP, InGaAsP, or AlG
A semiconductor layer made of any one of aAsP is provided, and InGaAs, InAlAs, InGa lattice-matched to the substrate.
The same applies to the case where a barrier layer made of any one of AsP and AlGaAsP is provided to form a coherent island made of any one of InAs, InGaAs, and InGaAsP. In addition, as a strain introducing body, InGaAs, InAlAs, InG which do not lattice match with the substrate.
It may be made of any one of aAsP and AlGaAsP, and may have a fine dot shape whose cross-sectional length does not exceed a maximum of 100 nm. Further, the strain introducing body may be, for example, a minute dot made of a dielectric material having internal strain, which is formed by performing high-resolution lithography.

【0044】[0044]

【発明の効果】以上説明したように、この発明では、ま
ず、半導体基板主面上に、複数の凸状の部分からなり、
凸状の部分の上に局所的に歪みを導入する歪み導入層を
備えるようにした。また、歪み導入層上を埋め込むよう
に、半導体基板に格子整合する材料から構成されたバリ
ア層を備えるようにした。そして、バリア層を介して、
凸状の部分の上に配置された量子箱となる凸状の領域
と、その凸状の領域より膜厚の薄い濡れ層とからなり、
半導体基板とは格子定数が異なる材料から構成された半
導体層を備えるようにした。この結果、この発明によれ
ば、歪み導入層の凸状の部分を、例えば正方格子状に規
則正しく配列させておけば、量子箱も正方格子状に規則
正しく配列した状態となり、各種電子・光デバイスに実
用的に適用できる、均一な量子箱構造を得ることができ
る。
As described above, according to the present invention, first, a plurality of convex portions are formed on the main surface of the semiconductor substrate.
A distortion introducing layer for locally introducing distortion is provided on the convex portion. Further, a barrier layer made of a material lattice-matched to the semiconductor substrate is provided so as to bury the strain introducing layer. And, through the barrier layer,
It is composed of a convex region serving as a quantum box arranged on the convex portion, and a wetting layer having a smaller thickness than the convex region,
A semiconductor layer made of a material having a different lattice constant from the semiconductor substrate is provided. As a result, according to the present invention, if the convex portions of the strain-introducing layer are regularly arranged in, for example, a square lattice, the quantum boxes are also regularly arranged in a square lattice. A uniform quantum box structure that can be applied practically can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態における半導体量子構
造の製造方法を示す説明図である。
FIG. 1 is an explanatory diagram illustrating a method for manufacturing a semiconductor quantum structure according to an embodiment of the present invention.

【図2】 SKモード成長の1例を説明するための斜視
図である。
FIG. 2 is a perspective view illustrating an example of SK mode growth.

【図3】 微小なコヒーレント島が格子整列して形成さ
れた状態を示す原子間力顕微鏡による写真である。
FIG. 3 is a photograph taken by an atomic force microscope showing a state in which minute coherent islands are formed in lattice alignment.

【図4】 格子定数が異なる材料を積層した状態を示す
説明図である。
FIG. 4 is an explanatory diagram showing a state in which materials having different lattice constants are stacked.

【図5】 内部に歪みを内在する微小ドットにより結晶
が歪んだ状態を示す説明図である。
FIG. 5 is an explanatory diagram showing a state in which a crystal is distorted by minute dots having distortion therein.

【図6】 コヒーレント島は重畳形成され状態を示す透
過型電子顕微鏡写真である。
FIG. 6 is a transmission electron micrograph showing a state where coherent islands are superimposed.

【図7】 この発明の実施例1における製造方法を説明
するための説明図である。
FIG. 7 is an explanatory diagram for explaining the manufacturing method according to the first embodiment of the present invention.

【図8】 SKモード成長を示す説明図である。FIG. 8 is an explanatory diagram showing SK mode growth.

【図9】 SKモード成長の1例を説明するための斜視
図である。
FIG. 9 is a perspective view illustrating an example of SK mode growth.

【符号の説明】[Explanation of symbols]

101…半導体基板、102…歪み導入体、102a…
局所的歪み場、103…バッファ層、104…障壁材料
層(バリア層)、105…歪み量子井戸層、106…濡
れ層、107…コヒーレント島、108…バリア層。
101: semiconductor substrate, 102: strain introducing body, 102a ...
Local strain field, 103: buffer layer, 104: barrier material layer (barrier layer), 105: strain quantum well layer, 106: wet layer, 107: coherent island, 108: barrier layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅井 裕充 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Hiromitsu Asai 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板主面上に形成された複数の凸
状の部分からなり、前記凸状の部分の上に局所的に歪み
を導入する歪み導入層と、 前記歪み導入層を埋め込むように前記半導体基板上に形
成され、前記半導体基板に格子整合する材料から構成さ
れたバリア層と、 前記バリア層を介して、前記凸状の部分の上に配置され
た量子箱となる凸状の領域と、前記凸状の領域より膜厚
の薄い濡れ層とからなり、前記半導体基板とは格子定数
が異なる材料から構成された半導体層とを少なくとも備
えたことを特徴とする半導体量子構造。
1. A distortion-introducing layer comprising a plurality of convex portions formed on a main surface of a semiconductor substrate, the distortion-introducing layer locally introducing distortion on the convex portion, and the distortion-introducing layer is embedded. A barrier layer formed on the semiconductor substrate and made of a material lattice-matched to the semiconductor substrate, and a convex box which becomes a quantum box disposed on the convex portion via the barrier layer. A semiconductor quantum structure comprising at least a region and a wet layer having a thickness smaller than that of the convex region, and a semiconductor layer made of a material having a different lattice constant from the semiconductor substrate.
【請求項2】 請求項1記載の半導体量子構造におい
て、 前記半導体基板の主面は、(100)より傾斜している
ことを特徴とする半導体量子構造。
2. The semiconductor quantum structure according to claim 1, wherein a main surface of said semiconductor substrate is inclined from (100).
【請求項3】 請求項1または2記載の半導体量子構造
において、 前記歪み導入層は、前記半導体基板と格子定数が異なる
材料から構成されていることを特徴とする半導体量子構
造。
3. The semiconductor quantum structure according to claim 1, wherein the strain-introducing layer is made of a material having a different lattice constant from the semiconductor substrate.
【請求項4】 請求項1または2記載の半導体量子構造
において、 前記歪み導入層は、歪みを内在する材料から構成されて
いることを特徴とする半導体量子構造。
4. The semiconductor quantum structure according to claim 1, wherein the strain-introducing layer is made of a material having strain therein.
【請求項5】 半導体基板主面上に、複数の凸状の部分
からなり、前記凸状の部分上に局所的に歪みを導入する
歪み導入層を形成する第1の工程と、 前記歪み導入層上を埋め込むように、前記半導体基板上
に前記半導体基板に、格子整合する材料から構成された
バリア層を形成する第2の工程と、 前記半導体基板とは格子定数が異なる材料を前記バリア
層上に成長し、前記凸状の部分上に前記バリア層を介し
て配置した量子箱となる凸状の領域と、前記凸状の領域
より膜厚の薄い濡れ層とからなる半導体層を形成する第
3の工程とを備えたことを特徴とする半導体量子構造の
製造方法。
5. A first step of forming a strain introducing layer comprising a plurality of convex portions on a main surface of a semiconductor substrate and locally introducing strain on the convex portions; A second step of forming a barrier layer made of a material that lattice-matches with the semiconductor substrate on the semiconductor substrate so as to bury the layer, and forming the barrier layer using a material having a different lattice constant from the semiconductor substrate. Forming a semiconductor layer including a convex region which becomes a quantum box and is formed on the convex portion via the barrier layer, and a wetting layer having a smaller thickness than the convex region. A method for manufacturing a semiconductor quantum structure, comprising: a third step.
JP9113627A 1997-04-16 1997-04-16 Semiconductor quantum structure and its manufacture Pending JPH10289997A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9113627A JPH10289997A (en) 1997-04-16 1997-04-16 Semiconductor quantum structure and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9113627A JPH10289997A (en) 1997-04-16 1997-04-16 Semiconductor quantum structure and its manufacture

Publications (1)

Publication Number Publication Date
JPH10289997A true JPH10289997A (en) 1998-10-27

Family

ID=14617025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9113627A Pending JPH10289997A (en) 1997-04-16 1997-04-16 Semiconductor quantum structure and its manufacture

Country Status (1)

Country Link
JP (1) JPH10289997A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294510A (en) * 2004-03-31 2005-10-20 Furukawa Electric Co Ltd:The Semiconductor device
JP2013026496A (en) * 2011-07-22 2013-02-04 Nikon Corp Manufacturing method of quantum dot structure, quantum dot structure, semiconductor device, and manufacturing device of quantum dot structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294510A (en) * 2004-03-31 2005-10-20 Furukawa Electric Co Ltd:The Semiconductor device
JP4652712B2 (en) * 2004-03-31 2011-03-16 古河電気工業株式会社 Semiconductor device
JP2013026496A (en) * 2011-07-22 2013-02-04 Nikon Corp Manufacturing method of quantum dot structure, quantum dot structure, semiconductor device, and manufacturing device of quantum dot structure

Similar Documents

Publication Publication Date Title
US6586819B2 (en) Sapphire substrate, semiconductor device, electronic component, and crystal growing method
KR100710435B1 (en) Semiconductor device and semiconductor device manufacturing method
JP2018529610A (en) Method for growing nanowires or nanopyramids on a graphite substrate
KR20100092932A (en) Semiconductor substrate and method for manufacturing semiconductor substrate
KR20030093341A (en) Semiconductor device and method of making same
JP2001093837A (en) Structure of semiconductor thin film and manufacturing method therefor
KR101021775B1 (en) Method for epitaxial growth and epitaxial layer structure using the method
CN111564756B (en) Silicon-based non-phosphorus laser and preparation method thereof
JP2002145700A (en) Sapphire substrate, semiconductor device, electronic part and crystal growing method
JPH06296060A (en) Manufacture of visible light semiconductor laser diode
Wang et al. Selective epitaxial growth of InP in STI trenches on off-axis Si (001) substrates
US8242003B1 (en) Defect removal in Ge grown on Si
Chyi et al. Formation of self-organized In0. 5Ga0. 5As quantum dots on GaAs by molecular beam epitaxy
JPH10289997A (en) Semiconductor quantum structure and its manufacture
JP2001308464A (en) Nitride semiconductor element, method for manufacturing nitride semiconductor crystal, and nitride semiconductor substrate
JP2001126985A (en) Compound semiconductor substrate
CN113445130B (en) AlGaN-based ultraviolet laser growth method
JP2560601B2 (en) Method for manufacturing metal film / compound semiconductor laminated structure on elemental semiconductor substrate
JPH05267175A (en) Compound semiconductor substrate
JPH0434920A (en) Hetero epitaxial growth method for group iii-v compound semiconductor on different type board
KR101020498B1 (en) Method for epitaxial growth
JP3169064B2 (en) Fabrication method of semiconductor three-dimensional quantum structure
JP3642659B2 (en) Semiconductor quantum structure manufacturing method and semiconductor quantum structure
JP2004281954A (en) Method of manufacturing quantum dot
CN114678264A (en) Preparation method of silicon-based III-V semiconductor material