WO2003038891A1 - Elektrostatische wafer-haltevorrichtung - Google Patents

Elektrostatische wafer-haltevorrichtung Download PDF

Info

Publication number
WO2003038891A1
WO2003038891A1 PCT/DE2002/003930 DE0203930W WO03038891A1 WO 2003038891 A1 WO2003038891 A1 WO 2003038891A1 DE 0203930 W DE0203930 W DE 0203930W WO 03038891 A1 WO03038891 A1 WO 03038891A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
wafer
holding device
electrostatic
electrostatic wafer
Prior art date
Application number
PCT/DE2002/003930
Other languages
English (en)
French (fr)
Inventor
Jürgen GAUTSCH
Andreas KÖPPING
Christian PÖSL
Bernhard Boche
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2003038891A1 publication Critical patent/WO2003038891A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Definitions

  • the invention relates to an electrostatic wafer holding device.
  • a wafer is usually structured in the production of semiconductor components.
  • a substrate suitable for the production of semiconductor components for example a semiconductor wafer made of silicon or gallium arsenide (GaAs) or a substrate made of an electrically insulating material such as e.g. Glass (SiO 2., This is generally doped in a suitable manner or covered with a layer sequence of suitably arranged electrically conductive and electrically insulating layers.
  • Various etching experiences are used to structure such a wafer, among other things.
  • an etching process frequently used in semiconductor technology is chemical-physical dry etching. This enables very fine structures to be created on a wafer.
  • chemical-physical dry etching ions that are generated in a plasma are directed onto the surface of the wafer to be etched.
  • TCP reactor transformer coupled plasma.
  • the gaseous reaction products formed in the chemical etching reaction are removed in a suitable manner.
  • the wafer is attached to a holder in a reaction chamber.
  • An example of a reaction chamber is described in [5].
  • a high-frequency voltage is applied to a holder of the wafer and by means of the holder to the wafer itself. Due to the higher mobility of the electrons, the wafer on the surface to be etched is negatively charged by means of the high-frequency voltage.
  • the wafer thus represents a negatively charged electrode for the ions generated in the plasma, in the direction of which the ions are aligned in their movement.
  • a capacitor is used to hiss the holder of the wafer and the high-frequency voltage source to avoid a compensating electrical direct current.
  • [6] discloses a holding device for electrostatically holding a wafer. Two electrodes and the wafer are arranged one above the other. The wafer is electrostatically attracted due to a DC voltage applied to the upper electrode.
  • the wafer must be kept at a constant, reproducible temperature during the etching.
  • the cooling or heating of the wafer usually takes place via a thermal coupling of the wafer to the holder. in which a suitable cooling or heating element is provided. In order to ensure a uniform thermal coupling between the wafer and the holder, sufficient, full-surface thermal contact of the wafer with the holder is necessary.
  • the wafer 302 is attached to the holder 300 by means of electrostatic attraction.
  • the holder 300 usually has two electrodes 303, 304 which are electrically insulated from one another on its surface 301 on which the wafer 302 is to be fastened.
  • the first electrode 303 is designed as a ring electrode which, together with the second electrode 304, is arranged laterally in the surface 301 such that the first electrode 303 is surrounded by a first part of the second electrode 304, while the first electrode 303 is a second part of the second electrode 304.
  • the second electrode 304 can thus also be divided into a plurality of electrode regions.
  • a thin insulating layer 305, on which the wafer 302 is arranged, is located above the electrodes 303, 304. Due to a direct voltage 307 present between the two electrodes 303, 304 by means of electrically insulated connecting lines 306, electrical charges are generated in the electrodes 303, 304. The electrical charges in the electrodes 303, 304 in turn generate counter electric charges in the wafer 302 due to influence. This creates an electrostatic attraction that presses the wafer 302 onto the holder 300.
  • the holder 300 for the wafer 302 is therefore also referred to as a bipolar electrostatic chuck (ESC).
  • ESC bipolar electrostatic chuck
  • the electrostatic attraction force ensures that the wafer 302 rests on the holder 300 over the entire surface as well as being held by it, thus ensuring a uniform thermal coupling between the wafer 302 and the holder 300.
  • a cavity which represents a cooling line 308 is provided in the holder 300.
  • a cooling liquid or a cooling gas flows through the cooling line 308 to remove the heat generated.
  • a high frequency voltage 309 is applied to the holder 300 and thus to the wafer 302. This serves to align the movement of the ions generated in the plasma to the surface 310 of the wafer 302 to be etched.
  • the high-frequency voltage 309 is separately electrically coupled to the two electrodes 303, 304 of the holder 300 via a capacitive coupling network 311, 312 a plurality of capacitors connected in a capacitor bank. Two separate capacitive coupling networks 311, 312 are used in order not to short-circuit the direct voltage 307 present between the two electrodes 303, 304.
  • a lifting mechanism 313 is provided in the holder 300.
  • the lifting mechanism 313 is integrated in the second part of the second electrode 304 and can be operated by means of a control network, not shown.
  • the following problem occurs during the etching process: Because of the high resistance of the material of the wafer, no potential equalization takes place on the surface of the wafer to be etched. Two subregions associated with the two electrodes with potentials that differ from one another thus arise on the wafer. The result is an uneven one Alignment of the reactive ions on the surface of the wafer to be etched. This ultimately leads to an uneven etching rate on the wafer.
  • the value of the etching rate can change by up to 12% in the case of a wafer in the form of a circular disk with a diameter of 150 mm.
  • HBT heterobipolar transistor
  • the wafer In order to achieve complete etching of all semiconductor components on a wafer, the wafer is usually over-etched, i.e. etched longer than necessary. With different etching rates, this leads to locally different physical damage to the semiconductor material on the surface of the wafer to be etched. This results in semiconductor components with different electrical properties and, in extreme cases, even unusable semiconductor components.
  • the holder of the wafer has been cooled to temperatures between -10 ° C and -20 ° C to increase the homogeneity of the etching process.
  • the reaction products condense on the wafer during the etching process or air humidity when the wafer is removed from the reaction chamber.
  • These precipitated reaction products or air humidity molecules require an additional wet chemical cleaning process.
  • the reaction products also condense on the walls of the reaction chamber, what requires an additional high mechanical cleaning effort. This increases the manufacturing costs considerably.
  • the invention is therefore based on the problem of specifying an electrostatic wafer holding device and a reaction chamber with an electrostatic wafer holding device in which a wafer made of high-resistance material can be etched homogeneously by means of reactive ions with sufficient thermal coupling with the wafer holding device.
  • An electrostatic wafer holding device has a first electrode and a second electrode.
  • the second electrode is electrically isolated from the first electrode.
  • the electrode and the second electrode are arranged in a holding element on a flat surface of the holding element.
  • the electrostatic wafer holding device also has two connections for applying a DC voltage.
  • the first electrode and the second electrode are with the two
  • the electrostatic wafer holding device has exactly one high-frequency connection, to which a high-frequency voltage can be applied, and exactly one capacitor circuit.
  • the capacitor circuit is electrically coupled on the one hand to the high-frequency connection and on the other hand to the first electrode.
  • the second electrode has a free-floating one with respect to a high-frequency voltage that can be applied to the first electrode
  • Capacitor circuit Potential and the high-frequency voltage that can be applied is in the first electrode by means of exactly one Capacitor circuit and can be fed into the second electrode by means of a capacitive coupling of the second electrode to the first electrode.
  • An advantage of the invention can be seen in the fact that, due to the direct electrical coupling of the high-frequency voltage by means of exactly one capacitor circuit to the first electrode, a uniform potential is generated on the surface of a high-resistance wafer to be etched.
  • the high-frequency voltage is fed into the second electrode by means of a capacitive coupling of the two electrodes.
  • a floating, constant and reproducible potential of almost the same size is induced in the second electrode due to the high-frequency voltage applied to the first electrode and the capacitive coupling of the two electrodes.
  • the uniform potential induced on the surface of the high-resistance wafer to be etched due to the modified coupling leads to a more uniform etching rate over the entire surface of the wafer to be etched.
  • the number of semiconductor components with different electrical properties and the number of unusable semiconductor components on a chip are thus considerably reduced.
  • no additional cleaning steps of the processed wafer or the reaction chamber are necessary, which reduces both the manufacturing outlay and the manufacturing costs for the semiconductor components.
  • the electrostatic wafer holding device can be used in all manufacturing processes in which, on the one hand, a uniform potential on the surface of the wafer to be treated by means of a high-frequency voltage should be induced and on the other hand good thermal stabilization of the wafer is desired.
  • the holding element of the electrostatic wafer holding device is preferably covered by a thin electrical insulation layer.
  • the thin electrical insulation layer is preferably covered by a thin electrical insulation layer.
  • Insulation layer enables the use of the invention even when using wafers made of a low-resistance material, for example silicon. Without the thin electrical insulation layer, a wafer made of a low-resistance material would short-circuit the first electrode with the second electrode, which would prevent electrostatic attraction of the wafer. Thus, due to the thin electrical insulation layer, a wafer made of a low-resistance material can also be held on the electrostatic wafer holding device while the one to be etched
  • Surface of the wafer can be etched at a constant temperature with a uniform etching rate.
  • a cooling and / or heating element is preferably arranged in the holding element of the electrostatic wafer holding device. This serves to stabilize the temperature of the holding element in that a temperature rise due to the energy released during the etching reaction and the kinetic energy of the ions can be compensated for by means of the cooling element.
  • the first electrode and / or the second electrode preferably has / has a plurality of electrode regions.
  • the second electrode is a ring electrode which is lateral to the surface of the holding element is aligned.
  • the ring electrode can laterally enclose the surface of the first electrode.
  • the first electrode can also laterally enclose the ring electrode in the surface.
  • the first electrode is preferably divided into two electrode areas, the two electrode areas being arranged directly adjacent to one another laterally in the surface of the ring electrode.
  • a lifting device is preferably arranged in the holding element.
  • the electrostatic wafer holding device is used in a reaction chamber for processing a wafer.
  • the reaction chamber is set up, for example, for etching wafers with reactive ions, that is to say for plasma etching.
  • FIG. 1 shows a cross section through an electrostatic wafer holding device according to an embodiment of the invention
  • Figure 2 is a plan view of the electrostatic wafer holding device according to the embodiment of the
  • Figure 3 shows a cross section through a holder for electrostatically holding a wafer according to the prior art.
  • Fig.l shows a cross section through an electrostatic wafer holding device 100 according to an embodiment of the invention.
  • the electrostatic wafer holding device 100 has a holder 101 with a flat surface 102, on which a wafer 103 to be processed made of a high-resistance material is held electrostatically.
  • a first electrode 104 and a second electrode 105 electrically insulated from the first electrode 104 are arranged side by side on the surface 102 on which the wafer 103 is to be placed.
  • the electrostatic wafer holding device 100 has a radial symmetry with respect to the axis of rotation RA. It follows from this that the second electrode 105 is a ring electrode which partially surrounds the first electrode 104 laterally in the surface 102 and is partially enclosed by the latter.
  • the two electrodes 104, 105 are electrically coupled to two direct voltage connections 107, to which a direct voltage is applied, which is therefore also present between the first electrode 104 and the second electrode 105.
  • the connecting line 106 which serves for the electrical coupling of the second electrode 105 to one of the direct voltage connections 107, runs through the latter in an electrically insulated manner to the first electrode 104.
  • the DC voltage leads to an accumulation of negative charge carriers “-” on the surface 102 in the first electrode 104 and a collection of positive charge carriers “+” in the second electrode 105. These charge carriers influence corresponding charge carriers in the wafer 103.
  • the charge carriers in the two electrodes 104, 105 and the corresponding charge carriers in the wafer 103 cause an electrostatic attraction between the wafer 103 and of the holder 101. This electrostatic attraction causes the wafer 103 to be held on the holder 100.
  • the electrostatic wafer holding device 100 serves a good thermal
  • a cooling line 108 is provided in the holder 101. According to the present exemplary embodiment, this is implemented in the form of a cavity through which a cooling liquid or a cooling gas flows.
  • the wafer 103 is kept at a predetermined temperature, preferably in the range between 20 ° C. and 40 ° C., during the processing process.
  • a Peltier element or another cooling element can also be used instead of a cooling line 108.
  • a temperature sensor (not shown) is advantageously provided in the holder 101, by means of which the water temperature in the cooling line 108 can be set, for example.
  • a lifting mechanism 109 is provided in the holder 101. According to the present exemplary embodiment, this is arranged in the area of the first electrode 104, which is enclosed by the second electrode 105, below the surface 102.
  • the lifting mechanism 109 has four pins 111 applied to a support structure 110, which pins are integrated, for example, into the support structure 110
  • the pins 111 of the lifting mechanism 109 can be moved from a position below the surface 102 to a position above the surface 102, as a result of which the deposited wafer 103 on its underside is pressed away from the pins 111 away from the surface 102.
  • the underside of the wafer 103 is placed on the extended pins 111 of the lifting mechanism 109 and then the pins 111 are removed from the position above the
  • a high-frequency voltage is capacitively coupled to the first electrode 104 of the holder 101 via a high-frequency connection 113.
  • the capacitive coupling takes place via a capacitive coupling network 114 designed as a capacitor circuit with a plurality of capacitors connected in a capacitor bank.
  • the capacitive coupling network 114 serves to avoid a compensating electrical direct current, which would prevent a uniform electrical potential on the wafer 103.
  • the high-frequency voltage is only coupled directly into the first electrode 104, as a result of which a predetermined potential is applied to the first electrode 104.
  • the high-frequency voltage is not directly coupled into the second electrode 105 via a capacitor circuit that is independent of the capacitive coupling network 114. Instead, the high-frequency voltage is fed indirectly into the second electrode 105 by means of a capacitive coupling of the two electrodes 104, 105. Because of the A high-frequency voltage applied to the first electrode 104 and the capacitive coupling of the two electrodes 104, 105 is thus induced in the second electrode 105 a free-floating, constant and reproducible potential which is approximately equal to the potential in the first electrode 104.
  • Surface 112 of the wafer 103 consequently induces a potential distributed homogeneously over the surface 112 to be processed. Accordingly, the potential distribution on the surface 112 of the wafer 103 to be processed does not have a gradient or jumps from the center to the edge of the wafer 103.
  • This homogeneous potential distribution brings about a uniform alignment of the reactive ions from the plasma generating the reactive ions onto the entire surface 112 of the wafer 103 to be processed.
  • a uniform etching rate is thus achieved at every point of the surface 112 of the wafer 103 to be processed.
  • An undesirable damage to individual components on the wafer 103 due to necessary overetching is consequently considerably reduced.
  • a wafer 103 made of a low-resistance material, for example silicon, is to be held electrostatically on the holder 101, then a thin electrical insulation layer must be applied to the surface 103 or the underside of the wafer 103 must be provided with a thin electrical insulation layer. This is necessary in order to avoid an electrical short circuit of the two electrodes 104, 105, which would prevent the formation of an electrostatic attraction due to the applied DC voltage.
  • 2 shows a top view of the electrostatic wafer holding device 100 according to FIG.
  • the holder 101 of the electrostatic wafer holding device 100 is shown without the wafer 103 lying thereon.
  • the second electrode 105 designed as a ring electrode is particularly clearly visible here. This is delimited laterally in the surface 102 of the holder 101, in this illustration consequently parallel to the plane of the drawing, on both sides by the first electrode 104.
  • This means that the first electrode 104 on the surface 102 is divided into a first electrode region 201 and a second electrode region 202, the second electrode 105 enclosing the first electrode region 201 of the first electrode 104, while the second
  • Electrode region 202 of the first electrode 104 encloses the second electrode 105.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Eine elektrostatische Wafer-Haltevorrichtung (100) weist auf eine erste Elektrode (104) und eine zweite Elektrode (105) an einer ebenen Oberfläche (102), zwei mit der ersten Elektrode (104) und der zweiten Elektrode (105) elektrisch gekoppelte Anschlüsse (107) zum Anlegen einer Gleichspannung, genau einen Hochfrequenzanschluss (113) zum Anlegen einer Hochfrequenzspannung, und genau eine Kondensatorschaltung (114), wobei die Kondensatorschaltung (114) einerseits mit dem Hochfrequenzanschluss (113) und andererseits mit der ersten Elektrode (104) elektrisch gekoppelt ist.

Description

Beschreibung
Elektrostatische Wafer-Haltevorriσhtung
Die Erfindung betrifft eine elektrostatische Wafer- Haltevorrichtung .
Bei der Herstellung von Halbleiterbauelementen wird üblicherweise ein Wafer strukturiert. Als Wafer wird nachfolgend ein für das Herstellen von Halbleiterbauelementen geeignetes Substrat, beispielsweise eine Halbleiterscheibe aus Silizium oder Galliumarsenid (GaAs) oder ein Substrat aus einem elektrisch isolierenden Material wie z.B. Glas (Siθ2. , bezeichnet. Dieses wird im Allgemeinen in geeigneter Weise dotiert bzw. mit einer Schichtenfolge aus in geeigneter Weise angeordneten elektrisch leitenden sowie elektrisch isolierenden Schichten bedeckt. Zum Strukturieren eines solchen Wafers werden unter anderem unterschiedliche Ätz erfahren angewendet.
Ein in der Halbleitertechnik häufig verwendetes Ätzverfahren ist gemäß [1] , [2] , [3] und [4] das chemisch-physikalische Trockenätzen. Damit können sehr feine Strukturen auf einem Wafer erzeugt werden. Beim chemisch-physikalischen Trockenätzen werden Ionen, welche in einem Plasma erzeugt werden, auf die zu ätzende Oberfläche des Wafers gelenkt. Dabei kann das Plasma beispielsweise in einem Parallelplattenreaktor oder einem Reaktor mit induktiv gekoppeltem Plasma, auch als TCP-Reaktor (TCP = transformer coupled plasma) bekannt, erzeugt werden. Auf der zu ätzenden Oberfläche des Wafers lösen die im Plasma erzeugten Ionen dann eine chemische Ätzreaktion aus (= Ätzen mit reaktiven Ionen) . Die bei der chemischen Ätzreaktion entstehenden gasförmigen Reaktionsprodukte werden in geeigneter Weise entfernt. Während der Ätzreaktion ist der Wafer auf einer Halterung in einer Reaktionskammer befestigt. In [5] wird ein Bespiel für eine Reaktionskammer beschrieben. Um die reaktiven Ionen aus dem Plasma auf die zu ätzende Oberfläche des Wafers zu richten, wird eine Hochfrequenzspannung an eine Halterung des Wafers und mittels der Halterung an den Wafer selbst angelegt. Auf Grund der höheren Beweglichkeit der Elektronen wird der Wafer an der zu ätzenden Oberfläche mittels der Hochfrequenzspannung negativ aufgeladen. Der Wafer stellt für die in dem Plasma erzeugten Ionen somit eine negativ geladene Elektrode dar, in deren Richtung die Ionen in ihrer Bewegung ausgerichtet werden. Dabei dient ein Kondensator zischen der Halterung des Wafers und der Hochfrequenzspannungsquelle zum Vermeiden eines ausgleichenden elektrischen Gleichstromes.
In [6] wird eine Haltevorrichtung zum elektrostatischen Halten eines Wafers offenbart. Dabei sind übereinander zwei Elektroden sowie der Wafer angeordnet . Der Wafer wird auf Grund einer an der oberen Elektrode anliegenden Gleichspannung elektrostatisch angezogen.
Auf einem Wafer werden üblicherweise mehrere gleichartige Halbleiterbauelemente erzeugt. Um Halbleiterbauelemente mit gleichen elektrischen Eigenschaften zu erzeugen, sollte während deren Herstellung auf ein einheitliches Ätzprofil über der gesamten zu ätzenden Oberfläche des Wafers geachtet werden. Da die Ätzreaktion temperaturabhängig ist, sollte somit überall auf der zu ätzenden Oberfläche des Wafers die gleiche Temperatur herrschen.
Bei der Ätzreaktion und auf Grund der kinetischen Energie der Ionen wird Energie frei, welche zu einer Aufheizung des Wafers führt. Deshalb muss der Wafer beim Ätzen auf einer konstanten, reproduzierbaren Temperatur gehalten werden. Üblicherweise erfolgt die Kühlung bzw. Aufheizung des Wafers über eine thermische Kopplung des Wafers an die Halterung,. in welcher ein geeignetes Kühl- bzw. Heizelement vorgesehen ist. Um nun eine gleichmäßige thermische Kopplung zwischen Wafer und Halterung zu gewährleisten, ist ein ausreichender, ganzflächiger thermischer Kontakt des Wafers mit der Halterung notwendig.
Es sind einige Methoden für eine ausreichende, ganzflächige thermische Kopplung eines Wafers mit einer Halterung bekannt, beispielsweise aus [7] .
Gemäß dem in Fig.3 dargestellten Stand der Technik erfolgt das Befestigen des Wafers 302 auf der Halterung 300 mittels elektrostatischer Anziehung. Die Halterung 300 weist dazu an ihrer Oberfläche 301, auf welcher der Wafer 302 befestigt werden soll, üblicherweise zwei voneinander elektrisch isolierte Elektroden 303, 304 auf. Die erste Elektrode 303 ist hier als Ringelektrode ausgebildet, welche zusammen mit der zweiten Elektrode 304 lateral in der Oberfläche 301 derart angeordnet ist, dass die erste Elektrode 303 von einem ersten Teil der zweiten Elektrode 304 umschlossen wird, während die erste Elektrode 303 einen zweiten Teil der zweiten Elektrode 304 umschließt. Die zweite Elektrode 304 kann somit auch in mehrere Elektrodenbereiche aufgeteilt sein. Über den Elektroden 303, 304 befindet sich eine dünne isolierende Schicht 305, auf welcher der Wafer 302 angeordnet ist. Auf Grund einer zwischen den beiden Elektroden 303, 304 mittels elektrisch isolierter Anschlussleitungen 306 anliegenden Gleichspannung 307 werden in den Elektroden 303, 304 elektrische Ladungen erzeugt. Die elektrischen Ladungen in den Elektroden 303, 304 erzeugen ihrerseits in dem Wafer 302 auf Grund von Influenz elektrische Gegenladungen. Dadurch entsteht eine elektrostatische Anziehungskraft, welche den Wafer 302 auf die Halterung 300 presst. Die Halterung 300 für den Wafer 302 wird deshalb auch als bipolarer elektrostatischer Chuck (ESC) bezeichnet.
Folglich sorgt die elektrostatische Anziehungskraft dafür, dass der Wafer 302 ganzflächig auf der Halterung 300 aufliegt sowie von dieser gehalten wird und somit eine gleichmäßige thermische Kopplung zwischen dem Wafer 302 und der Halterung 300 gewährleistet ist. Um die während eines Ätzvorganges in dem Wafer 302 erzeugte Wärme abzuführen, ist in der Halterung 300 ein eine Kühlleitung 308 darstellender Hohlraum vorgesehen. Die Kühlleitung 308 wird von einer Kühlflüssigkeit oder einem Kühlgas zum Abführen der erzeugten Wärme durchströmt.
Eine Hochfrequenzspannung 309 wird an die Halterung 300 und damit an den Wafer 302 angelegt. Diese dient dem Ausrichten der Bewegung der in dem Plasma erzeugten Ionen auf die zu ätzende Oberfläche 310 des Wafers 302. Dabei erfolgt eine getrennte elektrische Ankopplung der Hochfrequenzspannung 309 an die beiden Elektroden 303, 304 der Halterung 300 über jeweils ein kapazitives Kopplungsnetzwerk 311, 312 mit einer Mehrzahl von in einer Kondensatorbank verschalteten Kondensatoren. Es werden zwei separate kapazitive Kopplungsnetzwerke 311, 312 verwendet, um die zwischen den beiden Elektroden 303, 304 anliegende Gleichspannung 307 nicht kurzzuschließen.
Um einen Wafer 302 auf der Halterung 300 aufzunehmen und abzulegen oder einen abgelegten Wafer 302 von der Halterung 300 wegzuheben, ist in der Halterung 300 ein Hebemechanismus 313 vorgesehen. Der Hebemechanismus 313 ist in dem zweiten Teil der zweiten Elektrode 304 integriert und kann mittels eines nicht dargestellten Steuerungsnetzwerkes betrieben werden.
Bei der Verwendung von Wafern, welche aus einem hochohmigen Material bestehen, tritt beim Ätzvorgang das folgende Problem auf: Auf Grund des hohen Widerstands des Materials des Wafers erfolgt auf der zu ätzenden Oberfläche des Wafers kein Potentialausgleich. Auf dem Wafer entstehen somit zwei den beiden Elektroden zugeordnete Teilbereiche mit voneinander abweichenden Potentialen. Daraus folgt eine ungleichmäßige Ausrichtung der reaktiven Ionen auf die zu ätzende Oberfläche des Wafers. Dies führt letztlich zu einer ungleichmäßigen Ätzrate auf dem Wafer. Der Wert der Ätzrate kann sich bei einem als kreisförmige Scheibe ausgebildeten Wafer mit einem Durchmesser von 150 mm um bis zu 12% verändern.
Wafer aus einem hochohmigen Material wie beispielsweise GaAs, GaN, SOI (= Silicon on insulator = Silizium auf Isolator) oder Glas werden unter anderem zum Herstellen von MESFETs (MESFET = metal semiconductor field effect transistor =
Metall-Halbleiter-Feldeffekttransistor) , HBTs (HBT = heterobipolarer Transistor) und HEMTs (HEMT = high electron mobility transistor = Transistor mit hoher Elektronenbeweglichkeit) benötigt. Diese Halbleiterbauteile werden vor allem in Elektronikgeräten mit niedrigen
Spannungen und Signalverarbeitungsgeschwindigkeiten von mehreren GHz eingesetzt.
Um eine vollständige Ätzung aller Halbleiterbauelemente auf einem Wafer zu erzielen, wird der Wafer üblicherweise überätzt, d.h. länger als notwendig geätzt. Dies führt bei unterschiedlicher Ätzrate zu einer lokal unterschiedlichen physikalischen Schädigung des Halbleitermaterials an der zu ätzenden Oberfläche des Wafers. Daraus resultieren Halbleiterbauelemente mit unterschiedlichen elektrischen Eigenschaften sowie im Extremfall sogar unbrauchbare Halbleiterbauelemente .
Bisher wurde zur Erhöhung der Homogenität des Ätzprozesses die Halterung des Wafers auf Temperaturen zwischen -10 °C und -20 °C abgekühlt. Bei diesen Temperaturen kondensieren jedoch auf dem Wafer die Reaktionsprodukte während des Ätzprozesses bzw. Luftfeuchtigkeit beim Entnehmen des Wafers aus der Reaktionskammer. Diese niedergeschlagenen Reaktionsprodukte bzw. Luftfeuchtigkeitsmoleküle erfordern einen zusätzlichen nasschemischen Reinigungsprozess . Die Reaktionsprodukte kondensieren außerdem an den Wänden der Reaktionskammer, was einen zusätzlichen hohen mechanischen Reinigungsaufwand erfordert. Dadurch werden die Herstellungskosten erheblich erhöht.
Der Erfindung liegt somit das Problem zugrunde, eine elektrostatische Wafer-Haltevorrichtung sowie eine Reaktionskämmer mit einer elektrostatischen Wafer- Haltevorrichtung anzugeben, bei der ein Wafer aus hochohmigem Material bei ausreichender thermischer Kopplung mit der Wafer-Haltevorrichtung mittels reaktiver Ionen homogen geätzt werden kann.
Das Problem wird durch eine elektrostatische Wafer- Haltevorrichtung sowie eine Reaktionskammer mit einer elektrostatischen Wafer-Haltevorrichtung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Eine elektrostatische Wafer-Haltevorrichtung weist eine erste Elektrode und eine zweite Elektrode auf. Die zweite Elektrode ist von der ersten Elektrode elektrisch isoliert. Die erste
Elektrode und die zweite Elektrode sind in einem Halteelement an einer ebenen Oberfläche des Halteelements angeordnet. Die elektrostatische Wafer-Haltevorrichtung weist außerdem zwei Anschlüsse zum Anlegen einer Gleichspannung auf. Die erste Elektrode und die zweite Elektrode sind mit den zwei
Anschlüssen elektrisch gekoppelt, um mittels einer angelegten Gleichspannung einen auf dem Halteelement befindlichen Wafer elektrostatisch zu halten. Ferner weist die elektrostatische Wafer-Haltevorrichtung genau einen Hochfrequenzanschluss, an den eine Hochfrequenzspannung angelegt werden kann, und genau eine Kondensatorschaltung auf. Die Kondensatorschaltung ist einerseits mit dem Hochfrequenzanschluss und andererseits mit der ersten Elektrode elektrisch gekoppelt. Die zweite Elektrode weist bezüglich einer an die erste Elektrode anlegbaren HochfrequenzSpannung ein frei-schwebendes
Potential auf und die anlegbare HochfrequenzSpannung ist in die erste Elektrode mittels der genau einen Kondensatorschaltung und in die zweite Elektrode mittels einer kapazitiven Kopplung der zweiten Elektrode mit der ersten Elektrode einspeisbar.
Ein Vorteil der Erfindung ist darin zu sehen, dass auf Grund der direkten elektrischen Kopplung der Hochfrequenzspannung mittels der genau einen Kondensatorschaltung an die erste Elektrode ein gleichmäßiges Potential an der zu ätzenden Oberfläche eines hochohmigen Wafers erzeugt wird. Die Einspeisung der Hochfrequenzspannung in die zweite Elektrode erfolgt mittels einer kapazitiven Kopplung der beiden Elektroden. In der zweiten Elektrode wird auf Grund der an der ersten Elektrode anliegenden HochfrequenzSpannung sowie der kapazitiven Kopplung der beiden Elektroden ein frei- schwebendes, konstantes und reproduzierbares Potential nahezu gleicher Größe induziert.
Das auf Grund der modifizierten Einkopplung induzierte gleichmäßige Potential an der zu ätzenden Oberfläche des hochohmigen Wafers führt zu einer gleichmäßigeren Ätzrate über die gesamte zu ätzende Oberfläche des Wafers. Daraus resultieren auf dem Wafer gefertigte Halbleiterbauelemente mit verbesserten Eigenschaften bei den Gleichspannungs- sowie Hochfrequenzmessungen, beispielsweise verbesserte Durchbrucheigenschaften der Halbleiterbauelemente. Somit wird die Anzahl an Halbleiterbauelementen mit unterschiedlichen elektrischen Eigenschaften sowie die Anzahl an unbrauchbaren Halbleiterbauelementen auf einem Chip erheblich reduziert. Außerdem sind keine zusätzlichen Reinigungsschritte des bearbeiteten Wafers oder der Reaktionskammer notwendig, was sowohl den Herstellungsaufwand als auch die Herstellungskosten für die Halbleiterbauelemente reduziert.
Die elektrostatische Wafer-Haltevorrichtung kann bei allen Herstellungsprozessen eingesetzt werden, bei denen einerseits mittels einer Hochfrequenzspannung ein gleichmäßiges Potential an der zu behandelnden Oberfläche des Wafers induziert werden soll und andererseits eine gute thermische Stabilisierung des Wafers gewünscht ist. Daher eignet sich die elektrostatische Wafer-Haltevorrichtung auch zum Einsatz beim PVD-Verfahren (PVD = physical vapor deposition = physikalische Gasphasenabscheidung) , insbesondere dem Verfahren der Kathodenzerstäubung (Sputterverfahren) .
Vorzugsweise wird das Halteelement der elektrostatischen Wafer-Haltevorrichtung von einer dünnen elektrischen Isolationsschicht bedeckt. Die dünne elektrische
Isolationsschicht ermöglicht den Einsatz der Erfindung auch bei einer Verwendung von Wafern aus einem niederohmigen Material, beispielsweise Silizium. Ohne die dünne elektrische Isolationsschicht würde ein Wafer aus einem niederohmigen Material die erste Elektrode mit der zweiten Elektrode kurzschließen, wodurch eine elektrostatische Anziehung des Wafers verhindert würde. Somit kann auf Grund der dünnen elektrischen Isolationsschicht auch ein Wafer aus einem niederohmigen Material auf der elektrostatischen Wafer- Haltevorrichtung gehalten werden, während die zu ätzende
Oberfläche des Wafers bei konstanter Temperatur mit gleichmäßiger Ätzrate geätzt werden kann.
In dem Halteelement der elektrostatischen Wafer- Haltevorrichtung ist bevorzugt ein Kühl- und/oder Heizelement angeordnet. Dieses dient einer Temperaturstabilisierung des Halteelements, indem ein Temperaturanstieg auf Grund von während der Ätzreaktion freiwerdender Energie und der kinetischen Energie der Ionen mittels des Kühlelements ausgeglichen werden kann.
Vorzugsweise weisen/weist die erste Elektrode und/oder die zweite Elektrode mehrere Elektrodenbereiche auf .
In einer bevorzugten Weiterbildung der erfindungsgemäßen elektrostatischen Wafer-Haltevorrichtung ist die zweite Elektrode eine Ringelektrode, welche lateral zur Oberfläche des Halteelements ausgerichtet ist. In diesem Fall kann die Ringelektrode die erste Elektrode lateral in der Oberfläche umschließen. Alternativ kann auch die erste Elektrode die Ringelektrode lateral in der Oberfläche umschließen. Die erste Elektrode ist vorzugsweise jedoch in zwei Elektrodenbereiche aufgeteilt, wobei die zwei Elektrodenbereiche lateral in der Oberfläche zu der Ringelektrode jeweils direkt benachbart angeordnet sind.
Um einen Wafer auf dem Halteelement ablegen oder einen abgelegten Wafer von dem Halteelement entfernen zu können, ist in dem Halteelement bevorzugt eine Hebevorrichtung angeordnet .
In einer bevorzugten Weiterbildung der Erfindung wird die elektrostatische Wafer-Haltevorrichtung in einer Reaktionskämmer zum Bearbeiten eines Wafers eingesetzt. Die Reaktionskammer ist dabei beispielsweise zum Ätzen von Wafern mit reaktiven Ionen, also zum Plasmaätzen, eingerichtet.
Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und wird im Folgenden näher erläutert. Dabei bezeichnen gleiche Bezugszeichen gleiche Komponenten.
Es zeigen
Figur 1 einen Querschnitt durch eine elektrostatische Wafer-Haltevorrichtung gemäß einem Ausführungsbeispiel der Erfindung;
Figur 2 eine Draufsicht auf die elektrostatische Wafer- Haltevorrichtung gemäß dem Ausführungsbeispiel der
Erfindung; und
Figur 3 einen Querschnitt durch eine Halterung zum elektrostatischen Halten eines Wafers gemäß dem Stand der Technik. Fig.l zeigt einen Querschnitt durch eine elektrostatische Wafer-Haltevorrichtung 100 gemäß einem Ausführungsbeispiel der Erfindung.
Die elektrostatische Wafer-Haltevorrichtung 100 weist auf eine Halterung 101 mit einer ebenen Oberfläche 102, auf der ein zu bearbeitender Wafer 103 aus einem hochohmigen Material elektrostatisch gehalten wird. Dazu sind in der Halterung 101 an ihrer Oberfläche 102, auf welcher der Wafer 103 aufgelegt werden soll, nebeneinander eine erste Elektrode 104 sowie eine zur ersten Elektrode 104 elektrisch isolierte zweite Elektrode 105 angeordnet. Die elektrostatische Wafer- Haltevorrichtung 100 ist radialsymmetrisch zur Rotationsachse RA aufgebaut. Daraus folgt, dass die zweite Elektrode 105 eine Ringelektrode ist, welche lateral in der Oberfläche 102 die erste Elektrode 104 teilweise umschließt und teilweise von dieser umschlossen wird.
Mittels Anschlussleitungen 106 sind die beiden Elektroden 104, 105 mit zwei Gleichspannungsanschlüssen 107 elektrisch gekoppelt, an welche eine Gleichspannung angelegt wird, welche somit auch zwischen der ersten Elektrode 104 und der zweiten Elektrode 105 anliegt. Die Anschlussleitung 106, welche der elektrischen Kopplung der zweiten Elektrode 105 mit einem der Gleichspannungsanschlüsse 107 dient, verläuft elektrisch isoliert zur ersten Elektrode 104 durch diese hindurch. Die Gleichspannung führt gemäß dem Ausführungsbeispiel dazu, dass an der Oberfläche 102 in der ersten Elektrode 104 eine Ansammlung an negativen Ladungsträgern "-" und in der zweiten Elektrode 105 eine Ansammlung an positiven Ladungsträgern "+" entsteht. Diese Ladungsträger influenzieren in dem Wafer 103 korrespondierende Ladungsträger. Die Ladungsträger in den beiden Elektroden 104, 105 sowie die korrespondierenden Ladungsträger in dem Wafer 103 verursachen eine elektrostatische Anziehungskraft zwischen dem Wafer 103 und der Halterung 101. Diese elektrostatische Anziehungskraft bewirkt das Festhalten des Wafers 103 auf der Halterung 100.
Die elektrostatische Wafer-Haltevorrichtung 100 dient, wie oben bereits ausgeführt, einer guten thermischen
Stabilisierung eines zu bearbeitenden Wafers 103. Wenn der Wafer 103 während der Bearbeitung aufgeheizt wird, gibt dieser auf Grund der elektrostatisch bedingten thermischen Kopplung die Wärme an die Halterung 101 ab. Um nun die Temperatur des Wafers 103 zu stabilisieren und die erzeugte Wärme gezielt abzuführen, ist in der Halterung 101 eine Kühlleitung 108 vorgesehen. Diese ist gemäß dem vorliegenden Ausführungsbeispiel in Form eines mit einer Kühlflüssigkeit oder einem Kühlgas durchströmten Hohlraumes verwirklicht. Mittels der Kühlleitung 108 wird der Wafer 103 während des Bearbeitungsprozesses auf einer vorherbestimmten Temperatur, vorzugsweise im Bereich zwischen 20°C und 40°C, gehalten.
Alternativ kann statt einer Kühlleitung 108 auch ein Peltierelement oder ein sonstiges Kühlelement eingesetzt werden. Vorteilhafterweise ist zur Temperaturstabilisierung ein Temperaturfühler (nicht dargestellt) in der Halterung 101 vorgesehen, mittels dem beispielsweise die Wassertemperatur in der Kühlleitung 108 eingestellt werden kann.
Um den Wafer 103 vor dem Bearbeiten sicher auf der Halterung
101 abzulegen oder einen abgelegten Wafer 103 nach dem Bearbeiten von der Halterung 101 zu entfernen, ist in der Halterung 101 ein Hebemechanismus 109 vorgesehen. Dieser ist gemäß dem vorliegenden Ausführungsbeispiel in dem Bereich der ersten Elektrode 104, welcher von der zweiten Elektrode 105 umschlossen wird, unterhalb der Oberfläche 102 angeordnet. Der Hebemechanismus 109 weist auf einer Trägerstruktur 110 aufgebrachte vier Stifte 111 auf, welche beispielsweise mittels einer in der Trägerstruktur 110 integrierten
Pneumatik bewegt werden können. Folglich weist die Oberfläche
102 oberhalb der vier Stifte 111 jeweils eine Öffnung auf. Zum Entfernen eines abgelegten Wafers 103 können die Stifte 111 des Hebemechanismus 109 aus einer Position unterhalb der Oberfläche 102 in eine Position oberhalb der Oberfläche 102 bewegt werden, wodurch der abgelegte Wafer 103 auf seiner Unterseite von den Stiften 111 weg von der Oberfläche 102 gedrückt wird. Um einen Wafer 103 auf der Oberfläche 102 abzulegen, wird der Wafer 103 mit seiner Unterseite auf die ausgefahrenen Stifte 111 des Hebemechanismus 109 abgelegt und dann werden die Stifte 111 aus der Position oberhalb der
Oberfläche 102 in eine Position unterhalb der Oberfläche 102 bewegt. Dabei wird der Wafer 103 auf der Oberfläche 102 der Halterung 101 abgelegt.
Um den Wafer 103 auf seiner zu bearbeitenden Oberfläche 112 beispielweise mittels in ihrer Bewegungsrichtung auf die zu bearbeitende Oberfläche 112 ausgerichtete Ionen aus einem Plasma zu ätzen, wird an die erste Elektrode 104 der Halterung 101 über einen Hochfrequenzanschluss 113 eine Hochfrequenzspannung kapazitiv gekoppelt. Die kapazitive Kopplung erfolgt über ein als Kondensatorschaltung ausgebildetes kapazitives Kopplungsnetzwerk 114 mit einer Mehrzahl von in einer Kondensatorbank verschalteten Kondensatoren. Dabei dient das kapazitive Kopplungsnetzwerk 114 der Vermeidung eines ausgleichenden elektrischen Gleichstromes, welcher ein einheitliches elektrisches Potential auf dem Wafer 103 unterbinden würde.
Die Hochfrequenzspannung wird direkt nur in die erste Elektrode 104 eingekoppelt, wodurch ein vorbestimmtes Potential an die erste Elektrode 104 angelegt wird. Es erfolgt keine direkte Einkopplung der Hochfrequenzspannung in die zweite Elektrode 105 über eine von dem kapazitiven Kopplungsnetzwerk 114 unabhängige Kondensatorschaltung. Stattdessen wird die Hochfrequenzspannung indirekt mittels einer kapazitiven Kopplung der beiden Elektroden 104, 105 in die zweite Elektrode 105 eingespeist. Auf Grund der an der ersten Elektrode 104 anliegenden Hochfrequenzspannung sowie der kapazitiven Kopplung der beiden Elektroden 104, 105 wird somit in der zweiten Elektrode 105 ein frei-schwebendes, konstantes und reproduzierbares Potential induziert, welches dem Potential in der ersten Elektrode 104 annähernd gleicht.
Auf Grund des an der ersten Elektrode 104 anliegenden Potentials sowie des in die zweite Elektrode 105 eingekoppelten frei-schwebenden, konstanten und reproduzierbaren Potentials wird an der zu bearbeitenden
Oberfläche 112 des Wafers 103 folglich ein homogen über die zu bearbeitende Oberfläche 112 verteiltes Potential induziert. Dementsprechend weist die Potentialverteilung an der zu bearbeitenden Oberfläche 112 des Wafers 103 vom Zentrum zum Rand des Wafers 103 weder einen Gradienten noch Sprünge auf. Diese homogene Potentialverteilung bewirkt eine gleichmäßige Ausrichtung der reaktiven Ionen aus dem die reaktiven Ionen erzeugenden Plasma auf die gesamte zu bearbeitende Oberfläche 112 des Wafers 103. Somit wird eine gleichmäßige Ätzrate an jedem Punkt der zu bearbeitenden Oberfläche 112 des Wafers 103 erreicht. Eine unerwünschte Schädigung von einzelnen Bauteilen auf dem Wafer 103 auf Grund von notwendigem Überätzen wird folglich erheblich reduziert .
Soll auf der Halterung 101 ein Wafer 103 aus einem niederohmigen Material, beispielsweise Silizium, elektrostatisch gehalten werden, dann muss auf der Oberfläche 103 eine dünne elektrische Isolationsschicht aufgebracht werden oder der Wafer 103 auf seiner Unterseite mit einer dünnen elektrischen Isolationsschicht versehen werden. Dies ist notwendig, um einen elektrischen Kurzschluss der beiden Elektroden 104, 105 zu vermeiden, welcher das Ausbilden einer elektrostatischen Anziehungskraft auf Grund der anliegenden Gleichspannung unterbinden würde. Fig.2 zeigt eine Draufsicht auf die elektrostatische, Wafer- Haltevorrichtung 100 gemäß Fig.l.
In dieser Darstellung wird nun die Halterung 101 der elektrostatischen Wafer-Haltevorrichtung 100 ohne aufliegenden Wafer 103 gezeigt. Besonders deutlich ist hier die als Ringelektrode ausgebildete zweite Elektrode 105 sichtbar. Diese wird lateral in der Oberfläche 102 der Halterung 101, in dieser Darstellung folglich parallel zur Zeichenebene, beidseitig von der ersten Elektrode 104 begrenzt. Das bedeutet, dass die erste Elektrode 104 an der Oberfläche 102 in einen ersten Elektrodenbereich 201 und einen zweiten Elektrodenbereich 202 aufgeteilt ist, wobei die zweite Elektrode 105 den ersten Elektrodenbereich 201 der ersten Elektrode 104 umschließt, während der zweite
Elektrodenbereich 202 der ersten Elektrode 104 die zweite Elektrode 105 umschließt.
Außerdem sind nun in einer Draufsicht die im ersten Elektrodenbereich 201 der ersten Elektrode 104 angeordneten vier Stifte des Hebemechanismus 109 zu sehen.
Zusätzlich zu der Halterung 101 ist noch die elektrische Ansteuerung der beiden Elektroden 104, 105 dargestellt. Zur Erläuterung der elektrischen Ansteuerung der elektrostatischen Wafer-Haltevorrichtung 100 sowie der beteiligten elektrischen Komponenten wird auf die Beschreibung zu Fig.l verwiesen. In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] Tserepi A., Gogolides E., Cardinaud C, Rolland L.,
Turban G. : „Highly Anisotropie Silicon and Polysilicon Room-Temperature Etching using Flourine-based High Density Plasmas" in Microelectronic Engineering, Vol. 41/42, pp. 411-414 (1998)
[2] Ren F., Lee J.W. , Abernathy C.R., Pearton S.J., Constantine C, Barratt C, Shul R.J.: „Dry etch damage in inductively coupled plasma exposed GaAs/AlGaAs heterojunetion bipolar transistors" in Appl. Phys . Lett., Vol. 70, No. 18, pp. 2410-2412 (1997)
[3] Lee J.W. , Hays D., Abernathy C.R., Pearton S.J.,
Hobson W.S., Constantine C: „Inductively Coupled Ar Plasma Damage in AlGaAs" in J. of the Electrochemical Society, Vol. 144, No. 9, pp. L245-L247 (1997)
[4] Standaert T.E.F.M., Schaepkens M. , Rueger N.R.,
Sebel P.G.M., Oehrlein G.S., Cook J.M.: „High density fluorocarbon etching of Silicon in an inductively coupled plasma: Mechanism of etching through a thick steady State flourocarbon layer" in J. of Vacuum Science and Technology A, Vol. 16, No. 1, pp. 239-249 (1998)
[5] JP 04 037 125 A
[6] JP 2000 252 267 A
[7] Widmann D., Mader H., Friedrich H. : „Technologie hochintegrierter Schaltungen", Kapitel 5.2.3, Springer Verlag, Berlin, IBSN 3-540-59357-8 (1996) Bezugszeichenliste
100 elektrostatische Wafer-Haltevorrichtung gemäß Erfindung
101 Halterung
102 Oberfläche
103 Wafer
104 erste Elektrode
105 zweite Elektrode
106 elektrisch isolierte Anschlussleitung
107 Gleichspannungsanschlüsse
108 Kühlleitung
109 Hebemechanismus
110 Trägerstruktur
111 Stifte
112 zu bearbeitende Oberfläche
113 Hochfrequenzanschluss
114 kapazitives Kopplungsnetzwerk RA Rotationsachse
+ positive Ladungsträger negative Ladungsträger
201 erster Elektrodenbereich
202 zweiter Elektrodenbereich
300 Halterung gemäß dem Stand der Technik
301 Oberfläche
302 Wafer
303 erste Elektrode
304 zweite Elektrode
305 dünne isolierende Schicht
306 elektrisch isolierte Anschlussleitung
307 Gleichspannung
308 Kühlleitung
309 Hochfrequenzspannung
310 zu ätzende Oberfläche
311 erstes kapazitives Kop lungsnetzwerk
312 zweites kapazitives Kopplungsnetzwerk
313 Hebemechanismus

Claims

Patentansprüche
1. Elektrostatische Wafer-Haltevorrichtung
• mit einer ersten Elektrode, • mit einer zweiten Elektrode, welche von der ersten Elektrode elektrisch isoliert ist,
• wobei die erste Elektrode und die zweite Elektrode in einem Halteelement an einer ebenen Oberfläche des Halteelements angeordnet sind, • mit zwei Anschlüssen zum Anlegen einer Gleichspannung,
• wobei die erste Elektrode und die zweite Elektrode elektrisch mit den zwei Anschlüssen gekoppelt sind, um mittels einer angelegten Gleichspannung einen auf dem Halteelement befindlichen Wafer elektrostatisch zu halten,
• mit genau einem Hochfrequenzanschluss zum Anlegen einer Hochfrequenzspannung, und
• mit genau einer Kondensatorschaltung,
• wobei die Kondensatorschaltung einerseits mit dem Hochfrequenzanschluss und andererseits mit der ersten Elektrode elektrisch gekoppelt ist,
• wobei die zweite Elektrode bezüglich einer an die erste Elektrode anlegbaren Hochfrequenzspannung ein frei- schwebendes Potential aufweist und • wobei die anlegbare Hochfrequenzspannung in die erste Elektrode mittels der genau einen Kondensatorschaltung und in die zweite Elektrode mittels einer kapazitiven Kopplung der zweiten Elektrode mit der ersten Elektrode einspeisbar ist.
2. Elektrostatische Wafer-Haltevorrichtung gemäß Anspruch 1, bei der das Halteelement von einer dünnen elektrischen Isolationsschicht bedeckt ist.
3. Elektrostatische Wafer-Haltevorrichtung gemäß Anspruch 1 oder 2 , bei der in dem Halteelement ein Kühl- und/oder Heizelement angeordnet ist.
4. Elektrostatische Wafer-Haltevorrichtung gemäß einem der Ansprüche 1 bis 3, bei der die erste Elektrode und/oder die zweite Elektrode mehrere Elektrodenbereiche aufweist .
5. Elektrostatische Wafer-Haltevorrichtung gemäß einem der Ansprüche 1 bis 4, bei der die zweite Elektrode eine Ringelektrode ist.
6. Elektrostatische Wafer-Haltevorrichtung gemäß Anspruch 5, bei der die Ringelektrode lateral in der Oberfläche die erste Elektrode umschließt.
7. Elektrostatische Wafer-Haltevorrichtung gemäß Anspruch 5, bei der die erste Elektrode lateral in der Oberfläche die Ringelektrode umschließt.
8. Elektrostatische Wafer-Haltevorrichtung gemäß Anspruch 5, bei der die erste Elektrode in zwei Elektrodenbereiche aufgeteilt ist und bei der die zwei Elektrodenbereiche lateral in der Oberfläche zu der Ringelektrode jeweils direkt benachbart angeordnet sind.
9. Elektrostatische Wafer-Haltevorrichtung gemäß einem der Ansprüche 1 bis 8, bei der in dem Halteelement eine Hebevorrichtung zum Ablegen von Wafern auf dem Halteelement bzw. zum Anheben von abgelegten Wafern angeordnet ist.
10. Reaktionskämmer zum Bearbeiten eines Wafers mit einer elektrostatischen Wafer-Haltevorrichtung gemäß einem der Ansprüche 1 bis 9.
PCT/DE2002/003930 2001-10-23 2002-10-17 Elektrostatische wafer-haltevorrichtung WO2003038891A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2001152101 DE10152101A1 (de) 2001-10-23 2001-10-23 Elektrostatische Wafer-Haltevorrichtung
DE10152101.4 2001-10-23

Publications (1)

Publication Number Publication Date
WO2003038891A1 true WO2003038891A1 (de) 2003-05-08

Family

ID=7703310

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/003930 WO2003038891A1 (de) 2001-10-23 2002-10-17 Elektrostatische wafer-haltevorrichtung

Country Status (2)

Country Link
DE (1) DE10152101A1 (de)
WO (1) WO2003038891A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782827A (zh) * 2009-12-30 2012-11-14 速力斯公司 用于薄晶片的可移动静电载具
WO2015169385A1 (de) 2014-05-09 2015-11-12 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zur plasmabehandlung von substraten

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030723A1 (de) * 2004-06-25 2006-02-02 VenTec Gesellschaft für Venturekapital und Unternehmensberatung mbH Mobiler, elektrostatischer Substrathalter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612851A (en) * 1993-12-20 1997-03-18 International Business Machines Corporation Guard ring electrostatic chuck
US5670066A (en) * 1995-03-17 1997-09-23 Lam Research Corporation Vacuum plasma processing wherein workpiece position is detected prior to chuck being activated
US5708250A (en) * 1996-03-29 1998-01-13 Lam Resarch Corporation Voltage controller for electrostatic chuck of vacuum plasma processors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437125A (ja) * 1990-06-01 1992-02-07 Fujitsu Ltd ドライエッチング装置
JP4463363B2 (ja) * 1998-12-28 2010-05-19 東京エレクトロン株式会社 下部電極構造およびそれを用いたプラズマ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612851A (en) * 1993-12-20 1997-03-18 International Business Machines Corporation Guard ring electrostatic chuck
US5670066A (en) * 1995-03-17 1997-09-23 Lam Research Corporation Vacuum plasma processing wherein workpiece position is detected prior to chuck being activated
US5708250A (en) * 1996-03-29 1998-01-13 Lam Resarch Corporation Voltage controller for electrostatic chuck of vacuum plasma processors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782827A (zh) * 2009-12-30 2012-11-14 速力斯公司 用于薄晶片的可移动静电载具
WO2015169385A1 (de) 2014-05-09 2015-11-12 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zur plasmabehandlung von substraten
US10707059B2 (en) 2014-05-09 2020-07-07 Ev Group E. Thallner Gmbh Method and device for plasma treatment of substrates

Also Published As

Publication number Publication date
DE10152101A1 (de) 2003-05-22

Similar Documents

Publication Publication Date Title
EP1604384B1 (de) Anlage zur bearbeitung eines substrats
EP1952436B1 (de) Bipolarer trägerwafer und mobile, bipolare, elektrostatische waferanordnung
Spindt et al. Field‐emitter‐array development for high‐frequency operation
US5460684A (en) Stage having electrostatic chuck and plasma processing apparatus using same
DE3134074C2 (de) Halbleiterbauelement zum Steuern großer Ströme
DE102013106931A1 (de) Plasmasystem, Spannvorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014008026B4 (de) Integrierte vakuum-mikroelektronische Vorrichtung und Verfahren zum Herstellen derselben
AT504591A2 (de) An substraten ausgebildete halbleiterstrukturen und verfahren zum herstellen dieser
EP0022483A1 (de) Feldeffekt-Transistor und Verfahren zu seiner Herstellung
DE202005011367U1 (de) Transfer-ESC auf Wafer-Basis
US4422090A (en) Thin film transistors
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
EP3140850B1 (de) Verfahren und vorrichtung zur plasmabehandlung von substraten
WO2003038891A1 (de) Elektrostatische wafer-haltevorrichtung
DE112014003658T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
KR100305134B1 (ko) 에칭방법
US10978461B2 (en) Antifuse array and method of forming antifuse using anodic oxidation
DE2843310C2 (de) Verfahren und Vorrichtung zur Bearbeitung eines Halbleiter-Plättchens mit Ableitung von Ladungsansammlungen, die infolge einer Strahlexposition in einem elektrisch leitenden Bereich des Halbleiterplättchens auftreten
DE3801205C1 (en) Device for ion etching of substrates with the support of a magnetic field
DE102006019881A1 (de) Technik zur Herstellung einer Siliziumnitridschicht mit hoher intrinsischer kompressiver Verspannung
DE102004041049A1 (de) Mobiler, elektrostatischer Substrathalter und Verfahren zur Herstellung des Substrathalters
DE10339997B4 (de) Träger für einen Wafer, Verfahren zum Herstellen eines Trägers und Verfahren zum Handhaben eines Wafers
WO2018104136A1 (de) Verfahren zur herstellung eines transistors
JPS58124276A (ja) シヨツトキゲ−ト電界効果トランジスタおよびその製造方法
DE202004010351U1 (de) Mobiler, elektrostatischer Substrathalter

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase