WO2002091654A2 - Verfahren zur umsetzung von eingangsbits auf modulationssymbole - Google Patents

Verfahren zur umsetzung von eingangsbits auf modulationssymbole Download PDF

Info

Publication number
WO2002091654A2
WO2002091654A2 PCT/DE2002/001358 DE0201358W WO02091654A2 WO 2002091654 A2 WO2002091654 A2 WO 2002091654A2 DE 0201358 W DE0201358 W DE 0201358W WO 02091654 A2 WO02091654 A2 WO 02091654A2
Authority
WO
WIPO (PCT)
Prior art keywords
bits
coded
modulation symbols
input bits
value
Prior art date
Application number
PCT/DE2002/001358
Other languages
English (en)
French (fr)
Other versions
WO2002091654A3 (de
Inventor
Matthias Marke
Wen Xu
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to EP02740245A priority Critical patent/EP1384345A2/de
Priority to US10/477,004 priority patent/US20040177311A1/en
Publication of WO2002091654A2 publication Critical patent/WO2002091654A2/de
Publication of WO2002091654A3 publication Critical patent/WO2002091654A3/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0098—Unequal error protection

Definitions

  • the invention relates to a process for reacting a ⁇ output bits onto modulation symbols, in particular involving a convolution coding.
  • Source signals such as voice, sound, image and video almost always include statistical redundancy. This redundancy can be removed by the source coding, so that an efficient transmission or storage of the source signal is made possible.
  • redundancy can be removed by the source coding, so that an efficient transmission or storage of the source signal is made possible.
  • channel coding it is necessary to add redundancy by channel coding in order to eliminate channel interference. It is known to perform convolutional coding as channel coding.
  • Flexible multirate coding and adaptive decoding are often required, since the data to be transmitted generally require different degrees of error protection and / or the transmission channel is time-variant and / or not (fully) known.
  • Flexible multi-rate coding is also understood to mean source and / or channel coding, which makes it possible to extract more or less redundant information from source signals or to add them for error protection, depending on the requirements.
  • a convolutional code is usually described by so-called generator polynomials, by means of which input bits of the convolutional encoder in implemented convolution-encoded and channel encoded code bits ⁇ to.
  • generator polynomial also means a quotient of generator polynomials .
  • the convolutional coding itself is well known to the experts, which is why it will not be discussed further here.
  • a multirate coding scheme is usually implemented by puncturing (removal) of code bits (punctured convolutional / PC code) and / or by repeating code bits (repetition convolutional / RC code) after the fold coding.
  • code bits Punctured convolutional / PC code
  • repeating code bits repetition convolutional / RC code
  • IC insertion convolutional
  • code bits In digital communication, (channel-coded) bits (code bits) are usually transmitted in modulated form.
  • the code bits are combined into symbols or mapped onto them using modulation techniques.
  • modulation techniques The situation arises in particular in the case of higher-order modulation methods that the bit positions which are assigned to a modulation symbol have different channel error susceptibilities due to their relative phases and / or amplitude positions.
  • a higher susceptibility to channel errors means a lower reliability for the correct reception of a bit position if the transmission of the modulation symbol takes place via a disturbed channel.
  • the invention is therefore based on the object of specifying a method for converting input bits to modulation symbols which enables the input bits to be transmitted more reliably than in the prior art. This problem is solved by the features of the independent An ⁇ entitlement. Further developments are evident from the dependi ⁇ gen claims.
  • the invention is based on the fundamental idea that fal ⁇ processing coded input bits, ie code bits ⁇ on the Fal tung coding of input based to assign a prioritization approximation, and the mapping of the convolution-coded input bits to bits of the modulation symbols taking into account the Kanalschreibanfallmaschine of bits the modulation symbols and the prioritization value of the convolutionally coded input bit.
  • the prioritization value describes the relevance of a convolutionally coded input bit (code bits) for incorrectly correcting convolutional decoding on the receiving side.
  • the convolutionally coded input bits are mapped to bit positions of the modulation symbols in such a way that convolutionally coded input bits which have a relatively high prioritization value are mapped to bit positions of the modulation symbols which have a relatively low susceptibility to errors.
  • "Relatively large / small” also means larger / smaller than the corresponding average value.
  • Insertioncode When using a Insertioncodes the receiver side at fixed known value positio ⁇ nen in the data stream, for example, dummy bits with transmitter and voice coded Since ⁇ th inserted.
  • positio ⁇ nen in the data stream, for example, dummy bits with transmitter and voice coded Since ⁇ th inserted.
  • the input bits dummy bits contain, be rules for the assignment of priority values to convolutionally coded input bits is ⁇ , which turned out in the above-mentioned simulations to be particularly advantageous.
  • All convolutionally coded information bits i.e. all bits that are based on convolutional coding of information bits.
  • special convolutionally coded information bits can be excluded in order to achieve lower protection for certain information bits (cf. example below). Priority 6 is then assigned to these excluded bits.
  • the convolutionally coded input bits (code bits) are distributed to the modulation symbols in accordance with the following steps: 1. Start with the bits (code bits) of the highest priority value
  • bit positions with the lowest susceptibility to channel errors are assigned, then the bit positions with the next lowest susceptibility to channel errors become positions with the lowest susceptibility to channel errors within the meaning of rules 2 to 4. Now place the bits that have not yet been placed in accordance with rules 2 to 5.
  • an EDGE 8PSK channel is considered as an exemplary embodiment in which the bits to be transmitted are combined into symbols of 3 bits due to the modulation.
  • This channel is used to transmit speech that has been source-coded with the Adaptive Multi-Rate speech codec when using the lowest data rate of 4.75 kbit / s.
  • a code rate H is chosen for the convolutional encoder.
  • generator polynomials are the generator polynomials
  • G5 / G4 1 + D + D 4 + D 6/1 + D 2 + D 3 + D 5 + D 6
  • G6 / G4 1 + D + D + D 3 + D 4 + D 6/1 + D 2 + D 3 + D 5 + D 6
  • G7 / G4 1 + D + D2 + D3 + D6 / 1 + D 2 + D 3 + D 5 + D 6
  • Bits can be punctured. There remain 246 bits to be transmitted. To terminate the code with memory 6, 6 termination bits are necessary, which result in 24 bits coded. Two bits are punctured. 22 bits remain.
  • Another embodiment of the invention provides, when using repeat codes, to assign a relatively low prioritization value to convolutionally coded repeat bits.
  • the expression "convolutionally coded repeat bit” includes both the convolutional coding of a repeated bit and the repetition of a convolutionally coded bit. This embodiment variant is based on the knowledge that if an output bit of the convolutional encoder is repeated to increase the data rate, this bit is not as susceptible to channel errors due to the multiple transmission. Therefore, such convolution-coded repeat bits can be mapped to bit positions with a relatively high susceptibility to channel errors.
  • G6 / G4 1 + D + D 2 + D 3 + D 4 + D 6/1 + D 2 + D 3 + D 5 + D 6
  • G7 / G4 1 + D + D2 + D3 + D6 / 1 + D 2 + D 3 + D 5 + D 6
  • G5 / G4 1 + D + D + D 6/1 + D 2 + D 3 + D 5 + D 6
  • G6 / G4 1 + D + D 2 + D 3 + D 4 + D 6/1 + D 2 + D 3 + D 5 + D 6
  • the last 3 generator polynomials are a repetition of the first 3 generator polynomials.
  • the 7 bits that are output by the convolutional encoder when the frame bit u (k) is present at the input are: ⁇ C (7k), C (7k + 1), C (7k + 2), C (7k + 3), C (7k + 4), C (7k + 5), C (7k + 6) ⁇ .
  • One or two bits of the double transmitted bits can now be placed on weak bits. The higher channel error susceptibility of these bit positions is then compensated for by the repetition. For example, the assignment could be designed in this way (bold print means: placement on a strong bit)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Verfahren zur Umsetzung von Eingangsbits auf Modulationssymbole, bei dem die Modulationssymbole Bitstellen aufweisen, welche sich zumindest teilweise hinsichtlich ihrer Kanalfehleranfälligkeit voneinander unterscheiden, bei dem mittels Generatorpolynomen aus den Eingangsbits faltungscodierte Eingangsbits generiert werden, denen jeweils ein Priorisierungswert zugeordnet wird, und bei dem die Abbildung der faltungscodierten Eingangsbits auf Bitstellen der Modulationssymbole unter Berücksichtigung der Kanalfehleranfälligkeit der Bitstellen der Modulationssymbole und des Priorisierungswertes des faltungscodierten Eingangsbits erfolgt.

Description

Beschreibung
Verfahren zur Umsetzung von Eingangsbits auf ModulationsSym¬ bole
Die Erfindung betrifft ein Verfahren zur Umsetzung von Ein¬ gangsbits auf Modulationssymbole, insbesondere unter Einbeziehung einer Faltungscodierung.
Quellensignale wie Sprache, Ton, Bild und Video beinhalten fast immer statistische Redundanz. Durch die Quellencodierung kann diese Redundanz entfernt werden, so daß eine effiziente Übertragung bzw. Speicherung des Quellensignals ermöglicht wird. Auf der anderen Seite ist es bei der Signalübertragung notwendig, gezielt Redundanz durch Kanalcodierung wieder hinzuzufügen, um Kanalstörungen zu beseitigen. Es ist bekannt, als Kanalcodierung eine Faltungscodierung durchzuführen.
Häufig ist eine flexible Multiratenencodierung und adaptive Decodierung erforderlich, da die zu übertragenden Daten in der Regel unterschiedliche Grade von Fehlerschutz benötigen und/oder der Übertragungskanal zeitvariant und/oder nicht (ganz) bekannt ist. Unter einer flexiblen Multiratenencodierung versteht man dabei auch eine Quellen- und/oder Kanalco- dierung, die es ermöglicht, Quellensignalen je nach Anforderung mehr oder weniger redundante Information zu entziehen oder zum Fehlerschutz hinzuzufügen.
Aufgrund der Komplexität der Faltungscodierung wird üblicher- weise ein einziger oder einige wenige Faltungcodes (Muttercodes) in einem Übertragungssystem verwendet. Ein Faltungscode wird in der Regel durch sogenannte Generatorpolynome beschrieben, mittels derer Eingangsbits des Faltungscoders in faltungscodierte bzw. kanalcodierte Codebits umgesetzt wer¬ den. Im Rahmen der vorliegenden Anmeldung versteht man unter Generatorpolynom auch einen Quotienten von Generatorpolyno¬ men. Die Faltungscodierung an sich ist der Fachwelt hinrei- chend bekannt, weshalb an dieser Stelle nicht weiter darauf eingegangen werden soll. Ein Multirate Codierungsschema wird in der Regel durch Punktierung (Entfernung) von Codebits (punctured convolutional/PC code) und/oder durch Wiederholung von Codebits (repetition convolutional/RC code) nach der Fal- tungscodierung realisiert. Alternativ dazu ist der Einsatz sogenannter Insertion Convolutional (IC) Codes bekannt, welche zur Erhöhung des Fehlerschutzes durch Einfügen von auf der Sende- und Empfangsseite bekannten Dummy-Bits in die Informationsbits vor der Faltungscodierung realisiert werden.
Bei digitaler Kommunikation werden üblicherweise (kanalcodierte) Bits (Codebits) moduliert übertragen. Mittels Modulationstechniken werden die Codebits zu Symbolen zusammenge- fasst bzw. darauf abgebildet. Dabei ergibt sich insbesondere bei höherwertigen Modulationsverfahren die Situation, daß die Bitstellen, die einem Modulationssymbol zugeordnet sind, aufgrund ihrer relativen Phasen und/oder Amplitudenlage zueinander unterschiedliche Kanalfehleranfälligkeiten aufweisen. Eine höhere Kanalfehleranfalligkeit bedeutet dabei eine gerin- gere Zuverlässigkeit für den richtigen Empfang einer Bitstelle, falls die Übertragung des Modulationssymbols über einen gestörten Kanal erfolgt.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Umsetzung von Eingangsbits auf Modulationssymbole anzugeben, das eine gegenüber dem Stand der Technik zuverlässigere Übertragung der Eingangsbits ermöglicht. Diese Aufgabe wird durch die Merkmale des unabhängigen An¬ spruchs gelöst. Weiterbildungen ergeben sich aus den abhängi¬ gen Ansprüchen.
Die Erfindung basiert auf dem grundlegenden Gedanken, fal¬ tungscodierten Eingangsbits, d.h. Codebits, die auf der Fal¬ tungscodierung von Eingangsbits basieren, einen Priorisie- rungswert zuzuordnen, und die Abbildung der faltungscodierten Eingangsbits auf Bitstellen der Modulationssymbole unter Be- rücksichtigung der Kanalfehleranfalligkeit der Bitstellen der Modulationssymbole und des Priorisierungswertes des faltungscodierten Eingangsbits durchzuführen. Der Priorisierungswert beschreibt dabei die Relevanz eines faltungscodierten Eingangsbits (Codebits) für eine fehlkorrigierende empfangssei- tige Faltungsdecodierung. Insbesondere erfolgt die Abbildung der faltungscodierten Eingangsbits auf Bitstellen der Modula-- tionssymbole derart, daß bevorzugt faltungscodierte Eingangsbits, welche einen relativ hohen Priorisierungswert aufweisen auf Bitstellen der Modulationssymbole abgebildet werden, die einen relativ kleine Fehleranfälligkeit aufweisen. "Relativ groß/klein" bedeutet dabei auch größer/kleiner als der entsprechende Durchschnittswert.
Weiterbildungen der Erfindung sehen spezielle Regeln zur Zu- Ordnung von Priorisierungswerten zu faltungscodierten Eingangsbits vor, welche das Ergebnis von aufwendigen Simulationen mit eigens für diesen Zweck erstellten Simulationswerkzeugen beschreiben. Die Anwendung dieser Regeln führt demnach zu einer zuverlässigeren Übertragung der Eingangsbits.
Die Erfindung wird im Folgenden anhand bevorzugter Ausfüh- rungsbeispiele näher beschrieben. Bei Verwendung eines Insertioncodes werden Dummy-Bits mit sender- und empfängerseitig bekanntem Wert an festen Positio¬ nen in den Datenstrom von beispielsweise sprachcodierten Da¬ ten eingefügt. Im folgenden werden für den Fall, daß die Ein- gangsbits Dummy-Bits enthalten, Regeln für eine Zuordnung von Priorisierungswerten zu faltungscodierten Eingangsbits ange¬ geben, die sich bei den oben erläuterten Simulationen als besonders vorteilhaft herausstellten. Außerdem werden Regeln für eine Abbildung der faltungscodierten Eingangsbits (Code- bits) auf Bitstellen der Modulationssymbole unter Berücksichtigung der Kanalfehleranfalligkeit der Bitstellen der Modulationssymbole und der Priorisierungswerte der faltungscodierten Eingangsbits angegeben, die sich ebenfalls bei den oben erläuterten Simulationen als besonders vorteilhaft heraus- stellten. Die Priorisierungswerte werden demnach folgendermaßen zugewiesen (1 = höchste Priorität, 6 = niedrigste Priorität) :
l.Alle faltungscodierten Informationsbits, d.h. alle Bits, die auf einer Faltungscodierung von Informationsbits basieren. (Gemäß einer Ausführungsvariante der Erfindung können spezielle faltungscodierte Informationsbits ausgenommen werden, um niedrigeren Schutz für bestimmte Informationsbits zu erzielen (vgl. Beispiel unten) . Diesen aus- genommenen Bits wird dann die Priorität 6 zugeordnet.)
2. Systematische Bits (Bits, die durch die Faltungscodierung auf sich selbst abgebildet werden (z.B. wenn das Generatorpolynom G4/G4 = 1 lautet, liefert die Berechnung des Codebits den Wert des zugrundeliegenden Informationsbits; diese systematischen Bits sind sehr fehlerempfindlich.) der faltungscodierten Terminierungsbits (Bits die zur Terminierung des Faltungscodes mit übertragen werden) . 3. faltungscodiertes Dummy-Bit, dessen Relevanz für eine fehlkorrigierende empfangsseitige Faltungsdecodierung am größten ist (ergibt sich aus der Erkenntnis, daß die Rele¬ vanz eines faltungscodierten Eingangsbits für eine fehl- korrigierende empfangsseitige Faltungsdecodierung von dem entsprechenden verwendeten Generatorpolynom abhängt)
4. Restliche faltungscodierte Dummy-Bits
5. Restliche faltungscodierte Terminierungsbits
6. Aus Priorisierungswert 1 speziell ausgenommene Bits (gemäß einer AusführungsVariante der Erfindung) .
Die Verteilung der faltungscodierten Eingangsbits (Codebits) auf die Modulationssymbole erfolgt gemäß den folgenden Schritten: 1. Starte mit den Bits (Codebits) des höchsten Priorisie- rungswertes
2. Plaziere so viele Bits wie möglich dieses Priorisierungs- wertes auf Bitstellen niedrigster Kanalfehleranfalligkeit.
3. Sind mehr Bits des gerade zu plazierenden Priorisierungs- wertes vorhanden als freie Bitstellen niedrigster Kanalfehleranfalligkeit existieren, dann gelten folgende Regeln:
• Plaziere von den Bits, denen der gleiche Priorisierungswert zugeordnet ist, bevorzugt die Bits deren Relevanz für eine fehlkorrigierende empfangsseitige Faltungsdecodierung am größten ist (ergibt sich aus der Erkenntnis, daß die Relevanz eines faltungscodierten Eingangsbits für eine fehlkorrigierende empfangsseitige Faltungsdecodierung von dem entsprechenden verwendeten Generatorpolynom abhängt) . • Muss eine Untermenge gleich sensitiver Bits plaziert werden, so werden die plazierten Bits gleichmäßig auf einen Rahmen von Informationsbits verteilt. Beispielsweise existieren für die 6 Bits a,b,c,d,e, die den gleichen Priori- sierungswert aufweisen, nur noch 3 freie Bitstellen mit niedrigerer Kanalfehleranfalligkeit. Demnach werden zu¬ nächst die Bits a,c,e auf die 3 Bitstellen mit der niedri¬ geren Kanalfehleranfalligkeit verteilt • Fahre anschließend mit 5. fort.
4. Sind alle Bits des gerade plazierten Priorisierungswertes auf Bitstellen der niedrigsten Kanalfehleranfalligkeit plaziert und hier noch Bitstellen frei, plaziere die Bits des nächst niedrigeren Proritätswertes nach den Regeln 2 bis 5.
5. Sind alle Bitstellen niedrigster Kanalfehleranfalligkeit belegt, so werden die Bitstellen der nächst niedrigeren Kanalfehleranfalligkeit zu Positionen niedrigster Kanalfehleranfalligkeit im Sinne der Regeln 2 bis 4. Plaziere nun die noch nicht plazierten Bits nach den Regeln 2 bis 5.
Im folgenden wird als Ausführungsbeispiel ein EDGE 8PSK-Kanal betrachtet bei dem die zu übertragenden Bits modulationsbe- dingt zu Symbolen aus 3 Bits zusammengefasst werden. Von den 3 Bits des 8PSK-Symbols besitzt ein Bit (=Weak Bit) eine deutlich höhere Kanalfehleranfalligkeit als die anderen beiden Bits (=Strong Bits) . Über diesen Kanal soll Sprache, die mit dem Adaptive Multi-Rate Sprachcodec bei Verwendung der niedrigsten Datenrate von 4.75 kbit/s quellencodiert wurde, übermittelt werden.
Bei Verwendung eines Insertioncodes wird eine Coderate H für den Faltungscoder gewählt. Es werden hier die Genera- torpolynome
G4/G4 = 1
G5/G4 = 1 + D + D4+ D6/ 1 + D2 + D3 + D5+ D6 G6/G4 = 1 + D + D + D3 + D4 + D6/ 1 + D2 + D3 + D5+ D6
G7/G4 = 1 + D + D2 + D3 + D6/ 1 + D2 + D3 + D5+ D6
verwendet. Für die Sprachinformation stehen 224 8PSK- Modulationssymbole zur Verfügung, also 448 Strong Bits und 224 Weak Bits. Die 101 Informationsbits (95 Sprachbits plus 6 CRC Bits) ergeben bei der Kanalcodierung mit Rate ^ 404 Codebits. Dazu kommen die eingefügten Dummy-Bits. Hier sollen 82 Dummy-Bits eingefügt werden. Die Faltungscodie- rung führt zu 328 Bits von denen die 82 systematischen
Bits punktiert werden können. Es bleiben 246 zu übertragende Bits. Zur Terminierung des Codes mit Memory 6 sind 6 Terminierungsbits nötig, die codiert 24 Bits ergeben. Hiervon werden 2 Bits punktiert. Es bleiben 22 Bits.
Es ergeben sich folglich für die 6 Priorisierungswerte:
1. 395 Bits (Alle codierten Informationsbits mit Ausnahme der Bits 1,2,3,5,6,7,9,10,11, denen als Ausgleich zum bes- seren Schutz, den Bits nahe des Ausgangszustandes im Trel- lis erfahren, eine niedrigere Priorität zugeordnet wird, siehe 6. Priorität)
2. 6 Bits
3. 82 Bits (Codierte Bits mit G7/G4) 4. 164 Bits (Codierte Bits mit G5/G4 und G6/G4)
5. 16 Bits
6. 9 Bits (Informationsbits 1,2,3,5,6,7,9,10,11)
Die Plazierung der Codebits auf den Bitstellen der Modula- tionssymbole erfolgt dann gemäß den folgenden Schritten:
1. Plaziere die Bits des Priorisierungswertes 1 auf Strong Bit Positionen. 2. Plaziere die Bits des Priorisierungswertes 2 auf Strong Bit Positionen.
3. Es stehen noch 47 Plätze auf Strong Bits für Priorisie¬ rungswert 3 zur Verfügung. Folglich werden beispielsweise alle 42 Bits mit gerader Bitnummer innerhalb des Priorisierungswertes (es gibt dann die Bitnummern 0,1,..81) und zusätzlich die Bits 9,25,41,57,73 auf Strong Bits positioniert. Die restlichen Bits werden auf Weak Bits positioniert. 4. Die Priorisierungswerte 4, 5 und 6 werden komplett auf Weak Bit Positionen plaziert.
Eine andere Ausführungsvariante der Erfindung sieht bei der Verwendung von Wiederholungscodes vor, faltungscodierten Wie- derholungsbits einen relativ niedrigen Priorisierungswert zuzuordnen. Dabei umfaßt der Ausdruck "faltungscodiertes Wiederholungsbit", sowohl die Faltungscodierung eines wiederholten Bits als auch die Wiederholung eines faltungscodierten Bits. Diese Ausführungsvariante beruht auf der Erkenntnis, daß dann, wenn ein Ausgangsbit des Faltungscoders zur Erhöhung der Datenrate wiederholt wird, dieses Bit durch die Mehrfachübertragung nicht so anfällig gegenüber Kanalfehler ist. Daher können derartige faltungscodierte Wiederholungsbits auf Bitstellen mit relativ hoher Kanalfehleranfalligkeit abgebildet werden werden.
Bei Verwendung eines Wiederholungscodes mit der Coderate des Faltungscodes und einer nötigen effektiven Coderate von 1/7 werden 3 Ausgangsbits des Kanalcoders wiederholt. Bei- spielsweise wird ein Rekursive Systematic Convolutional (RSC) Code mit folgenden Generatorpolynomen verwendet:
G4/G4 = 1 G5/G4 = 1 + D+ D4+ D6/ 1 + D2 + D3 + D5+ D6
G6/G4= 1 + D + D2+ D3 + D4 + D6/ 1 + D2 + D3 + D5+ D6
G7/G4 = 1 + D + D2 + D3 + D6/ 1 + D2 + D3 + D5+ D6
G4/G4 = 1
G5/G4 = 1 + D + D + D6/ 1 + D2 + D3 + D5+ D6
G6/G4 = 1 + D + D2 + D3 + D4 + D6/ 1 + D2 + D3 + D5+ D6
Dabei ist erkennbar, dass die letzten 3 Generatorpolynome eine Wiederholung der ersten 3 Generatorpolynome sind. Die 7 Bits die vom Faltungscoder ausgegeben werden, wenn das Rahmenbit u(k) am Eingang anliegt, sind: {C(7k), C(7k+1), C(7k+2), C(7k+3), C(7k+4), C(7k+5), C(7k+6)}. Von den doppelt übertragenen Bits können jetzt ein oder 2 Bits auf Weak Bits plaziert werden. Die höhere Kanalfehleranfalligkeit dieser Bitstellen wird dann durch die Wiederholung kompensiert. So könnte beispielsweise die Zuordnung so gestaltet werden (Fettdruck bedeutet dabei: Plazierung auf einem Strong Bit)
(C(7k), C(7k+1), C(7k+2), C(7k+3), C(7k+4), C(7k+5), C(7k+6)}

Claims

Patentansprüche
1. Verfahren zur Umsetzung von Eingangsbits auf Modulationssymbole, - bei dem die Modulationssymbole Bitstellen aufweisen, welche sich zumindest teilweise hinsichtlich ihrer Kanalfehleranfalligkeit voneinander unterscheiden,
- bei dem mittels Generatorpolynomen aus den Eingangsbits faltungscodierte Eingangsbits generiert werden, denen jeweils ein Priorisierungswert zugeordnet wird,
- bei dem die Abbildung der faltungscodierten Eingangsbits auf Bitstellen der Modulationssymbole unter Berücksichtigung der Kanalfehleranfalligkeit der Bitstellen der Modulationssymbole und der Priorisierungswerte der faltungscodierten Eingangsbits erfolgt.
2. Verfahren nach Anspruch 1,
- bei dem die Eingangsbits Informationsbits enthalten.
3. Verfahren nach einem der vorhergehenden Ansprüche,
- bei dem die Eingangsbits Dummy-Bits enthalten, deren Wert e pfangs- und sendeseitig bekannt ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, - bei dem die Eingangsbits Terminierungsbits zur Terminierung des Faltungscodes enthalten.
5. Verfahren nach Anspruch 4,
- bei dem faltungscodierten Informationsbits ein höherer Priorisierungswert zugeordnet wird als systematischen Bits faltungscodierter Terminierungsbits .
6. Verfahren nach Anspruch 4 oder 5,
- bei dem systematischen Bits faltungscodierter Terminierungsbits ein höherer Priorisierungswert zugeordnet wird als dem faltungscodierten Dummybit mit dem höchsten Priorisie- rungswert .
7. Verfahren nach einem der Ansprüche 4 bis 6,
- bei dem dem faltungscodierten Dummybit mit dem niedrigsten Priorisierungswert ein höherer Priorisierungswert zugeordnet wird als den nicht-systematischen Bits faltungscodierter Terminierungsbits .
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem bestimmten faltungscodierten Informationsbits der niedrigste Priorisierungswert zugewiesen wird.
9. Verfahren nach einem der vorhergehenden Ansprüche,
- bei dem die Eingangsbits Wiederholungsbits umfassen, bei dem die faltungscodierten Wiederholungsbits bevor- zugt auf Bitstellen der Modulationssymbole mit einer hohen Kanalfehleranfalligkeit abgebildet werden.
PCT/DE2002/001358 2001-05-04 2002-04-11 Verfahren zur umsetzung von eingangsbits auf modulationssymbole WO2002091654A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP02740245A EP1384345A2 (de) 2001-05-04 2002-04-11 Verfahren zur umsetzung von eingangsbits auf modulationssymbole
US10/477,004 US20040177311A1 (en) 2001-05-04 2002-04-11 Method for converting input bits into modulation symbols

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10121755.2 2001-05-04
DE10121755A DE10121755A1 (de) 2001-05-04 2001-05-04 Verfahren zur Umsetzung von Eingangsbits auf Modulationssymbole

Publications (2)

Publication Number Publication Date
WO2002091654A2 true WO2002091654A2 (de) 2002-11-14
WO2002091654A3 WO2002091654A3 (de) 2003-01-23

Family

ID=7683644

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/001358 WO2002091654A2 (de) 2001-05-04 2002-04-11 Verfahren zur umsetzung von eingangsbits auf modulationssymbole

Country Status (5)

Country Link
US (1) US20040177311A1 (de)
EP (1) EP1384345A2 (de)
CN (1) CN1518810A (de)
DE (1) DE10121755A1 (de)
WO (1) WO2002091654A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4469261B2 (ja) * 2004-11-22 2010-05-26 パナソニック株式会社 ディジタル信号伝送装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645027B2 (ja) * 1995-09-20 2005-05-11 松下電器産業株式会社 可変長データ送受信装置
US6678311B2 (en) * 1996-05-28 2004-01-13 Qualcomm Incorporated High data CDMA wireless communication system using variable sized channel codes
GB9814960D0 (en) * 1998-07-10 1998-09-09 Koninkl Philips Electronics Nv Coding device and communication system using the same
EP1059755A1 (de) * 1999-06-09 2000-12-13 Lucent Technologies Inc. Ungleicher Fehlerschutz für Paketvermittlungsnetzwerke
US6476734B2 (en) * 2000-09-14 2002-11-05 Texas Instruments Incorporated Method and apparatus for prioritizing information protection in high order modulation symbol mapping
FI115178B (fi) * 2000-10-31 2005-03-15 Nokia Corp Menetelmä ja järjestely bittien suojaamiseksi parhaalla mahdollisella tavalla tiedonsiirtovirheitä vastaan
US6981202B2 (en) * 2001-01-08 2005-12-27 Nokia Corporation Method and system for allocating convolutional encoded bits into symbols before modulation for wireless communication

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ASANO D K ET AL: "SERIAL UNEQUAL ERROR-PROTECTION CODES BASED ON TRELLIS-CODED MODULATION" IEEE TRANSACTIONS ON COMMUNICATIONS, IEEE INC. NEW YORK, US, Bd. 45, Nr. 6, 1. Juni 1997 (1997-06-01), Seiten 633-636, XP000659558 ISSN: 0090-6778 *
See also references of EP1384345A2 *
WEN XU ET AL: "A CLASS OF MULTIRATE CONVOLUTIONAL CODES BY DUMMY BIT INSERTION" GLOBECOM'00. 2000 IEEE GLOBAL TELECOMMUNICATIONS CONFERENCE. SAN FRANCISCO, CA, NOV. 27 - DEC. 1, 2000, IEEE GLOBAL TELECOMMUNICATIONS CONFERENCE, NEW YORK, NY: IEEE, US, Bd. 2 OF 4, 27. November 2000 (2000-11-27), Seiten 830-834, XP001017202 ISBN: 0-7803-6452-X *

Also Published As

Publication number Publication date
WO2002091654A3 (de) 2003-01-23
US20040177311A1 (en) 2004-09-09
CN1518810A (zh) 2004-08-04
EP1384345A2 (de) 2004-01-28
DE10121755A1 (de) 2002-11-07

Similar Documents

Publication Publication Date Title
DE10008064B4 (de) Verfahren zum Anpassen der einem Turbo-Codierer zuzuführenden Datenblöcke und entsprechende Kommunikationsvorrichtung
EP1198913B1 (de) Verfahren zum fehlerschutz eines datenbitstromes
DE60216040T2 (de) Verfahren und vorrichtung zur zuordnung faltungscodierter bits zu symbolen vor deren modulation
DE19935785A1 (de) Verfahren und Einrichtung zur Erzeugung eines ratenkompatiblen Codes
EP0353694A2 (de) Verfahren zur redundanzsparenden, fehlerkorrigierenden Codierung in Digital-Richtfunksystemen mit mehrstufiger Modulation
DE102017216264B4 (de) Decodierverfahren
WO2002091654A2 (de) Verfahren zur umsetzung von eingangsbits auf modulationssymbole
DE19907728A1 (de) Vorrichtung und Verfahren zum Erzeugen eines Datenstroms und Vorrichtung und Verfahren zum Lesen eines Datenstroms
EP1142185B1 (de) Verfahren und anordnung zur kanalcodierung bzw. decodierung von in rahmen strukturierten informationen
EP1512242B1 (de) Gleiche punktierung von ue identifikationsdaten und nutzerdaten beim hs-scch kanal
EP0958685B1 (de) Verfahren und schaltungsanordnung zur übertragung ausgewählten signalpunkten einer signalkonstellation
DE102013201422B3 (de) Verfahren zum Wiederherstellen verlorengegangener und/ oder beschädigter Daten
DE69815541T2 (de) Verfahren und vorrichtung zur viterbi-dekodierung von punktierten codes
DE102016201408B4 (de) Verfahren zum Übertragen von Daten
DE19520987A1 (de) Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes
WO2002033833A1 (de) Verfahren und einrichtung zur kanalcodierung
DE19924211A1 (de) Verfahren und Vorrichtung zur flexiblen Kanalkodierung
EP1016236B1 (de) Schnelle decodierung von partiell empfangenen faltungscodierten daten
WO2002056479A1 (de) Verfahren und anordnung zur codierung bzw. decodierung
DE19953894B4 (de) Datenübertragungsverfahren und -vorrichtung
DE69426526T2 (de) Gerät zur Dekodierung mit Fehlerkorrektur in digitalen Datenübertragungssystemen
DE102014215477B3 (de) Verfahren zum Übertragen von Daten
DE102004003158A1 (de) Verfahren zur Erstellung zweier oder mehrerer Transportblöcke aus zwei oder mehreren Informationsblöcken, zugehörige Vorrichtung zur Durchführung des Verfahrens
DE10236006B3 (de) Verfahren zur Datenübertragung in einem Kommunikationssystem
WO2000035138A1 (de) Adaptives verkettetes kanalcodierverfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 2002740245

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10477004

Country of ref document: US

Ref document number: 028093593

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2002740245

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2002740245

Country of ref document: EP