WO2002046785A1 - Materiel d'essai de semi-conducteurs et procede de maintenance preventive - Google Patents

Materiel d'essai de semi-conducteurs et procede de maintenance preventive Download PDF

Info

Publication number
WO2002046785A1
WO2002046785A1 PCT/JP2001/010497 JP0110497W WO0246785A1 WO 2002046785 A1 WO2002046785 A1 WO 2002046785A1 JP 0110497 W JP0110497 W JP 0110497W WO 0246785 A1 WO0246785 A1 WO 0246785A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
self
diagnosis
semiconductor test
preventive
Prior art date
Application number
PCT/JP2001/010497
Other languages
English (en)
French (fr)
Inventor
Kimihide Sato
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Publication of WO2002046785A1 publication Critical patent/WO2002046785A1/ja

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Description

半導体試験装置及びその予防保守方法
技術分野
本発明は、 半導体試験装置の予防保守方法、 及びその予防保守方法の 手段を設けた半導体試験装置に関する。 明
背景技術
従来技術の例について、 図 5〜図 8を参照して構成例と動作例につい て説明する。
最初に、 半導体試験装置の全体構成例の概要について説明する。
図 5に示すように、 半導体試験装置は、 ワークステーション 1 0と、 メインフレーム 2 0と、 テス トへヅ ド 3 0と、 パフォ一マンスボ一ド 8 0と、 I Cソケッ ト 9 0とで構成している。
ヮ一クステーション 1 0は、 半導体試験装置と人と、 また半導体試験 装置と電気通信回線とのィン夕フェースとなる入出力手段である。
メインフレーム 2 0は、 半導体試験装置の電源部と、 電源ュニッ ドと、 コンビュ一夕と、 試験信号の生成部と、 論理比較器等の各種ユニッ トを 内蔵している。
テス トヘッ ド 3 ◦は、 ピンエレク トロニクス 3 1の基板を試験チャン ネル数に対応して多数内蔵している。
パフォーマンスボード 8 0は、 D U T (被試験デバイス) 試験ボード であり、 ピンエレク トロニクス 3 1の電子回路に電気接続される I Cソ ケッ ト 9 0を搭載している。
I Cソケッ ト 9 0は、 被試験デバイスである D U Tを搭載するソケヅ トである。
次に、 半導体試験装置の論理試験例の概要について、 図 6のブロック 図を参照して説明する。
但し、 図を簡明とするため、 D U T 9 0の各ピンに対応して多数ある ドライバ D Rとコンパレ一夕 C Pとは、 それぞれ 1つを示している。 パターン発生器 5において、 タイミング発生器 4から出力された基本 ク口ック信号に同期して論理デ一夕を発生する。
波形整形器 6において、 パターン発生器 5からの論理デ一夕と、 タイ ミング発生器 4からのクロック信号とで試験パターンを生成する。
ピンエレク トロニクス 3 1において、 試験パターンはドライバ D Rに より所望の論理電圧 (V I H、 V I L ) に設定され、 D U T 9 1の入力 ピンに出力する。
D U T 9 1の出力ピンからの出力信号は、 ピンエレク トロニクス 3 1 のコンパレ一夕 C Pの比較電圧 (V O H、 V O L ) により電圧比較した 後、 論理信号として論理比較器 7へ出力する。
論理比較器 7において、 タイ ミング発生器 4からのストロ一ブ信号の タイミングで、 コンパレー夕 C Pの論理出力信号と、 パターン発生器 5 からの期待値とを、 論理比較してパス/フヱイル判定をおこなう。
次に、 半導体試験装置の試験精度を確保するためのキヤリプレーショ ンと、 各ユニットの動作を半導体試験装置自体で試験する自己診断につ いて説明する。
キヤリブレーションは、 電圧等のキヤリプレーションとタイミングの キャリブレーションとがある。
電圧等のキャリブレーションは、 電圧以外に、 電流や抵抗についての キャリブレーションもあるが、 電圧の場合と同様に行えるので電圧のキ ャリプレーションの例について以下説明する。 タイミングのキャリブレーションは、 例えば、 図 6に示すクロックや ス トローブの出力タイミングのキャリブレーションがある。
電圧のキャリブレーションが必要なものとしては、 例えば、 図 6に示 すドライバ DR、 及びコンパレー夕 CPにおける設定電圧 (VI H、 V I L、 VOH、 VO L) 等がある。
図に示してはいないが、 設定電圧のキヤリプレーシヨンは、 基準グラ ンドを被測定デバイスの近傍に設けて、 基準グランド電位と設定電圧生 成部のグランド電位とのオフセット (誤差) を補正することにより行つ ている。
例えば、 設定電圧のキャリブレーションを行う補正回路の一例につい て説明する。
図 7に示すように、 補正回路は、 設定デ一夕をアナログ電圧に変換す る D/A変換器 2 1と、 補正データをアナログ雩圧に変換する補正用の
D/ A変換器 22との出力電圧とを加算回路 23で加算し、 基準グラン ド電位からのオフセッ トを補正した試験電圧を出力している。
次に、 従来の半導体試験装置における自己診断例について、 図 8のフ ローチャートを参照して以下箇条書きで説明する。
( 1 ) 半導体試験装置のキヤリブレーシヨンを実行して電圧精度とタイ ミング精度とを確保した上で、 装置の各ュニッ トの動作を自己診断プロ グラムにより試験する (ステップ 1 00 ) 。
(2) 自己診断プログラムを実行して取得した自己診断データが診断リ ミヅ ト値内の結果であればパス (PAS S) となり自己診断を終了 (ェ ンド) し、 診断リ ミヅ ト値外の結果であればフェイル (FAI L) とな りステップ 1 20へすすむ (ステヅプ 1 10 ) 。
(3) 自己診断によりフェイルしたユニッ トを交換して保守をおこない、 ステップ 100へ戻る (ステップ 120) 。 従来の半導体試験装置は、 試験精度の確保はキヤリブレーシヨンによ り また各ュニッ 卜の動作の試験は自己診断により行うことができた。 しかし、 半導体試験装置の各ュニット等の不良が発生したあとでなけ れば保守作業を行えず、 M T B F (Mean Time Between Failuers) 、 M T T R (Mean Time to Repair)の低下要因となっていた。
また、 不具合が発生したあとで保守作業を行うと、 交換ユニッ トの手 配をしてから入手するまでの期間が長くなつたり、 ュニット交換のため ダウンタイムが長くなつたりする不都合がある。
上記説明のように、 従来の半導体試験装置は、 試験精度の確保はキヤ リプレーシヨンにより、 また各ユニッ トの動作の試験は自己診断により 行うことができたが、 不具合が発生したあとでなければ保守作業を行え ず M T B F、 M T が低下する等の実用上の問題があった。
そこで、 本発明は、 こうした問題に鑑みなされたもので、 その目的は、 自己診断による不具合が発生する前に保守ができる半導体試験装置の予 防保守方法と、 その予防保守手段を設けた半導体試験装置を提供するこ とにある。 発明の開示
上記目的を達成するためになされた本発明の第 1は、
自己診断プログラムにより動作の自己診断をおこなう半導体試験装置 の予防保守方法において、
自己診断により取得するデ一夕に予防リミッ ト値を設定するステップ と、
自己診断の実行により基準データを取得するステップと、
前記自己診断の基準データの取得後における自己診断の実行により比 較デ一夕を取得するステップと、 前記比較データと、 前記基準データとの差が、 前記予防リミッ ト値内 かどうか比較判定するステップと、
を設けた半導体試験装置の予防保守方法を要旨としている。
また、 上記目的を達成するためになされた本発明の第 2は、
キャリブレーションによりオフセッ トの補正をおこなう半導体試験装 置の予防保守方法において、
前記キヤリブレーションにより取得するオフセヅ トの補正デ一夕に予 防リ ミ ヅ ト値を設定するステップと、
キヤリプレーションの実行によりオフセッ トの基準補正デ一夕を取得 するステップと、
基準となる補正データ取得後におけるキヤリプレ一シヨンの実行によ る比較補正デ一夕を取得するステツプと、
前記比較補正データと、 前記基準補正データとを比較するステップと、 を設けた半導体試験装置の予防保守方法を要旨としている。
また、 上記目的を達成するためになされた本発明の第 3は、
前記予防リミッ ト値内かどうか比較判定した結果を表示手段に表示す るステツプを設けた本発明第 1又は 2記載の半導体試験装置の予防保守 方法を要旨としている。
また、 上記目的を達成するためになされた本発明の第 4は、
本発明第 1、 2又は 3記載の前記基準データが、 半導体試験装置の設 置、 移設又は保守を行ったときに取得更新する診断データである半導体 試験装置の予防保守方法を要旨としている。
また、 上記目的を達成するためになされた本発明の第 5は、
前記比較判定結果をファイルとして電気通信回線により転送する本発 明第 1、 2、 3又は 4記載の半導体試験装置の予防保守方法を要旨とし ている。 また、 上記目的を達成するためになされた本発明の第 6は、 自己診断プログラムにより動作の自己診断をおこなう半導体試験装置 において、
自己診断により取得するデ一夕に予防リミッ ト値を設定する手段と、 自己診断の実行により基準データを取得する手段と、
前記自己診断の基準デ一夕の取得後における自己診断の実行により比 較デ一夕を取得する手段と、
前記比較データと、 前記基準データとの差が、 前記予防リミッ ト値内 かどうか比較判定する手段と、
を設けた半導体試験装置を要旨としている。
また、 上記目的を達成するためになされた本発明の第 7は、 キャリブレーションによりオフセヅ トデ一夕の補正をおこなう半導体 試験装置において、
前記キヤリブレ一シヨンにより取得するオフセッ トデ一夕に予防リミ ッ ト値を設定する手段と、
キヤリブレーションの実行により基準オフセッ トデ一夕を取得する手 段と、
基準となるオフセヅ 卜データ取得後におけるキヤリブレーシヨンの実 行による比較オフセッ トデ一夕を取得する手段と、
前記比較オフセッ トデータと、 前記基準オフセッ トデ一夕とを比較す る手段と、
比較結果が前記予防リミッ ト値内かどうか比較判定する手段と、 を設けた半導体試験装置を要旨としている。
また、 上記目的を達成するためになされた本発明の第 8は、 前記予防リミツ ト値内かどうか比較判定した結果を表示手段に表示す る手段を設けた本発明第 5、 6又は 7記載の半導体試験装置を要旨とし ている。
また、 上記目的を達成するためになされた本発明の第 9は、
本発明第 5、 6、 7又は 8記載の前記基準データは、 半導体試験装置 の設置、 移設又は保守を行ったときに取得更新する半導体試験装置を要 旨としている。
また、 上記目的を達成するためになされた本発明の第 1 0は、 前記比較判定結果をファイルとして電気通信回線により転送する本発 明第 5、 6、 7、 8又は 9記載の半導体試験装置を要旨としている。 図面の簡単な説明
図 1は、 本発明の半導体試験装置の予防保守のフローチヤ一トである < 図 2は、 本発明の半導体試験装置の予防保守の基準デ一夕 (a ) と比 較データ (b ) の取得例の図である。
図 3は、 本発明の半導体試験装置の予防保守の基準デ一夕と比較デー 夕との比較結果例の図である。
図 4は、 本発明の電気通信回線によるデータ転送のプロック図である < 図 5は、 半導体試験装置の構成を示す外観図である。
図 6は、 半導体試験装置のブロック図である。
図 7は、 半導体試験装置の補正回路のブロック図である。
図 8は、 従来の半導体試験装置の保守のフローチャートである。 発明を実施するための最良の形態
本発明の実施の形態は、 下記の実施例において説明する。
(実施例 1 )
本発明の実施例について、 図 1〜図 7を参照して説明する。
半導体試験装置の全体構成例の概要と、 半導体試験装置の論理試験例 の概要と、 従来技術と同様であり、 従来技術において説明したので説明 を省略する。
そして、 半導体試験装置の試験精度を確保するためのキヤリブレーシ ヨンと、 各ュニヅ トの動作を半導体試験装置自体で試験する自己診断に ついても従来と同様であり従来技術において説明したので説明を省略す る。
また、 電圧のキヤリプレーシヨンを行う補正回路も図 7において示し たように、 設定デ一夕をアナログ電圧に変換する D/A変換器 21と、 正デ一夕をアナログ電圧に変換する補正用の DZA変換器 22との出 力電圧を加算回路 23で加算して、 設定電圧を補正した試験電圧を出力 している。
本発明の半導体試験装置における予防保守の方法について、 図 1のフ 口—チャートを参照して以下箇条書きで説明する。
( 1) 予防リミヅ ト値を設定する (ステップ 200 ) 。
(2) 半導体試験装置のキャリブレーションを実行して電圧精度とタイ ミング精度とを確保した上で、 装置の各ュニッ トの動作を自己診断プロ グラムを実行することにより自己診断データを取得する (ステップ 21 0) o
(3) 自己診断プログラムを実行した自己診断デ一夕が診断リミツ ト値 内の結果であればパス (PAS S) となりステップ 230へすすみ、 診 断リ ミ ヅ ト値外の結果であればフェイル (FAI L) となりステップ 2 2 1へすすむ (ステップ 220 ) 。
(4) 自己診断によりフェイルしたュニヅ トを交換して保守をおこない、 ステップ 210へ戻る (ステップ 221) 。
(5) 半導体試験装置を設置または保守をおこなった場合は、 ステップ 240へすすみ、 そうでなければステップ 270へすすむ (ステップ 2 30) o
(6) 半導体試験装置を設置または保守をおこなった後のパスした自己 診断デ一夕を基準データとして設定する (ステップ 240 ) 。
(7) 半導体試験装置のキャリブレーションを実行して電圧とタイミン グ精度を確保した上で、 各ユニッ トの動作を自己診断プログラムを実行 することにより自己診断デ一夕を取得する (ステップ 250 ) 。
( 8 ) 自己診断プログラムを実行した自己診断デ一夕が診断リミッ ト値 内の結果であればパス (PAS S) となりステップ 270へすすみ、 診 断リ ミヅ ト値外の結果であればフェイル (FAI L) となりステップ 2 2 1へすすむ (ステップ 260 ) 。
( 9 ) ステップ 240の基準デ一夕と、 ステップ 2 10またはステヅプ 250で取得した自己診断データの比較データとを比較して差のデ一夕 を求める (ステップ 270 ) 。
( 10) 比較した差のデ一夕がステップ 200で設定した予防リミヅ ト 値内であれば終了 (エンド) し、 予防リミッ ト値外であればステップ 2
90へすすむ (ステップ 280) 。
( 1 1) ステップ 280での比較結果のデータが予防リミヅ ト値外であ れば、 表示手段に警告表示をさせる ( 290 ) 。
( 12) 警告表示により予防保守するならばステップ 221へすすみ、 予防保守しないならば終了 (エンド) する (300 ) 。
以上のステツプの方法により、 時系列での変化の大きいデ一夕をとら えて故障予測して対策することができるので半導体試験装置の予防保守 ができる。
次に、 予防保守をおこなうための取得デ一夕の具体例について説明す る。
例えば、 ステップ 240で設定した自己診断による基準デ一夕は、 図 2 (a) に示すように、 ドライバの出力電圧が— 3 V、 自己診断の上限 値 (ULMT) がー 2. 952 V、 下限値 (LLMT) が— 3. 048 Vとしたとき、 各ピン番号 1、 2、 3、 4 · · ·に対応して得られる。 また、 ステップ 250で取得する自己診断による比較デ一夕は、 図 2 (b) に示すように、 ステップ 210に対応するドライバの出力電圧が — 3V、 自己診断の上限値 (ULMT) が— 2. 9 52 V、 下限値 (L LMT) が一 3. 048 Vのとき、 各ピン番号 1、 2、 3、 4 · · 'に 対応して得られる。
また、 ステップ 270では、 図 3に示すように、 各ピン番号 1、 2、 3、 4 · · ■ に対応して基準デ一夕と比較デ一夕との差のデ一夕が得ら れる。
図 3の例では、 予防リ ミッ ト値を ±3 OmVとしたとき、 ピン番号 4 のデ一夕 34 mVが予防リミヅ ト値を越えているので、 ピン番号 4の信 号系に関して保守するかどうか決める。
ここで、 自己診断の上限値と下限値の範囲を単に狭くすることにより 予防リミッ ト値を定めていないのは、 各ピンの実際の測定デ一夕は自己 診断の中心値とはなっていないし、 各ピンの時系列での変化の傾向をと らぇるには、 実際に測定した値を基準値とする必要があるからである。 例えば、 自己診断の上限値と下限値の範囲を単に狭く して、 予防リミ ヅ トをドライバ D R出力 3 Vを中心に ± 30 mVとすれば、 上限値は— 2. 970 V、 下限値は— 3. 030 Vとなる。
この場合、 図 2の (b) の例ではピン番号 3のみが予防リミヅ ト値を 越えていることになる。
しかし、 半導体試験装置を設置したときからの時系列的なデ一夕差で みた場合、 図 3に示すようにピン番号 3は 5 mVにすぎないが、 予防リ ミッ ト値の範囲内にあるピン番号 4は 34mVもある。 従って、 単に自己診断の上限値と下限値の範囲を単に狭くすることに より予防リミッ ト値を定めることは、 電気部品等の時系列的な劣化によ る故障モ一ドの検出方法として適していない。
また、 本実施例では、 テストプログラム設定値に対して取得した自己 診断データを基準デ一夕として説明したが、 テストプログラムに依存し ない半導体試験装置固有のオフセッ ト誤差を補正するキヤリプレーショ ンにより得られる補正デ一夕を使用することもできる。
そして、 補正データを基準データとしたときは、 予防リミッ ト値も補 正デ一夕に対して設け、 比較データも補正デ一夕とすれば同様に予防保 守が実現できる。
例えば、 図 7に示す補正用の: D/ A変換器 22の補正デ一夕の予防リ ミッ ト値を # 20 ( 16進数) とした場合、 半導体試験装置を設置後の あるピンの基準デ一夕が # 0385 ( 1 6進数) で、 その後取得したそ のピンの比較デ一夕が # 03 A 9 ( 16進数) としたとき、 その差のデ —夕は # 0024 ( 16進数) となるので、 そのピンの系に関して予防 保守をおこなう。
ところで、 本実施例の半導体試験装置で試験する DUTは、 ロジック
I C、 メモリ I C、 AS I C, アナログ 'デジタル混在 I C、 システム
L S I等何ら制限はなく同様に実現できる。
また、 本実施例では、 基準データの取得を、 半導体試験装置の設置ま たは保守をおこなった場合で説明したが、 半導体試験装置の状況に変化 がある移設などの場合も同様に適用できる。
また、 本実施例では電圧のキヤリブレーションの場合で説明したが、 夕ィミングのキヤリプレーションの場合でも、 タイミングのキヤリブレ ーシヨンを遅延時間の可変により行う場合、 電圧制御の遅延手段等を使 用して同様に実現できる。 例えば、 図 7に示すように、 D /A変換器 2 1によりデータ設定し、 補正用の D / A変換器 2 2によりデ一夕補正し、 加算回路 2 3で加算し た試験電圧を遅延手段の制御電圧とすることで同様にタイミングのキヤ リブレーションを行える。
(実施例 2 )
本発明の実施例 2について、 図 4を参照して説明する。
予防保守のリミッ ト値は、 ユーザ側のデータに基づき自己診断プログ ラムに設定しておくことも出来るが、 多数のユーザが使用している保守 情報を取得しているメーカ側からリ ミツ ト値をフィードバックすること でより的確に設定できる。
そこで、 図 4に示すように、 例えばュ一ザ側の半導体試験装置 5 1の ワークステーション、 半導体試験装置 5 2のワークステーションを通信 回線 6 0に接続する。
そして、 通信回線 6 0を介してデータの転送がユーザ側とメ一力側と 相互にできる。
例えば、 通信回線 6 0として電気通信回線のィン夕一ネッ トを利用し て、 プロバイダのサーバ 6 1を介してユーザ側とメーカ側と相互にデー 夕転送してもよい。
また、 メーカ側において、 例えば通信回線 6 0に接続されたサーバ 7 0と、 そのサーバ 7 0と L A N接続されたコンピュータ 7 1とがある。 そして、 ユーザ側の自己診断データを通信回線 6 0により所定アドレ スのメ一力のコンピュータ 7 1にサーバ 7 0を介して転送し、 またその 自己診断デ一夕を統計処理してユーザ側の半導体試験装置 5 1のワーク ステーション、 半導体試験装置 5 2のワークステーションに予防保守の リ ミッ ト値をフィードバックする。
上記実施例 1及び 2は、 本発明の一例にすぎず、 例示の内容で本発明 を限定するものではない。 産業上の利用可能性
本発明は、 以上説明したような形態で実施され、 以下に記載されるよ うな効果を奏する。
即ち、 本発明の半導体試験装置は、 不具合の発生する前に予防として の保守作業を行えるので、 予め保守に必要なボード類の部品を手配して おいて故障にそなえておくことでダウンタイムが少なくでき、 また M T B F、 M T T Rが向上する効果がある。

Claims

請 求 の 範 囲
1 . 自己診断プログラムにより動作の自己診断をおこなう半導体試験 装置の予防保守方法において、
自己診断により取得するデ一夕に予防リミッ ト値を設定するステップ と、
自己診断の実行により基準デ一夕を取得するステップと、
前記自己診断の基準データの取得後における自己診断の実行により比 較デ一夕を取得するステップと、
前記比較データと、 前記基準デ一夕との差が、 前記予防リミット値内 かどうか比較判定するステップと、
を設けた半導体試験装置の予防保守方法。
2 . キャリブレーションによりオフセヅトの補正をおこなう半導体試 験装置の予防保守方法において、
前記キヤリブレーションにより取得するオフセヅ トの補正データに予 防リミツ ト値を設定するステップと、
キヤリプレーシヨンの実行によりオフセヅ トの基準補正データを取得 するステップと、
基準となる補正デ一夕取得後におけるキヤリプレーシヨンの実行によ る比較補正データを取得するステップと、
前記比較補正デ一夕と、 前記基準補正データとを比較するステツプと、 を設けた半導体試験装置の予防保守方法。
3 . 前記予防リミット値内かどうか比較判定した結果を表示手段に表 示するステップを設けた請求の範囲第 1項又は第 2項記載の半導体試験 装置の予防保守方法。
4 . 請求の範囲第 1項、 第 2項又は第 3項記載の前記基準データが、 半導体試験装置の設置、 移設又は保守を行ったときに取得更新する自己 診断データである半導体試験装置の予防保守方法。
5 . 前記比較判定結果をファイルとして電気通信回線により転送する 請求の範囲第 1項、 第 2項、 第 3項又は第 4項記載の半導体試験装置の 予防保守方法。
6 . 自己診断プログラムにより動作の自己診断をおこなう半導体試験 装置において、
自己診断により取得するデータに予防リミッ ト値を設定する手段と、 自己診断の実行により基準データを取得する手段と、
前記自己診断の基準データの取得後における自己診断の実行により比 較デ一夕を取得する手段と、
前記比較データと、 前記基準デ一夕との差が、 前記予防リミット値内 かどうか比較判定する手段と、
を設けた半導体試験装置。
7 . · キャリブレーションによりオフセッ トデ一夕の補正をおこなう半 導体試験装置において、
前記キヤリブレ一シヨンにより取得するオフセッ トデ一夕に予防リミ ッ ト値を設定する手段と、
キヤリブレーションの実行により基準オフセヅ トデ一夕を取得する手 段と、
基準となるオフセヅトデ一夕取得後におけるキヤリプレーシヨンの実 行による比較オフセッ トデ一夕を取得する手段と、
前記比較オフセッ トデ一夕と、 前記基準オフセッ トデータとを比較す る手段と、
比較結果が前記予防リ ミッ ト値内かどうか比較判定する手段と、 を設けた半導体試験装置。
8 . 前記予防リミッ ト値内かどうか比較判定した結果を表示手段に表 示する手段を設けた請求の範囲第 5項、 第 6項又は第 7項記載の半導体
9 . 請求の範囲第 5項、 第 6項、 第 7項又は第 8項記載の前記基準デ 一夕は、 半導体試験装置の設置、 移設又は保守を行ったときに取得更新 する半導体試験装置。
1 0 . 前記比較判定結果をファイルとして電気通信回線により転送す る請求の範囲第 5項、 第 6項、 第 7項、 第 8項又は第 9項記載の半導体
PCT/JP2001/010497 2000-12-05 2001-11-30 Materiel d'essai de semi-conducteurs et procede de maintenance preventive WO2002046785A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000374692A JP2002174674A (ja) 2000-12-05 2000-12-05 半導体試験装置及びその予防保守方法
JP2000-374692 2000-12-05

Publications (1)

Publication Number Publication Date
WO2002046785A1 true WO2002046785A1 (fr) 2002-06-13

Family

ID=18843833

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/010497 WO2002046785A1 (fr) 2000-12-05 2001-11-30 Materiel d'essai de semi-conducteurs et procede de maintenance preventive

Country Status (2)

Country Link
JP (1) JP2002174674A (ja)
WO (1) WO2002046785A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1876458A1 (en) * 2005-03-30 2008-01-09 Advantest Corporation Diagnosis program, switching program, test device, and diagnosis method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571534B2 (ja) * 2005-05-12 2010-10-27 株式会社アドバンテスト 試験装置、診断プログラムおよび診断方法
JP2007248200A (ja) * 2006-03-15 2007-09-27 Nec Electronics Corp 半導体試験装置の保守システムおよび保守方法
US7683630B2 (en) 2006-11-30 2010-03-23 Electro Scientific Industries, Inc. Self test, monitoring, and diagnostics in grouped circuitry modules
WO2020194524A1 (ja) * 2019-03-26 2020-10-01 三菱電機株式会社 基板解析装置
TW202115413A (zh) * 2019-09-30 2021-04-16 日商愛德萬測試股份有限公司 維護裝置、維護方法及記錄有維護程式之記錄媒體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05322843A (ja) * 1992-05-22 1993-12-07 Shimadzu Corp イオン電極を用いた電解質分析装置
JPH09101349A (ja) * 1995-10-06 1997-04-15 Advantest Corp 半導体試験装置
JPH10319093A (ja) * 1997-05-16 1998-12-04 Mitsubishi Electric Corp 半導体集積回路
JPH11326431A (ja) * 1998-05-13 1999-11-26 Nippon Inter Electronics Corp 電子部品の検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05322843A (ja) * 1992-05-22 1993-12-07 Shimadzu Corp イオン電極を用いた電解質分析装置
JPH09101349A (ja) * 1995-10-06 1997-04-15 Advantest Corp 半導体試験装置
JPH10319093A (ja) * 1997-05-16 1998-12-04 Mitsubishi Electric Corp 半導体集積回路
JPH11326431A (ja) * 1998-05-13 1999-11-26 Nippon Inter Electronics Corp 電子部品の検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1876458A1 (en) * 2005-03-30 2008-01-09 Advantest Corporation Diagnosis program, switching program, test device, and diagnosis method
EP1876458A4 (en) * 2005-03-30 2009-01-07 Advantest Corp DIAGNOSTIC PROGRAM, SWITCHING PROGRAM, TEST DEVICE, AND DIAGNOSTIC METHOD
US7802140B2 (en) 2005-03-30 2010-09-21 Advantest Corporation Diagnostic program, a switching program, a testing apparatus, and a diagnostic method

Also Published As

Publication number Publication date
JP2002174674A (ja) 2002-06-21

Similar Documents

Publication Publication Date Title
US7489123B2 (en) Calibration control for pin electronics of automatic testing equipment
US7411407B2 (en) Testing target resistances in circuit assemblies
JP2004093345A (ja) ジッタ測定回路
TWI420825B (zh) 校準電路
WO2002046785A1 (fr) Materiel d&#39;essai de semi-conducteurs et procede de maintenance preventive
JP2010038581A (ja) 半導体試験装置
US8195411B2 (en) IDDQ test apparatus and test method
US8751183B2 (en) Tester having system maintenance compliance tool
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
JP2012512411A (ja) 回路試験装置及びそれを実施する方法
JP2000199781A (ja) 半導体デバイス試験装置及びそのキャリブレ―ション方法
US9645195B2 (en) System for testing integrated circuit
US11150292B1 (en) Voltage spike detector and system for detecting voltage spikes in semiconductor devices
RU2633530C1 (ru) Способ и устройство автоматизированной проверки работоспособности и диагностики неисправностей радиоэлектронной аппаратуры
US20070296428A1 (en) Semiconductor device having supply voltage monitoring function
RU2784384C2 (ru) Автоматизированная система контроля и диагностики сменных элементов радиоэлектронной аппаратуры
JP3601680B2 (ja) Icテスタ
US7511506B2 (en) Semiconductor testing system and testing method
Heide et al. Optimizing test systems for operational test benefits using parallel test capable instruments
JP2013238461A (ja) 試験装置、試験方法、及び装置
JP4502448B2 (ja) Ic試験装置における電圧発生器の校正方法・電圧発生器の校正装置
Whitaker Digital Test Equipment and Measurement Systems
TW202401029A (zh) 測試電路及半導體測試裝置
KR20010081625A (ko) 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법
JP2011053098A (ja) プリント回路基板の検査システム及びプリント回路基板の検査方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN DE KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)