WO2001043168A2 - Verfahren zum handhaben von halbleitersubstraten bei der prozessierung und/oder bearbeitung - Google Patents
Verfahren zum handhaben von halbleitersubstraten bei der prozessierung und/oder bearbeitung Download PDFInfo
- Publication number
- WO2001043168A2 WO2001043168A2 PCT/DE2000/004359 DE0004359W WO0143168A2 WO 2001043168 A2 WO2001043168 A2 WO 2001043168A2 DE 0004359 W DE0004359 W DE 0004359W WO 0143168 A2 WO0143168 A2 WO 0143168A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- carrier substrate
- semiconductor substrate
- substrates
- feed
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
- B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
- B28D5/0017—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
- B28D5/0023—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools rectilinearly
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Definitions
- the present invention relates to a method for handling semiconductor substrates during processing and / or processing, in which the semiconductor substrate to be processed is connected to a carrier substrate, processed and / or processed on the carrier substrate and subsequently detached from the carrier substrate.
- the invention further relates to a device for separating bonded substrates when carrying out the method.
- Such thin semiconductor areas have a very low mass and a very low overall height. They are mechanically flexible and adapt to the thermomechanical behavior of a surface. Thin microelectronic or micromechanical components of this type are of great interest, particularly in microelectronics and in the field of microsystem technology, for example when used with chip cards. State of the art
- wafers are initially available that typically have a thickness of 500-1000 ⁇ m with a diameter of currently 100 mm to 300 mm.
- the wafers and thus the individual chips of the wafer are thinned to residual thicknesses of 200 ⁇ m or less so that they can be installed in the housing or on chip cards. Processing of the components or circuits on self-supporting, already thinned wafers is generally not an option since the wafers increasingly deform or break with decreasing material thickness.
- the so-called BESOI technique two oxidized silicon wafers are firmly bonded by thermal bonding and the covalent bonds produced therewith. Then one of the two wafers is thinned back to the useful thickness. The resulting composite of a thin semiconductor substrate on a thick carrier wafer is processed in the desired manner. The thin semiconductor substrate is then detached from the carrier wafer. In this way, the risk of the component layer being destroyed by the thinning process is avoided, since the semiconductor layer is only processed after thinning.
- JP 7302889A describes a method for producing an SOI wafer, in which a porous silicon layer is formed between the thin semiconductor layer and the carrier substrate. When the carrier substrate is removed, only the porous silicon layer is etched away, so that the carrier substrate remains intact.
- Another method for separating a thin semiconductor layer from a carrier substrate is described in DE 196 54 791 AI. In this method, the thin semiconductor layer is provided with through holes which extend into a separating layer present between the semiconductor layer and the carrier substrate. An etchant is then introduced into the through holes to remove the separating layer, and the semiconductor layer is separated from the carrier substrate in this way. The method thus also enables the production or handling of a thin semiconductor substrate without grinding back or etching back a monocrystalline wafer.
- two wafers can also be connected to one another without further external action by means of purely mechanical contact between their surfaces before the actual processing.
- adhesion is achieved via relatively weak reversible bonds such as hydrogen bonds or van der Waals bonds. If there are residual particles or contamination in the connection area or if the planarity of the wafers is insufficient, voids can arise in the connection area, which can be detected using IR techniques. In this case the wafers are usually separated from one another again and, if necessary, cleaned again or separated out. In view of the very low strength and reversibility of the bond between the wafers, the bond connection can easily be separated again at this time.
- the object of the present invention is to provide a method for handling semiconductor substrates during processing and / or processing, which enables the easy handling of, in particular, thin semiconductor substrates without the need for special intermediate layers on a carrier substrate and does not cause any noteworthy waste products.
- the semiconductor substrate to be processed is connected to a carrier substrate, processed and / or processed on the carrier substrate and then removed from the carrier substrate. separates.
- one or more cutting edges or tips are inserted parallel to a surface of the semiconductor substrate in the connection area between the semiconductor substrate and the carrier substrate at a varying feed rate in such a way that one or more cracks are initially generated in the connection area, which are caused by further Push in the cutting edges or tips completely in the connection area and lead to the separation of the two substrates.
- a special intermediate layer between the carrier substrate and the semiconductor substrate is therefore not required for this separation.
- the separation takes place purely mechanically without using an etching process. There are therefore no or very few waste products to be disposed of.
- the area of the carrier substrate which is not required and which is destroyed during conventional back-thinning is retained in the present method and is available again as a new starting substrate for the method.
- the method allows the technological processing of thin semiconductor substrates, in particular wafers, in that the connection to the carrier substrate produces a more rigid composite which does not bend during handling, ie in particular during processing and / or processing, and which has a higher mechanical strength , This makes it possible to go through all process steps.
- the resulting surface on the rear side of the semiconductor substrate has a significantly lower roughness than a re-ground wafer surface.
- the method is particularly suitable for handling thinner semiconductor substrates or semiconductor layers with a thickness below 300 ⁇ m.
- the two substrates are first connected to one another using a suitable joining method.
- the method of direct wafer bonding can be used here, for example.
- the semiconductor substrate is usually thinner than the carrier substrate, which serves to stiffen the resulting composite.
- the two substrates can consist of the same or different materials.
- a carrier substrate made of a glass material can also be used.
- the two substrates can also have a surface layer or a surface structuring, such as depressions or pits, in the region of the joining zone.
- a defined setting of the adhesive strength between the semiconductor and carrier substrate is possible through the selection of the parameters during the production of the joint or a specific post-treatment (e.g. aging at a certain elevated temperature).
- the resulting composite can be processed and / or processed in various ways.
- the semiconductor substrate can be subjected to a coating, an implantation, a structuring, a doping, a heat treatment or other typical processing steps of semiconductor technology.
- the type of processing is not limited to low temperatures. Rather, temperatures above 1000 ° C can also occur.
- connection level or connection layer between see the two substrates one or more cracks generated, which spread in a defined manner in this joint. This ultimately leads to the separation of the two substrates. The separation takes place parallel to the substrate or wafer surface without damaging the substrate material.
- the processed semiconductor substrate and the carrier substrate are present individually.
- the semiconductor substrate can now be separated into individual components or chips by sawing.
- the carrier substrate is again available as a new carrier substrate.
- the division into individual chips takes place before the two substrates are separated by sawing the entire assembly.
- the components or chips of the semiconductor substrate are detached individually from the divided units of the carrier substrate.
- the method can also be carried out with a semiconductor substrate which has the same thickness as the carrier substrate.
- the semiconductor substrate can, for example, also be thinned back to a smaller thickness only after it has been connected to the carrier substrate.
- the generation of the one or more cracks in the connection area takes place mechanically.
- the mechanical insertion has the advantage of good control over the generation of the cracks.
- the cracks are produced here by inserting, for example, metallic cutters or blades from the side into the connection plane or connection layer between the semiconductor substrate and the carrier substrate. By further pushing in these tips or blades, the cracks finally spread out in the entire connection zone between the two substrates, so that the substrates separate from one another.
- the stress caused by the cutting edges or blades must not be greater than the (rapid) strength of the connection in order to achieve separation by means of subcritical crack growth.
- the load must rather be less than the brisk strength, but greater than the fatigue strength or fatigue strength. In this way, cracks are initially generated by the so-called subcritical crack growth. Without these fatigue cracks, a separation of the bonded interface is not possible.
- the speed can be increased, but here, too, a certain limit speed must not be exceeded. Here, too, the stress remains below the brisk strength limit.
- the speed of cracking is greater than the speed of advance of the blade.
- Crack generation is complete when a suitable crack of a few mm in length has formed. This is signaled by a strong drop in strength as the load increases.
- the separation process can be continued at higher feed speeds, for example 1 to 10 mm / s.
- the crack then spreads at this speed over the entire substrate cross-section in the joining zone, as a result of which the two substrates are completely separated from one another.
- the described relationships between the behavior of the measured force and the spread of the cracks can be used advantageously to control the feed rate.
- the feed speed can be increased if the force has dropped below a predeterminable limit value, since in this case the crack propagates at a higher speed than the feed speed.
- a change in force over a certain time interval can also be used as a limit for an increase or decrease in the feed rate. If the force is increased above a certain limit, the feed speed can be reduced to prevent possible destruction of the substrates.
- the semiconductor substrate is preferably held by means of a vacuum suction device or subjected to a tensile force perpendicular to the substrate surface.
- connection of the two substrates at the beginning of the method is preferably carried out in such a way that either only a natural oxide layer (10-30 ⁇ thickness) or one or two thermal oxide layers with a thickness of typically about 500 nm are present between the two substrates.
- the type of connection of the two substrates is irrelevant for the subsequent separation.
- the compound can also be subjected to a temperature treatment in order to increase the adhesion between the two substrates. In this case, too, the two substrates can be easily separated from one another using the separation process.
- the device for separating the two substrates consists of a holder for the substrates, at least one cutting edge or tip for producing the crack in the connection area between the two substrates, a feed device for controlled insertion of the cutting edge or tip into the connection area and a controller for Changing the feed speed of the feed device while inserting the cutting edge or tip into the connection area.
- a plurality of cutting edges or tips are preferably arranged symmetrically around the holder. If several cutting edges are used, these have preferably a trapezoidal outline so that they can be pushed as deep as possible into the connection area between the two substrates without them colliding with one another.
- the thickness of the cutting edges or tips is in the range of less than 1 mm, although the tip or the tapering area of the blade must of course be significantly narrower.
- Figure 1 shows a first embodiment for the basic handling of the semiconductor substrate when performing the method according to the invention
- Figure 2 shows a second example of the basic handling of the semiconductor substrate when performing the method according to the invention
- Figure 3 shows an example of a device for separating the substrates in the present method
- FIG. 4 is a measurement diagram that shows the force with which the blade of the device is pressed into the joint connection as a function of time for different feed speeds; and Figure 5 shows a third example of the basic handling of the semiconductor substrate when performing the method according to the invention.
- thin components are manufactured for which a process wafer is already available or can be manufactured in the required thickness.
- This process wafer 1 with a thickness of, for example, 200 ⁇ m is connected to a carrier wafer 2 with a thickness of, for example, 525 ⁇ m.
- the carrier wafer has a thin silicon dioxide layer (not visible in the figure) on the surface to be joined, which was produced by thermal oxidation.
- the two wafers are connected using the direct wafer bonding process (steps 1 and 2).
- the process wafer 1 located above is provided with the microelectronic or micromechanical structures 3 required for the components to be produced in the course of processing (step 3).
- the bonded wafers 1, 2 are deliberately detached from one another.
- the wafers are subjected to a mechanical load in the vertical and horizontal directions (step 4.). This is done by a vertical vacuum suction and a combined crack generation by laterally inserted parts (not shown).
- a crack spreads parallel to the wafer surface, which separates the process wafer 1 from the carrier wafer 2 (step 5).
- the detached carrier wafer can be J tt ⁇ »o LH o L ⁇ o L ⁇
- the device also has a feed unit 6 for each of the blades, with which suitable feed speeds can be achieved.
- a feed unit 6 for each of the blades, with which suitable feed speeds can be achieved.
- electric drives with mechanical transmission are used as feed units.
- the blades 5 are trapezoidal, so that a deep insertion of the blades into the joint connection is made possible without them influencing each other.
- the blade thickness is 600 ⁇ m in the present example. The symmetrical arrangement of the blades around the bracket enables the joint to be evenly loaded.
- the parameters for carrying out the separation of a carrier wafer with a thickness of 525 ⁇ m from a process wafer with a thickness of 250 ⁇ m are specified, both wafers being coated on their surfaces to be connected with thermal surface oxide with a thickness of 500 nm are.
- An RCA wafer cleaning is first carried out to produce the joint connection. The two wafers are bonded at room temperature.
- process temperatures up to 1100 ° C. occur.
- the separation takes place in the manner already described by the lateral insertion of four blades with a device as shown in FIG. 3.
- the separation takes place between the two thermal oxide layers.
- the crack is generated by inserting the blades into the joint connection more slowly than the actual separation.
- the feed is stopped for a defined time. At this stage, the fatigue effects cause one or more cracks to form.
- the crack growth rate is 0.1 nm / s to 100 ⁇ m / s.
- Table 1 gives an example of the feed parameters for crack generation, in which the feed speed is increased in stages, with a feed break being inserted between the individual stages.
- the curve shown in FIG. 4 results from a measurement of the force acting on the joint connection via the blade.
- the force with which the blade is inserted into the bond is pressed, plotted as a function of time for the different levels or feed rates in Table 1.
- the individual stages are marked in the table. You can see very well the force that increases suddenly at the beginning of each increase in the feed speed, which force decreases again after the feed is switched off. At later stages, the effect of a declining force at constant feed speed can be clearly seen, which indicates a faster crack growth.
- the sharp drop in force as the load increases from step 4 to step 5 is a clear indication that a suitably large crack has developed in the connection zone between the two wafers. After this crack has been created, the cutting process can be continued at higher feed speeds of, for example, 1-10 mm / s. The crack then spreads across the entire wafer cross-section at this speed, whereby the two wafers are completely separated.
- Post-treatment of the process wafer is usually not necessary. If necessary, the surface oxide can be removed by polishing or etching. After cleaning or, if appropriate, after removal of the oxide by polishing or etching and re-oxidation, the carrier wafer can be used again as a carrier wafer.
- FIG. 5 shows a further exemplary embodiment for the application of the present method for producing micromechanical structures.
- feed control e.g. initially lower, later higher insertion speeds
- a load profile can also be specified as a function of the load duration or crack length.
- thin process wafer or semiconductor layer carrier wafer component structure holder for wafers blades feed device SOI wafers further wafers oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung. Bei dem Verfahren wird das Halbleitersubstrat (1) mit einem Trägersubstrat (2) verbunden, auf dem Trägersubstrat (2) prozessiert und anschliessend wieder vom Trägersubstrat gelöst. Zur Trennung vom Trägersubstrat werden eine oder mehrere Schneiden (5) oder Spitzen parallel zu einer Oberfläche des Halbleitersubstrates (1) derart mit variierender Vorschubgeschwindigkeit in den Verbindungsbereich zwischen dem Halbleitersubstrat (1) und dem Trägersubstrat (2) eingeschoben, dass zunächst ein oder mehrere Anrisse in dem Verbindungsbereich erzeugt werden, die sich durch weiteres Einschieben der Schneiden (5) oder Spitzen vollständig im Verbindungsbereich ausbreiten und zur Trennung der beiden Substrate führen. Das Verfahren ermöglicht die einfache Handhabung von dünnen Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung, ohne dass nennenswerte Abfallprodukte entstehen.
Description
Verfahren zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
Technisches Anwendungsgebiet
Die vorliegende Erfindung betrifft ein Verfahren zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung, bei dem das zu prozessierende Halbleitersubstrat mit einem Trägersubstrat verbunden, auf dem Trägersubstrat prozessiert und/oder be- arbeitet und anschließend von dem Trägersubstrat gelöst wird. Die Erfindung betrifft weiterhin eine Vorrichtung zur Trennung von verbundenen Substraten bei der Durchführung des Verfahrens .
Für viele Anwendungen von elektronischen Bauelementen und insbesondere von integrierten Schaltungen kann es vorteilhaft sein, die Gesamtdicke der Halbleiterbereiche auf wenige Mikrometer zu beschränken. Derart dünne Halbleiterbereiche haben eine sehr geringe Masse und eine sehr geringe Bauhöhe. Sie sind mechanisch flexibel und passen sich dem thermomechanischen Verhalten einer Unterlage an. Gerade in der Mikroelektronik und im Bereich der Mikrosystemtechnik, beispielsweise im Einsatz bei Chipkarten, sind derartige dünne mikroelektronische bzw. mikromechanische Bauelemente von großem Interesse.
Stand der Technik
Für die Herstellung und Handhabung von dünnen Halbleitersubstraten oder Halbleiterwafern sind unter- schiedliche Verfahren bekannt. In der Siliziumtechnologie stehen zunächst Wafer zur Verfügung, die eine Dicke von typischer Weise 500 - 1000 μm bei einem Durchmesser von derzeit 100 mm bis 300 mm aufweisen. Nach der halbleitertechnologischen Fertigung zur Erzeugung der Schaltkreise oder Bauelemente werden die Wafer und damit die einzelnen Chips des Wafers auf Restdicken von 200 μm oder darunter gedünnt, um im Gehäuse oder auf Chipkarten eingebaut werden zu können. Eine Prozessierung der Bauelemente oder Schaltkreise auf freitragen- den, bereits gedünnten Wafern scheidet in der Regel aus, da sich die Wafer mit abnehmender Materialdicke zunehmend verformen oder brechen.
Zum Rückdünnen von Wafermaterial nach der Prozes- sierung werden mechanische und chemische Verfahren, wie beispielsweise Schleifen oder Ätzen, oder eine Kombination beider Verfahren eingesetzt. Diese Technik hat jedoch den Nachteil, dass für das Rückdünnen einerseits ein hoher Zeitaufwand erforderlich ist und andererseits das abgetragene Wafermaterial zerstört wird, so dass es umweltgerecht entsorgt werden muss . Weiterhin besteht die Gefahr, dass die bereits auf dem Wafer prozessierten Bauelemente durch einen fehlerhaften Dünnungspro- zess zerstört werden. Die Waferrückseite, d.h. die ab- gedünnte Seite, besitzt eine erhöhte Rauigkeit, wodurch sich die Festigkeit der Bauelemente reduziert.
Ein weiteres bekanntes Verfahren zum Prozessieren dünner Halbleitersubstrate besteht im Einsatz der so genannten SOI-Wafer. Bei einer Ausgestaltung dieser Technik, der so genannten BESOI-Technik, werden zwei oxidierte Siliziumwafer durch thermisches Bonden und die damit hergestellten kovalenten Bindungen fest verbunden. Anschließend wird einer der beiden Wafer auf die Nutzdicke rückgedünnt . Der auf diese Weise entstandene Verbund aus einem dünnen Halbleitersubstrat auf einem dickeren Trägerwafer wird in der gewünschten Weise prozessiert. Anschließend wird das dünne Halbleiter- substrat vom Trägerwafer gelöst. Auf diese Weise wird die Gefahr einer Zerstörung der Bauteilschicht durch den Dünnungsprozess vermieden, da die Halbleiterschicht erst nach dem Dünnen prozessiert wird.
Für die Trennung der prozessierten Halbleiterschicht vom Trägersubstrat sind unterschiedliche Verfahren bekannt. Die Entfernung des Trägerwafers erfolgt hierbei in der Regel durch Schleifen oder durch nass- oder trockenchemisches Ätzen. Beide Verfahren führen jedoch zu einer vollständigen Zerstörung des Trägerwafers und zu einer Gefährdung der bereits prozessierten Halbleiterschicht.
Die JP 7302889A beschreibt ein Verfahren zur Herstellung eines SOI-Wafers, bei dem eine poröse Siliziumschicht zwischen der dünnen Halbleiterschicht und dem Trägersubstrat gebildet wird. Bei der Entfernung des Trägersubstrates wird dabei lediglich die poröse Sili- ziumschicht weggeätzt, so dass das Trägersubstrat unversehrt bleibt.
Ein weiteres Verfahren zur Abtrennung einer dünnen Halbleiterschicht von einem Trägersubstrat ist in der DE 196 54 791 AI beschrieben. Bei diesem Verfahren wird die dünne Halbleiterschicht mit Durchgangslöchern ver- sehen, die sich bis in eine zwischen der Halbleiterschicht und dem Trägersubstrat vorliegenden Trennschicht erstrecken. Anschließend wird ein Ätzmittel zum entfernen der Trennschicht in die Durchgangslöcher eingebracht und die Halbleiterschicht auf diese Weise von dem Trägersubstrat getrennt. Das Verfahren ermöglicht somit ebenfalls die Herstellung bzw. Handhabung eines dünnen Halbleitersubstrates ohne ein Rückschleifen oder Rückätzen eines monokristallinen Wafers .
Die letztgenannten Verfahren erfordern jedoch je- weils eine spezielle Trennschicht zwischen dem dünnen Halbleitersubstrat und dem Trägersubstrat, die für ein Ätzmittel zugänglich sein muss. Zudem muss diese Trennschicht weggeätzt werden, so dass wiederum Abfallprodukte anfallen, die umweltgerecht entsorgt werden müs- sen.
Neben den oben angeführten festen Verbindungen zwischen den Substraten können vor der eigentlichen Prozessierung zwei Wafer auch ohne weitere äußere Ein- Wirkung durch reinen mechanischen Kontakt ihrer Oberflächen miteinander verbunden werden. Beim mechanischen Kontakt der Wafer wird eine Adhäsion über relativ schwache reversible Bindungen wie Wasserstoffbrückenbindungen oder van der Waals-Bindungen erreicht. Bei Restpartikeln oder Kontaminationen in der Verbindungs- fläche oder bei ungenügender Planarität der Wafer können Hohlräume im Verbindungsbereich entstehen, die über IR-Techniken nachweisbar sind. In diesem Fall müssen
die Wafer in der Regel wieder voneinander getrennt und gegebenenfalls nochmals gereinigt oder ausgesondert werden. Angesichts der sehr geringen Festigkeit und Reversibilität der Bindung zwischen den Wafern kann zu diesem Zeitpunkt die Bondverbindung leicht wieder getrennt werden.
Zur Trennung dieser lockeren Bondverbindungen zwischen zwei Wafern ist es beispielsweise aus der EP 0 824 267 bekannt, die Trennung der Halbleitersubstrate Trennung durch eine seitliche mechanische Belastung der Verbindung mit Klingen oder Schneiden zu unterstützen. Auch die US 5,897,743 sowie die JP 7-240355 beschreiben vergleichbare Verfahren. Der Waferverbund wird bei diesen Verfahren stets nur am Rande belastet, um die Tren- nung zu initiieren und um Schädigungen der Waferober- flachen zu vermeiden. So wird in der US 5,897,743 beispielsweise durch die Geometrie der Schneide besonderen Wert darauf gelegt, dass die Schneide nicht zu weit in die Verbindung eindringt . Infolge der geringen Festig- keit der Verbindung breitet sich der erzeugte Anriss selbständig über die gesamte Waferflache, d.h. über eine Länge von ca. 10 cm aus.
Die letztgenannten Verfahren sind für die hier vorliegenden Anwendungsfälle jedoch nicht geeignet, in denen der Waferverbund bereits prozessiert und/oder bearbeitet wurde, bevor die Verbindung getrennt wird. Die Festigkeit der Waferbondverbindung ist hierbei wesentlich höher. So wird die Festigkeit der Verbindung nach dem Initialkontakt beispielsweise durch nachfolgende Auslagerungen des Verbunds bei erhöhter Temperatur
(100°C bis 1100°C) oder auch in Verbindung mit einer Plasmavorbehandlung der Oberfläche wesentlich gesteigert. Je höher die Auslagerungstemperatur ist, desto
höher steigt die Festigkeit. Dies wird für verschiedene Anwendungen, beispielsweise bei der Verbindungstechnik für Mikrosysteme, gezielt durchgeführt, kann aber auch als Nebeneffekt auftreten, wenn der Waferverbund aus anderen Gründen erwärmt werden muss, z.B. um Oberflächen thermisch zu oxidieren. Wird der Waferverbund als Handlingsystem eingesetzt, müssen auch diese sehr festen Bondverbindungen wieder getrennt werden. Diese Verbindungen sind bisher nur mit den erstgenannten Ver- fahren trennbar.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung an- zugeben, das die einfache Handhabung von insbesondere dünnen Halbleitersubstraten ohne die Notwendigkeit spezieller Zwischenschichten auf einem Trägersubstrat ermöglicht und keine nennenswerten Abfallprodukte verursacht .
Darstellung der Erfindung
Die Aufgabe wird mit dem Verfahren nach Patentanspruch 1 gelöst. Eine Vorrichtung zur Trennung verbun- dener Substrate bei der Durchführung des Verfahrens ist in Anspruch 17 angegeben. Vorteilhafte Ausgestaltungen des Verfahrens und der Vorrichtung sind Gegenstand der Unteransprüche .
Beim erfindungsgemäßen Verfahren wird das zu prozessierende Halbleitersubstrat mit einem Trägersubstrat verbunden, auf dem Trägersubstrat prozessiert und/oder bearbeitet und anschließend vom Trägersubstrat ge-
trennt. Zur Trennung vom Trägersubstrat werden eine oder mehrere Schneiden oder Spitzen parallel zu einer Oberfläche des Halbleitersubstrates derart mit variierender Vorschubgeschwindigkeit in den Verbindungsbe- reich zwischen dem Halbleitersubstrat und dem Trägersubstrat eingeschoben, dass zunächst ein oder mehrere Anrisse in dem Verbindungsbereich erzeugt werden, die sich durch weiteres Einschieben der Schneiden oder Spitzen vollständig im Verbindungsbereich ausbreiten und zur Trennung der beiden Substrate führen.
Für diese Trennung ist somit keine spezielle Zwischenschicht zwischen dem Trägersubstrat und dem Halbleitersubstrat erforderlich. Die Trennung erfolgt rein mechanisch ohne Einsatz eines Ätzverfahrens . Es entste- hen daher keine oder nur sehr wenige zu entsorgende Abfallprodukte. Der nicht benötigte Bereich des Trägersubstrates, welcher beim konventionellen Rückdünnen zerstört wird, bleibt beim vorliegenden Verfahren erhalten und steht als neues Ausgangssubstrat für das Verfahren wieder zur Verfügung. Das erfindungsgemäße
Verfahren erlaubt die technologische Prozessierung dünner Halbleitersubsträte, insbesondere Wafer, indem durch die Verbindung mit dem Trägersubstrat ein steiferer Verbund erzeugt wird, der sich während der Handha- bung, d.h. insbesondere bei der Prozessierung und/oder Bearbeitung, nicht verbiegt und eine höhere mechanische Belastbarkeit aufweist. Damit ist das Durchlaufen aller Prozessschritte möglich. Die resultierende Oberfläche an der Rückseite des Halbleitersubstrates besitzt nach der Trennung vom Trägersubstrat eine deutlich geringere Rauheit als eine rückgeschliffene Waferoberflache . Das Verfahren eignet sich insbesondere für die Handhabung
dünner Halbleitersubstrate bzw. Halbleiterschichten mit einer Dicke unterhalb von 300 μm.
Bei dem vorliegenden Verfahren werden die beiden Substrate zunächst mit einem geeigneten Fügeverfahren miteinander verbunden. Hierbei kann beispielsweise das Verfahren des direkten Waferbondens angewendet werden. Das Halbleitersubstrat ist dabei in der Regel dünner als das Trägersubstrat, das zur Versteifung des entste- henden Verbundes dient. Die beiden Substrate können aus dem gleichen oder aus unterschiedlichen Materialien bestehen. So kann beispielsweise auch ein Trägersubstrat aus einem Glasmaterial eingesetzt werden. Die beiden Substrate können im Bereich der Fügezone auch eine Oberflächenschicht oder eine Oberflächenstrukturierung, wie Vertiefungen oder Gruben, aufweisen. Durch die Auswahl der Parameter bei der Herstellung der Fügeverbindung oder eine gezielte Nachbehandlung (z.B. Auslagerung bei einer bestimmten erhöhten Temperatur) ist eine definierte Einstellung der Haftfestigkeit zwischen Halbleiter- und Trägersubstrat möglich.
Nach dem Verbinden der beiden Substrate kann der dadurch entstandene Verbund auf verschiedene Weise prozessiert und/oder bearbeitet werden. So kann das Halb- leitersubstrat beispielsweise einer Beschichtung, einer Implantation, einer Strukturierung, einer Dotierung, einer Wärmebehandlung oder anderen typischen Bearbei- tungsschritten der Halbleitertechnologie unterzogen werden. Die Art der Prozessierung ist hierbei nicht auf niedrige Temperaturen beschränkt. Es können vielmehr auch Temperaturen oberhalb von 1000° C auftreten.
Nach der Prozessierung und/oder Bearbeitung werden in der Verbindungsebene bzw. VerbindungsSchicht zwi-
sehen den beiden Substraten ein oder mehrere Anrisse erzeugt, die sich in definierter Weise in dieser Fügeverbindung ausbreiten. Dies führt schließlich zur Trennung der beiden Substrate. Die Trennung erfolgt hierbei parallel zur Substrat- oder Waferoberflache, ohne das Substratmaterial zu beschädigen.
Nach dem Trennen liegen das bearbeitete Halbleitersubstrat und das Trägersubstrat einzeln vor. Das Halbleitersubstrat kann nun durch Sägen zu einzelnen Bauelementen bzw. Chips vereinzelt werden. Das Trägersubstrat steht nach einer eventuell notwendigen Oberflächenbehandlung, wie Polieren und Reinigen, wieder als neues Trägersubstrat zur Verfügung.
Bei einer Ausgestaltung des Verfahrens erfolgt das Zerteilen in einzelne Chips bereits vor dem Trennen der beiden Substrate durch Sägen des gesamten Verbundes . In diesem Fall werden die Bauelemente bzw. Chips des Halbleitersubstrates einzeln von den zerteilten Einheiten des Trägersubstrates gelöst.
Es versteht sich von selbst, dass das Verfahren auch mit einem Halbleitersubstrat durchgeführt werden kann, das die gleiche Dicke wie das Trägersubstrat auf- weist. Das Halbleitersubstrat kann beispielsweise auch erst nach dem Verbinden mit dem Trägersubstrat auf eine geringere Dicke rückgedünnt werden.
Die Erzeugung der ein oder mehreren Anrisse im Verbindungsbereich, d.h. in der Verbindungsebene oder einer Verbindungsschicht zwischen den beiden Substraten, erfolgt mechanisch. Die mechanische Einbringung
hat den Vorteil einer guten Kontrolle der Erzeugung der Anrisse.
Die Anrisse werden hierbei durch Einschieben von beispielsweise metallischen Schneiden oder Klingen von der Seite in die Verbindungsebene bzw. Verbindungsschicht zwischen Halbleitersubstrat und Trägersubstrat erzeugt. Durch weiteres Einschieben dieser Spitzen oder Klingen breiten sich die Anrisse schließlich in der gesamten Verbindungszone zwischen beiden Substraten aus, so dass sich die Substrate voneinander lösen.
Hierbei ist zu beachten, dass im ersten Stadium der Trennung die Belastung durch die Schneiden oder Klingen keineswegs größer sein darf als die (zügige) Festigkeit der Verbindung, um eine Trennung mittels subkritischem Risswachstum zu erreichen. Die Belastung muss vielmehr kleiner sein als die zügige Festigkeit, jedoch größer als die Ermüdungsfestigkeit bzw. Dauerfestigkeit. Hierdurch werden zunächst Anrisse durch das so genannte subkritische Risswachstum erzeugt. Ohne diese Ermüdungsanrisse ist eine Trennung der gebondeten Grenzfläche nicht möglich. Im zweiten Stadium der Trennung kann die Geschwindigkeit erhöht werden, jedoch darf auch hier eine bestimmte Grenzgeschwindigkeit nicht überschritten werden. Auch hier bleibt die Bean- spruchung unterhalb der Grenze der zügigen Festigkeit.
Besonders vorteilhaft ist daher, wenn die Klingen oder Spitzen zunächst sehr langsam, das heißt mit Vorschubgeschwindigkeiten von < 1 μm/s, in den Verbin- dungsbereich eingeschoben und mit zunehmender Eindringtiefe schneller vorwärts bewegt werden.
) t- tNJ HJ o LΠ o Π σ LΠ
I
den Kraft ist die Rissgeschwindigkeit größer als die Vorschubgeschwindigkeit der Klinge. Die Anrisserzeugung ist beendet, wenn sich ein geeigneter Riss von einigen mm Länge ausgebildet hat. Dies wird durch ein starkes Abfallen der Kraft bei zunehmender Belastung signalisiert .
Nach der Erzeugung eines derart großen Anrisses kann der Trennprozess mit höheren Vorschubgeschwindig- keiten, beispielsweise 1 bis 10 mm/s, fortgesetzt wer- den. Der Riss breitet sich dann mit dieser Geschwindigkeit über den gesamten Substratguerschnitt in der Fügezone aus, wodurch die beiden Substrate vollständig voneinander getrennt werden.
Die dargelegten Zusammenhänge zwischen dem Verhalten der gemessenen Kraft und der Ausbreitung der Anrisse lässt sich vorteilhaft zur Steuerung der Vorschubge- schwindigkeit einsetzen. So kann bei einer unter einen vorgebbaren Grenzwert abgesunkenen Kraft die Vorschub- geschwindigkeit erhöht werden, da sich in diesem Fall der Riss bereits mit einer im Vergleich zur Vorschubgeschwindigkeit höheren Geschwindigkeit ausbreitet. Ebenso kann eine Kraftänderung über ein bestimmtes Zeitintervall als Grenzwert für eine Erhöhung oder Erniedri- gung der Vorschubgeschwindigkeit herangezogen werden. Bei einer Erhöhung der Kraft über einen bestimmten Grenzwert kann die Vorschubgeschwindigkeit reduziert werden, um eine mögliche Zerstörung der Substrate zu verhindern. Unter einer Verringerung der Vorschubge- schwindigkeit ist in diesem Zusammenhang auch eine Vorschubpause (Vorschubgeschwindigkeit = 0) zu verstehen. Die Vorschubpause kann wiederum bei der Unterschreitung
eines Grenzwertes für die Kraft beendet und die Vorschubgeschwindigkeit entsprechend erhöht werden.
Während des Trennprozesses wird das Halbleitersub- strat vorzugsweise über einen Vakuumsauger gehalten oder mit einer Zugkraft senkrecht zur Substratoberfläche beaufschlagt.
Das Verbinden der beiden Substrate zu Beginn des Verfahrens erfolgt vorzugsweise derart, dass zwischen beiden Substraten nach dem Verbinden entweder nur eine natürliche Oxidschicht (10 - 30 Ä Dicke) oder eine bzw. zwei thermische Oxidschichten mit einer Dicke von typischerweise etwa 500 nm vorliegen. Für die spätere Tren- nung ist die Art der Verbindung der beiden Substrate unerheblich. Ebenso kann die Verbindung einer Temperaturbehandlung unterworfen werden, um die Adhäsion zwischen beiden Substraten zu erhöhen. Auch in diesem Fall lassen sich die beiden Substrate mit dem Trennverfahren problemlos voneinander lösen.
Die Vorrichtung zur Trennung der beiden Substrate besteht aus einer Halterung für die Substrate, zumindest einer Schneide oder Spitze zum Erzeugen des Anris- ses in dem Verbindungsbereich zwischen den beiden Substraten, einer Vorschubeinrichtung zum kontrollierten Einschieben der Schneide oder Spitze in den Verbindungsbereich sowie einer Steuerung zur Änderung der Vorschubgeschwindigkeit der Vorschubeinrichtung während des Einschiebens der Schneide oder Spitze in den Verbindungsbereich. Vorzugsweise sind mehrere Schneiden oder Spitzen symmetrisch um die Halterung angeordnet. Bei einem Einsatz mehrerer Schneiden haben diese vor-
zugsweise einen trapezförmigen Umriss, um sie möglichst tief in den Verbindungsbereich zwischen den beiden Substraten einschieben zu können, ohne dass sie dabei aneinander stoßen. Die Dicke der Schneiden oder Spitzen liegt im Bereich von unter 1 mm, wobei die Spitze bzw. der spitz zulaufende Bereich der Klinge natürlich deutlich schmäler sein muss.
Wege zur Ausführung der Erfindung
Das erfindungsgemäße Verfahren sowie die zugehörige Vorrichtung v/erden nachfolgend ohne Beschränkung des allgemeinen Erfindungsgedankens nochmals beispielhaft anhand der beiliegenden Figuren erläutert. Hierbei zei- gen:
Figur 1 ein erstes Ausführungsbeispiel für die grundsätzliche Handhabung des Halbleitersubstrates bei der Durchführung des erfindungsgemäßen Verfahrens;
Figur 2 ein zweites Beispiel für die grundsätzliche Handhabung des Halbleitersubstrates bei der Durchführung des erfindungsgemäßen Verfahrens ; Figur 3 ein Beispiel für eine Vorrichtung zur Trennung der Substrate beim vorliegenden Verfahren;
Figur 4 ein Messdiagramm, das die Kraft, mit der die Klinge der Vorrichtung in die Fügeverbindung gedrückt wird, als Funktion der Zeit für unterschiedliche Vorschubgeschwindigkeiten darstellt; und
Figur 5 ein drittes Beispiel für die grundsätzliche Handhabung des Halbleitersubstrates bei der Durchführung des erfindungsgemäßen Verfahrens .
Bei einem ersten Ausführungsbeispiel, wie dies in Figur 1 dargestellt ist, werden dünne Bauelemente gefertigt, für die ein Prozesswafer bereits in der erforderlichen Dicke vorliegt bzw. gefertigt werden kann. Dieser Prozesswafer 1 mit einer Dicke von beispielsweise 200 μm wird mit einem Trägerwafer 2 mit einer Dicke von beispielsweise 525 μm verbunden. Der Trägerwafer besitzt auf der zu fügenden Oberfläche eine dünne Siliziumdioxidschicht (in der Figur nicht zu erkennen) , die durch thermische Oxidation erzeugt wurde. Die Verbindung der beiden Wafer erfolgt mit dem Verfahren des direkten Waferbondens (Schritte 1. und 2.) . Im nächsten Schritt wird der obenliegende Prozesswafer 1 im Rahmen einer Prozessierung mit den für die herzustellenden Bauelemente erforderlichen mikroelektronischen oder mikromechanischen Strukturen 3 versehen (Schritt 3.).
Anschließend werden die gebondeten Wafer 1, 2 gezielt wieder voneinander gelöst. Hierzu werden die Wa- fer mit einer mechanischen Belastung in vertikaler und horizontaler Richtung beaufschlagt (Schritt 4.). Dies erfolgt durch eine vertikale Vakuumansaugung und eine kombinierte Anrisserzeugung durch seitlich eingeschobene Teile (nicht dargestellt) . In der gebondeten Grenz- fläche bzw. in deren Umgebung breitet sich ein Riss parallel zur Waferoberflache aus, der den Prozesswafer 1 vom Trägerwafer 2 trennt (Schritt 5.). Der abgelöste Trägerwafer kann nach einer eventuell notwendigen Ober-
J t t μ» o LH o LΠ o LΠ
N c
3
W μ-
3 ω n
X μ-
Φ er
Φ
P μ-
P
D. μ-
Φ
^
C: Q φ φ
HS er μ-
P
Di
(3
P Q
N s: μ-
CQ o
X φ
3 α
Φ
P
S
P>
fern dargestellt. Die Vorrichtung weist weiterhin für jede der Klingen eine Vorschubeinheit 6 auf, mit der geeignete Vorschubgeschwindigkeiten erzielt werden können. Als Vorschubeinheiten werden bei diesem Beispiel elektrische Antriebe mit mechanischer Übersetzung verwendet. Die Klingen 5 sind trapezförmig, so dass ein tiefes Einschieben der Klingen in die Fügeverbindung ermöglicht wird, ohne dass sich diese gegenseitig beeinflussen. Die Klingendicke beträgt im vorliegenden Beispiel 600 μm. Durch die symmetrische Anordnung der Klingen um die Halterung wird eine gleichmäßige Belastung der Fügeverbindung ermöglicht.
Im folgenden Ausführungsbeispiel werden die Para- meter für die Durchführung der Trennung eines Trägerwafers mit einer Dicke von 525 μm von einem Prozesswafer mit einer Dicke von 250 μm angegeben, wobei beide Wafer auf ihren zu verbindenden Oberflächen mit thermischem Oberflächenoxid mit einer Dicke von 500 nm beschichtet sind. Zur Herstellung der Fügeverbindung wird zunächst eine RCA-Waferreinigung durchgeführt. Das Bonden der beiden Wafer erfolgt bei Raumtemperatur. Bei der nachfolgenden Prozessierung zur Herstellung der Bauelemente im Prozesswafer, wie dies beispielsweise bei den Aus- führungsbeispielen der Figuren 1 und 2 erfolgt, treten Prozesstemperaturen bis zu 1100° C auf.
Die Trennung erfolgt in der bereits beschriebenen Weise durch seitlichen Einschub von vier Klingen mit einer Vorrichtung, wie sie in der Figur 3 dargestellt ist. Die Trennung erfolgt hierbei zwischen den beiden thermischen Oxidschichten.
Zur Trennung ist es notwendig, dass im Anfangsstadium des Einschiebens der Klingen Anrisse in der Fügezone erzeugt werden. Die Anrisserzeugung erfolgt im vorliegenden Fall durch ein im Vergleich zur eigentlichen Trennung langsameres Einschieben der Klingen in die Fügeverbindung. Zusätzlich wird der Vorschub für eine definierte Zeit gestoppt. In diesem Stadium sorgen die Ermüdungseffekte zur Ausbildung von einem oder mehreren Anrissen. Die Risswachstumsgeschwindigkeit beträgt dabei 0,1 nm/s bis 100 μm/s. Tabelle 1 gibt ein Beispiel für die Vorschubparameter zur Anrisserzeugung an, bei der die Vorschubgeschwindigkeit in Stufen erhöht wird, wobei zwischen den einzelnen Stufen jeweils eine Vorschubpause eingelegt wird.
Tabelle 1:
Bei der Anwendung dieser Parameter wird ein her- vorragendes Trennergebnis erzielt. Eine Messung der über die Klinge auf die Fügeverbindung wirkenden Kraft ergibt die in Figur 4 aufgezeigte Kurve. In dieser Figur ist die Kraft, mit der die Klinge in die Fügever-
bindung gedrückt wird, als Funktion der Zeit für die unterschiedlichen Stufen bzw. Vorschubgeschwindigkeiten der Tabelle 1 aufgetragen. Die einzelnen Stufen sind in der Tabelle gekennzeichnet. Man erkennt sehr gut die zu Beginn jeder Steigerung der Vorschubgeschwindigkeit sprunghaft ansteigende Kraft, die sich nach der Abschaltung des Vorschubs jeweils wieder erniedrigt. Bei späteren Stufen ist deutlich der Effekt einer nachlassenden Kraft bei konstanter Vorschubgeschwindigkeit zu erkennen, der auf ein schnelleres Risswachstum hinweist. Der starke Abfall der Kraft bei zunehmender Belastung von Schritt 4 zu Schritt 5 ist ein deutliches Anzeichen dafür, dass ein geeignet großer Anriss in der Verbindungszone zwischen beiden Wafern entstanden ist. Nach der Erzeugung dieses Anrisses kann der Trennpro- zess mit höheren Vorschubgeschwindigkeiten von beispielsweise 1 - 10 mm/s fortgesetzt werden. Der Riss breitet sich dann mit dieser Geschwindigkeit über den gesamten Waferquerschnitt aus, wodurch die beiden Wafer vollständig getrennt werden.
Eine Nachbehandlung des Prozesswafers ist in der Regel nicht erforderlich. Im Bedarfsfall kann das Oberflächenoxid durch Polieren oder Ätzen entfernt werden. Der Trägerwafer kann nach einer Reinigung oder gegebenenfalls nach einer Entfernung des Oxides durch Polieren oder Ätzen und einer Neuoxidation erneut als Trägerwafer eingesetzt werden.
Figur 5 zeigt ein weiteres Ausführungsbeispiel für die Anwendung des vorliegenden Verfahrens zur Erzeugung mikromechanischer Strukturen.
e o G W Φ α
G υ =P
^3
JH φ
S3
•H φ
4-1
•H g
, — .. t μ
Φ o 4-J
CN rö g
1
H o o
G
-H
Φ
• 3
!M
•H
£
-H
Φ
Λ
^
Φ
•H
K
chanismen (subkritisches Risswachstum) erforderlich, die auch durch vorausgehende quantitative Untersuchungen erhalten werden kann. Die Einhaltung der entsprechenden Grenzwerte der Belastung und Vorschubgeschwin- digkeit der Klinge kann durch folgende alternative Maßnahmen sichergestellt werden:
- Vorgabe eines geeigneten Vorschub-Geschwindigkeitsprofils (Vorschubsteuerung) , wobei z.B. anfangs geringe, später höhere Einschubgeschwindigkeiten vor- gesehen werden können;
- Geschwindigkeitsregelung des Vorschubs, wobei der Vorschub registriert und ein Regelsignal abgeleitet wird;
- analog über eine KraftSteuerung der Vorschubge- schwindigkeit ; oder
- über eine Kraftregelung der Vorschubgeschwindigkeit.
Bei Durchführung des Trennprozesses ohne Regelung kann alternativ zur Vorgabe eines Geschwindigkeitspro- fils in Abhängigkeit von der Belastungsdauer bzw. Riss- länge auch ein Belastungsprofil in Abhängigkeit von der Belastungsdauer bzw. Risslänge vorgegeben werden.
Bezugszeichenliste
dünner Prozesswafer bzw. Halbleiterschicht Trägerwafer Bauelementstruktur Halterung für Wafer Klingen Vorschubeinrichtung SOI-Wafer weiterer Wafer Oxidschicht
Claims
1. Verfahren zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung, bei dem das zu prozessierende Halbleitersubstrat (1) mit einem Trä- gersubstrat (2) verbunden ist oder wird, auf dem Trägersubstrat (2) prozessiert und/oder bearbeitet und anschließend vom Trägersubstrat (2) getrennt wird, dadurch gekennzeichnet, dass zur Trennung vom Trägersubstrat (2) eine oder meh- rere Schneiden (5) oder Spitzen parallel zu einer Oberfläche des Halbleitersubstrates (1) derart mit variierender Vorschubgeschwindigkeit in den Verbindungsbereich zwischen dem Halbleitersubstrat (1) und dem Trägersubstrat (2) eingeschoben werden, dass zunächst ein oder mehrere Anrisse in dem Verbindungsbereich erzeugt werden, die sich durch weiteres Einschieben der Schneiden (5) oder Spitzen vollständig im Verbindungsbereich ausbreiten und zur Trennung der beiden Substrate führen.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Schneiden (5) oder Spitzen mit einer Vorschubgeschwindigkeit in den Verbindungsbereich eingeschoben werden, die von einem anfänglichen ersten Wert auf einen höheren zweiten Wert gesteigert wird.
3. Verfahren nach Anspruch 2 , dadurch gekennzeichnet, dass der anfängliche erste Wert bei ≤ 1 μm/s und der höhere zweite Wert bei > 1 μm/s liegt.
4. Verfahren nach Anspruch 2 oder 3 , dadurch gekennzeichnet, dass die Vorschubgeschwindigkeit in Stufen erhöht wird.
5. Verfahren nach Anspruch 6 , dadurch gekennzeichnet, dass nach der ersten und gegebenenfalls weiteren Stufen der Vorschub für ein bestimmtes Zeitintervall unterbrochen wird.
6. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die über die ein oder mehreren Schneiden (5) oder Spitzen auf den Verbindungsbereich ausgeübte Kraft während des Einschiebens gemessen und zur Steuerung der Vorschubgeschwindigkeit herangezogen wird.
7. Verfahren nach Anspruch 8 , dadurch gekennzeichnet, dass die Vorschubgeschwindigkeit erhöht wird, wenn die gemessene Kraft unter einen ersten vorgebbaren Wert ab- gesunken ist.
8. Verfahren nach Anspruch 6 oder 7 , dadurch gekennzeichnet, dass die Vorschubgeschwindigkeit erniedrigt wird, wenn die gemessene Kraft einen zweiten vorgebbaren Wert erreicht hat .
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Halbleitersubstrat (1) bei der Trennung mit einer Zugkraft senkrecht zu einer Oberfläche des Halb- leitersubstrates (1) beaufschlagt wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Verbinden des Halbleitersubstrates (1) mit dem Trägersubstrat (2) durch ein Fügeverfahren erfolgt.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Verbinden durch ein Waferbond-Verfahren, wie beispielsweise direktes, anodisches, eutektisches, ad- häsives oder Glass-Fritt Waferbonden, erfolgt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Haftfestigkeit zwischen Halbleitersubstrat (1) und Trägersubstrat (2) durch die Wahl der Parameter für das Waferbonden oder eine gezielte Nachbehandlung definiert eingestellt bzw. erhöht wird.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass das Halbleitersubstrat (1) und/oder das Trägersubstrat (2) vor dem Verbinden auf einer Verbindungsfläche mit einer dünnen Oxidschicht versehen wird.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das Halbleitersubstrat (1) nach dem Verbinden mit dem Trägersubstrat (2) rückgedünnt wird.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Bearbeiten des Halbleitersubstrates (1) das Zersägen in einzelne Einheiten umfasst.
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Trennung des Halbleitersubstrats (1) vom Trägersubstrat (2) durch eine definierte Temperaturerhöhung und/oder den Zusatz eines flüssigen oder gasförmigen Mediums beschleunigt wird.
17. Vorrichtung zur Trennung zweier verbundener Substrate bei einem Verfahren nach einem der vorangehenden Ansprüche mit
- einer Halterung (4) für die verbundenen Substrate, - zumindest einer Schneide (5) oder Spitze zum Erzeugen eines Anrisses in einem Verbindungsbereich zwischen den verbundenen Substraten, und
- einer Vorschubeinrichtung (6) zum Einschieben der Schneide (5) oder Spitze in den Verbindungsbereich, dadurch gekennzeichnet, dass eine Steuerung zur Änderung der Vorschubgeschwindigkeit der Vorschubeinrichtung während des Einschiebens der Schneide (5) oder Spitze in den Verbindungsbereich vorgesehen ist.
18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass mehrere Schneiden (5) oder Spitzen mit Vorschu- beinrichtungen symmetrisch um die Halterung (4) angeordnet sind.
19. Vorrichtung nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass an jeder Schneide (5) oder Spitze eine Kraftmesseinrichtung vorgesehen ist, die die über die Schneide oder Spitze auf den Verbindungsbereich ausgeübte Kraft während des Einschiebens misst und mit der Steuerein- heit verbunden ist, die die Vorschubeinrichtung (en) (6) in Abhängigkeit von der gemessenen Kraft ansteuert.
20. Vorrichtung nach einem der Ansprüche 17 bis 19 , dadurch gekennzeichnet, dass die Schneiden (5) trapezförmig ausgestaltet sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19958803.1 | 1999-12-07 | ||
DE19958803A DE19958803C1 (de) | 1999-12-07 | 1999-12-07 | Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2001043168A2 true WO2001043168A2 (de) | 2001-06-14 |
WO2001043168A3 WO2001043168A3 (de) | 2001-12-27 |
Family
ID=7931624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE2000/004359 WO2001043168A2 (de) | 1999-12-07 | 2000-12-05 | Verfahren zum handhaben von halbleitersubstraten bei der prozessierung und/oder bearbeitung |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE19958803C1 (de) |
WO (1) | WO2001043168A2 (de) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002084722A2 (fr) * | 2001-04-13 | 2002-10-24 | Commissariat A L'energie Atomique | Substrat demontable a tenue mecanique controlee et procede de realisation |
EP1468444A2 (de) * | 2002-01-22 | 2004-10-20 | S.O.I.Tec Silicon on Insulator Technologies | Verfahren zur herstellung von trennbaren halbleiter-zusammensetzungen, zur herstellung von substraten für elektronische, optoelektronische und optische anwendungen |
US7189304B2 (en) | 2001-04-10 | 2007-03-13 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Substrate layer cutting device and method |
WO2010018125A1 (de) * | 2008-08-13 | 2010-02-18 | Ers Electronic Gmbh | Verfahren und vorrichtung zum thermischen bearbeiten von kunststoffscheiben, insbesondere moldwafern |
US7713369B2 (en) | 2001-04-13 | 2010-05-11 | Commissariat A L'energie Atomique | Detachable substrate or detachable structure and method for the production thereof |
US7883994B2 (en) | 1997-12-30 | 2011-02-08 | Commissariat A L'energie Atomique | Process for the transfer of a thin film |
US7960248B2 (en) | 2007-12-17 | 2011-06-14 | Commissariat A L'energie Atomique | Method for transfer of a thin layer |
US8048766B2 (en) | 2003-06-24 | 2011-11-01 | Commissariat A L'energie Atomique | Integrated circuit on high performance chip |
US8142593B2 (en) | 2005-08-16 | 2012-03-27 | Commissariat A L'energie Atomique | Method of transferring a thin film onto a support |
US8193069B2 (en) | 2003-07-21 | 2012-06-05 | Commissariat A L'energie Atomique | Stacked structure and production method thereof |
US8252663B2 (en) | 2009-06-18 | 2012-08-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of transferring a thin layer onto a target substrate having a coefficient of thermal expansion different from that of the thin layer |
US8309431B2 (en) | 2003-10-28 | 2012-11-13 | Commissariat A L'energie Atomique | Method for self-supported transfer of a fine layer by pulsation after implantation or co-implantation |
US8389379B2 (en) | 2002-12-09 | 2013-03-05 | Commissariat A L'energie Atomique | Method for making a stressed structure designed to be dissociated |
US8664084B2 (en) | 2005-09-28 | 2014-03-04 | Commissariat A L'energie Atomique | Method for making a thin-film element |
US8778775B2 (en) | 2006-12-19 | 2014-07-15 | Commissariat A L'energie Atomique | Method for preparing thin GaN layers by implantation and recycling of a starting substrate |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10294291D2 (de) * | 2001-09-14 | 2004-07-22 | Osram Opto Semiconductors Gmbh | Verfahren zum Trennen zweier zusammengefügter Materialschichten |
DE10235814B3 (de) * | 2002-08-05 | 2004-03-11 | Infineon Technologies Ag | Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer |
WO2006047326A1 (en) * | 2004-10-21 | 2006-05-04 | Fujifilm Dimatix, Inc. | Sacrificial substrate for etching |
DE102005047509B4 (de) * | 2005-10-04 | 2017-10-26 | Degotec Gmbh | Vorrichtung zur Separierung eines flächigen Objektes von einem Körper, mit dem das Objekt mittels Adhäsionskraft verbunden ist |
DE102005057994A1 (de) * | 2005-12-05 | 2007-06-06 | Süss Microtec Lithography Gmbh | Verfahren und Vorrichtung zum Bestimmen der Bondfestigkeit gebondeter Wafer |
DE102012112989A1 (de) * | 2012-12-21 | 2014-06-26 | Ev Group E. Thallner Gmbh | Verfahren zum Aufbringen einer Temporärbondschicht |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0926709A2 (de) * | 1997-12-26 | 1999-06-30 | Canon Kabushiki Kaisha | Herstellungsmethode einer SOI Struktur |
EP0951980A2 (de) * | 1998-04-23 | 1999-10-27 | Sela Semiconductor Engineering Laboratories Ltd. | Kristallspaltvorrichtung |
US5994207A (en) * | 1997-05-12 | 1999-11-30 | Silicon Genesis Corporation | Controlled cleavage process using pressurized fluid |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5240546A (en) * | 1991-04-26 | 1993-08-31 | Sumitomo Electric Industries, Ltd. | Apparatus for peeling semiconductor substrate |
JP3656254B2 (ja) * | 1994-02-28 | 2005-06-08 | 三菱住友シリコン株式会社 | 接着ウエーハの剥離方法及び剥離装置 |
JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
KR0165467B1 (ko) * | 1995-10-31 | 1999-02-01 | 김광호 | 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법 |
JPH09263500A (ja) * | 1996-01-22 | 1997-10-07 | Komatsu Electron Metals Co Ltd | 貼り合わせsoiウェーハの剥がし治具 |
JPH09260342A (ja) * | 1996-03-18 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造装置 |
FR2752332B1 (fr) * | 1996-08-12 | 1998-09-11 | Commissariat Energie Atomique | Dispositif de decollement de plaquettes et procede de mise en oeuvre de ce dispositif |
-
1999
- 1999-12-07 DE DE19958803A patent/DE19958803C1/de not_active Expired - Fee Related
-
2000
- 2000-12-05 WO PCT/DE2000/004359 patent/WO2001043168A2/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994207A (en) * | 1997-05-12 | 1999-11-30 | Silicon Genesis Corporation | Controlled cleavage process using pressurized fluid |
EP0926709A2 (de) * | 1997-12-26 | 1999-06-30 | Canon Kabushiki Kaisha | Herstellungsmethode einer SOI Struktur |
EP0951980A2 (de) * | 1998-04-23 | 1999-10-27 | Sela Semiconductor Engineering Laboratories Ltd. | Kristallspaltvorrichtung |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 01, 31. Januar 1996 (1996-01-31) -& JP 07 240355 A (SUMITOMO SITIX CORP), 12. September 1995 (1995-09-12) in der Anmeldung erwähnt * |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8609514B2 (en) | 1997-12-10 | 2013-12-17 | Commissariat A L'energie Atomique | Process for the transfer of a thin film comprising an inclusion creation step |
US7883994B2 (en) | 1997-12-30 | 2011-02-08 | Commissariat A L'energie Atomique | Process for the transfer of a thin film |
US7406994B2 (en) | 2001-04-10 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Substrate layer cutting device and method |
US7189304B2 (en) | 2001-04-10 | 2007-03-13 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Substrate layer cutting device and method |
US7902038B2 (en) | 2001-04-13 | 2011-03-08 | Commissariat A L'energie Atomique | Detachable substrate with controlled mechanical strength and method of producing same |
WO2002084722A2 (fr) * | 2001-04-13 | 2002-10-24 | Commissariat A L'energie Atomique | Substrat demontable a tenue mecanique controlee et procede de realisation |
US7713369B2 (en) | 2001-04-13 | 2010-05-11 | Commissariat A L'energie Atomique | Detachable substrate or detachable structure and method for the production thereof |
WO2002084722A3 (fr) * | 2001-04-13 | 2003-11-06 | Commissariat Energie Atomique | Substrat demontable a tenue mecanique controlee et procede de realisation |
EP1468444A2 (de) * | 2002-01-22 | 2004-10-20 | S.O.I.Tec Silicon on Insulator Technologies | Verfahren zur herstellung von trennbaren halbleiter-zusammensetzungen, zur herstellung von substraten für elektronische, optoelektronische und optische anwendungen |
US8389379B2 (en) | 2002-12-09 | 2013-03-05 | Commissariat A L'energie Atomique | Method for making a stressed structure designed to be dissociated |
US8048766B2 (en) | 2003-06-24 | 2011-11-01 | Commissariat A L'energie Atomique | Integrated circuit on high performance chip |
US8193069B2 (en) | 2003-07-21 | 2012-06-05 | Commissariat A L'energie Atomique | Stacked structure and production method thereof |
US8309431B2 (en) | 2003-10-28 | 2012-11-13 | Commissariat A L'energie Atomique | Method for self-supported transfer of a fine layer by pulsation after implantation or co-implantation |
US8142593B2 (en) | 2005-08-16 | 2012-03-27 | Commissariat A L'energie Atomique | Method of transferring a thin film onto a support |
US8664084B2 (en) | 2005-09-28 | 2014-03-04 | Commissariat A L'energie Atomique | Method for making a thin-film element |
US8778775B2 (en) | 2006-12-19 | 2014-07-15 | Commissariat A L'energie Atomique | Method for preparing thin GaN layers by implantation and recycling of a starting substrate |
US7960248B2 (en) | 2007-12-17 | 2011-06-14 | Commissariat A L'energie Atomique | Method for transfer of a thin layer |
WO2010018125A1 (de) * | 2008-08-13 | 2010-02-18 | Ers Electronic Gmbh | Verfahren und vorrichtung zum thermischen bearbeiten von kunststoffscheiben, insbesondere moldwafern |
CN102171807A (zh) * | 2008-08-13 | 2011-08-31 | Ers电子有限公司 | 用于热加工塑料片,特别是成型晶片的方法和设备 |
CN102171807B (zh) * | 2008-08-13 | 2014-10-15 | Ers电子有限公司 | 用于热加工塑料片,特别是成型晶片的方法和设备 |
US9177845B2 (en) | 2008-08-13 | 2015-11-03 | Ers Electronic Gmbh | Method and apparatus for thermally processing plastic discs, in particular mould wafers |
US8252663B2 (en) | 2009-06-18 | 2012-08-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of transferring a thin layer onto a target substrate having a coefficient of thermal expansion different from that of the thin layer |
Also Published As
Publication number | Publication date |
---|---|
DE19958803C1 (de) | 2001-08-30 |
WO2001043168A3 (de) | 2001-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2001043168A2 (de) | Verfahren zum handhaben von halbleitersubstraten bei der prozessierung und/oder bearbeitung | |
DE112011102435B4 (de) | Verfahren und Vorrichtung zum Zusammenbonden von zwei Wafern durch Molekularadhäsion | |
EP1924392B1 (de) | Verfahren zum durchtrennen von spröden flachmaterialien mittels laser entlang einer zuvor erzeugten spur | |
DE10031252A1 (de) | Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips | |
WO2020228893A1 (de) | Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas | |
DE102013105528B4 (de) | Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates | |
DE102006037532A1 (de) | Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats | |
EP3526158B1 (de) | Verfahren zum herstellen eines stressentkoppelten mikromechanischen drucksensors | |
EP1910219A1 (de) | Mikrobauteil mit nanostrukturierter siliziumoberfläche, verfahren zu seiner herstellung sowie verbindungsanordnung aus solchen mikrobauteilen | |
WO2011095386A2 (de) | Herstellungsverfahren für eine poröse mikronadelanordnung mit rückseitenanschluss und entsprechende poröse mikronadelanordnung | |
WO2010060684A2 (de) | Verfahren zur herstellung eines mikromechanischen bauelements sowie mit dem verfahren hergestelltes bauelement bzw. dessen verwendung | |
DE10296931T5 (de) | Plasmabehandlungseinrichtung, Plasmabehandlungsverfahren, und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE19916071B4 (de) | Verfahren zum Vereinzeln von Halbleiterbauelementen und Trennvorrichtung | |
DE102010038130B4 (de) | Dickdraht-Bondanordnung und Verfahren zum Herstellen | |
DE102013012225A1 (de) | Verfahren zur TEM-Lamellen-Herstellung und Anordnung für TEM-Lamellen-Schutzvorrichtung | |
DE10054038B4 (de) | Verfahren zum Trennen eines plattenförmigen Körpers, insbesondere eines Halbleiterwafers, in Einzelstücke | |
DE10029791A1 (de) | Verfahren zur Herstellung einer stabilen Verbindung zwischen zwei Wafern | |
EP1258919B1 (de) | Verfahren zur Herstellung eines Silizium-Wafers | |
DE19743349C2 (de) | Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens | |
EP3464169B1 (de) | Verfahren zum eutektischen bonden von wafern | |
DE102019214897A1 (de) | Diamantsubstratherstellungsverfahren | |
DE10246053A1 (de) | Verfahren und Substratchip | |
DE4006070C2 (de) | ||
DE1614691B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE10232914B4 (de) | Wiederverwendbarer Trägerwafer und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A2 Designated state(s): CA JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
AK | Designated states |
Kind code of ref document: A3 Designated state(s): CA JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A3 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
122 | Ep: pct application non-entry in european phase | ||
NENP | Non-entry into the national phase |
Ref country code: JP |