WO1999037019A1 - Detector circuit - Google Patents

Detector circuit Download PDF

Info

Publication number
WO1999037019A1
WO1999037019A1 PCT/JP1999/000149 JP9900149W WO9937019A1 WO 1999037019 A1 WO1999037019 A1 WO 1999037019A1 JP 9900149 W JP9900149 W JP 9900149W WO 9937019 A1 WO9937019 A1 WO 9937019A1
Authority
WO
WIPO (PCT)
Prior art keywords
detection circuit
resistor
modulated wave
signal
wave signal
Prior art date
Application number
PCT/JP1999/000149
Other languages
English (en)
French (fr)
Inventor
Hiroshi Miyagi
Original Assignee
T.I.F. Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by T.I.F. Co., Ltd. filed Critical T.I.F. Co., Ltd.
Priority to JP2000540617A priority Critical patent/JP4215951B2/ja
Priority to EP99900638A priority patent/EP1050956A4/en
Publication of WO1999037019A1 publication Critical patent/WO1999037019A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a detection circuit for demodulating an AM-modulated wave signal.
  • FIG. 9 is a circuit diagram showing an example of a detection circuit using a diode.
  • the modulated wave signal is input to a diode via a capacitor for DC power and half-wave rectified.
  • the output of the diode is input to the mouth-to-pass filter, the carrier component is removed, and the original signal (hereinafter referred to as “detection signal”) is extracted.
  • FIG. 10 is a diagram showing the static characteristics of the diode.
  • the horizontal axis represents the voltage VF between the anode and the power source, and the vertical axis represents the current IF flowing between the anode and the power source.
  • the diode has a square characteristic, and a region where the anode-cathode voltage VF is small exhibits a non-linear characteristic. Therefore, if detection is performed using this region, the waveform of the modulated wave signal shown by the curve T is greatly distorted as shown by the curve U.
  • diodes have linear characteristics in the region where the anode-to-sword voltage VF is large, and circuits have been proposed in which detection is performed in this region to reduce waveform distortion.
  • circuits have been proposed in which detection is performed in this region to reduce waveform distortion.
  • the circuit becomes complicated and the characteristics are not stable due to the variation of each element constituting the circuit.
  • the present invention has been made in view of the above points, and its purpose is to distort the waveform.
  • An object of the present invention is to provide a detection circuit which can perform detection so as not to be out of order and can easily make the entire circuit into a chip.
  • the detection circuit of the present invention basically has a configuration similar to the power rent mirror circuit.
  • a first resistor is connected between the gate terminals of the first and second transistors, and a modulated wave signal is input to one end of the first resistor.
  • a single-pass filter is connected to the drain terminal of the second transistor, and a signal obtained by demodulating the modulated wave signal is output from the single-pass filter.
  • the detection circuit of the present invention basically has a configuration similar to that of the current mirror circuit.
  • a first resistor is connected between each base terminal of the first and second NPN transistors, and a modulated wave signal is input to one end of the first resistor.
  • a low-pass filter is connected to the collector terminal of the second NPN transistor, and a signal obtained by demodulating the modulated wave signal is output from the low-pass filter.
  • the balance between the side and the second NPN transistor is intentionally broken so that only one of the signals correlated with the positive component or the negative component of the modulated wave signal appears at the collector terminal of the second NPN transistor.
  • the envelope component of the modulated wave signal that is, the signal before modulation is output from the one-pass filter
  • the detection circuit of the present invention basically has a configuration similar to that of the current mirror circuit. have.
  • a first resistor is connected between each base terminal of the first and second PNP transistors, and a modulated wave signal is input to one end of the first resistor.
  • the first PNP transistor is connected to the emitter terminal of the second PNP transistor, and a signal obtained by demodulating the modulated wave signal is output from the ⁇ ⁇ -pass filter.
  • the first PNP transistor side and the second PNP transistor side are adjusted.
  • the balance on the PNP transistor side is intentionally broken so that only one of the signals correlated with the positive component or the negative component of the modulated wave signal appears at the emitter terminal of the second PNP transistor.
  • the envelope component of the modulated wave signal that is, the signal before modulation is output from the low-pass filter.
  • FIG. 1 is a circuit diagram of a detection circuit according to an embodiment to which the present invention is applied.
  • Figure 2 is a diagram explaining the principle of the current mirror circuit
  • FIG. 3 is a diagram for explaining the operation of the detection circuit when the operating point is within a saturation region.
  • FIG. 4 is an equivalent circuit diagram showing an AC operation of the detection circuit of FIG. 1,
  • FIG. 5 is a diagram for explaining the operation of the detection circuit when the operating point is in the active region.
  • FIG. 6 is a diagram showing how the operating point moves when the resistance ratio is changed.
  • FIG. 7 is a circuit diagram of a detection circuit configured using NPN transistors
  • FIG. 8 is a circuit diagram of a detection circuit configured using PNP transistors
  • FIG. 9 is a circuit diagram showing an example of a detection circuit using a diode
  • FIG. 10 is a diagram showing static characteristics of the diode. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a circuit diagram of a detection circuit according to an embodiment to which the present invention is applied.
  • This detection The circuit is for demodulating the AM-modulated wave signal, and is used for an AM radio receiver and the like.
  • MOS-type FETs 1 and 2 whose source is grounded are provided inside the detection circuit.
  • the gate terminals of these FETs 1 and 2 are connected to each other via a resistor 3 and one end of the resistor 3
  • the AM-modulated wave signal is input via the capacity 4.
  • the drain terminals of these two FETs 1 and 2 are connected to the power supply terminal Vdd via resistors 5 and 6, respectively.
  • a single-pass filter 20 including a resistor 7 and a capacitor 8 is connected to the drain terminal of one FET 2, and a detected signal is output from the single-pass filter 20.
  • the output of the single-pass filter 20 is amplified by, for example, a low-frequency amplifier circuit (not shown), and then outputted from a speaker (not shown).
  • FIG. 2 is a diagram illustrating the principle of a current mirror circuit. As shown in the figure, the current mirror circuit has two FETs 11 and 12 with gate terminals directly connected, and short-circuits the gate terminal and drain terminal of one FET 11 and each FET 11 , 12 are connected to the power supply terminal Vdd via the resistors 13 and 14, respectively.
  • the FETs 11 and 12 shown in FIG. 2 are usually formed in the same area in a close area on a semiconductor wafer and have exactly the same electrical characteristics. Further, since the gate terminal and the drain terminal of FET 11 are short-circuited, the drain-gate voltage V DG of FET 11 becomes zero, and FET 11 operates in the saturation region. Therefore, the drain current ID and the source current IS of the FET 11 are equal. Since the gate terminals of the FETs 11 and 12 are short-circuited, the gate voltages VG of both are equal, and the voltage applied across the resistor 13 and the voltage applied across the resistor 14 are also equal. Therefore, if the resistance values of these two resistors 13 and 14 are made equal, the drain current of each FET 11 and 12 will always be constant, and the current mirror circuit shown in Fig. 2 will be a constant current circuit. Operate.
  • the portion indicated by reference numeral 10 in FIG. 1 does not make the resistance values of the two resistors 5 and 6 the same, for example, changing the resistance value R1 of the resistance 5 to 0.8 times the resistance value R2 of the resistance 6. Is set.
  • each of the two resistors 5, 6 is set to a different value, FE The balance between T1 and FET2 is lost, and the current flowing through resistor 5 does not match the current flowing through resistor 6.
  • the method of setting the resistance ratio of the two resistors 5 and 6 will be described later.
  • a resistor 3 is connected between the gate terminals of the two FETs 1 and 2.
  • the resistor 3 is provided to prevent the modulated signal input from the input terminal Vin from flowing through the path indicated by the dotted arrow in FIG.
  • FIG. 3 is a diagram for explaining the operation of the detection circuit shown in FIG. The figure shows the operation characteristics of FET 1 and 2 when the gate terminal voltage IG is changed with the horizontal axis representing the drain-source voltage VDS and the vertical axis representing the drain current ID.
  • the region A where the drain current ID changes drastically according to the drain-source voltage VDS is the saturation region, the drain current ID does not change even if the drain-source voltage VDS changes, and the region B is activated. It is called an area.
  • Vdd R2 X ID + VDS... (1)
  • Equation (2) represents the DC load line, and the straight line P in Fig. 3 corresponds to this.
  • the AC operation of the detection circuit shown in FIG. 1 is equivalent to the circuit shown in FIG. 4 if the capacitance of the capacitor 8 inside the one-pass filter 20 is assumed to be sufficiently large and the AC circuit is short-circuited. become. Therefore, the relationship between the output voltage vDS of FET 2 and the current iC is given by equation (3), where ZL is the impedance of the AC load.
  • Equation (3) represents the AC load line, and the straight line Q in Fig. 3 corresponds to this.
  • the point at which the DC load line and the AC load line intersect is the operating point T, and the modulated wave signal is detected around the operating point T. If the operating point T is in the active region of FETs 1 and 2 as shown in Fig. 5, the modulated wave signal input to the detection circuit (Curve R ′ in FIG. 5) is input to the mouth-to-pass filter 20 with almost the same waveform without distortion (curve S ′ in FIG. 5).
  • FIG. 3 shows a state in which the operating point T is set within the saturation region of the FETs 1 and 2.
  • the signal correlated with the negative envelope of the modulated wave signal S is extracted (curve S in FIG. 3), and this signal is passed through the mouth-to-pass filter 20 to obtain the modulated wave.
  • the signal can be detected with high accuracy.
  • each of the two resistors 5 and 6 is used.
  • the resistance value is set to a predetermined value or more.
  • the power supply voltage Vdd is 5 V
  • the current flowing through the resistor 5 is 100 A
  • the on-resistance of FET 1 is 0.2 V
  • the resistance value R1 of the resistor 5 is 1 OkQ
  • the resistor 5 Since the voltage between both ends becomes 1 V and 4 V is applied between the drain and source of FET 1, FET 1 cannot be saturated.
  • the resistance value R1 of the resistor 5 is set to 49, the drain-source voltage of the FET 1 becomes 0.1 IV, so that the FET 1 operates in the saturation region without fail. Therefore, it is necessary to set each of the resistances 5 and 6 to a somewhat large value in consideration of the current value flowing through the resistances 5 and 6 and the power supply voltage value.
  • the resistance value R2 of the resistor 6 is set to about 0.8 times the resistance value R1 of the resistor 5.
  • FIG. 6 is a diagram showing how the operating point T moves when the resistance ratio between the resistors 5 and 6 is changed.
  • the respective resistance values of the two resistances 5 and 6 are determined so that the FET operates in the saturation region without fail. As shown in FIG. 3, it is possible to extract only the positive-side or negative-side envelope components of the AM-modulated test signal.
  • the drain voltage depends on the drain-source voltage VDS. Since the rain current ID changes linearly, if the operating point is set within the saturation region and the modulated wave signal is detected, the waveform will not be distorted at all.
  • the detection circuit of the present embodiment has a circuit configuration similar to a current mirror circuit that is often used when an operational amplifier is formed into a chip, so that the detection circuit can be easily formed into a chip. By doing so, variations in the electrical characteristics of FETs 1 and 2 and resistors 5 and 6 can be eliminated, and highly accurate detection can be performed.
  • the resistance ratio of the two resistors 5 and 6 does not necessarily need to be 0.8, and it is desirable to determine an appropriate value in relation to the hFE of the FETs 1 and 2 and the voltage value of the power supply voltage Vdd.
  • FIG. 1 shows an example in which the detection circuit is configured by using the MOS FETs 1 and 2, but the detection circuit can be configured by using a bipolar transistor.
  • FIG. 7 shows an example of a detection circuit configured using NPN transistors
  • FIG. 8 shows an example of a detection circuit configured using PNP transistors.
  • each of the two resistors 5 and 6 is connected to the common power supply terminal Vdd, but different voltages are applied to one end of each of the two resistors 5 and 6. May be applied. Instead of grounding the respective source terminals of the two FETs 1 and 2, they may be connected to other elements such as resistors.
  • the detection processing is performed linearly using the saturation region of the transistor without using the diode, the modulated wave signal can be demodulated without being distorted.
  • the entire detection circuit can be easily formed into a chip, and by forming the chip, variations in the electrical characteristics of each element constituting the detection circuit can be eliminated. .
  • there is no adjustment portion other than the resistance values of the second and third resistors it is possible to eliminate variations between products.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

明 細 検波回路 技術分野
本発明は、 A M変調された被変調波信号を復調する検波回路に関する。 背景技術
A M変調された被変調波信号を復調する際には、 ダイォ一ドが用いられること が多い。 第 9図はダイオードを使用した検波回路の一例を示す回路図である。 被 変調波信号は、 直流力ット用のキャパシタを介してダイォ一ドに入力されて半波 整流される。 ダイォードの出力は口一パスフィル夕に入力されて搬送波成分が除 去され、 もとの信号 （以下、 「検波信号」 と称する） が取り出される。
第 1 0図はダイオードの静特性を示す図であり、 横軸はアノード · 力ソード間 電圧 VF を、 縦軸はアノード一力ソード間を流れる電流 I F をそれそれ表してい る。 図示のように、 ダイオードは二乗特性を有しており、 アノード ·カゾード間 電圧 VF が小さい領域は非線形な特性を示す。 したがって、 この領域を用いて検 波を行うと、 曲線 Tで示す被変調波信号は、 曲線 Uで示すように波形が大きく歪 んでしまう。
—方、 ダイオードは、 アノード · 力ソード間電圧 VF が大きい領域では線形な 特性を示すため、 この領域を用いて検波を行うことにより、 波形が歪むことを低 減した回路も提案されているが、 回路が複雑化する上に、 回路を構成する各素子 のばらつき等により特性が安定しないとレ、う問題がある。
また、 検波回路全体をチップ化しようとした場合、 消費電力等の関係から検波 回路を構成するすべての素子を C M O Sプロセスで形成するのが望ましいが、 ダ ィオードは C M O Sプロセスで作りにくいという問題もある。 発明の開示
本発明は、 このような点に鑑みて創作されたものであり、 その目的は波形が歪 まないように検波を行うことができ、 かつ回路全体を容易にチップ化できる検波 回路を提供することにある。
本発明の検波回路は、 基本的には力レントミラー回路と類似した構成を有して いる。 第 1および第 2のトランジス夕の各ゲ一ト端子間には第 1の抵抗が接続さ れ、 この第 1の抵抗の一端に被変調波信号が入力される。 また、 第 2のトランジ スタのドレイン端子には口一パスフィル夕が接続され、 この口一パスフィルタか ら被変調波信号を復調した信号が出力される。 第 1および第 2のトランジスタの 各ドレイン端子と所定の固定電源端子との間に接続されている第 2および第 3の 抵抗の抵抗値を調整することにより、 第 1のトランジスタ側と第 2のトランジス 夕側のバランスをわざと崩し、 被変調波信号の正側成分あるいは負側成分に相関 する信号のいずれか一方のみが第 2のトランジスタのドレイン端子に現れるよう にする。 これにより、 口一パスフィル夕からは、 被変調波信号の包絡線成分、 す なわち変調前の信号が出力される。
また、 本発明の検波回路は、 基本的にはカレントミラー回路と類似した構成を 有している。 第 1および第 2の N P Nトランジス夕の各ベース端子間には第 1の 抵抗が接続され、 この第 1の抵抗の一端に被変調波信号が入力される。 また、 第 2の N P Nトランジスタのコレクタ端子にはローパスフィル夕が接続され、 この ローパスフィル夕から被変調波信号を復調した信号が出力される。 第 1および第 2の N P Nトランジスタの各コレクタ端子と所定の固定電源端子との間に接続さ れている第 2および第 3の抵抗の抵抗値を調整することにより、 第 1の N P Nト ランジス夕側と第 2の N P Nトランジスタ側のバランスをわざと崩し、 被変調波 信号の正側成分あるいは負側成分に相関する信号のいずれか一方のみが第 2の N P Nトランジスタのコレクタ端子に現れるようにする。 これにより、 口一パスフ ィル夕からは、 被変調波信号の包絡線成分、 すなわち変調前の信号が出力される また、 本発明の検波回路は、 基本的にはカレントミラー回路と類似した構成を 有している。 第 1および第 2の P N P トランジスタの各べ一ス端子間には第 1の 抵抗が接続され、 この第 1の抵抗の一端に被変調波信号が入力される。 また、 第 2の P N P トランジスタのエミッタ端子には口一パスフィル夕が接続され、 この ϋ—パスフィル夕から被変調波信号を復調した信号が出力される。 第 1および第 2の P N P トランジスタの各エミッタ端子と所定の固定電源端子との間に接続さ れている第 2および第 3の抵抗の抵抗値を調整することにより、 第 1の P N P ト ランジスタ側と第 2の P N P トランジスタ側のバランスをわざと崩し、 被変調波 信号の正側成分あるいは負側成分に相関する信号のいずれか一方のみが第 2の P N P トランジスタのェミッタ端子に現れるようにする。 これにより、 ローパスフ ィル夕からは、 被変調波信号の包絡線成分、 すなわち変調前の信号が出力される。 以上の 3種類の検波回路においては、 第 2の抵抗の抵抗値に対する第 3の抵抗 の抵抗値の比を 1以下の所定範囲内の値、 例えば 0 . 8に設定することによって、 他に特別な回路を付加することなく、 被変調波信号の正側包絡線あるいは負側包 絡線のいずれか一方に相関する信号のみを抽出することができる。
また、 第 4の抵抗とキャパシ夕を直列に接続して口一パスフィル夕を構成する ことにより、 回路構成を簡略化でき、 チップ化も容易になる。 図面の簡単な説明
第 1図は、 本発明を適用した一実施形態の検波回路の回路図
第 2図は、 カレントミラ一回路の原理を説明する図、
第 3図は、 動作点が飽和領域内にある場合の検波回路の動作を説明する図、 第 4図は、 図 1の検波回路の交流的動作を示す等価回路図、
第 5図は、 動作点が活性領域内にある場合の検波回路の動作を説明する図、 第 6図は、 抵抗比を変えたときに動作点が移動する様子を示す図、
第 7図は、 N P Nトランジスタを用いて構成した検波回路の回路図、
第 8図は、 P N P トランジスタを用いて構成した検波回路の回路図、
第 9図は、 ダイォ一ドを使用した検波回路の一例を示す回路図、
第 1 0図は、 ダイオードの静特性を示す図である。 発明を実施するための最良の形態
以下、 本発明を適用した検波回路について、 図面を参照しながら具体的に説明 する。
第 1図は、 本発明を適用した一実施形態の検波回路の回路図である。 この検波 回路は、 AM変調された被変調波信号を復調するためのものであり、 AMラジオ 受信機などに用いられる。 検波回路の内部には、 ソース接地された 2つの MOS 型の FET 1、 2が設けられ、 これら FET 1、 2の各ゲート端子は、 抵抗 3を 介して互いに接続され、 抵抗 3の一方端にはキャパシ夕 4を介して AM変調され た被変調波信号が入力される。 これら 2つの FET 1、 2の各ドレイン端子は、 それそれ抵抗 5、 6を介して電源端子 Vddに接続されている。 また、 一方の FE T 2のドレイン端子には、 抵抗 7およびキャパシタ 8からなる口一パスフィルタ 20が接続され、 この口一パスフィル夕 20から検波された信号が出力される。 口一パスフィルタ 20の出力は、 例えば低周波増幅回路 （図示せず） で増幅され た後、 スピーカ （図示せず） から音声出力される。
第 1図に示した検波回路において、 符号 1 0で示す部分は、 みかけ上カレント ミラー回路と類似した構成を有している。 第 2図はカレントミラ一回路の原理を 説明する図である。 同図に示すように、 カレントミラー回路は、 ゲート端子を直 結した 2つの FET 1 1、 12を備えており、 一方の FET 1 1のゲート端子と ドレイン端子を短絡するとともに、 各 FET 1 1、 12のドレイン端子をそれそ れ抵抗 13、 14を介して電源端子 Vddに接続した構造を有している。
第 2図に示す FET 1 1、 1 2は、 通常は半導体ウェハ上の近接した領域に同 一面積で形成され、 電気的特性が全く等しくなる。 また、 FE T 1 1のゲート端 子とドレイン端子は短絡されているため、 FET 1 1のドレイン ·ゲート電圧 V DGはゼロになり、 F E T 1 1は飽和領域で動作する。 したがって、 FET 1 1の ドレイン電流 ID とソース電流 IS は等しくなる。 また、 各 FET 1 1、 12の ゲート端子は短絡されているため、 双方のゲート電圧 VG は等しくなり、 抵抗 1 3の両端にかかる電圧と抵抗 14の両端にかかる電圧も等しくなる。 このため、 これら 2つの抵抗 13、 14の抵抗値を等しくすれば、 各 F E T 1 1、 1 2のド レイン電流は常に一定となり、 第 2図に示すカレントミラ一回路は定電流回路と して動作する。
一方、 第 1図の符号 10で示す部分は、 2つの抵抗 5、 6の各抵抗値を同じに せずに、 例えば抵抗 5の抵抗値 R1 を抵抗 6の抵抗値 R2 の 0. 8倍に設定して いる。 このように、 2つの抵抗 5、 6の各抵抗値を異なる値に設定すると、 FE T 1側と FE T 2側でバランスが崩れ、 抵抗 5を流れる電流と抵抗 6を流れる電 流が一致しなくなる。 なお、 2つの抵抗 5、 6の抵抗比の設定方法については後 述する。
また、 第 1図の符号 1 0で示す部分は、 2つの FET 1、 2の各ゲート端子の 間に抵抗 3が接続されている。 この抵抗 3は、 入力端子 Vinから入力された被変 調波信号が第 1図の点線矢印の経路を通って流れるのを防止するために設けられ ている。
第 3図は、 第 1図に示した検波回路の動作を説明する図である。 同図には、 横 軸をドレイン ' ソース間電圧 VDS、 縦軸をドレイン電流 ID としてゲート端子電 圧 IG を変化させた場合の F E T 1、 2の動作特性が示されている。 以下では、 ドレイン ' ソース間電圧 VDSに応じてドレイン電流 ID が急激に変化する領域 A を飽和領域、 ドレイン · ソース間電圧 VDSが変化してもドレイン電流 ID が変化 しなレ、領域 Bを活性領域と呼ぶ。
第 1図に示した検波回路の直流的動作は、 次の （ 1 ) 式で示される。
Vdd=R2 X I D + VDS … （ 1 )
( 1) 式を変形すると （2) 式のようになる。
ID =- ( 1/R2 ) VDS+ Vdd/R2 … （2)
この （2) 式は直流負荷線を表しており、 第 3図の直線 Pがこれに対応してい る。
—方、 第 1図に示した検波回路の交流的動作は、 口一パスフィルタ 20内部の キャパシタ 8の容量が十分大きいものとして交流的に短絡状態とみなすと、 第 4 図に示す回路と等価になる。 したがって、 FET 2の出力電圧 vDSと電流 iC と の関係は、 交流負荷のインピーダンスを ZL とすると、 （3) 式のようになる。
iC =- ( 1/ZL ) vDS … ( 3 )
この （3) 式は交流負荷線を表しており、 第 3図の直線 Qがこれに対応してい る。
上述した直流負荷線と交流負荷線とが交差する点が動作点 Tであり、 この動作 点 Tを中心として被変調波信号が検波される。 動作点 Tが仮に第 5図に示すよう に FET 1、 2の活性領域内にある場合、 検波回路に入力された被変調波信号 (第 5図の曲線 R' ) は、 歪むことなくほぼ同じ波形のままで口一パスフィル夕 20に入力される （第 5図の曲線 S' ) 。
これに対して、 第 3図は動作点 Tを FET 1、 2の飽和領域内に設定した状態 を示している。 この場合には、 被変調波信号 Sの負側の包絡線に相関する信号の みが抽出され （第 3図の曲線 S) 、 この信号を口一パスフィル夕 20に通すこと で、 被変調波信号を精度よく検波することができる。
このように、 被変調波信号を検波するためには、 FET 1、 2を飽和領域内で 動作させることが必要となり、 そのために本実施形態の検波回路では、 2つの抵 抗 5、 6の各抵抗値が所定値以上に設定されている。
例えば、 電源電圧 Vddを 5 V、 抵抗 5を流れる電流を 100 A、 FE T 1の オン抵抗を 0. 2 Vとすると、 仮に抵抗 5の抵抗値 R1 が 1 O kQの場合には、 抵抗 5の両端電圧は 1 Vになって F E T 1のドレイン · ソース間に 4 Vがかかる ため、 FET 1を飽和させることはできない。 一方、 抵抗 5の抵抗値 R1 を 49 にすると、 F E T 1のドレイン . ソース間電圧が 0. I Vになるため、 FE T 1は確実に飽和領域で動作する。 したがって、 抵抗 5、 6を流れる電流値ゃ電 源電圧値を考慮に入れて抵抗 5、 6の各抵抗値をある程度大きな値に設定する必 要がある。
また、 本実施形態の検波回路では、 抵抗 6の抵抗値 R2 を抵抗 5の抵抗値 R1 の約 0. 8倍に設定している。 第 6図は、 抵抗 5と抵抗 6の抵抗比を変えたとき に動作点 Tが移動する様子を示す図である。 同図において、 実線 Pは R1 = 0. 8 XR2 の関係を満たす場合の直流負荷線を示し、 一点鎖線 P' は Rl =R2 の 場合の直流負荷線を示している。 図示のように、 抵抗 5、 6の抵抗比を 0. 8 (R1 =0. 8 X R2 ) にした場合の動作点 Tは、 Rl =R2 にした場合の動作 点 T ' よりも飽和領域側に存在することがわかる。
このように、 抵抗 5と抵抗 6の抵抗比を約 0. 8に維持した状態で、 FETが 確実に飽和領域で動作するように 2つの抵抗 5、 6の各抵抗値を定めることによ り、 第 3図に示すように、 AM変調された被検波信号の正側あるいは負側の包絡 線成分のみを抽出することができる。
また、 FET 1、 2の飽和領域では、 ドレイ ン ' ソース間電圧 VDSに応じて ド レイン電流 ID が直線的に変化するため、 飽和領域内に動作点を設定して被変調 波信号を検波すると、 波形が全く歪まなくなる。 また、 本実施形態の検波回路は、 オペアンプをチップ化する際などによく用いられるカレントミラ一回路に類似し た回路構成を有しているためチップ化が容易であり、 また、 チ'ソプ化することに より、 FET 1、 2や抵抗 5、 6の電気的特性のばらつきをなくすことができ、 精度の高い検波動作が可能となる。
なお、 2つの抵抗 5、 6の抵抗比は必ずしも 0. 8である必要はなく、 FET 1、 2の hFEや電源電圧 Vddの電圧値などとの関係で、 適当な値を定めることが 望ましい。
第 1図では、 MOS FET l、 2を用いて検波回路を構成する例を示したが、 バイポーラトランジスタを用いて検波回路を構成することも可能である。 例えば、 第 7図は NPNトランジスタを用いて構成した検波回路の一例を示し、 第 8図は PNPトランジスタを用いて構成した検波回路の一例を示している。
また、 第 1図に示した検波回路では、 2つの抵抗 5、 6のそれぞれの一方端を 共通の電源端子 Vddに接続しているが、 2つの抵抗 5、 6のそれぞれの一方端に 異なる電圧を印加するようにしてもよい。 また、 2つの FET 1、 2のそれそれ のソース端子を接地する代わりに、 抵抗などの他の素子に接続してもよい。 産業上の利用可能性
上述したように、 本発明によれば、 ダイオードを用いることなく トランジスタ の飽和領域を利用して線形的に検波処理を行うため、 被変調波信号を歪ませずに 復調することができる。 また、 カレントミラ一回路と類似した回路構成を有する ため、 検波回路全体を容易にチップ化でき、 またチップ化することにより、 検波 回路を構成する各素子の電気的特性のばらつきをなくすことができる。 さらに、 第 2および第 3の抵抗の抵抗値以外は調整箇所がないため、 製品間のばらつきを なくすことができる。

Claims

請 求 の 範 囲
1 . A M変調された被変調波信号を復調する検波回路において、
ゲート . ドレイン間が短絡された第 1のトランジスタと、
ゲート端子に前記被変調波信号が入力される第 2のトランジスタと、 前記第 1および第 2のトランジス夕の各ゲート端子の間に接続される第 1の抵 抗と、
前記第 1および第 2のトランジス夕の各ドレイン端子と所定の固定電源端子と の間に接続される第 2および第 3の抵抗と、
前記第 2のトランジス夕のドレイン端子に接続され前記被変調波信号を復調し た信号を出力するローバスフィル夕と、
を備えることを特徴とする検波回路。
2 . 前記被変調波信号の正側包絡線あるいは負側包絡線のいずれか一方に相関す る信号が前記口一パスフィル夕から出力されるように前記第 2および第 3の抵抗 の抵抗比を設定することを特徴とする請求の範囲第 1項記載の検波回路。
3 . 前記第 1および第 2のトランジスタが飽和領域で動作するように前記第 2お よび第 3の抵抗の抵抗値を調整することを特徴とする請求の範囲第 2項記載の検 波回路。
4 . 前記第 2の抵抗の抵抗値に対する前記第 3の抵抗の抵抗値の比を 1以下の所 定範囲内の値に設定することを特徴とする請求の範囲第 2項記載の検波回路。
5 . 前記口一パスフィルタは、 第 4の抵抗とキャパシ夕とを直列に接続して構成 され、 前記第 4の抵抗と前記キャパシタとの接続点から復調した信号を出力する ことを特徴とする請求の範囲第 1項記載の検波回路。
6 . A M変調された被変調波信号を復調する検波回路において、
ベース · コレクタ間が短絡された第 1の N P Nトランジスタと、
ベース端子に前記被変調波信号が入力される第 2の N P Nトランジスタと、 前記第 1および第 2の N P N トランジスタの各ベース端子の間に接続される第 1の抵抗と、
前記第 1および第 2の N P N トランジスタの各コレクタ端子と所定の固定電源 端子との間に接続される第 2および第 3の抵抗と、 前記第 2の N P N トランジスタのコレクタ端子に接続され前記被変調波信号を 復調した信号を出力するローパスフィル夕と、
を備えることを特徴とする検波回路。
7 . 前記被変調波信号の正側包絡線あるいは負側包絡線のいずれか一方に相関す る信号が前記口一パスフィルタから出力されるように前記第 2および第 3の抵抗 の抵抗比を設定することを特徴とする請求の範囲第 6項記載の検波回路。
8 . 前記第 1および第 2の N P Nトランジスタが飽和領域で動作するように前記 第 2および第 3の抵抗の抵抗値を調整することを特徴とする請求の範囲第 7項記 載の検波回路。
9 . 前記第 2の抵抗の抵抗値に対する前記第 3の抵抗の抵抗値の比を 1以下の所 定範囲内の値に設定することを特徴とする請求の範囲第 7項記載の検波回路。
1 0 . 前記口一パスフィルタは、 第 4の抵抗とキャパシ夕とを直列に接続して構 成され、 前記第 4の抵抗と前記キャパシタとの接続点から復調した信号を出力す ることを特徴とする請求の範囲第 6項記載の検波回路。
1 1 . A M変調された被変調波信号を復調する検波回路において、
ベース · コレクタ間が短絡された第 1の P N P トランジスタと、
ベース端子に前記被変調波信号が入力される第 2の P N P トランジスタと、 前記第 1および第 2の P N P トランジスタの各ベース端子の間に接続される第 1の抵抗と、
前記第 1および第 2の P N P トランジスタの各エミッ夕端子と所定の固定電源 端子との間に接続される第 2および第 3の抵抗と、
前記第 2の P N P トランジスタのエミッタ端子に接続され前記被変調波信号を 復調した信号を出力する口一パスフィルタと、
を備えることを特徴とする検波回路。
1 2 . 前記被変調波信号の正側包絡線あるいは負側包絡線のいずれか一方に相関 する信号が前記口一パスフィル夕から出力されるように前記第 2および第 3の抵 抗の抵抗比を設定することを特徴とする請求の範囲第 1 1項記載の検波回路。
1 3 . 前記第 1および第 2の P N P トランジスタが飽和領域で動作するように前 記第 2および第 3の抵抗の抵抗値を調整することを特徴とする請求の範囲第 1 2 項記載の検波回路。
1 4 . 前記第 2の抵抗の抵抗値に対する前記第 3の抵抗の抵抗値の比を 1以下の 所定範囲内の値に設定することを特徴とする請求の範囲第 1 2項記載の検波回路 c
1 5 . 前記ローパスフィルタは、 第 4の抵抗とキャパシタとを直列に接続して構 成され、 前記第 4の抵抗と前記キャパシ夕との接続点から復調した信号を出力す ることを特徴とする請求の範囲第 1 1項記載の検波回路。
PCT/JP1999/000149 1998-01-20 1999-01-19 Detector circuit WO1999037019A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000540617A JP4215951B2 (ja) 1998-01-20 1999-01-19 検波回路
EP99900638A EP1050956A4 (en) 1998-01-20 1999-01-19 DETECTOR CIRCUIT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2284798 1998-01-20
JP10/22847 1998-01-20

Publications (1)

Publication Number Publication Date
WO1999037019A1 true WO1999037019A1 (en) 1999-07-22

Family

ID=12094115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/000149 WO1999037019A1 (en) 1998-01-20 1999-01-19 Detector circuit

Country Status (5)

Country Link
EP (1) EP1050956A4 (ja)
JP (1) JP4215951B2 (ja)
CN (1) CN1288606A (ja)
TW (1) TW415068B (ja)
WO (1) WO1999037019A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043699A (ja) * 2006-07-28 2007-02-15 Sony Corp 復調回路及び受信装置
JP2007116651A (ja) * 2005-09-22 2007-05-10 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信装置
US7705658B2 (en) 2006-12-13 2010-04-27 Mitsubishi Electric Corporation Wave detector circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440368B (zh) * 2011-01-26 2014-06-01 Aten Int Co Ltd 訊號延伸系統及其傳送端與接收端
CN104730376A (zh) * 2014-12-29 2015-06-24 上海贝岭股份有限公司 一种检波电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220506A (ja) * 1982-06-16 1983-12-22 Mitsubishi Electric Corp Ａｍ検波回路
JPS61164304A (ja) * 1985-01-17 1986-07-25 Matsushita Electric Ind Co Ltd 片波検波回路
JPS61237503A (ja) * 1985-04-12 1986-10-22 Nec Ic Microcomput Syst Ltd 整流回路
JPS62163766U (ja) * 1986-04-08 1987-10-17
JPS63151109A (ja) * 1986-12-15 1988-06-23 Nec Corp 半波整流器
JPH01233982A (ja) * 1988-03-15 1989-09-19 Sony Corp 自動彩度制御電圧検出回路
JPH04170807A (ja) * 1990-11-05 1992-06-18 Nec Corp 振幅検波回路
JPH08125445A (ja) * 1994-10-21 1996-05-17 Advantest Corp 高周波検波回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220506A (ja) * 1982-06-16 1983-12-22 Mitsubishi Electric Corp Ａｍ検波回路
JPS61164304A (ja) * 1985-01-17 1986-07-25 Matsushita Electric Ind Co Ltd 片波検波回路
JPS61237503A (ja) * 1985-04-12 1986-10-22 Nec Ic Microcomput Syst Ltd 整流回路
JPS62163766U (ja) * 1986-04-08 1987-10-17
JPS63151109A (ja) * 1986-12-15 1988-06-23 Nec Corp 半波整流器
JPH01233982A (ja) * 1988-03-15 1989-09-19 Sony Corp 自動彩度制御電圧検出回路
JPH04170807A (ja) * 1990-11-05 1992-06-18 Nec Corp 振幅検波回路
JPH08125445A (ja) * 1994-10-21 1996-05-17 Advantest Corp 高周波検波回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1050956A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116651A (ja) * 2005-09-22 2007-05-10 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信装置
JP2007043699A (ja) * 2006-07-28 2007-02-15 Sony Corp 復調回路及び受信装置
JP4609394B2 (ja) * 2006-07-28 2011-01-12 ソニー株式会社 復調回路及び受信装置
US7705658B2 (en) 2006-12-13 2010-04-27 Mitsubishi Electric Corporation Wave detector circuit

Also Published As

Publication number Publication date
CN1288606A (zh) 2001-03-21
EP1050956A1 (en) 2000-11-08
EP1050956A4 (en) 2002-01-02
TW415068B (en) 2000-12-11
JP4215951B2 (ja) 2009-01-28

Similar Documents

Publication Publication Date Title
US6462612B1 (en) Chopper stabilized bandgap reference circuit to cancel offset variation
US6417735B1 (en) Amplifier with bias compensation using a current mirror circuit
US6864751B1 (en) Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range
CN106877826B (zh) 栅偏置网络的自偏置分布式放大器的功率增强装置和方法
JPH07106875A (ja) 半導体集積回路
US5969545A (en) Peak detector circuit
US3970870A (en) Signal rectifying circuit
WO1999037019A1 (en) Detector circuit
US5999050A (en) Differential amplifier, an integrated circuit, and a telephone
US20050007198A1 (en) Power amplifier module
US20230034417A1 (en) Isolated communications lane demodulator
US5767662A (en) Amplifier having single-ended input and differential output and method for amplifying a signal
US6812686B2 (en) Method of forming an RF detector and structure therefor
US5059922A (en) High speed low offset CMOS amplifier with power supply noise isolation
JPH0671181B2 (ja) Ａｇｃ回路
US6556050B2 (en) High speed signal window detection
US6590379B2 (en) Apparatus for detecting the envelope of an input signal
US12028074B2 (en) Pulse width distortion correction
JP2001057511A (ja) 線形増幅回路
JPH11330878A (ja) 光受信装置
JP3912124B2 (ja) 復調回路
JPS6119529Y2 (ja)
SU1679610A1 (ru) Усилитель-ограничитель
JPH0340533A (ja) 復調回路
US20200136576A1 (en) Low power radio frequency signal detector

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99802241.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09600520

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: KR

WWE Wipo information: entry into national phase

Ref document number: 1999900638

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999900638

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999900638

Country of ref document: EP