JPH0340533A

JPH0340533A - 復調回路

Info

Publication number: JPH0340533A
Application number: JP1174976A
Authority: JP
Inventors: Nobuo Shiga; 信夫志賀
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1989-07-06
Filing date: 1989-07-06
Publication date: 1991-02-21
Also published as: EP0406865A3; US5027080A; CA2020488A1; EP0406865A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕本発明は受信信号を極めて高い線形性をもって復調する
復調回路に関するものである。〔従来の技術〕従来、この種の復調回路としては、例えば、電気電子学
会（ＩＥＥＥ）刊行のトランザクションズ・オン・エレ
クトロン・デバイス（ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　　ＥＬＥＣＴＩ？
ＯＮ　　ＤＥＶＩＣＥＳ、ＶＯＬ、ＥＤ−２８゜ＮＯ，
２，ＦＥＢＲＵＡＲＹ　１９８１）に開示されている光
受信回路があり、この回路は第１１図に示される。電界効果トランジスタ（ＦＥＴ）Ｑｌは、ドレインに負
荷としてＦＥＴＱ２が接続され、ソースは接地されてい
る。また、ＦＥＴＱ３゜ダイオードＤ１〜Ｄ４．ＦＥＴ
Ｑ４はソースフォロア回路を構成しており、出力インピ
ーダンスが５０［Ω］になるように形成されている。ま
た、ＦＥＴＱ２およびＦＥＴＱ３のドレインには＋５〔
Ｖ］の正電Ｒ電圧ｖＤＤが与えられており、ＦＥＴＱ４
のソースには−４［ｖ］の負電源電圧ｖ３３が与えられ
ている。光信号は受ｆ＝されると電気信号に変換されてＦＥＴＱ
Ｉにゲート電圧■　として与えられ、ドレｓイン電流Ｉｄｌ：変換される。このドレイン電流１ｄは
ＦＥＴＱ２を負（ａｉとして流れ、ＦＥＴＱＩのドレイ
ンには電圧が発生する。この電圧はＦＥＴＱ３のゲート
に与えられ、ＦＥＴＱ３はオンしてこのＦＥＴＱ３にも
ドレイン電流１ｄが流れる。そして、このドレイン電流１ｄは各ダイオードＤ１〜Ｄ
４に流れ、ＦＥＴＱ４のドレインには所定の電圧が発生
し、出力される。また、光受偏回路として第１２図に示されるものもある
。受光素子１にはｔｉｖ、が与えられており、これに受信
された光信号は抵抗Ｒ１により電圧信号に変換される。この電圧信号は、コンデンサＣ１によって直流分が除去
され、ＦＥＴＱ５のゲートに１ｊ、えられる。ＦＥＴＱ
５のゲー鷹には抵抗Ｒ２Ｒ３によって所定の電圧が印加
されており、直流分が除去された電圧信号は、ＦＥＴＱ
５および抵抗Ｒ４により構成されるソースフォロア回路
によってインピーダンス変換される。そして、インピー
ダンス変換された電圧信号はＦＥＴＱ５のソースから出
力される。〔発明がＭ決しようとする３題〕しかしながら上記の第１１図に示される従来の別路では
、強い光１５号が受信されると回路に人力される龜号の
振幅は大きくなる。このため、復調される信号に発生す
る歪みは大きくなり、復調信号の線形性が悪くなるとい
う課題があった。この課題は、受信信号であるアナログ
信号を極めて高い線形性をもって１ｓｉ調することが必
要とされるシステムにおいては重要な問題になる。線形性が悪くなる原因は次のように考えられる。すなわち、ＦＥＴの入出力特性であるゲート電圧Ｖ　対
ドレイン電流■４の特性は、ドレイン電流ｓ ■ｄがゲート電圧ＶｇＳの２次関数として表され、次式
のように示される。ここで、ＦＥＴのしきい値電圧をＶ
　　電流駆動能力の目安になる比例定ｔｈ’ 数をＫとする。２　　　　　　・・・（１〉！　　−Ｋ　（Ｖｇ、−Ｖｔｈ）従って、ＦＥＴにゲート電圧Ｖ　として与えらＳれる受信信号が大きくなると、このＦＥＴのドレイン電
流Ｉ、は非線形的に変化して復調信号の線形性は悪化す
る。また、上記の第１２図に示される従来の回路では、抵抗
Ｒ２およびＲ３を適宜選択することにより、ＦＥＴＱ５
のゲート電圧を自由に選択できる利点がある。しかし、
この反面、ＦＥＴＱ５のしきい値電圧や伝達コンダクタ
ンスｇ　等の製造バラツキ、また、供給される電源電圧
■ＤＤの□変動等により、そのゲート電圧は変動する。従って、復調される信号は安定化せず、線形性はますま
す悪化する。〔課題を解決するための手段〕本発明はこのような３題を解消するためになされたもの
で、受信信号をインピーダンス変換する複数のソースフ
ォロア回路を同一半導体基板に備え、初段のＦＥＴはゲ
ートに受信信号が与えられ、ゲートとソースとの間に高
い抵抗値を有する抵抗が接続されると共にソースに抵抗
が接続されたものである。また１、次段に接続される各
ＦＥＴは、ゲートが前段のＦＥＴのソースに接続され、
ソースが次段のＦＥＴのゲートに接続されると共に抵抗
に接続されたものである。さらに、２段目以降の各ＦＥ
Ｔのゲート幅とそのソースに接続された抵抗の抵抗値と
の積は、初段のＦＥＴのゲート輻とそのソースに接続さ
れた抵抗の抵抗値との積に等しく設定されたものであり
、しかも、最終段のＦＥＴのゲート幅は、出力インピー
ダンスが負荷回路のインピーダンスよりも小さくなるよ
うに設定されたものである。〔作用〕初段のＦＥＴのゲート・ソース間に接続される抵抗の抵
抗値は大きいため、初段のＦＥＴのゲート電位とソース
電位とはほぼ等しくなってこのゲート・ソース間電圧は
ほぼ０　［Ｖ］になる。また、全ての段のＦＥＴのゲー
ト幅とそのソースに接続された抵抗の抵抗値との積は等
しいため、全ての段のＦＥＴのドレイン電流とソースに
接続された抵抗の抵抗値との積は等しくなり、全ての段
のソース電位は相互に等しくなる。しかも、各段のＦＥ
Ｔのソース電位は次段のＦＥＴのゲート電位に等しい。従って、各段のＦＥＴのソース電位とゲート電位とは等
しくなり、各段のＦＥＴのゲート・ソース間電圧はほぼ
０［ｖ］になる。また、各段のＦＥＴの負荷として人力インピーダンスの
高いソースフォロア回路が接続されている。また、出力
インピーダンスは負荷回路のインピーダンスよりも小さ
いため、最終段のＦＥＴの負荷も高インピーダンスにな
っている。このため、各段のＦＥＴの電性利得はほぼ１
になり、各段のＦＥＴのソースから出力される信号の振
幅は小さくムっで、この小振幅の信号が各段のＦＥＴの
ゲートに与えられる。また、各素子は同一半導体基板に形成されているため、
各素子の製造バラツキは同一の比率にて光中する。この
ため、各段のＦＥＴのゲート幅とそのソースに接続され
た抵抗の抵抗値との積は、製造バラツキがあっても各ソ
ースフォロ回路相互間では等しい。しかも、この積は電
Ｒ電圧変動からの影響を受けない。〔実施例〕次に、本発明を畠品位テレビ放送サービスに使用される
光ＣＡＴＶシステムの光受信回路に適用した場合につい
て説明する。第１図はこの光受信回路の一実施例の構成
を表す回路図であり、同一半導体基板に形成される。ＰＩＮホトダイオード１１のカソードは’ｆｌｉ［圧Ｖ
ＢにＩ！ｉ’＋り上げられ、アノードは一端が接地され
た抵抗Ｒ１１の他端に接続されている。また、このアノ
ードはコンデンサＣ１，１を介し、初段のソースフォロ
ア回路を４Ｍ　５３ＥするＦＥＴＱＩＩのゲートに接続
されている。ＦＥＴＱＩＩのゲート・ソース間には、高
い抵抗値を有する抵抗Ｒ１２が接続されている。また、
ＦＥＴＱＩＩのドレインは、バイパスコンデンサＣ１２
が接続された電源電圧ＶＤＤに吊り上げられ、そのソー
スは抵抗Ｒ１３を介して接地されている。また、このソ
ースは、２段目のソースフォロア回路を構成するＦＥＴ
Ｑ１２のゲートに接続されている。このＦＥＴＱ１２も
ＦＥＴＱＩＩと同様に、そのドレインは電源電圧ＶＤＤ
に吊り上げられ、ソースは抵抗Ｒ１４を介して接地され
ている。そして、このソースは回路の出力端子１２に接
続されている。抵抗Ｒ１１の抵抗値は約１　［ＫΩ］程度に設定されて
いる。これは、有線テレビジョン放送法で定める「望ま
しい性能」を満足させるためである。つまり、同法では４０チヤンネルの映像信号を１０［Ｋ
ｍｌの距離を伝送した際に、キャリア信号電力対＊ｆｐ
電力の比であるＣ／Ｎが４５ｄＢ以上であることが要求
されている。抵抗Ｒ１１の抵抗値を変化させた場合、伝
送距ｉｌｌ　［Ｋｍｌ　　（Ｉ軸）とＣ／Ｎ　［ｄＢ］
　　（縦軸）との関係は第２図のグラフに表される。曲
線１３は抵抗Ｒ１１の抵抗値が３００〔Ωコの場合の関
係、曲線１４は抵抗値が１　［ＫΩ］の場合の関係を示
している。抵抗値が３００［Ω］の場合には伝送距離が
１０［ＫｍｌでＣ／Ｎが約４５ｄＢである。抵抗値が１
　［ＫΩ］の場合には１０［Ｋｍｌで約４７ｄＢ、１５
［Ｋｍｌで約４５ｄＢである。このため、抵抗Ｒ１１に
は１　［ＫΩ〕以上の抵抗値が必要とされる。コンデンサＣ１ｌの容量値は３０　［ｐＦ］以上に設定
される。コンデンサＣ１ｌは、受信信号の強度が大きい
場合にＦＥＴＱＩＩのゲート電圧が変動するのを抑ＩＬ
するＬＩＩ流分遮断コンデンサであり、復、２！Ｊ信号
の線形性を維持するものである。また、光ＣＡＴＶシス
テムでは、低周波数帯域で子機側から親機側へ向かう上
り信号を伝゛送するため、低域遮断周波数は５［ＭＨｚ
］以下でなければならない。このためには、コンデンサ
Ｃ１ｌの容量位としては上記の鎖が必要となる。抵抗Ｒ１２の抵抗値は、抵抗Ｒ１１，Ｒ１３の各抵抗値
に比較して十分大きい値であれば良く、通常１００［Ｋ
Ω］捏度に設定される。このため、ＦＥＴＱＩＩのゲー
ト・ソース間には電流がほとんど流れなくなり、このゲ
ート電位とソース電位とはほぼ等しくなる。従って、Ｆ
ＥＴＱＩＩのゲート・ソース間電圧Ｖ　はほぼ０

【ｖ】
になる。Ｓまた、抵抗Ｒ１３の抵抗値「１３は、ＦＥＴＱＩＩの動
作点において、このＦＥＴＱＩＩのドレイン・ソース間
電圧がドレイン耐圧の約１／′２になるように設定され
ている。また、抵抗Ｒ１４の抵抗”　１４は、ＦＥＴＱ
Ｉ２のゲート幅０ｗ２との積が、抵抗Ｒ１３の抵抗値’
１３とＦＥＴＱＩＩのゲート幅Ｇｖｌとの積に等しくな
るように、つまり、次式を満たすように設定される。 ’　　”　（「！３×Ｇｗｌ）／Ｇｖ２　　　　　・・
・（２）４ドレイン電流Ｉ、はゲート幅に比例するため、（２）式
のように抵抗ｔｎｒ１４を設定すれば、ＦＥＴＱＩＩお
よびＦＥＴＱＩ２の各ソース電位は等しくなる。また、
−ＦＥＴＱＩ２のゲート電位はＦＥＴＱＩＩのソース電
位に等しく、このＦＥＴＱｌｌのソース電位はＦＥＴＱ
Ｉ　１のゲート電位に等しい。従って、ＦＥＴＱＩ２の
ゲート電位およびソース電位は、ＦＥＴＱＩＩのゲート
電位およびソース電位に等しくなる。この結果、ＦＥＴ
ＱＩ２のゲート・ソース間電圧Ｖ　もほぼ０〔ｖ］ｓになる。また、ＦＥＴＱＩ２はＦＥＴＱｌｌによるソースフォロ
ア回路の負荷になっており、ＦＥＴＱＩ２の入力インピ
ーダンスはハイインピーダンスである。このため、ＦＥ
ＴＱＩＩの負荷はハイインピーダンスになり、ＦＥＴＱ
ＩＩの電圧利得Ａはほぼ１になる。つまり、ＦＥＴＱＩ
Ｉの負荷インピーダンスをＲＬとすると、ＦＥＴＱｌｌ
の電圧利得Ａは次式に表される。Ａ　−［ｇ　　（ｒ　１３／　Ｊ、　＞　］　／箇［１＋　（ｒ１３／ＲＬ）（ｇ、＋ｇ、）］・・・　（
３）ここで、ｇ　　５　ｇｄはＦＥＴＱＩＩの伝達コンダク
タンス、ドレインコンダクタンスを示し、記号「ｌ」は
、記号の前後にある各抵抗が並列接続された場合の合成
抵抗値を表す。通常Ａの値は１以下（Ａ＜１）であるが
、上記式から理解されるように、（ｒ１３ｊ’ＲＬ）の
値が大きい程、すなわちＦ、ＥＴＱＩＩの負荷インピー
ダンスＲＬの値が大きい秋、ＦＥＴＱＩＩの電圧利得Ａ
は１に近付く。本実施例の場合、インピーダンスＲＬは
ＦＥＴＱＩ２の人力インピーダンスであるからこの値は
十分に大きく、ＦＥＴＱＩＩの電圧利得Ａはほぼ１にな
る。また、最終段のソースフォロア回路を構成するＦＥＴＱ
Ｉ２のゲート幅Ｇｖ２は、前記の（２）式を満星させる
と共に、出力端子１２に接続される負倫回路のインピー
ダンスよりも小さくなるように設定されている。通常、
光ＣＡＴＶＡステムでは、５０〜７５［Ω］の人出力イ
ンピーダンスを有する増幅機が使用され、本回路の負荷
にもそのような増幅機が接続されると考えられ°る。こ
のため、ＦＥＴＱＩ２のゲート幅は、出力インピーダン
スが２５［Ω］以下になるように設定される。従って、ＦＥＴＱＩ２の負荷インピーダンスも高くなり
、前記の（３）式におけるインピーダンスＲ，は大きく
なる。この結果、ＦＥＴＱＩ２の電圧利得Ａもほぼ１°
になる。従って、各ソース・フォロア回路の電圧利得Ａ
はほぼ１になり、しかも、各ソース・フォロア回路の負
荷インピーダンスは高いため、各ソース・フォロア回路
に入力されるｆｊ号振幅は小さくなる。以上のように、ＦＥＴＱＩＮおよびＦＥＴＱＩ２の各ゲ
ート・ソース間電圧Ｖ　は０

【ｖ】にｓなり、しかも、ゲートに与えられる信号の振幅は小さい
ものとなる。このため、本実施列による回路によれば、
線形性を極めて高くして受信信号を復調することが可能
になる。これは、以下のように説明する二とが出来る。一般的に、ＦＥＴのゲート・ソース間電圧ｖｇ。とドレイン電流ｌ、との間には前述した（１）式１／２関係は１次式で示され、（ｌ　）　　は７ｇ８の変化に
対して直線的に、つまり、線形的に変化する１／２はずである。しかし、実際には、（Ｉ　）　　　とｖｇ
ｓとの関係は第３図のグラフに示されるものとなり、全
範囲に亘って線形的に変化しない。これは、ＦＥＴのし
きい値電圧ｖｔｈ付近ではサブスレシホルド電流のため
、ゲート・ソース間電圧ｖｇ。を減少させてもドレイン電流！６は消滅せずに流れ続け
るためである。また、電圧Ｖ　が大きい範ｓ囲では、ゲート・ソース間のショットキ特性によるショ
ットキ順方向電流がゲートからソースに流れ込み、電圧
■　の大部分がゲート寄生抵抗Ｒｇｓおよびソース寄生抵抗Ｒにおいて費やされるからである
。従って、ゲート・ソース間電圧Ｖ　をｓ大きくしてもドレイン電流Ｉ、は線形的に増加しなくな
る。このため、復調信号の歪みを小さくするために１／２は、（１）　　　とｖｇ、との関係が直線的に変化する
電圧ｖｇ、の範囲Ｗ”Ｃ’ＦＥＴを使用することが必要
になる。本実施例によれば、上述したように、ＦＥＴＱ
ＩＩ、（）１２の各ゲート・ソース間電圧ｖｇ、はほぼ
０　［Ｖ］に設定されており、かつ、各ゲートに与えら
れる信号の振幅は小さいものとなっている０従って、各
ＦＥＴＱＩ１．Ｑ１２はド１／２レイン電流（！〉　　　とゲート・ソース間電圧■ｇ、
との関係が線形的に変化する電圧範囲Ｗで使用されてい
ることになり、復調信号の歪みは極めて小さくなる。また、復調信号の歪みを小さくするためには、各ＦＥＴ
Ｑ１１．Ｑ１２の各ゲート・ソース間電圧Ｖ　が製造の
バラツキや？ｔ［電圧ＶＩ）Ｄの変動等ｓによって影響を受けないことも必要である。本実施例に
よる回此購成は、これら要因から影響を受けないものと
なっており、これは以下のように説明することが出来る
。本回路の各素子は同一チップ内にて形成されているため
、製造にバラツキがあっても、各素子についてのバラツ
キの比率は同じになる。抵抗Ｒ１３と抵抗Ｒ１４、並び
にＦＥＴＱＩＩとＦＥＴＱＩ２との関係について考える
と、各抵抗砿の絶対鎖、並びに各ＦＥＴのデバイスパラ
メータが変動してもこれらの変化率は同一である。この
ため、いか・なる諸パラメータのバラツキに対しても、
また、￥ｉ源電圧ｖＤＤの変動に対しても、次式の関係
は成立する。 ’　１３”　１４−　Ｃｗ２／Ｇｗｌ　　　　　　　’
・・（４）従って、前記の抵抗Ｒ１４の抵抗ＦＩＬ　ｒ
　ｘｉを示す（２）式の関係は諸パラメータの影響を受
けずに常に成立する。また、前記の電圧利得Ａを示す（
３）式においても、ＦＥＴＱＩ２の入力インピーダンス
ＲＬの鎖は十分に大きいので、開式に示される他の因子
の影響を受けずに電圧利得Ａはほぼ１に維持される。こ
のため、ＦＥＴＱＩＩ、Ｑ１２の各ゲート・ソース間電
圧は、製造バラツキや電？Ｒ電圧ｖＤＤの変動にかかわ
らすにほぼＯ［Ｖ］に安定に維持される。また、各ゲー
トに与えられるｆｊ号も小振幅に維持される。以上のように本実施例によれば、ＰＩＮホトダイオード
１１で受信された光信号は高い線形性をもって塩、凋さ
れ、アナ０７１５号の送受信は正確に行われる。また、本回路により受信される信号の帯域は広・：；）
城代されている。これは以下のように説明することが出
来る。ＦＥＴのゲートに正弦波電圧を印加した場合、そのゲー
ト電圧Ｖ　とソース電圧Ｖ　との関係はＳ第４図のグラフに示される。なお、縦軸は電圧。横軸は時間を示す。実線で表される正弦波波形はゲート
電圧波形１５１点線で表される正弦波波形はソース電圧
波形１６を示し、各波形の振幅の比率はＡになる。ここ
で、この電圧利得Ａが１に近付くと、ソース電圧波形１
６の振幅は大きくなり、電圧利得Ａが１になると各波形
は重なる。本回路の各ソース・フォロア回路は電圧利得
へがほぼ１であるから、ＦＥＴＱＩｌ、Ｑ１２の各ゲー
ト電位とソース電位とは専しくなっている。従って、各ＦＥＴＱＩ　１．Ｑ１２のゲート電圧波形と
ソース電圧波形とは同ＩＵ４で変化し、その振暢もほぼ
同じになる。従って、各ＦＥＴＱｌｌ。Ｑ１２のゲート・ソース間電圧Ｖｇ８の電圧変化はほと
んど無くなる。この結果、ＦＥＴＱＩｌ、Ｑ１２のゲー
ト・ソース間に生じるゲート容ｔａ　ｃ　ｇｓを無視す
ることが可能になる。また、本回路が受信することの出来る信号周波数計）域
は、抵抗Ｒ１１とこれに並列に接続される容量とで定ま
る時定数に反比例する。この並列容量は、ＰＩＮホトダ
イオード１１の接合容量とＦＥＴＱＩＩのゲート容量Ｃ
と回路の実装容量とｇｓの和で表される。上述したように、ゲート容量Ｃは無視
することが出来るので、並列容量は小ｓさくなって本回路の受信帯域は肱帯域化される。第５図は、抵抗Ｒ１１の抵抗値およびソースフォロア回
路の構成段数を変化させた場合の受信信号の周波数特性
を示すグラフであり、横軸は周波数［Ｈｚｌ、縦軸は信
号の減衰１１［ｄＢ］を表す。曲線１７は先受１＝回路のソースフォロア回路を１段構
成とし、抵抗Ｒ１１の抵抗値を１　［ＫΩ］とした場合
の受信信号の周波数特性を示すものである。また、曲線
１８，１９．２０はソースフォロア回路の構成段数を本
実施例のように２段構成とした場合の周波数特性を示す
ものであり、抵抗Ｒ１１の抵抗値をそれぞれ１　［ＫΩ
］、８００［Ω１，６００［Ω］とした場合のものであ
る。＋ｊ’ｉ１図から理解されるように、抵抗Ｒ１１の抵抗
値がＩ　　ＣＫΩ］で等しい場合には、曲線１８に示さ
れる２段構成のソースフォロア回路の方が周波数帯域が
広い。また、同じ２段構成であっても、抵抗値が低い方
が周波数帯域は広い。しかし、前述したように、Ｈ線テ
レビジョン放送法で定める「望ましい性能」をＶ＆保す
るためには、抵抗Ｒ１１の抵抗値はＩ　　ＵＫΩ〕でな
ければならない。従って、種々の条件を勘案して最も良い受信信号の周波
数特性を合する回路構成は、第１図に示される本実施例
による回路構成になる。次に、本実施例による回路構成において、光信号の替わ
りに正弦波電圧を入力した場合に得られる出力（２号の
歪みを４１算機によりシミュレーションした結果につい
て以下に示す。第１図の回路構成において、ＦＥＴＱＩＩのゲートに１
００［ＭＨｚ］の正弦波電圧を入力し、端子１２におけ
る出力電圧波形をフーリエ変換する。また、計算条件を
次の３稲類に仮定する。計算条件■として、最終段のＦ
ＥＴＱ１２のゲート幅を２６０［μｍ］で負荷抵抗を１
８

〔発明の効果〕

以上説明したように本発明によれば、振幅が大きい信号
を受信した場合でも、復調される信号に歪みはほとんど
発生しなくなる。しかも、製造バラツキや電源電圧の変
動等に影響されずに歪みを低減することが出来る。従っ
て、受信信号を常に線形性良く復調することがｉｉＪ能
になるという効果をＨする。このため、アナ口・グ信号
を極めて高い線形性をもって復調することが必要とされ
るシステムに本発明を適用すると特に有効である。４、回向の簡１．ｌｊな説明第１図は本発明の一実施例の構成を示す回路図、第２図
は抵抗Ｒ１１の抵抗値を変化させた場合の伝送距離とＣ
／Ｎとの関係を示すグラフ、第３図１／２はＦＥＴのドレイン電１（１）　　　　とゲート・ソー
ス間電圧Ｖ　との関係を示すグラフ、第４図ＳはＦＥＴのゲート電圧波形とソース電圧波形とが電圧利
得Ａから受ける影響を説明するためのグラフ、第５図は
抵抗ＲｌＮの抵抗値およびソースフォロア回路の構成段
数の相違による受信信号帯域の食化を示すグラフ、第６
図は計算条件を■に設定した場合の計算機によるシミュ
レーション結果であるＦＥＴＱ１２のゲート電圧波形２
１とソース電圧波形２２との関係を示すグラフ、第７図
は引算条件を■に設定した場合の計算機によるシミュレ
ーション結果であるＦＥＴＱ１２のゲート電圧波形２１
とソース電圧波形２２との関係を示すグラフ、第８図は
計算条件を■に設定した場合の；１゛算機によるシミュ
レーション結果であるＦＥＴＱ１２のゲート電圧波形２
１とソース電圧波形２２との関係を示すグラフ、第９図
はＦＥＴのソースから出力される１−号の振幅の大きさ
を説明するための回路図、第１０図は本発明の他の一実
施例の（ｄ或を示す回路図、第１１図は第１の従来の（
１５Ｓ戊を示す１ｉ７ｉ路図、第１２図は第２の従来の
構成を〕」ｔす四路図である。１１・・・ＰＩＮホトダイオード、１２・・・出力端子
、Ｒ１１，Ｒ１３，Ｒ１４・・・抵抗、Ｒ１２・・・高
抵抗値を有する抵抗、Ｃ１ｌ、Ｃ１２・・・コンデンサ
、１　。２・・・ソースフォロア回路を構成するＥＴ。

Claims

【特許請求の範囲】受信信号をインピーダンス変換する複数のソースフォロ
ア回路を同一半導体基板に備え、初段のソースフォロア
回路を構成する電界効果トランジスタは、ゲートに前記
受信信号が与えられ、ゲートとソースとの間に高い抵抗
値を有する抵抗が接続されると共にソースに抵抗が接続
され、この初段のソースフォロア回路の次段に接続され
る２段目以降の各ソースフォロア回路を構成する電界効
果トランジスタは、ゲートが前段のソースフォロア回路
を構成する電界効果トランジスタのソースに接続され、
ソースが次段のソースフォロア回路を構成する電界効果
トランジスタのゲートに接続されると共に抵抗に接続さ
れ、この２段目以降の各ソースフォロア回路を構成する電界
効果トランジスタのゲート幅とそのソースに接続された
抵抗の抵抗値との積は、前記初段のソースフォロア回路
を構成する電界効果トランジスタのゲート幅とそのソー
スに接続された抵抗の抵抗値との積に等しく設定され、最終段のソースフォロア回路を構成する電界効果トラン
ジスタのゲート幅は、出力インピーダンスがこのソース
フォロア回路に接続される負荷回路のインピーダンスよ
りも小さくなるように設定されていることを特徴とする復調回路。