WO1994010631A1 - Anordnung zur datenübertragung mit einem parallelen bussystem - Google Patents

Anordnung zur datenübertragung mit einem parallelen bussystem Download PDF

Info

Publication number
WO1994010631A1
WO1994010631A1 PCT/DE1993/001037 DE9301037W WO9410631A1 WO 1994010631 A1 WO1994010631 A1 WO 1994010631A1 DE 9301037 W DE9301037 W DE 9301037W WO 9410631 A1 WO9410631 A1 WO 9410631A1
Authority
WO
WIPO (PCT)
Prior art keywords
units
signal
access
control line
addressed
Prior art date
Application number
PCT/DE1993/001037
Other languages
English (en)
French (fr)
Inventor
Michael Abert
Siegfried Block
Johannes Bozenhardt
Franz Leigsnering
Werner Pfatteicher
Franz-Clemens Schewe
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to DE9321462U priority Critical patent/DE9321462U1/de
Priority to DE59307959T priority patent/DE59307959D1/de
Priority to US08/424,381 priority patent/US5617309A/en
Priority to EP93923453A priority patent/EP0667014B1/de
Publication of WO1994010631A1 publication Critical patent/WO1994010631A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method

Definitions

  • the invention relates to an arrangement for data transmission with a parallel bus system, consisting of address,
  • the units are e.g. B. designed as a central module, input and output module, communication processor or interface module.
  • the subrack of an automation device has on its rear wall one or more bus circuit boards for the electrical connection of the units in the slots.
  • the central module which processes a control program to solve an automation task, has read or write access to other modules via this backplane bus, which terminate the access with a ready signal if the access was successful.
  • the access time is monitored by a so-called timer of the central module. If this has expired without the
  • An automation device for more complex automation tasks often consists of a central device and several expansion devices connected to it.
  • setting the timer is a complex problem because access times depend on many parameters. The QVZ time must also not be set too long, since it decisively determines the bus occupancy period and has a disruptive effect on the system performance.
  • the acknowledgment procedure described above is for a point-to-point connection, i. H. suitable for data transmission from one unit to another.
  • An acknowledgment-controlled transmission between one unit and several other addressed units is not possible, however, since the acknowledgment message of the fastest responding unit is dominant and obscures the time of occurrence of later acknowledgment messages. The most recent receipt is therefore not recognizable.
  • a transmission to several units must be time-controlled, the time grid being of the order of the QVZ time mentioned above. The time required to access several units is therefore longer than the maximum time required for a point-to-point access.
  • the invention has for its object to provide an arrangement for data transmission with a parallel bus system, which enables a time-optimized termination of access to a non-acknowledged address and a receipt-controlled access to several units simultaneously.
  • Figure 1 shows an arrangement according to the invention and Figure 2 shows a timing diagram of the relevant control signals.
  • a first control line 1 and a second 2, to which four units 3, 4, 5 and 6 are connected, are pulled to high level by pull-up resistors 7 and 8.
  • the unit 3 as a processing unit evaluates the level on the first control line 1 as an acknowledgment signal Ready and the level on the second control line 2 as an alarm signal SR (system ready).
  • the acknowledgment signal Ready can be set via switches 9, 10 and 11, and via switches 12, 13 and 14 the message signal SR in units 4, 5 and 6 can be set to low level.
  • switches 9, 10 and 11 of the acknowledgment signal Ready are all open.
  • the first control line 1 is therefore at a high level.
  • the switches 12, 13 and 14 of the signal SR are closed in the idle state, so that 2 low level is switched to the second control line.
  • the level on the first control line 1 is immediately pulled low.
  • Low level can therefore be referred to as the dominant state on the first control line 1, since it overlaps the high level as a recessive state.
  • FIG. 2 shows a timing diagram of the acknowledgment signal Ready, the message signal SR and the read signal RD for a read cycle in the case of a point-to-point access.
  • all units keep the SR SR at low level.
  • With the falling edge 15 of the read signal RD all non-addressed units switch the signal SR to high level.
  • Addressed modules keep the message signal SR low even after the falling edge of the read signal RD until the data has been taken over or transferred. The data transfer is completed at the time of the rising edge 16 of the message signal SR.
  • the acknowledgment signal Ready is switched to the low level with the falling edge 17.
  • the low level of the acknowledgment signal Ready is the acknowledgment information for the processing unit in order to properly end an access.
  • the level of the signal SR is irrelevant in this case.
  • a rising edge 18 of the read signal RD now puts all units in the idle state, as can be seen in FIG. 2 on a falling edge 19 of the message signal SR and a rising edge 20 of the acknowledgment signal Ready.
  • the timing diagram of a write point-to-point access corresponds to that shown in FIG. 2; only the read signal RD has to be replaced by a write signal WR.
  • this state is advantageously recognized as early as 1.5 ⁇ s after the falling edge of the read signal RD or the write signal WR.
  • An adapter can be inserted between the unit and the bus system for connecting units which do not have a second control line for the signal SR. This generates the report signal SR by a timer, the expiry time of which is the longest Access cycle must exceed. It is terminated as soon as the adaptation device detects a low level of the acknowledgment signal Ready. If such a unit is pulled out of the adaptation device and an access takes place, the access can only be terminated after the timer has expired. The adaptation device ensures that the new arrangement is compatible with previously available units.
  • Interface modules which are used to couple a central device with expansion devices, keep the message signal SR low when accessing units in an expansion device until the most distant unit in its coupling lines receives the read or write signal and its message signal returned to the central device.
  • the time required for this corresponds to twice the maximum signal runtime in the line.
  • the interface module takes this time information from its individual line timing or the information about the cable length of the units.
  • each unit 4, 5 and 6 activates the message signal SR by closing the switches 12, 13 and 14 and deactivates the 'acknowledgment signal Ready by opening the switches 9, 10 and 11. 2. If access is via the bus system, those units which have recognized the access and determine on the basis of the address that they are not affected by opening the switch 12, 13 or 14 deactivate the signaling signal SR. 3. Units which have recognized the access and determine on the basis of the address that they are affected are, deactivate the message signal SR by opening their switch precisely when they have completed the reaction to this access.
  • the processing unit 3 can draw the following conclusions about the state of the arrangement in the case of point-to-point access:
  • the arrangement according to the invention is advantageously used both for point-to-point access and for Multi-point access ensures an optimal response time. Detection of incorrect addressing or access to a unit that is not available is always carried out as quickly as possible because the method adapts to the runtimes that actually exist in the system.
  • a processing unit carries out write access to several units with different transit times and all addressed units acknowledge the transfer of the written information with the message signal SR, the processing unit has the certainty when checking the message signal SR for high level that the informa ⁇ tion has arrived safely at all sinks.
  • a quasi synchronous bus access is implemented here, which is always carried out in the fastest possible time because the method adapts to the running times actually existing in the system.
  • the access takes place synchronously in the arrangement, the transit time jitter between any two addressed units being always less than or equal to the maximum signal transit time within the arrangement.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

Die Erfindung betrifft eine Anordnung zur Datenübertragung mit einem parallelen Busssytem, bestehend aus Adreß-, Daten- und Steuerbus, und mit mehreren daran angeschlossenen Einheiten (3, 4, 5, 6). Eine erste Steuerleitung (1) dient zur Übertragung eines Quittungssignals (Ready), mit welchem in Zugriffszyklen eine oder mehrere durch eine erste Einheit adressierte Einheiten Zugriffe quittieren. Zur Erkennung von Fehladressierungen und Zugriffen auf nicht vorhandene Einheiten ist eine zweite Steuerleitung (2) vorhanden, auf welcher der ersten Einheit durch ein Meldesignal (SR) von den übrigen angezeigt wird, ob eine der angeschlossenen Einheiten adressiert wurde. Dazu weist das Meldesignal (SR) dominante und rezessive Zustände auf. Während eines Zugriffszyklus erzeugen nur adressierte Einheiten einen dominanten Zustand. Das Meldesignal (SR) wird auch zum synchronen Mehrpunktzugriff verwendet. Die Erfindung wird angewandt in Bussystemen.

Description

Anordnung zur Datenübertragung mit einem parallelen Bus¬ system
Die Erfindung betrifft eine Anordnung zur Datenübertragung mit einem parallelen Bussystem, bestehend aus Adreß-,
Daten- und Steuerbus, und mit mehreren daran angeschlos¬ senen Einheiten.
Eine derartige Anordnung wird in der deutschen Patent- anmeldung mit dem amtlichen Aktenzeichen P 41 21 152.9 vorgeschlagen. Die Einheiten belegen dort Steckplätze in einem Baugruppenträger. Eine von ihnen greift während eines Zugriffszyklus als Verarbeitungseinheit lesend oder schreibend auf eine der andere Einheiten adreßgesteuert zu. Der Zugriffszyklus wird bei einem störungsfreien
Zugriff mit einem Quittungssignal an die Verarbeitungs¬ einheit beendet. In Automatisierungsgeräten werden die Einheiten z. B. als Zentralbaugruppe, Ein- und Ausgabe¬ baugruppe, Kommunikationsprozessor oder Interface-Modul ausgebildet. Der Baugruppenträger eines Automatisierungs¬ gerätes besitzt an seiner Rückwand eine oder mehrere Bus¬ leiterplatten zur elektrischen Verbindung der Einheiten in den Steckplätzen. Die Zentralbaugruppe, die ein Steuer¬ programm zur Lösung einer Automatisierungsaufgabe be- arbeitet, greift über diesen Rückwandbus lesend oder schreibend auf andere Baugruppen zu, die mit einem Quittungssignal Ready den Zugriff beenden, falls der Zugriff erfolgreich ausgeführt wurde. Die Zugriffszeit wird von einem sogenannten Timer der Zentralbaugruppe überwacht. Falls dieser abgelaufen ist, ohne daß die
Zentralbaugruppe ein Quittungssignal erkannt hat, bricht diese den Zugriff erfolglos ab. Ein Automatisierungsgerät für komplexere Automatisierungsaufgaben besteht häufig aus einem Zentralgerät und mehreren mit diesem verbundenen Erweiterungsgeräten. Die Laufzeit des Timers zur Über¬ wachung von Zugriffen auf nicht existierende oder defekte Einheiten muß auf die längste Zugriffsdauer des Auto- matisierungsgerätes, erhöht um einen Sicherheitszuschlag, eingestellt werden, um Fehlmeldungen sicher ausschließen zu können. Daher ist die Zeit zur Erkennung eines Zu¬ griffsfehlers (QVZ = Quittuπgsverzug) durch Zeitmessung bei diesem Erkennuπgsverfahren immer größer als die maximale Zeit eines fehlerfreien Zugriffs. Zudem ist die Einstellung des Zeitgebers ein komplexes Problem, weil die Zugriffszeiten von vielen Parametern abhängen. Die QVZ- Zeit darf auch nicht zu groß eingestellt werden, da sie maßgebend die Busbelegungsdauer bestimmt und sich störend auf die Systemleistung auswirkt.
Das oben beschriebene Quittungsverfahren ist für eine Punkt-zu-Punkt-Verbindung, d. h. zur Datenübertragung von einer Einheit zu einer anderen, geeignet. Eine quittungs¬ gesteuerte Übertragung zwischen einer Einheit und mehreren anderen adressierten Einheiten ist jedoch nicht möglich, da die Quittuπgsmeldung der am schnellsten reagierenden Einheit dominant ist und den Auftrittszeitpunkt späterer Quittungsmeldungen verdeckt. Die zuletzt erfolgte Quittung ist damit nicht erkennbar. Eine Übertragung zu mehreren Einheiten muß zeitgesteuert abgewickelt werden, wobei das Zeitraster in der Größenordnung der oben erwähnten QVZ- Zeit liegt. Die für einen Zugriff zu mehreren Einheiten benötigte Zeit ist daher länger als die maximal benötigte Zeit für einen Punkt-zu-Punkt-Zugriff.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Datenübertragung mit einem parallelen Bussystem zu schaffen, die einen zeitoptimierten Abbruch eines Zu¬ griffes auf eine πichtquittiereπde Adresse sowie einen quittungsgesteuerteπ Zugriff auf gleichzeitig mehrere Einheiten ermöglicht.
Zur Lösung dieser Aufgabe weist eine neue Anordnung die
Merkmale des Anspruchs 1 auf. Vorteilhafte Weiterbildungen der Anordnung sind in den Ansprüchen 2 bis 7 angegeben. Anhand der Zeichnungen, in denen ein Ausführungsbeispiel der Erfindung dargestellt ist, werden im folgenden die Erfindung sowie Ausgestaltungen und Vorteile näher erläu¬ tert.
Figur 1 zeigt eine erfindungsgemäße Anordnung und Figur 2 ein Zeitdiagramm der relevanten Steuersignale.
In Figur 1 werden eine erste Steuerleitung 1 und eine zweite 2, an welche vier Einheiten 3, 4, 5 und 6 ange¬ schlossen sind, durch Pull-Up-Widerstände 7 und 8 auf High-Pegel gezogen. Die Einheit 3 als Verarbeitungseinheit wertet den Pegel auf der ersten Steuerleitung 1 als Quittungssignal Ready und den Pegel auf der zweiten Steuerleitung 2 als Meldesignal SR (System Ready) aus. Über Schalter 9, 10 und 11 kann das Quittungssignal Ready, über Schalter 12, 13 und 14 das Meldesignal SR in den Einheiten 4, 5 und 6 auf Low-Pegel gelegt werden. Im Ruhezustand sind die Schalter 9, 10 und 11 des Quit¬ tungssignals Ready alle geöffnet. Die erste Steuer¬ leitung 1 liegt daher auf High-Pegel. Dagegen sind die Schalter 12, 13 und 14 des Meldesignals SR im Ruhezustand geschlossen, so daß auf die zweite Steuerleitung 2 Low- Pegel geschaltet ist. Wenn eine der Einheiten 4, 5 oder 6 den Schaltzustand ihres Schalters 8, 9 oder 10 ändert, wird der Pegel auf der ersten Steuerleitung 1 sofort auf Low gezogen. Low-Pegel kann daher auf der ersten Steuer¬ leitung 1 als dominanter Zustand bezeichnet werden, da er den High-Pegel als rezessiven Zustand überlagert. Dem¬ gegenüber ändert sich auf der zweiten Steuerleitung 2 durch Öffnen eines der Schalter 12, 13 oder 14 nichts; der dominante Low-Zustand bleibt durch die beiden übrigen, nicht betätigten Schalter erhalten.
Figur 2 zeigt ein Timing-Diagra m des Quittungssignals Ready, des Meldesignals SR und des Read-Signals RD für einen Lesezyklus bei einem Punkt-zu-Punkt-Zugriff. In der Ruhephase (kein Lesen oder Schreiben) halten alle Einheiten das Meldesigπal SR auf Low-Pegel. Mit der fallenden Flanke 15 des Read-Signals RD schalten alle nichtadressierten Einheiten das Signal SR auf High-Pegel. Adressierte Baugruppen halten das Meldesignal SR auch nach der fallenden Flanke des Read-Signals RD so lange auf Low-Pegel, bis die Übernahme bzw. Übergabe der Daten erfolgt ist. Zum Zeitpunkt der steigenden Flanke 16 des Meldesignals SR ist die Datenübergabe abgeschlossen. Gleichzeitig wird das Quittungssignal Ready mit der fallenden Flanke 17 auf Low-Pegel geschaltet. Der Low- Pegel des Quittungssignals Ready ist für die Verarbei¬ tungseinheit die Quittungsinformation, um einen Zugriff ordnungsgemäß zu beenden. Der Pegel des Meldesignals SR ist in diesem Fall irrelevant. Eine steigende Flanke 18 des Read-Signals RD versetzt nun alle Einheiten in den Ruhezustand, in Figur 2 ersichtlich an einer fallenden Flanke 19 des Meldesignals SR und einer steigenden Flanke 20 des Quittungssignals Ready. Das Timing-Diagram eines schreibenden Punkt-zu-Punkt-Zugriffs entspricht dem in Figur 2 dargestellten; lediglich ist das Read-Signal RD durch ein Write-Signal WR zu ersetzen.
Falls sich auf der ersten und zweiten Steuerleitung gleichzeitig ein High-Pegel des Quittungs- und des
Meldesignals einstellt, bedeutet dies, daß auf die aus¬ gegebene Adresse keine Einheit antwortet. Ursache dafür kann eine Fehladressierung oder ein leerer Steckplatz sein. Dieser Zustand wird in der Anordnung vorteilhaft bereits 1,5 μs nach der fallenden Flanke des Read-Signals RD oder des Write-Signals WR erkannt.
Zum Anschluß von Einheiten, die über keine zweite Steuer¬ leitung für das Meldesignal SR verfügen, kann eine Adap- tionseinrichtung zwischen der Einheit und dem Bussystem eingefügt werden. Diese erzeugt das Meldesignal SR durch einen Timer, dessen Abiaufzeit die längste Dauer eines Zugriffszyklus übersteigen muß. Es wird abgebrochen, sobald die Adaptionseinrichtung einen Low-Pegel des Quittungssignals Ready erkennt. Falls eine solche Einheit aus der Adaptionseinrichtung gezogen wird und ein Zugriff stattfindet, kann ein Abbruch des Zugriffs erst nach Ab¬ lauf des Timers erfolgen. Durch die Adaptionseinrichtung ist die Kompatibilität der neuen Anordnung mit bisher verfügbaren Einheiten gewahrt.
Interface-Module, die zur Kopplung eines Zentralgerätes mit Erweiterungsgeräten dienen, halten das Meldesignal SR bei einem Zugriff auf Einheiten in einem Erweiterungsgerät so lange auf Low-Pegel, bis die entfernteste Einheit in ihren Koppelsträngen das Read- oder Write-Signal empfangen und ihr Meldesignal an das Zentralgerät zurückgegeben hat. Die dafür erforderliche Zeit entspricht der zweifachen maximalen Signallaufzeit im Strang. Diese Zeitinformation entnimmt das Interface-Modul ihrem individuellen Strang- Timiπg bzw. der Information über die Kabellänge der Einheiten.
Die Erzeugung des Meldesignals SR durch die Einheiten 4, 5 und 6 in Figur 1 erfolgt also nach folgendem Schema:
1. Erfolgt kein Zugriff über das Bussystem, so aktiviert jede Einheit 4, 5 und 6 durch Schließen der Schalter 12, 13 und 14 das Meldesignal SR und deaktiviert durch Öffnen der Schalter 9, 10 und 11 das 'Quittungssignal Ready. 2. Erfolgt ein Zugriff über das Bussystem, so deaktivieren diejenigen Einheiten, die den Zugriff erkannt haben und aufgrund der Adresse feststellen, daß sie davon nicht betroffen sind, durch Öffnen des Schalters 12, 13 oder 14 das Meldesignal SR. 3. Einheiten, welche den Zugriff erkannt haben und auf¬ grund der Adresse feststellen, daß sie davon betroffen sind, deaktivieren durch Öffnen ihres Schalters das Meldesignal SR genau dann, wenn sie die Reaktion auf diesen Zugriff abgeschlossen haben.
Bei einem inaktiven Meldesignal SR haben demnach alle Einheiten 4, 5 und 6 den Zugriff erkannt bzw. abgeschlos¬ sen. Dagegen gibt es bei einem aktiven Meldesignal SR mindestens eine Einheit 4, 5 oder 6, die ihre Reaktion auf den Zugriff noch nicht abgeschlossen hat.
Durch die kombinierte Auswertung des Quittungssignals Ready und des Meldesignals SR kann die Verarbeitungs¬ einheit 3 beim Punkt-zu-Punkt-Zugriff folgende Schlu߬ folgerungen über den Zustand der Anordnung ziehen:
1. Ist Ready inaktiv und SR aktiv, so dauert der Zugriff noch an.
2. Ist Ready aktiv, so ist der Zugriff beendet und min¬ destens eine der Einheiten 4, 5 und 6 hat geantwortet. Dabei ist der Pegel des Meldesignals SR nicht relevant.
3. Sind die Signale Ready und SR inaktiv, so haben alle Einheiten 4, 5 und 6 den Zugriff zwar erkannt, aber nicht als relevant betrachtet. Dieser Fall entspricht einer Fehladressierung oder einem Zugriff auf eine nicht vorhandene Einheit.
Bei einem Zugriff auf gleichzeitig mehrere der Einheiten 4, 5 oder 6 muß lediglich das Meldesignal SR durch die Verarbeitungseinheit 3 ausgewertet werden. Ein Zugriff dauert noch an, solange das Meldesignal SR aktiv ist. Er ist beendet, sobald das Meldesignal SR inaktiv ge¬ schaltet wurde, da alle Slaves entweder am Zugriff des¬ interessiert waren oder ihre Reaktion darauf beendet haben.
In vorteilhafter Weise wird durch die erfindungsgemäße Anordnung sowohl beim Punkt-zu-Punkt-Zugriff als auch beim Mehrpunktzugriff eine optimale Reaktionszeit gewähr¬ leistet. Die Detektierung einer Fehladressierung oder eines Zugriffs auf eine nicht vorhandene Einheit erfolgt immer in der schnellstmöglichen Zeit, weil sich das Ver- fahren an die real im System existierenden Laufzeiten anpaßt.
Führt eine Verarbeitungseinheit einen Schreibzugriff auf mehrere Einheiten mit verschiedenen Laufzeiten durch und quittieren alle adressierten Einheiten mit dem Meldesignal SR die Übernahme der geschriebenen Information, dann hat die Verarbeitungseinheit bei der Überprüfung des Melde¬ signals SR auf High-Pegel die Gewißheit, daß die Informa¬ tion bei allen Senken sicher angekommen ist. Hier wird quasi ein synchroner Buszugriff realisiert, der immer in der schnellstmöglichen Zeit abgewickelt wird, weil sich das Verfahren an die real im System existierenden Lauf¬ zeiten adaptiert.
Der Zugriff erfolgt in der Anordnung synchron, wobei der Laufzeit-Jitter zwischen zwei beliebigen adressierten Einheiten immer kleiner oder gleich der maximalen Signal¬ laufzeit innerhalb der Anordnung ist.

Claims

Patentansprüche
1. Anordnung zur Datenübertragung mit einem parallelen Bussystem, bestehend aus Adreß-, Daten- und Steuerbus, und mit mehreren daran angeschlossenen Einheiten
(3, 4, 5, 6), wobei eine erste Steuerleitung (1) zur Übertragung eines Quittungssignals, mit welchem in Zu¬ griffszyklen eine oder mehrere durch eine erste Einheit (3) adressierte Einheiten Zugriffe quittieren, und eine zweite Steuerleitung (2) zur Übertragung eines Melde¬ signals (SR) vorhanden sind, mit welchem der ersten Einheit (3) von den übrigen (4, 5, 6) angezeigt wird, ob eine angeschlossene Einheit adressiert wird, indem das Meldesignal dominante und rezessive Zustände aufweist und außerhalb von Zugriffszyklen alle Einheiten, während der Zugriffszyklen aber nur adressierte Einheiten einen domi¬ nanten Zustand erzeugen.
2. Anordnung nach Anspruch 1, d a d u r c h g e - k e n n z e i c h n e t ,
- daß das Quittungssignal (Ready) dominante und rezessive Zustände aufweist und
- daß adressierte Einheiten einen dominanten Zustand als Quittung während der Zugriffszyklen, die Einheiten in den übrigen Fällen aber einen rezessiven Zustand er¬ zeugen.
3. Anordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t ,
- daß die Einheiten Baugruppen in einem Baugruppeπträger sind.
4. Anordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t ,
- daß die Einheiten Baugruppen in mehreren Baugruppen¬ trägern sind und - daß die zweite Steuerleitung in alle Baugruppenträger geführt ist.
5. Anordnung nach Anspruch 3 oder 4, d a d u r c h g e k e n n z e i c h n e t ,
- daß Baugruppen, die kein Meldesignal erzeugen können, über eine Adaptionseinrichtung an das Bussystem ange¬ schlossen sind, die ein Meldesignal erzeugt, das bei Auftreten einer Quittung den dominanten Zustand bei- behält und andernfalls mindestens um die längste Dauer eines Zugriffszyklus verzögert den rezessiven Zustand einnimmt.
6. Anordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t ,
- daß die zweite Steuerleitung (2) mit einem Pull-Up- Widerstand (8) versehen ist und
- daß die Einheiten (3, 4, 5, 6) mit einem Open-Collector- Ausgang an der zweiten Steuerleitung (2) angeschlossen sind.
7. Anordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t ,
- daß die Anordnung Bestandteil eines Automatisierungs- geräts ist.
PCT/DE1993/001037 1992-11-04 1993-10-29 Anordnung zur datenübertragung mit einem parallelen bussystem WO1994010631A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE9321462U DE9321462U1 (de) 1992-11-04 1993-10-29 Anordnung zur Datenübertragung mit einem parallelen Bussystem
DE59307959T DE59307959D1 (de) 1992-11-04 1993-10-29 Anordnung zur datenübertragung mit einem parallelen bussystem
US08/424,381 US5617309A (en) 1992-11-04 1993-10-29 Configuration for data transfer with a parallel bus system
EP93923453A EP0667014B1 (de) 1992-11-04 1993-10-29 Anordnung zur datenübertragung mit einem parallelen bussystem

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4237259.3 1992-11-04
DE4237259A DE4237259A1 (de) 1992-11-04 1992-11-04 Anordnung zur Datenübertragung mit einem parallelen Bussystem

Publications (1)

Publication Number Publication Date
WO1994010631A1 true WO1994010631A1 (de) 1994-05-11

Family

ID=6472097

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1993/001037 WO1994010631A1 (de) 1992-11-04 1993-10-29 Anordnung zur datenübertragung mit einem parallelen bussystem

Country Status (7)

Country Link
US (1) US5617309A (de)
EP (1) EP0667014B1 (de)
JP (1) JP2660980B2 (de)
AT (1) ATE161981T1 (de)
DE (3) DE4237259A1 (de)
ES (1) ES2111776T3 (de)
WO (1) WO1994010631A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153712B1 (ko) * 2005-09-27 2012-07-03 삼성전자주식회사 멀티-포트 ｓｄｒａｍ 엑세스 제어장치와 제어방법
FR3100628B1 (fr) * 2019-09-10 2023-04-14 St Microelectronics Grenoble 2 Communication par bus CAN

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0129006A2 (de) * 1983-06-20 1984-12-27 International Business Machines Corporation Mehrchip-Synchronisationsfehlererkennung und -korrektur
EP0135881A2 (de) * 1983-09-19 1985-04-03 Siemens Aktiengesellschaft Speicherprogrammierbares Automatisierungsgerät
EP0359232A2 (de) * 1988-09-13 1990-03-21 Kabushiki Kaisha Toshiba Rechnersystem und Verfahren zum Setzen der Erholungszeit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128883A (en) * 1977-09-30 1978-12-05 Ncr Corporation Shared busy means in a common bus environment
US4310896A (en) * 1979-11-13 1982-01-12 General Electric Company Method of interfacing remote units to a central microprocessor
US4710871A (en) * 1982-11-01 1987-12-01 Ncr Corporation Data transmitting and receiving apparatus
US5070443A (en) * 1989-09-11 1991-12-03 Sun Microsystems, Inc. Apparatus for write handshake in high-speed asynchronous bus interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0129006A2 (de) * 1983-06-20 1984-12-27 International Business Machines Corporation Mehrchip-Synchronisationsfehlererkennung und -korrektur
EP0135881A2 (de) * 1983-09-19 1985-04-03 Siemens Aktiengesellschaft Speicherprogrammierbares Automatisierungsgerät
EP0359232A2 (de) * 1988-09-13 1990-03-21 Kabushiki Kaisha Toshiba Rechnersystem und Verfahren zum Setzen der Erholungszeit

Also Published As

Publication number Publication date
EP0667014B1 (de) 1998-01-07
DE4237259A1 (de) 1994-05-05
DE59307959D1 (de) 1998-02-12
JP2660980B2 (ja) 1997-10-08
DE9321462U1 (de) 1998-04-23
ES2111776T3 (es) 1998-03-16
US5617309A (en) 1997-04-01
ATE161981T1 (de) 1998-01-15
JPH07508610A (ja) 1995-09-21
EP0667014A1 (de) 1995-08-16

Similar Documents

Publication Publication Date Title
DE3486130T2 (de) Uebertragungsleitungssteuerung.
EP0403763B1 (de) Verfahren zum Vernetzen von Rechnern und/oder Rechnernetzen sowie Vernetzungssystem
EP1020051B1 (de) Verfahren und bussystem zur automatischen adressvergabe sowie in dieses system oder in dessen rahmen einfügbare telekommunikationsstationen
DE3300260C2 (de)
WO2001013230A1 (de) Verfahren zum erzwingen der fail-silent eigenschaft in einem verteilten computersystem und verteilereinheit eines solchen systems
DE2350371C3 (de) Verfahren und Einrichtung zur Prüfung und Wartung von Datenverarbeitungsanlagen mittels räumlich entfernter Wartungsstationen
EP0842472B1 (de) Verfahren zum betreiben eines datenübertragungssystems
EP0667014B1 (de) Anordnung zur datenübertragung mit einem parallelen bussystem
WO1994010632A1 (de) Anordnung mit mehreren aktiven und passiven busteilnehmern
EP0458781B1 (de) Verfahren zur überwachung eines computer-netzwerks
DE4005087C1 (en) Connector unit for domestic power installation - has adaptor for specific function allowing data transmission via bus and data lines
EP1179921B1 (de) Aktivitätsdetektion in einem Sternknoten mit mehreren gekoppelten Netzknoten
DE3928998C2 (de) Speicherprogrammierbare Steuerung
DE69032078T2 (de) Elektronische Anordnung mit Datenübertragungsfunktion
EP1301913A1 (de) Verfahren zur datenübermittlung
DE4427691C1 (de) Steuerschaltung mit einer Zustandsauswertung für Slave-Schaltkreise, die mit einem Master-Schaltkreis zusammenarbeiten, insbesondere für eine zentrale Gemeinschaftsantennen-Aufbereitungsanlage, für Kopfstellen für die Kabeleinspeisung oder für Repeaterstation für Funktelefone
WO2004036324A1 (de) Verfahren und vorrichtung zur prozessautomatisierung mit redundanten steuergeräten zur ansteuerung von peripheriegeräten über ein bussystem
DE3826266C2 (de)
EP0236818B1 (de) Verfahren und Schaltungsanordnung zum Überwachen von mit einer Datenvermittlungs- bzw. Datenübertragungseinrichtung verbundenen Anschlussleitungen
EP0191421B1 (de) Überwachungsschaltung für Digitalsignale
EP1363197A2 (de) System zur Datenübertragung zwischen Mikrocomputereinrichtungen
EP0510354B1 (de) Verfahren zur Überwachung der Funktion einer Busankopplungseinheit
EP0392246B1 (de) Überwachungs- und Steuerungssystem für digitale Nachrichtenübertragungssysteme mit Master und Ersatzmaster
DE68915759T2 (de) System zur übertragung von binärinformation.
WO2000018063A2 (de) Netzwerk sowie koppelgerät zur verbindung zweier segmente in einem derartigen netzwerk

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1993923453

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08424381

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1993923453

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1993923453

Country of ref document: EP