CIRCUIT INTERMEDIAIRE ENTRE UN CIRCUIT LOGIQUE A BASSE TENSION ET UN ETAGE DE SORTIE A HAUTE TENSION REALISES DANS UNE TECHNOLOGIE CMOS STANDARD
La présente invention concerne un circuit intermédiaire entre un circuit intégré logique à basse tension et un étage de sortie à haute tension pour la commande de transducteurs , d'écrans plasma et d'actionneurs électromécaniques , dans lequel ledit étage de sortie haute tension comporte au moins deux transistors respectivement à canal N et à canal P , réalisés selon une technologie CMOS standard .
Dans le contexte de la présente invention, on appelle "haute tension" toute tension plus élevée que la tension "nominale" ou "normale" d'utilisation d'une technologie, tolérances comprises . Cette tension "nominale" ou "normale" d'utilisation correspond à la tension d'alimentation normalement appliquée aux composants et/ou circuits MOS standards réalisés dans cette technologie, et que ceux-ci peuvent supporter sans dommage en régime continu ou transitoire.
De façon générale, les capteurs et les actionneurs sont destinés à établir la communication entre les circuits de traitement du signal et leur environnement . Les capteurs fournissent à ces circuits des données extérieures. Les actionneurs transforment les signaux de faible puissance et de faible tension en actions extérieures telles que par exemple la commutation de relais dans un véhicule automobile etc.
Au cours de ces dernières années, les circuits de puissance avec fonction intelligente dits : "Smart power electronics" se sont révélés particulièrement intéressants pour de multiples applications .
Afin de coupler des circuits logiques à basse tension basés sur une technologie standard de fabrication de semi-conducteurs oxyde-métal à symétrie complémentaire dite : "CMOS standard" avec des étages de sortie "CMOS" haute tension sur un même circuit intégré, et ceci à des coûts de production faibles , on a tenté de produire des transistors métal-oxyde à effet de champ , appelés par la suite
MOSFETs , à haute tension qui soient tout à fait compatibles avec des
technologies dites basse tension standard. Ce résultat a pu être atteint par une combinaison nouvelle des ' couches technologiques existantes dans le procédé CMOS standard qui n'est pas modifié. Le fait de supporter des tensions élevées est dû à la création de zones tampon faiblement dopées entre le canal et le drain et à l'utilisation d'électrodes de champ et d'écrans de protection.
Les MOSFETs à haute tension qui en résultent ont la même tension de seuil VT que leurs correspondants de type basse tension, mais sont capables de supporter des tensions drain-source élevées Vos qui dépassent 30 V. Ces composants sont cependant limités à une tension os grille-source faible en raison de la faible épaisseur standard des oxydes de la grille, ce qui crée un problème pour la réalisation sûre et efficace d'un circuit intermédiaire du type mentionné ci-dessus destiné à être interposé entre un circuit logique basse tension et une sortie haute tension.
La topologie des sorties-inverseurs à haute tension du type CMOS est similaire à la topologie classique des inverseurs CMOS dans lesquels la source et la masse du transistor à canal N sont connectées à la terre
Vss, la source et la masse du transistor à canal P sont connectées à la haute tension positive d'alimentation VDDH et les drains des deux transistors sont connectés ensemble à là sortie. Une différence essentielle apparaît toutefois pour commander les grilles avec un signal issu du circuit logique à basse tension. La grille du transistor
MOSFET à canal N à haute tension appelé transistor NMOS-HT peut être facilement contrôlée par les niveaux de la logique basse tension O/VDD , tandis que la grille du transistor MOSFET à canal P à haute tension appelé transistor PMOS-HT , nécessite un glissement de niveau pour pouvoir être actionné entre VDDH - VDD et VDDH afin de respecter les conditions relatives à la tension entre la grille et la source Vos.
Une des solutions pour réaliser ce glissement de • niveau pourrait être basée sur l'utilisation d'un condensateur monté entre la grille du transistor NMOS et celle du transistor PMOS à haute tension. Une telle
solution n'a cependant pas été retenue en raison des problèmes de fiabilité qu'elle induit. En effet , il est difficile de garantir le maintien des tensions grille-source Vos dans des tolérances acceptables pendant les phases transitoires liées à l'enclenchement de la tension VDDH ou pendant de longues périodes de repos .
Diverses publications antérieures décrivent des circuits décaleurs de tension, mais aucune ne remplit le but fixé par la présente invention et n'exploite les moyens de cette invention pour atteindre le but fixé.
Le circuit décrit par le brevet U S- A-^, 52, 825 n'utilise pas une technologie CMOS basse tension standard. En particulier, les transistors MOS haute tension (HT) de type canal P sont dotés d' un oxyde de grille épais , ce qui autorise et exige des tensions de contrôle élevées , et change totalement . les données du problème. Par ailleurs, la sortie du circuit de translation de la fig . 2A a pour rôle de produire un signal dont l'amplitude est égale à la dynamique totale de l'alimentation haute tension. Ceci illustre bien la fonction d'amplification de ce circuit.
La présente invention se propose de pallier ces différents inconvénients en réalisant un circuit du type mentionné précédemment pour commander un étage de sortie inverseur CMOS à haute tension par un circuit logique à faible tension, d'une manière originale, fiable et peu coûteuse, du fait qu'elle utilise des technologies connues et parfaitement maîtrisées. Ce circuit est en outre capable de s'adapter automatiquement à une très large gamme de tensions VDDH .
Dans ce but, le circuit selon l'invention est caractérisé en ce qu'il comporte un translateur ou decaleur de niveau de tension couplé entre ledit circuit logique d'entrée basse tension et ledit étage de sortie haute tension, ce translateur de niveau de tension étant également réalisé selon - une technique CMOS standard, et constitué d'au moins deux blocs de base identiques formant des miroirs de tension interconnectés de façon croisée.
Selon un premier mode de réalisation, ledit miroir de tension comporte au moins un premier transistor basse-tension à canal P et un deuxième transistor de type NMOS-HT , le drain du premier transistor étant connecté au drain du deuxième transistor et à la grille du premier et fournissant la tension de sortie, la tension d'entrée de niveau basse tension étant connectée à la grille du deuxième transistor et l'alimentation haute tension étant connectée à la source du premier transistor.
Selon une version améliorée, ledit miroir de tension comporte au moins un premier transistor basse-tension à canal P et un deuxième transistor de type NMOS-HT , le drain du premier transistor étant connecté au drain du deuxième transistor et à la grille du premier et fournissant la tension de sortie, la tension d'entrée de niveau basse tension étant connectée à la grille du deuxième transistor et l'alimentation haute tension étant connectée à la source du premier transistor, ainsi qu'un troisième transistor à canal P connecté en parallèle avec ledit premier transistor à canal P, la tension d'entrée, de niveau haute tension étant connectée à la grille dudit troisième transistor et la source du deuxième transistor étant reliée à la terre.
Selon une première forme de réalisation particulièrement avantageuse du circuit, le miroir de tension comporte au moins un premier transistor à canal P et un deuxième transistor MOSFET, à haute tension à canal N , du type HV-NMOST , le drain dudit premier transistor étant connecté au drain du deuxième transistor et à la grille du premier transistor et délivrant une tension de sortie, la grille du deuxième transistor étant à la tension d'alimentation, le substrat étant à la terre et la source étant connectée au drain d'un troisième transistor de type NMOS, et une tension d'entrée, de niveau basse tension, est appliquée à la grille de ce troisième transistor dont la source et le substrat sont connectés à la terre, la haute tension d'alimentation étant appliquée à la source du premier transistor et un second transistor à- canal P étant connecté en parallèle au premier transistor, la tension d'entrée de niveau haute tension étant appliquée à la grille dudit second transistor.
Selon une deuxième forme de réalisation particulièrement avantageuse du circuit, le miroir de tension comporte au moins un premier transistor à canal P et un deuxième transistor MOSFET , à haute tension à canal N , du type HV-NMOST , le drain dudit premier transistor étant connecté au drain dudit deuxième transistor et à la grille du premier transistor et délivrant une tension de sortie, la grille du deuxième transistor étant à la tension d'alimentation , le substrat étant à la terre et la source étant connectée au drain d'un transistor supplémentaire dont la source et le substrat sont connectés à la terre, la haute tension d'alimentation est appliquée à la source du premier transistor , un deuxième transistor à canal P est monté en parallèle au premier transistor, la grille de ce deuxième transistor à canal P étant alimentée par la tension d'entrée de niveau haute tension, et un quelconque élément de circuit est connecté en parallèle au transistor supplémentaire à canal N, la résistance de cet élément de circuit étant suffisamment élevée pour que le fonctionnement des transistors à canal N se soit pas sensiblement perturbé.
Selon une troisième forme de réalisation particulièrement avantageuse du circuit, le miroir de tension comporte au moins un premier transistor MOSFET à canal P et un deuxième transistor MOSFET à haute tension à canal N , du type HV-NMOST , le drain dudit premier transistor étant connecté au drain dudit deuxième transistor et à la grille du premier transistor, et délivrant une tension de sortie , une tension d'entrée de niveau basse tension est appliquée à la grille du deuxième transistor, la haute tension d'alimentation étant appliquée à la source du premier transistor, un troisième transistor à canal P est connecté en parallèle au premier transistor à canal P , la grille de ce troisième transistor est alimentée à la tension d'entrée de niveau haute tension, et entre la source du deuxième transistor et la terre est connecté un élément de circuit quelconque dont la résistance est suffisamment faible pour que le fonctionnement du deuxième transistor se soit pas sensiblement perturbé .
Dans toutes les formes de réalisation précédemment décrites , le circuit peut comporter un circuit de protection auxiliaire, ce circuit étant agencé pour protéger l'un au moins des deux miroirs de tension contre une chute excessive de tension, de niveau haute tension, ce circuit comportant, soit une chaîne de diodes connectées en série, soit une diode Zener et, dans le cas de la chaîne de diodes , l'anode (de type P) de la première diode étant alimentée par la haute tension d'alimentation et la cathode (de type N) de la dernière diode étant connectée à la sortie du miroir de tension correspondant et, lors de l'utilisation d'une diode Zener, la cathode (de type N) de cette dernière étant alimentée à la tension d'alimentation et l'anode (de type P) étant connectée au miroir de tension correspondant.
Le translateur de niveau de tension peut en outre comporter une unité logique agencée pour éviter la conduction simultanée des transistors de l'étage de sortie.
La présente invention sera mieux comprise en référence à la description d'exemples de réalisation et du dessin annexé dans lequel :
les figures 1A, 2A, 3A et A illustrent des vues en coupe de différents transistors du type MOSFET et MOSFET à haute tension réalisés selon une technologie CMOS ,
les figures 1B , 2B , 3B et -B illustrent les symboles utilisés pour représenter les transistors illustrés en coupe par les figures précédentes ,
la figure 5A représente une vue schématique illustrant le principe de l'invention,
la figure 5B représente un graphique des tensions en fonction du temps correspondant au fonctionnement du circuit représenté par la figure 5A,
la figure 6 représente une première forme de réalisation d'un miroir de tension,
la figure 7 représente une variante perfectionnée d'un miroir de tension utilisé dans le cadre de la présente invention,
la figure 8 illustre une première forme de réalisation du translateur de niveau de tension qui constitue le coeur du circuit intermédiaire entre la logique à basse tension et l'étape de sortie haute tension selon l'invention,
la figure 9 représente une variante perfectionnée du circuit illustré par la figure 8,
la figure 10 représent une variante du miroir de tension perfectionné, comportant un transistor NMOST supplémentaire,
les figures 11 et 12 représentent des variantes des miroirs de tension décrits précédemment, comportant des éléments de circuits (X) complémentaires qui ne modifient pas sensiblement le comportement de l'ensemble du circuit, et
la figure 13 illustre un circuit de protection réalisé au moyen d'une chaîne de diodes connectées en série, utilisables en combinaison avec tous les miroirs de tension décrits ci-dessus , ce circuit étant destiné à empêcher une chute excessive de la tension de sortie.
En référence aux figures 1A et 1B , le transistor 10 du type N- MOSFET comporte un substrat 11 du type P et deux zones dopées N* correspondant respectivement .à la source S et au drain D . La grille G est ménagée au-dessus du canal reliant les deux zones dopées N*.
Le transistor de type P-MOSFET représenté par les figures 2A et 2B diffère du précédent en ce que le substrat P est remplacé par une cuvette N et les zones dopées N* sont remplacées par des zones dopées P* .
Le transistor illustré par les figures 3A et 3B est du type N-MOSFET à haute tension utilisant une cuvette N comme zone tampon.
Le transistor représenté par les figures 4A et 4B diffère du précédent en ce qu'il est du type P et comporte une zone tampon de type P .
Les figures 5A et 5B illustrent un étage de sortie haute tension 20 qui est associé à un dispositif translateur de niveau de tension 21 monté entre une entrée basse tension Sι_, dont la valeur se situe habituellement entre 0 et 5 V, et une sortie destinée à commander le transistor PMOS-HT et dont la valeur SH reproduit celle de l'entrée Sr_ avec un décalage (VD DH - VD D ) . Les niveaux VD D H et VDD se situent habituellement, mais non obligatoirement aux environs de 24 V et de 5 V, respectivement. Dans le cas où Sι_ varie de 0 à 5 V, la sortie SH varie dans cet exemple entre 19 et 2-4 V.
En référence à la figure 6, le miroir de tension, sous sa forme la plus élémentaire, comporte deux transistors respectivement du type P et N , à savoir les transistors MOS , respectivement MPI et MNl. Le transistor MNl est chargé par le transistor MPI dont la grille est connectée au drain de ce même transistor. Le circuit de base de ce miroir de tension est monté entre une haute tension VDDH et la terre et contrôlé par une tension d'entrée VIN . - Il est destiné à fournir à la sortie une tension Vx telle que VD -JΛ - Vx soit égale à VIN .
Lorsqu'ils sont rendus conducteurs, les transistors MNl et MPI fonctionnent normalement en régime saturé. Le transistor MNl peut toutefois entrer dans la zone non saturée de ses caractéristiques pour des tensions VDDH de faible valeur.
En conséquence, lorsque les deux transistors fonctionnent en régime saturé, on peut écrire l'égalité suivante :
ι. (vβs,„ - vτ.„)2≈ ι]vSs,!-!Vτ,Λ2
dans laquelle :
I est l'intensité βn est un coefficient dépendant de la taille du transistor canal N βp est un coefficient dépendant de la taille du transistor canal P
VGS.Γ. est la tension grille-source pour le transistor à canal N Vos.p est la tension grille-source pour le transistor à canal P Vτ.P est la tension de seuil du transistor à canal P V-r.x. est la tension de seuil du transistor à canal N ou :
I ≈" (V|n • Vτ,n)2 = - :(VDDH • VχHVτ,pfl2
et de ce fait
VDDH - Vx = V,„ pour βn = βp et Vτ.n = VT,
Vin étant limité à une alimentation basse tension VDD, le transistor PMOS appelé MPI est un composant à basse tension tandis que le transistor NMOS appelé MNl supporte la part la plus importante de la chute de tension et doit être du type à haute tension.
Lorsque Vr. est égal à VDD, la tension de sortie Vx est effectivement égale à VDDH - VDD. D'autre part, lorsque Vin = 0, les deux transistors sont bloqués et la tension de sortie augmente et atteint la valeur (VDDH - |V-r.P|) toutefois sans atteindre la tension VDDI .
La figure 7 illustre une réalisation améliorée du miroir de tension, dans laquelle un second transistor PMOS, à savoir le transistor MP2, est connecté en parallèle avec le premier transistor MPI et peut être utilisé pour amener Vx à la valeur VDDH lorsque Vιn est au niveau VDD et aboutir ainsi à la réalisation idéale du miroir de tension. La tension de commande pour commuter ce composant supplémentaire est
le complément de Vx soit Vx. Ce dispositif constitue la base d'un dispositif translateur de tension idéal pour le signal Vin et est de préférence utilisé dans le circuit intermédiaire translateur de niveau de tension décrit ci-dessous .
Le translateur de niveau de tension représenté par la figure 8 comporte deux miroirs de tension à couplage croisé pour constituer une bascule à haute tension commandée par les signaux d'entrée basse tension complémentaires Sr_ et Sr_. Les signaux de sortie SH et SH fournissent la translation requise de Vm avec un décalage complet de
(VDDH - VDD ) à VDDH pour St. = V n entre 0 et VDD .
Ce circuit intermédiaire de translation de niveau de tension présente la robustesse et la flexibilité requises pour son utilisation dans de nombreuses applications notamment comme circuit de commande de transducteurs, d'écrans plasma, de relais électromécaniques , de mécanismes d'asservissement ou similaires .
La conception de ce circuit translateur testé qui garantit pour le signal Vx une dynamique complète d'amplitude VDD entre les valeurs
(VDDH - VDD ) et VDDH a été basée sur l'hypothèse que les transistors NMOS à haute tension MNl et MN2 du circuit intermédiaire travaillent dans leurs zones de saturation lorsqu'ils sont commutés . En partant du fait que la chute de tension maximum aux bornes des transistors à canal P est VDD , il est vérifié que cette condition de saturation des NMOS-HT est remplie pour VDDH 5. ( 2VD D - Vτ) .
Pour des valeurs de VDDH inférieures à cette limite, MNl et MN2 seraient commutés hors de leur zone de saturation.
Lorsqu'on considère le circuit miroir de tension illustré par la figure 6, les relations définissant l'intensité continue sont alors les suivantes:
I = β f(VGS.n - Vτ,n) vDS.n . ) = flVGS.P! .|V-,|)2
ou l = βn ((Viπ - Vτ,n)V, .^) = &[(VDDH - Vx}. |Vτ,p| ]2
2 / dans le but d'une simplification, on part des hypothèses suivantes
β = β∑. et Vτ . n = | Vτ . p | = V T
lorsque VDDH atteint la limite inférieure égale à VDD pour V r VDD , la relation ci-dessus donne
De ce fait, l'amplitude maximum des variations des tensions Vx et Vx entre leurs deux limites est légèrement inférieure à la pleine tension VDD , mais largement suffisante pour rendre conducteurs les transistors MOS à canal P du circuit translateur de niveau de' tension.
Le translateur de niveau de tension de la figure 8 fonctionnera de ce fait correctement pour une gamme très large de valeurs VDDH s'étendant d'une alimentation basse tension VDD jusqu'à une tension maximale autorisée par les caractéristiques de court-circuit des composants MOS à haute tension.
Au moment de l'enclenchement de la source d'alimentation en puissance, le comportement du circuit est principalement déterminé par les capacités parasites associées aux dispositifs actifs .
Des simulations ont montré que la capacité grille-source Cas est dominante et maintient la tension Vx et V* près de VDDH , ainsi que la tension Vos de tous les composants MOS à l'intérieur de leurs domaines de sécurité.
Afin de réduire la puissance statique du circuit translateur de niveau de tension, il est ' préférable d'utiliser des composants de faible dimension. La vitesse de commutation qui est habituellement non
critique dans la plupart des applications de l'automatisme doit se situer dans la gamme des micro secondes.
La figure 9 illustre une forme de réalisation perfectionnée du circuit translateur de niveau de tension associé à une logique qui permet une réduction significative de la dissipation de la puissance transitoire pendant la phase de commutation. Pendant les transitoires de commutation, les deux transistors respectivement NMOS et PMOS à haute tension de l'étage de sortie peuvent se trouver momentanément et simultanément dans un état conducteur. Cette situation est la conséquence de différents délais dans la transmission des signaux de commande Sr. et SH. Lorsqu'il se produit une telle situation transitoire, on obtient un chemin conducteur entre l'alimentation à la tension VDDH et la terre, ce qui engendre des pics d'intensité élevés dans les étages de puissance de sortie. Ces situations transitoires peuvent facilement être évitées par l'adjonction d'un circuit logique interdisant la superposition, c'est-à-dire empêchant que les transistors de l'étage de sortie soient simultanément conducteurs.
Un exemple d'un tel circuit logique est illustré à la figure 9.
Toutefois, il existe différentes variantes de réalisation d'un tel circuit qui est couramment utilisé dans des amplificateurs de classe D . Ce circuit supplémentaire est principalement utilisé pour des transistors de puissance, dans des applications nécessitant une puissance élevée.
La figure 10 représente une variante de la version améliorée du miroir de tension. Dans ce circuit on associe au transistor PMOS (MPI) un second transistor PMOS (MP2) monté en parallèle. La tension d'alimentation pour commuter le transistor MP2 est le complément V^ de la tension Vx. Les drains de MPI et MP2 sont connectés au drain de MNl et délivrent la tension de sortie V . La grille de MNl est à la tension d'alimentation. VDD et le substrat est raccordé à la terre Vss . La grille d'un second transistor NMOS (MN2) est contrôlée par la tension d'entrée Vin. La source et le substrat de MN2 sont connectés à la terre Vss et son drain est raccordé à la source de MNl.
Le circuit fonctionne également lorsqu'un élément de circuit quelconque X est commandé parallèlement à MN2 , à condition que la résistance de cet élément de circuit soit suffisante pour ne pas perturber de manière significative le fonctionnement des transistors MNl et MN2.
De manière similaire, on peut insérer, comme le montre les figures 11 et 12, un élément de circuit X dans le miroir de tension selon l figure 7, en particulier entre la source de MNl et la terre Vss , à condition que la résistance soit suffisamment faible pour ne pas perturber de manière significative le fonctionnement des transistors
MNl et MN2.
La figure 13 illustre un circuit de protection à diodes susceptibl d'être associé à chacun des miroirs de tension décrits ci-dessus . Un chaîne de diodes connectées en série est connectée entre VDDH et l tension de sortie Vx . L'anode (de type P) de la première diode es alimentée à la tensio VDDH et la cathode (de typ' N) de la dernièr diode est alimentée à la tension Vx. Le nombre de diodes est tel qu la somme de leur tension de seuil est égale ou supérieure à VDD . E fonctionnement normal un courant négligeable circule à travers le diodes . En revanche, si Vx dépasse sensiblement la valeur VDDH VDD , alors un courant de diodes se crée et empêche une chut complémentaire de Vx, ce qui assure une protection de la sortie d miroir de tension. De tels mécanismes de protection peuvent avoir leu intérêt ou même être nécessaires dans divers circuits de commande.
Dans certains cas , les diodes peuvent être remplacées par une diod Zener dont la cathode est alimentée à la tension VDDH et l'anode à l tension Vx .