WO1993001676A1 - Ringing trip judging circuit - Google Patents

Ringing trip judging circuit Download PDF

Info

Publication number
WO1993001676A1
WO1993001676A1 PCT/JP1992/000863 JP9200863W WO9301676A1 WO 1993001676 A1 WO1993001676 A1 WO 1993001676A1 JP 9200863 W JP9200863 W JP 9200863W WO 9301676 A1 WO9301676 A1 WO 9301676A1
Authority
WO
WIPO (PCT)
Prior art keywords
state
output
hook
voltage
value
Prior art date
Application number
PCT/JP1992/000863
Other languages
French (fr)
Japanese (ja)
Inventor
Kazuyuki Minohara
Kenji Takato
Original Assignee
Fujitsu Limited
Fujitsu Communication Systems Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited, Fujitsu Communication Systems Limited filed Critical Fujitsu Limited
Priority to US07/983,864 priority Critical patent/US5402482A/en
Publication of WO1993001676A1 publication Critical patent/WO1993001676A1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M19/00Current supply arrangements for telephone systems
    • H04M19/02Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
    • H04M19/026Arrangements for interrupting the ringing current

Definitions

  • the present invention relates to a ring trip for detecting a change from an on-hook state to an off-hook state of a terminal when a terminal device such as a telephone connected to a telephone line is called. Regarding the judgment circuit.
  • the value of the current flowing through the ring trip resistor and the rate of change in the on-hook and off-hook conditions during off-hook and off-hook are determined by the line length of the telephone line and the connection. Depending on the load conditions such as the number of terminal devices, accurate detection of on-hook and off-hook was difficult.
  • Fig. 1 is an explanatory diagram of the ring trip determination method.
  • 10 is a subscriber circuit
  • 11 is an equivalent circuit of a telephone, which forms a series resonant circuit
  • Reference numeral 12 denotes a ring trip detection resistor (R S) which detects a telephone on-hook and a current change caused by the off-hook.
  • Reference numeral 13 denotes a ring trip detector, and reference numeral 14 denotes a ringer generator, which generates a low-frequency AC voltage for ring trip determination.
  • B is a switch that opens in the on-hook state and closes in the off-hook state.
  • the ringer generator 14 outputs an AC voltage superimposed on a low-frequency (about 20 Hz) DC voltage of 48 V.
  • the current flowing through the ring trip detection resistor (R S) 12 is detected by the detection unit 13 as a terminal voltage, and the detection voltage is output to the output point A.
  • FIG. 2 is a diagram showing an example of a conventional ring-trip determination circuit.
  • FIG. 2A shows a ring-trip determination circuit, and FIG. The output voltage waveform at point A is shown.
  • 11 is a ring generator
  • 12 is a ring-trip detection resistor (RS)
  • 13 is a ring-trip circuit. It is to judge whether it is off-hook or on-hook.
  • Reference numeral 14 denotes a detection unit that detects a voltage change between the terminals of the ring trip detection resistor (RS) 12 generated by the on-hook and the off-hook and outputs the result. It is a force.
  • Reference numeral 15 denotes a detection circuit which detects the voltage between both ends of the ring trip detection resistor (RS) 12.
  • 0 16 denotes the voltage detected by the detection circuit 15. This is a filter / integration circuit that removes the AC component and integrates, and is composed of R and C.
  • Reference numeral 17 denotes a judgment circuit which judges on-hook and off-hook based on the output voltage of the detection unit 14.
  • the detection circuit 15 detects a low-frequency AC voltage generated between both ends of the ring trip detection resistor (RS) 12.
  • Filter ⁇ Integrator 16 removes AC components, integrates, and outputs.
  • the filter / integration circuit 16 can sufficiently remove the AC component.
  • the output voltage waveform at point A is as shown in Fig. 2B.
  • the DC component of the on-hook is zero. While a low-frequency AC voltage is output, a low-frequency AC voltage in which an AC component is superimposed on a DC component is output in the off-hook.
  • the determination circuit 17 determines on-hook and off-hook by detecting the output voltage at point A having a different DC component voltage.
  • Fig. 3 is an explanatory diagram of the problem to be solved by the invention.
  • Fig. 3A shows a case where a plurality of telephones are connected to a short line length.
  • Fig. 3B shows a diagram of Fig. 3A.
  • Output voltage at point A Fig. 3C shows the output voltage at point A in Fig. 3C when a single telephone is connected to a long line.
  • point A is the output point of the detection unit that detects the off-hook of the subscriber terminal (telephone in this case) and the off-hook when calling the subscriber circuit.
  • 30 to 32 are telephone sets and 33 is a subscriber circuit.
  • Figure (b) shows the output voltage at point A in Figure (a).
  • Fig. 3B 1 is the on-hook period, and 2 is the off-hook period.
  • the difference between the DC voltage component between the on-hook and the off-hook and the voltage AO of the AC component in the on-hook are also large.
  • Fig. 3C 34 is a telephone and 35 is a subscriber.
  • Point A is the on-hook of the subscriber terminal in the call instruction of the subscriber circuit 35, and the output point of the detection unit for detecting the off-hook.
  • Fig. 3D 3 is the period of on-hook, and 4 is the period of off-hook.
  • the voltage amplitude A0 of the AC component of the on-hook is large, and in the case of Fig. 3C, the DC component is also the voltage of the AC component.
  • the amplitude AO is also small.
  • the voltage value is directly compared with the reference value to distinguish between the on-hook and the off-hook state in Fig. 3D (1 and ⁇ ). (Distinction of 4) was difficult.
  • An object of the present invention is to provide a ring trip determination method that can reliably detect off-hook and off-hook regardless of the conditions on the load side. On-hook and off-hook are determined by detecting the transient voltage change from off-hook to off-hook.
  • FIG. 4 is a diagram showing a basic configuration of the present invention
  • FIG. 4A is a diagram showing a basic configuration of the first invention.
  • 1 is a ring generator and 2 is a ring tree.
  • a trip detection resistor 3 is a ring trip circuit
  • 40 is a detection section, which is similar to a conventional one.
  • Reference numeral 41 denotes a voltage comparison unit which compares a preset threshold value with the output voltage of the detection unit 40, and differs depending on whether the output voltage of the detection unit 40 is higher or lower than the threshold value. It outputs a certain value.
  • Reference numeral 42 denotes a state holding unit, which is determined according to the output value of the voltage comparison unit 41, and represents a case where the output voltage of the detection unit 10 is higher or lower than the threshold value. It retains the value.
  • Reference numeral 43 denotes a state holding unit that captures, holds, and outputs the state of the state holding unit 1 in synchronization with a clock.
  • Reference numeral 4 denotes a state holding unit that captures, holds, and outputs the state of the state holding unit 2 in synchronization with a clock.
  • Reference numeral 4 denotes a judgment unit which compares the output (state 1) of the state holding unit 2 and the output (state 2) of the state holding unit 3 and judges the ring trip. You.
  • FIG. 4B shows the basic configuration of the second invention.
  • 46 is a timing section which measures the timing of the SD signal for transmitting the ringer and the clock (RT) synchronized with the ringer cycle, and Generate an operation synchronization signal.
  • Reference numeral 47 denotes a threshold storage unit, which captures, holds, and outputs the output of the voltage comparison unit 41 in synchronization with the operation synchronization signal generated by the timing unit 46.
  • . 4 8 is the noise filter section This is to eliminate the noise of the output of the judgment unit.
  • the determination unit 45 in the second invention compares the output of the state storage unit 2 with the output of the threshold value storage unit and determines the ring trip.
  • Fig. 1 is an explanatory diagram of the ring trip judgment method
  • Fig. 2 A is the conventional ring trip judgment circuit
  • Fig. 2 B is the output voltage waveform at point A of the detection unit 14.
  • Figure 3A shows that when multiple telephones are connected to a short line length
  • Figure 3B is the output voltage at point A in Figure 3A
  • Figure 3C shows that a single telephone is connected to a long track.
  • Fig. 3D is the output voltage at point A in Fig. 3C
  • FIG. 4A is a diagram showing a basic configuration diagram of the first invention
  • FIG. 4B is a diagram showing a basic configuration diagram of the second invention
  • FIG. 5 is according to the first embodiment of the first invention.
  • FIG. 6 shows a timing chart of the first embodiment of the first invention.
  • FIG. 7 shows a ring trip determination circuit according to a second embodiment of the first invention
  • FIGS. 8A to 8H are diagrams showing an example of a truth table of a ring trip determination circuit according to a second embodiment of the first invention.
  • FIG. 9 shows a ring trip determining circuit according to one embodiment of the second invention.
  • FIG. 10 is a diagram showing a time chart of one embodiment of the second invention.
  • FIG. 5 is a diagram showing a ring trip determination circuit according to the first embodiment of the first invention.
  • reference numeral 50 denotes a voltage comparator, which compares the output voltage (V s) of the voltage detector with the threshold voltage (V th) and outputs an output value of 1 when the output voltage of the voltage detector exceeds the threshold. And outputs an output value of 0 if the threshold is not exceeded.
  • D-FF D flip-flop
  • Reference numeral 2 denotes a state holding unit 2 (Latch 2), which is constituted by a latch and is synchronized with a clock (negation of RT) input to a clock input CP.
  • the output value Q 1 of the state holding section 51 is output to Q 2.
  • 5 3 is a state holding unit 3 (Latch 3), In synchronization with the clock (negation of RT), the output value Q 2 of the state holding unit 52 is taken in and output to Q 3.
  • Numeral 5 4 is a judgment unit which inputs and compares the output value Q 2 of the state holding unit 2 (5 2) with the output value Q 3 of the state holding unit 53, judges the logic thereof, and makes a ring. It performs trip judgment.
  • Numeral 5 5 denotes an inverter for inverting a clock (RT) which is a synchronization pulse of the state holding unit 2 (52) and the state holding unit 3 (53). .
  • Reference numeral 56 denotes a clock generation unit which generates a clock (RT) from the ringer signal from the ringer generator 1.
  • FIG. 6 is a diagram showing a time chart according to the first embodiment of the first invention.
  • (a) is the ringer voltage, which is the voltage output from the ringer generator 1.
  • (B) is a clock (RT) generated by the clock generator 56 in synchronization with the ringer voltage (a).
  • (C) is the threshold voltage (V th) of the voltage comparator 50.
  • (D) is the output voltage (V s) of the voltage detection unit, which indicates the output voltage of the on-hook voltage and the off-hook voltage (after OFFHOOK in the figure).
  • (E) is the output voltage of the voltage comparison unit 50.
  • ( ⁇ ) is the output Q1 of the status holding unit 1 (D-FF).
  • (G) is the output Q 2 of the state holding unit 2 (Latch 2).
  • (H) is the output of state holding unit 3 (& 1 11 11 3) The operation of the first embodiment of the first invention shown in FIG. 5 will be described with reference to FIG.
  • the clock generator (56) generates a clock (RT) from the ringer voltage (a) force. Then, D — FF (51), L acth 2 (52), and Latch 3 (53) output the value of each D input in synchronization with the clock (RT). Output to l, Q 2, Q 3.
  • D — FF captures the fixed value Vcc of the D input, value 1 which is synchronized with the rising edge of the clock (RT), and outputs it as output Q1. Yes ((1)).
  • V s which is the on-hook (before OFFHOOK in Fig. 3)
  • V th the threshold voltage
  • the output voltage (e) of the comparison section 50 also remains at the value 0.
  • Latch2 and Latch3 output a value 1 as an output Q2 in synchronization with the clock (negation of RT: falling) ((2)).
  • the input values Q 2 and Q 3 of the determination section 54 are both the value 1 and the ring trip is not performed ((3)). .
  • the waveform port of the output voltage of the voltage detection unit (V s) is below the threshold voltage V th (c)
  • the output voltage (e) of the voltage comparison unit 50 is the value 0 Latch 2 synchronizes with the clock (negation of RT) -The value 1 (the state of the waveform port) of the output Ql from the FF (51) is taken and output to the output Q2.
  • the voltage comparison unit 50 When the incoming waveform of the output voltage (V s) of the voltage detection section (V s) exceeds the threshold voltage V th (c), the output voltage (e) is set to the value 1 only during the period when the threshold voltage V th (c) is exceeded ((4)).
  • the D-FF (51) keeps outputting the value 1 as the output Q1 in synchronization with the clock (RT) ((4)), and the output voltage (e) D — FF (5 1) is reset and the value 1 of the output Q 1 up to now is inverted to the value 0 ((5)) 0
  • Latch 2 synchronizes with the next clock (negation of RT), fetches the value 0 of output Q 1 from D-FF (51), which is the state of waveform 8, and outputs Q Output as 2 ((6)).
  • Latc 3 takes the value 1 (the state of the waveform port) of the previous output value Q 2 from Latch 2 and outputs it to output Q 3 ((7)) O
  • the judgment unit 54 inputs the value 0 (the state of the waveform C) of the output Q 2 of Latch 2 and the value 1 (the state of the waveform port) of the output Q 3 of the Latch 3 and performs logical judgment.
  • the on-hook and the off-hook are converted into different state values and detected, the voltage is reduced. Even when the detector output voltage (V s) is small, the on-hook Off-hook can be determined.
  • FIG. 7 is a diagram showing a ring trip determination circuit according to a second embodiment of the first invention.
  • a plurality of threshold voltages are provided, and when an output voltage exceeding a certain predetermined number of threshold voltages appears, an off-hook is detected.
  • reference numeral '71 denotes a voltage comparator (multiple comparator), which is composed of a plurality of comparators having any one of threshold voltages Vth1 to Vth6.
  • the threshold voltage V th1 to V th6 are compared with the output voltage V s of the voltage detection unit, and the output differs depending on whether the output voltage V s of the voltage detection unit is higher or lower than the threshold value. The value is output for each threshold value.
  • Reference numeral 7 2 denotes a 6-bit D flip-flop (D-FF), which is connected to the reset input terminals RA to RF, respectively, and is connected to the threshold V of the multi-computer 71.
  • D The comparison results of thl to V th6 are input, and the corresponding outputs Q1A to Q1F are reset.
  • D The D input of the FF (72) is fixed at a value of 1 which is Vcc. 7 '3, — is Latch 2 which is composed of a 6-bit latch and outputs D 1 FF (72) output Q 1 A to QIF to D 2 A to D, respectively. It is input to the 2F input and output to outputs Q2A to Q2F in synchronization with the clock (negation of RT).
  • 74 is composed of a 5-bit latch as indicated by &1; (: 113), synchronized with the clock (negation of RT), and latch 2 (73).
  • the outputs Q2B to Q2F are taken into the inputs D3B to D3F, respectively, and output to the outputs Q3B to Q3F.
  • Numeral 75 denotes a judgment unit, which is composed of gates 75-1 to 75-5 and an OR gate 75-6.
  • Gates 7 5 — 1 to 7 5 — 5 are the outputs of Latch 3 (7 4) connected to them (when 3 ⁇ 4 3 8 to (3 ⁇ 4 3? 7 3) Output Q 2 B to Q
  • each output Q of L t c 3 is regarded as off-hook.
  • 3C to Q3F are the corresponding outputs of Latch2, the gates of Q2C to Q2F, and the corresponding outputs Q2B to Q2E, respectively, of the upper threshold.
  • the gates are designed to be erection-free.
  • OR gates 75-6 output the OR logic (RTP) of each input section (in). 76 is an evening, which negates the logic of the clock (RT).
  • FIGS. 8A to 8H show examples of truth tables of the ring trip determination circuit according to the second embodiment of the first invention.
  • QxA to QxF denote Q2A to Q2F and Q3A to Q3F, respectively.
  • L 2 is the output of L a t ch 2
  • L 3 is the output of L a t ch 3
  • O R in is the OR output 7 5 — 6 input, 13 ⁇ 4? Is the output of the output 755-16.
  • the truth table in Fig. 8A shows the output voltage of the voltage detector. 1 ⁇
  • the truth table in FIG. 8 shows that when the (V s) force is less than V th6, the truth table in FIGS.
  • the value table is (V s)
  • V s force is larger than V th1
  • RTP is set to 1 and the subscriber is turned off. Is considered to have been clicked.
  • V s is
  • V th 6 If less than V th 6, the subscriber is considered on-hook. If the V s force is between V th1 and V th6, the judgment is made based on the difference between the outputs of Latch 2 and Latch 3 (V s and L at time t 1 held by Latch 3). Compare V s at the later time t 2 held by atch 2). If the output of Latch 2 is larger than the output of Latch 3 by 2 bits or more (when V s changes greatly from time t 1 to time t 2), the subscriber It is regarded as the off-hook (truth value table for D and F in Fig. 8).
  • FIG. 9 is a diagram showing a ring trip determination circuit according to one embodiment of the second invention.
  • the same components as those in FIG. 7 are denoted by the same reference numerals.
  • reference numeral 91 denotes a timing circuit, which is composed of D—FF 91—1, 91—2, NAND gate 91—3, and not gate 91—4. It is. D —; FF 91-1 fetches and outputs the SD signal instructing ringer transmission from the exchange in synchronization with the clock (RT) synchronized with the ringer cycle. — FF 91-2 also captures this output in synchronization with the clock (RT) and outputs the inversion. After passing both the outputs of D-FF91-1 and D-FF91-1 through the NOT gate 91-3, the inverted signal is output. As a result, the signal is obtained by differentiating the SD signal by one period.
  • Reference numeral 92 denotes a threshold storage unit, which is composed of a register power, and takes the output of the voltage comparison unit 71 in synchronization with the operation synchronization signal generated by the timing generation circuit 91. It stores, stores, and outputs.
  • 9 3 is a gate, which is a reference voltage of the voltage comparator 71. 1
  • the outputs of the comparators corresponding to V th2 to V th6 are controlled by the timing circuit 91 (in synchronization with the outputs of the not gates 91 to 3). It is input to the resets RB to RF of the threshold value storage section 92 via the gate 93.
  • Reference numeral 94 denotes a noise filter section, to which the output of the OR gates 75 to 6 of the judgment section 75 is input to the DA force.
  • D—FF 94—1 and D—FF 94—1 It is composed of an AND gate 94-2 that takes the logical sum of the output Q of the OR and the OR gate 75-6, and eliminates the noise of the output of the judging unit 75.
  • FIG. 10 is a diagram showing a time chart of one embodiment of the second invention.
  • (a) is the ringer voltage, which is the voltage output from the ringer generator.
  • (B) is an SD signal for sending a ringer sent from the exchange.
  • (C) is a clock (RT) generated in synchronization with the ringer voltage (a).
  • (D) is an operation synchronization signal obtained by differentiating the SD signal generated by the timing circuit 91 for one cycle (for example, 50 ms).
  • (E) is the operation synchronizing signal of the gate 93, and the gate is open only for the time of the value 1.
  • (F) is a plurality of threshold voltages V th1 to V th6 of the voltage comparison unit 71.
  • (G) is the output voltage of the voltage detector (
  • V s which indicates the output voltage of the on-hook voltage and the off-hook voltage (after OFFHOOK in the figure).
  • 1 ⁇ (H) shows the output voltage for each threshold of the voltage comparator 71 (multi-comparator), and the numbers in the figure indicate the case where the output of the voltage detector exceeds any of the thresholds. Yes, 1 is when the voltage detector output voltage V s exceeds only the threshold V th6, 2 is when the voltage detector output voltage V s exceeds the threshold V th5, 6, and 3 is the voltage detector output If the voltage V s exceeds the threshold value V th4, 5, 6, then ⁇ .
  • (I) shows a plurality of outputs ( ⁇ 1 to Q 1 F) of D-FF 1 (72).
  • 1 shows only output Q 1 F
  • 2 shows outputs Q 1 E and Q 1.
  • F and 3 indicate that outputs Q 1 D to Q 1 F, ⁇ output ⁇ reset output (j) Outputs Q 3 B to Q 3 F of threshold storage unit 92
  • 1 shows the reset output of only output Q 3 F
  • 2 shows the reset output of outputs Q 3 E and Q 3 F
  • 3 shows the reset output of outputs Q 3 D to Q 3 F
  • ⁇ (K) shows the outputs Q 2 A to Q 2 F of Latch 2, in which (1) is the output Q 2 F only, (2) is the output Q 2 E and 3 is the output Q 2 D to Q 2.
  • the reset output of F, ?? (1) is 0 W which is the output of the judgment unit 75
  • (n) is the D-FF2 (94) of the noise filter unit 94.
  • the ringer voltage (a) is generated by the SD signal (b) from the exchange ((1)), and the clock RT (c) is generated from the ringer signal (a). Is generated.
  • a timing operation synchronizing signal (d) is created by differentiating the ringer signal) by one period by the timing circuit 91. ((2)).
  • the threshold storage unit 92 takes in the fixed value of Vcc of the D input, and sets all outputs Q3B to Q3F to the value 1 ((3 )).
  • the gate 93 is kept open for a certain period.
  • the voltage comparator 71 When the gate 93 is in the open state, the voltage comparator 71 outputs the threshold V th6 because the waveform of the second arriving output voltage V s exceeds the threshold voltage V th6.
  • the output (h) is set to a value of 1 only during the period that exceeds the threshold voltage Vth6 from the comparator ((4)).
  • the threshold storage section 92 in which all the outputs Q 3 B to Q 3 F have a value of 1, only the output Q 3 F is reset to a value of 0 ((6)).
  • the value storage unit 92 stores the waveform port as a threshold value for off-hook determination.
  • the output Q 1 F is reset to the value 0 at D — FF 1 (72) ((5)).
  • the determination unit 75 compares the threshold value (waveform port) from the threshold value storage unit 92 with the subsequent waveforms of the voltage detection unit output voltage Vs C, 2, E,. Make a decision.
  • the reason why the first waveform is not taken as the reference threshold value for the off-hook determination, but the second waveform port is taken as the reference threshold value is as follows.
  • an inrush current flows due to the influence of the capacitance of the telephone, etc.
  • the signal may appear as its output through the detection unit 40, and only the first waveform may become a large signal, causing a ring trip by mistake. Power.
  • the SD signal is differentiated by one cycle (5 Oms) to be used as an operation synchronization signal.
  • the present invention is not limited to this, and an appropriate value may be set. .
  • D-FF 1 (72) takes in the fixed value Vcc in synchronization with the next incoming clock RT, and changes the output Q1F from the value 0 to the value 1 ((7) ).
  • any of the threshold values Vth1 Vth1
  • the threshold voltage V th3 to V t li 6 of the voltage comparison section 71 is not used.
  • the output of the ⁇ / ° / ⁇ signal becomes 1 and the output of D—FF 1 (72) Q 1 C: to Q 1 F and the output of Latch 2 (73) Q 2 c to Q 2 F Change both to the value 1 and then to the value 0 ( ⁇ ), ⁇ ) ) o
  • the OR gates 75-6 are entered, and the output of the decision unit 75 becomes a value of 0 ((12).
  • D-FF 2 (94-1) is the next rising edge of the clock). Until the output goes down, the previous output value 1 is retained, and the AND gate 94-2 does not ring-trip (aa>).
  • the fifth output waveform Vs of the output voltage Vs resets the outputs Q 1 D to Q 1 F of D—FF 1 (72). Then, in synchronization with the next clock (negation of RT), the outputs Q2D to Q2F of Latch 2 (73) change to the value 0 ((14), s). Therefore, at the falling edge of the clock (RT), the output value Q of D — FF 2 (94 — 1) and the output value 0 of the decision unit 75 are AND gated at the fall of the clock (RT). 4-2 becomes valid, the output RTP changes to the value 0, and the ring trips ((16)).
  • the noise filter unit 94 reads the output of the judgment unit 75 twice, and if the data continues for two or more clock cycles, it is regarded as valid. It is output to the subsequent stage as a grip signal RTP. Further, in the second invention, the voltage value serving as the threshold and the incoming voltage Since the values are compared, the RTP is always kept at the value 0 in the off-hook state (to the waveform, to, ).
  • the on-hook and the off-hook are determined based on the state transition of the ring-trip detection voltage, so that the line length and the terminal to the subscriber terminal are determined.
  • a reliable ring trip can be determined irrespective of the load conditions such as the number of unions. Even if the state transition of the output of the ring trip detection circuit is gradual, since the threshold value is compared at the time of on-hook / off-hook, the ring is reliably connected. Trip operation can be realized, and the output is read twice, which eliminates erroneous trips.
  • the present invention can be applied to detecting off-hook when calling a terminal device such as a telephone connected to a telephone line.

Abstract

A ringing trip judging circuit, which, on calling, senses a change from the on-hook to off-hook state of a terminal such as a telephone set connected to a telephone circuit, is provided with a ringing trip sensing resistor which is connected in series with a ringer generator and senses the change of a current value from the on-hook to off-hook state, a sensing section for sensing the change of the voltage across the ringing trip sensing resistor, a voltage comparing section which compares the output voltage of the sensing section with a threshold voltage and outputs two different voltages depending on the result of comparison, a state retaining section (1) which retains different state values according to the different output values of the voltage comparing section and outputs them, a state retaining section which latches at least two state values outputted by the state retaining section (1) and outputs them, and a state judging section for comparing the state values of the state retaining sections with each other. The state judging section judges the voltage changes, which are sensed by the ringing trip sensing resistor at different times when the ringing trip sensing section senses the on-hook and off-hook states by comparing the state values of the state retaining sections, and senses the on-hook and off-hook states of the terminal equipment.

Description

明 細  Details
〔発明の名称〕 [Title of Invention]
リ ン グ ト リ ッ プ判定回路  Ring trip judgment circuit
〔技術分野〕 〔Technical field〕
本発明 は、 電話回線に接続 さ れた電話機等の端末 装置の呼出 し時に端末のオ ン フ ッ ク 状態か らォ フ フ ッ ク 状態への変化を検出す る リ ン グ ト リ ッ プ判定回 路に関す る。  The present invention relates to a ring trip for detecting a change from an on-hook state to an off-hook state of a terminal when a terminal device such as a telephone connected to a telephone line is called. Regarding the judgment circuit.
〔背景技術〕 (Background technology)
電話回線に接続 された端末装置の呼出 し時にお け る オ ン フ ッ ク 状態か ら ォ フ フ ッ ク 状態への変化の検 出 は、 リ ンガ発生器に直列に リ ン グ ト リ ッ プ回路検 出抵抗を接続 し、 ォ ン フ ッ ク と端末装置の応答に よ るオ フ フ ッ ク によ り リ ン グ ト リ ッ プ検出抵抗に流れ る電流値の変化によ り 生 じ る電圧変化を検出す る こ と によ り 行っ てい る o  The detection of the change from the on-hook state to the off-hook state when a terminal device connected to the telephone line is ringing is detected by a ring trig in series with the ringer generator. Connect a circuit detection resistor, and the off-hook due to the on-hook and the terminal device response generates a change in the current flowing through the ring-trip detection resistor. O By detecting the voltage change
し 力、 し、 オ ン フ ッ ク と オ フ フ ッ ク 時におけ る リ ン グ ト リ ッ プ抵抗に流れる電流値及びそ の変化の割合 は、 電話回線の線路長及び接続 さ れてい る端末装置 数等の負荷側の条件に よ り 異な り 、 オ ン フ ッ ク と ォ フ フ ッ ク の正確な検出 は難 し い も のであ っ た。  The value of the current flowing through the ring trip resistor and the rate of change in the on-hook and off-hook conditions during off-hook and off-hook are determined by the line length of the telephone line and the connection. Depending on the load conditions such as the number of terminal devices, accurate detection of on-hook and off-hook was difficult.
第 1 図は、 リ ン グ ト リ ッ プ判定方法の説明図であ る o Fig. 1 is an explanatory diagram of the ring trip determination method. O
図において、 1 0 は加入者回路, 1 1 は電話機の 等価回路であ っ て直列の共振回路を構成する も の、 In the figure, 10 is a subscriber circuit, 11 is an equivalent circuit of a telephone, which forms a series resonant circuit,
1 2 は リ ング ト リ ッ プ検出抵抗 ( R S ) であ っ て、 電話のオ ン フ ッ ク とオ フ フ ッ ク によ り 生 じ る電流変 化を検出する も のであ る 。 1 3 は リ ン グ ト リ ッ プの 検出部、 1 4 は リ ンガ発生器であ っ て、 リ ング ト リ ッ プ判定のための低周波の交流電圧を発生する も の であ る。 B はオ ン フ ッ ク 状態で'は開 き、 オ フ フ ッ ク 状態で閉 じ る スィ ッ チであ る 。 Reference numeral 12 denotes a ring trip detection resistor (R S) which detects a telephone on-hook and a current change caused by the off-hook. Reference numeral 13 denotes a ring trip detector, and reference numeral 14 denotes a ringer generator, which generates a low-frequency AC voltage for ring trip determination. B is a switch that opens in the on-hook state and closes in the off-hook state.
以下に第 1 図に示す リ ング ト リ ッ プ判定方法の動 作を説明する。  The operation of the ring trip determination method shown in FIG. 1 will be described below.
リ ンガ発生器 1 4 か ら は低周波 (約 2 0 Hz ) の直 流電圧一 4 8 V に重畳 さ れた交流電圧が出力 さ れる 。 リ ン グ ト リ ッ プ検出抵抗 ( R S ) 1 2 に流れる電 流は、 端子間電圧 と して検出部 1 3 において検出 さ れ、 出力点 A に検出電圧が出力 さ れる 。  The ringer generator 14 outputs an AC voltage superimposed on a low-frequency (about 20 Hz) DC voltage of 48 V. The current flowing through the ring trip detection resistor (R S) 12 is detected by the detection unit 13 as a terminal voltage, and the detection voltage is output to the output point A.
オ ン フ ッ ク の場合、 出力点 Aか ら は、 直流分が 0 なので小 さ い交流電圧が出力 さ れる。  In the case of on-hook, a small AC voltage is output from output point A because the DC component is 0.
オ フ フ ッ ク の場合、 加入者回路 1 0 の ス ィ ッ チ B が閉 じて、 回路に直流分が印加 さ れる と と も に リ ン グ ト リ ッ プ検出抵抗 ( R S ) 1 2 に流れる電流が増 大 し、 出力点 Aか ら は直流分に交流分が重畳さ れた 交流電圧が出力 さ れる。  In the case of off-hook, the switch B of the subscriber circuit 10 is closed, a DC component is applied to the circuit, and the ring trip detection resistor (RS) 1 2 As a result, the AC current is superimposed on the DC component and the AC voltage is output from the output point A.
オ ン フ ッ ク とオ フ フ ッ ク で異な る A点の電圧を検 出す る こ と に よ り 、 オン フ ッ ク と オ フ フ ッ ク を判定 す る こ と がで き る。 Check the voltage at point A that differs between the on-hook and the off-hook. It is possible to determine the on-hook and the off-hook by issuing.
第 2 図は、 従来の リ ン グ ト リ ッ プ判定回路の一例 を示す図であ り 、 第 2 図 A は リ ン グ ト リ ッ プ判定回 路、 第 2 図 B は検出部 1 4 の A点の出力電圧波形を 示す。 第 2 図 A において、 1 1 は リ ン ガ発生器、 1 2 は リ ン グ ト リ ッ プ検出抵抗 ( R S ) 、 1 3 は リ ン グ ト リ ッ プ回路であ っ て、 オ ン フ ッ ク と オ フ フ ッ ク を判定す る も のであ る 。 1 4 は検出部であ っ て、 ォ ン フ ッ ク と オ フ フ ッ ク で生 じ る リ ン グ ト リ ッ プ検出 抵抗 ( R S ) 1 2 の端子間の電圧変化を検出 し て出 力す る も のであ る 。 1 5 は検出回路であ っ て、 リ ン グ ト リ ッ プ検出抵抗 ( R S ) 1 2 の両端の電圧を検 出する も のであ る 0 1 6 は検出回路 1 5 の検出 し た 電圧の交流分を除去 し て積分する フ ィ ルタ · 積分回 路であ っ て、 R , C よ り な る も のであ る。 1 7 は判 定回路であ っ て、 検出部 1 4 の出力電圧によ り 、 ォ ン フ ッ ク とオ フ フ ッ ク を判定す る も のであ る。 FIG. 2 is a diagram showing an example of a conventional ring-trip determination circuit. FIG. 2A shows a ring-trip determination circuit, and FIG. The output voltage waveform at point A is shown. In FIG. 2A, 11 is a ring generator, 12 is a ring-trip detection resistor (RS), and 13 is a ring-trip circuit. It is to judge whether it is off-hook or on-hook. Reference numeral 14 denotes a detection unit that detects a voltage change between the terminals of the ring trip detection resistor (RS) 12 generated by the on-hook and the off-hook and outputs the result. It is a force. Reference numeral 15 denotes a detection circuit which detects the voltage between both ends of the ring trip detection resistor (RS) 12. 0 16 denotes the voltage detected by the detection circuit 15. This is a filter / integration circuit that removes the AC component and integrates, and is composed of R and C. Reference numeral 17 denotes a judgment circuit which judges on-hook and off-hook based on the output voltage of the detection unit 14.
以下に、 第 2 図 Aの構成の動作を説明す る。  Hereinafter, the operation of the configuration of FIG. 2A will be described.
検出回路 1 5 は、 リ ン グ ト リ ッ プ検出抵抗 ( R S ) 1 2 の両端に生 じ る低周波の交流電圧を検出する 。 フ ィ ルタ ♦ 積分回路 1 6 は交流分を除去 し て積分 し、 出力す る 。  The detection circuit 15 detects a low-frequency AC voltage generated between both ends of the ring trip detection resistor (RS) 12. Filter ♦ Integrator 16 removes AC components, integrates, and outputs.
従来の検出部 1 4 の構成においては、 フ ィ ルタ · 積分回路 1 6 が交流分を充分 に除去す る こ と がで き ず、 A点の出力電圧波形は第 2 図 B に示すよ'う にな る。 フ ィ ルタ · 積分回路 1 6 において、 リ ンガ発生 器 1 1 か ら 流れる交流分を完全に除去 し き れな いの で、 図示の よ う に、 オ ン フ ッ ク で直流分が 0 の低周 波の交流電圧が出力 さ れる の に対 して、 オ フ フ ッ ク では直流分に交流分が重畳 さ れた低周波の交流電圧 が出力 さ れる。 判定回路 1 7 は、 直流分の電圧の異 な る A点の出力電圧を検出する こ と によ り オ ン フ ッ ク とオ フ フ ッ ク を判定する 。 In the configuration of the conventional detection unit 14, the filter / integration circuit 16 can sufficiently remove the AC component. However, the output voltage waveform at point A is as shown in Fig. 2B. In the filter / integration circuit 16, since the AC component flowing from the ring generator 11 cannot be completely removed, as shown in the figure, the DC component of the on-hook is zero. While a low-frequency AC voltage is output, a low-frequency AC voltage in which an AC component is superimposed on a DC component is output in the off-hook. The determination circuit 17 determines on-hook and off-hook by detecting the output voltage at point A having a different DC component voltage.
第 3 図は発明が解決 し よ う とする課題の説明図で あ り 、 第 3 図 A は短い線路長に電話機が複数合接続 さ れてい る場合、 第 3 図 B は第 3 図 A の A点出力電 圧、 第 3 図 C は長い線路に 1 合の電話機が接続さ れ てい る場合、 第 3 図 D は第 3 図 C の A点出力電圧を 示す。  Fig. 3 is an explanatory diagram of the problem to be solved by the invention. Fig. 3A shows a case where a plurality of telephones are connected to a short line length. Fig. 3B shows a diagram of Fig. 3A. Output voltage at point A, Fig. 3C shows the output voltage at point A in Fig. 3C when a single telephone is connected to a long line.
第 3 図 A において、 A点は加入者回路の呼出 し時 におけ る、 加入者端末 ( こ の場合は電話機) のオ ン フ ッ ク , オ フ フ ッ ク を検出する検出部の出力点であ り 、 3 0 〜 3 2 は電話機、 3 3 は加入者回路であ る 。 図(b)は、 図(a)の A点出力電圧を示す。  In Fig. 3A, point A is the output point of the detection unit that detects the off-hook of the subscriber terminal (telephone in this case) and the off-hook when calling the subscriber circuit. Where 30 to 32 are telephone sets and 33 is a subscriber circuit. Figure (b) shows the output voltage at point A in Figure (a).
第 3 図 B において、 ①はオ ン フ ッ ク , ②はォ フ フ ッ ク の期間であ る 。 第 3 図 Aの場合に は、 オ ン フ ッ ク とオ フ フ ッ ク 時の直流電圧成分の差 と、 オ ン フ ッ ク におけ る交流成分の電圧 A O も大 き い。  In Fig. 3B, ① is the on-hook period, and ② is the off-hook period. In the case of Fig. 3A, the difference between the DC voltage component between the on-hook and the off-hook and the voltage AO of the AC component in the on-hook are also large.
第 3 図 C において、 3 4 は電話機、 3 5 は加入者 回路、 3 6 , 3 7 はそれぞれ線路の抵抗成分を表す 。 A点は加入者回路 3 5 の呼出指示.にお け る、 加入 者端末のオ ン フ ッ ク , オ フ フ ッ ク を検出す る検出部 の出力点であ る 。 In Fig. 3C, 34 is a telephone and 35 is a subscriber. The circuits, 36 and 37, respectively represent the resistance components of the line. Point A is the on-hook of the subscriber terminal in the call instruction of the subscriber circuit 35, and the output point of the detection unit for detecting the off-hook.
第 3 図 D において、 ③はオ ン フ ッ ク , ④はォ フ フ ッ ク の期間であ る 。  In Fig. 3D, ③ is the period of on-hook, and ④ is the period of off-hook.
第 3 図 C の場合に は、 オ ン フ ッ ク と オ フ フ ッ ク に お け る直流成分の差 と、 オ フ ブッ ク 期間の交流成分 の電圧振幅 A 0 も小 さ い。  In the case of Fig. 3C, the difference between the DC component between the on-hook and the off-hook and the voltage amplitude A0 of the AC component during the off-hook period are also small.
第 3 図 A の場合のオ ン フ ッ ク の交流成分の電圧振 幅 A 0 が大 き く 、 第 3 図 C の場合のオ フ フ ッ ク にお いては、 直流成分 も交流成分の電圧振幅 A O も小 さ く 、 従来は、 電圧値を直接基準値 と比較する こ と に よ り オ ン フ ッ ク と第 3 図 D におけ るオ フ フ ッ ク の状 態の区別 (①と④の区別) が困難であ っ た。  In the case of Fig. 3A, the voltage amplitude A0 of the AC component of the on-hook is large, and in the case of Fig. 3C, the DC component is also the voltage of the AC component. The amplitude AO is also small. Conventionally, the voltage value is directly compared with the reference value to distinguish between the on-hook and the off-hook state in Fig. 3D (① and 態). (Distinction of ④) was difficult.
〔発明の開示〕 [Disclosure of the Invention]
本発明 は負荷側の条件によ らず確実にオフ フ ッ ク とオ フ フ ッ ク を検出で き る リ ン グ ト リ ッ プ判定方法 を提供す る こ と を 目 的 と し、 オ ン フ ッ ク か ら ォ フ フ ッ ク への過渡的な電圧変化を検出す る こ と によ り ォ ン フ ッ ク とオ フ フ ッ ク を判定す る よ う に し た。  An object of the present invention is to provide a ring trip determination method that can reliably detect off-hook and off-hook regardless of the conditions on the load side. On-hook and off-hook are determined by detecting the transient voltage change from off-hook to off-hook.
第 4 図は本発明の基本構成を示す図であ り 、 第 4 図 A は第 1 の発明の基本構成を示 してい る 。  FIG. 4 is a diagram showing a basic configuration of the present invention, and FIG. 4A is a diagram showing a basic configuration of the first invention.
図において、 1 は リ ンガ発生器、 2 は リ ン グ ト リ ッ プ検出抵抗、 3 は リ ング ト リ ッ プ回路、 4 0 は検 出部であ り 、 従来の も の と 同様の も のであ る 。 4 1 は電圧比較部であ っ て、 予め設定 し た閾値と検出部 4 0 の出力電圧を比較 し、 検出部 4 0 の出力電圧が 閾値よ り 大き い場合 と小 さ い場合とで異な る 値を出 力する も のであ る 。 4 2 は状態保持部であ っ て、 電 圧比較部 4 1 の 出力値に応 じて定め ら れ、 検出部 1 0 の出力電圧が閾値よ り 大き い場合と小 さ い場合を 表す状態値を保持する も のであ る 。 4 3 は状態保持 部であ っ て、 ク ロ ッ ク に同期 して状態保持部 1 の状 態を取 り 込み、 保持 し、 出力する も のであ る 。 4 4 は状態保持部であ っ て、 ク ロ ッ ク に同期 して状態保 持部 2 の状態を取 り 込み、 保持 し、 出力する も ので あ る。 4 5 は判定部であ っ て、 状態保持部 2 の出力 (状態 1 ) と状態保持部 3 の出力 (状態 2 ) を比較 し、 リ ン グ ト リ ッ プの判定を行 う も のであ る。 In the figure, 1 is a ring generator and 2 is a ring tree. A trip detection resistor, 3 is a ring trip circuit, and 40 is a detection section, which is similar to a conventional one. Reference numeral 41 denotes a voltage comparison unit which compares a preset threshold value with the output voltage of the detection unit 40, and differs depending on whether the output voltage of the detection unit 40 is higher or lower than the threshold value. It outputs a certain value. Reference numeral 42 denotes a state holding unit, which is determined according to the output value of the voltage comparison unit 41, and represents a case where the output voltage of the detection unit 10 is higher or lower than the threshold value. It retains the value. Reference numeral 43 denotes a state holding unit that captures, holds, and outputs the state of the state holding unit 1 in synchronization with a clock. Reference numeral 4 denotes a state holding unit that captures, holds, and outputs the state of the state holding unit 2 in synchronization with a clock. Reference numeral 4 denotes a judgment unit which compares the output (state 1) of the state holding unit 2 and the output (state 2) of the state holding unit 3 and judges the ring trip. You.
第 4 図 B は第 2 の発明の基本構成を示 してい る。 図において、 第 4 図 A と 同一の も の は同一符号が付 してあ り 、 説明 は省略する。 4 6 はタ イ ミ ン グ部で あ り 、 リ ンガ送出を行 う S D信号と、 リ ンガ周期に 同期 し た ク ロ ッ ク ( R T ) の タ イ ミ ン グを計 り 、 後 段の動作同期信号を発生する 。 4 7 は閾値格納部で あ り 、 タ イ ミ ン グ部 4 6 の発生する動作同期信号に 同期 して、 電圧比較部 4 1 の出力を取 り 込み、 保持 し、 出力する も のであ る 。 4 8 はノ イ ズフ ィ ルタ 部 であ り 、 判定部の出力の ノ イ ズを除去する も のであ る。 第 2 の発明での判定部 4 5 は、 .状態保持部 2 の 出力 と閾値格納部の出力を比較 し、 リ ン グ ト リ ッ プ の判定を行 う 。 FIG. 4B shows the basic configuration of the second invention. In the drawing, the same components as those in FIG. 4A are denoted by the same reference numerals, and description thereof will be omitted. 46 is a timing section which measures the timing of the SD signal for transmitting the ringer and the clock (RT) synchronized with the ringer cycle, and Generate an operation synchronization signal. Reference numeral 47 denotes a threshold storage unit, which captures, holds, and outputs the output of the voltage comparison unit 41 in synchronization with the operation synchronization signal generated by the timing unit 46. . 4 8 is the noise filter section This is to eliminate the noise of the output of the judgment unit. The determination unit 45 in the second invention compares the output of the state storage unit 2 with the output of the threshold value storage unit and determines the ring trip.
〔図面の簡単な説明〕 [Brief description of drawings]
第 1 図は リ ン グ ト リ ッ プ判定方法の説明図、 第 2 図 A は従来の リ ン グ ト リ ッ プ判定回路、 第 2 図 B は検出部 1 4 の A点の出力電圧波形、 第 3 図 A は短い線路長に電話機が複数合接続 さ れ てい る場合、  Fig. 1 is an explanatory diagram of the ring trip judgment method, Fig. 2 A is the conventional ring trip judgment circuit, and Fig. 2 B is the output voltage waveform at point A of the detection unit 14. Figure 3A shows that when multiple telephones are connected to a short line length,
第 3 図 B は第 3 図 A の A点出力電圧、  Figure 3B is the output voltage at point A in Figure 3A,
第 3 図 C は長い線路に 1 合の電話機が接続 さ れて い る場合、  Figure 3C shows that a single telephone is connected to a long track.
第 3 図 D は第 3 図 C の A点出力電圧、  Fig. 3D is the output voltage at point A in Fig. 3C,
第 4 図 A は第 1 の発明の基本構成図を示す図、 第 4 図 B は第 2 の発明の基本構成図を示す図、 第 5 図は第 1 の発明の第 1 実施例によ る リ ン グ ト リ ッ プ判定回路、  FIG. 4A is a diagram showing a basic configuration diagram of the first invention, FIG. 4B is a diagram showing a basic configuration diagram of the second invention, and FIG. 5 is according to the first embodiment of the first invention. Ring trip judgment circuit,
第 6 図は第 1 の発明の第 1 実施例の タ イ ム チ ヤ 一 h、  FIG. 6 shows a timing chart of the first embodiment of the first invention.
第 7 図は第 1 の発明の第 2 実施例によ る リ ン グ ト リ ッ プ判定回路、  FIG. 7 shows a ring trip determination circuit according to a second embodiment of the first invention,
第 8 図 A〜 H は第 1 の発明の第 2 実施例の リ ン グ ト リ ッ プ判定回路の真理値表の一例を示す図 第 9 図は第 2 の発明の一実施例によ る リ ン グ ト リ ッ プ判定回路、 FIGS. 8A to 8H are diagrams showing an example of a truth table of a ring trip determination circuit according to a second embodiment of the first invention. FIG. 9 shows a ring trip determining circuit according to one embodiment of the second invention,
第 1 0 図は第 2 の発明の一実施例の タ イ ム チ ヤ 一 ト を示す図であ る。  FIG. 10 is a diagram showing a time chart of one embodiment of the second invention.
〔発明を実施する ため の最良の形態〕 [Best mode for carrying out the invention]
第 5 図は、 第 1 の発明の第 1 実施例によ る リ ン グ ト リ ッ プ判定回路を示す図であ る 。  FIG. 5 is a diagram showing a ring trip determination circuit according to the first embodiment of the first invention.
図において、 5 0 は電圧比較部であ っ て、 電圧検 出部出力電圧 ( V s ) と閾値電圧 ( V t h ) を比較 し、 電圧検出部出力電圧が閾値を越えた場合に出力 値 1 を出力 し、 閾値を越えな い場合に出力値 0 を出 力する も のであ る 。  In the figure, reference numeral 50 denotes a voltage comparator, which compares the output voltage (V s) of the voltage detector with the threshold voltage (V th) and outputs an output value of 1 when the output voltage of the voltage detector exceeds the threshold. And outputs an output value of 0 if the threshold is not exceeded.
5 1 は状態保持部 1 であ っ て、 D フ リ ッ プフ ロ ッ プ ( D — F F ) か ら構成さ れ、 電圧比較部 5 0 の出 力値 1 によ り 非同期に リ セ ッ ト さ れて出力 Q 1 = 0 とする 。 ま た、 D — F F ( 5 1 ) は ク ロ ッ ク 入力 C P に入力 さ れる ク ロ ッ ク ( R T ) に同期 して、 D入 力値を Q 1 と して出力する 。 D — F F ( 5 1 ) の 入力値は V c c の彼 1 に固定さ れてい る 。  51 is a state holding unit 1 which is composed of a D flip-flop (D-FF), and is reset asynchronously by the output value 1 of the voltage comparison unit 50. Then, output Q 1 = 0. Further, D-FF (51) outputs the D input value as Q1 in synchronization with the clock (RT) input to the clock input CP. D — FF The input value of F (5 1) is fixed to his 1 of V c c.
5 2 は状態保持部 2 ( L a t c h 2 ) であ っ て、 ラ ッ チ によ り 構成 さ れ、 ク ロ ッ ク 入力 C P に入力 さ れる ク ロ ッ ク ( R T の否定) に同期 して、 状態保持 部 5 1 の出力値 Q 1 を Q 2 に出力する も のであ る 。  Reference numeral 2 denotes a state holding unit 2 (Latch 2), which is constituted by a latch and is synchronized with a clock (negation of RT) input to a clock input CP. The output value Q 1 of the state holding section 51 is output to Q 2.
5 3 は状態保持部 3 ( L a t c h 3 ) であ っ て、 ク ロ ッ ク ( R T の否定) に同期 し て、 状態保'持部 5 2 の出力値 Q 2 を取 り 込み、 Q 3 に.出力する も ので あ る 。 5 3 is a state holding unit 3 (Latch 3), In synchronization with the clock (negation of RT), the output value Q 2 of the state holding unit 52 is taken in and output to Q 3.
5 4 は判定部であ っ て、 状態保持部 2 ( 5 2 ) の 出力値 Q 2 と状態保持部 5 3 の出力値 Q 3 を入力 し て比較 し、 その論理を判断 し、 リ ン グ ト リ ッ プ判定 を行 う も のであ る 。  Numeral 5 4 is a judgment unit which inputs and compares the output value Q 2 of the state holding unit 2 (5 2) with the output value Q 3 of the state holding unit 53, judges the logic thereof, and makes a ring. It performs trip judgment.
5 5 はイ ンバ一 夕 であ っ て、 状態保持部 2 ( 5 2 ) と状態保持部 3 ( 5 3 ) の同期パルス と な る ク ロ ッ ク ( R T ) を反転 さ せる も のであ る。  Numeral 5 5 denotes an inverter for inverting a clock (RT) which is a synchronization pulse of the state holding unit 2 (52) and the state holding unit 3 (53). .
5 6 は ク ロ ッ ク 作成部であ り 、 リ ンガ発生器 1 か ら の リ ン ガ信号か ら ク ロ ッ ク ( R T ) を作成する。  Reference numeral 56 denotes a clock generation unit which generates a clock (RT) from the ringer signal from the ringer generator 1.
第 6 図は、 第 1 の発明の第 1 実施例の タ イ ム チ ヤ ー ト を示す図であ る 。  FIG. 6 is a diagram showing a time chart according to the first embodiment of the first invention.
図にお いて、 (a)は リ ンガ電圧であ っ て、 リ ンガ発 生器 1 か ら 出力 さ れる電圧であ る 。 (b)は リ ンガ電圧 (a)に同期 し て ク ロ ッ ク 作成部 5 6 にて生成 さ れる ク ロ ッ ク ( R T ) であ る 。 (c)は電圧比較部 5 0 の閾値 電圧 ( V t h ) であ る 。 (d)は電圧検出部出力電圧 ( V s ) であ っ て、 オ ン フ ッ ク の電圧 と オ フ フ ッ ク の 電圧 (図の O F F H O O K以降) の出力電圧を示 す。 (e)は電圧比較部 5 0 の出力電圧であ る。 (ί)は状 態保持部 1 ( D — F F ) の出力 Q 1 であ る 。 (g)は状 態保持部 2 ( L a t c h 2 ) の出力 Q 2 であ る 。 (h) は状態保持部 3 ( & 1 じ 11 3 ) の出カ (¾ 3 でぁ る 第 5 図に示す第 1 の発明の第 1 実施例の動作を第 6 図によ り 説明する。 In the figure, (a) is the ringer voltage, which is the voltage output from the ringer generator 1. (B) is a clock (RT) generated by the clock generator 56 in synchronization with the ringer voltage (a). (C) is the threshold voltage (V th) of the voltage comparator 50. (D) is the output voltage (V s) of the voltage detection unit, which indicates the output voltage of the on-hook voltage and the off-hook voltage (after OFFHOOK in the figure). (E) is the output voltage of the voltage comparison unit 50. (Ί) is the output Q1 of the status holding unit 1 (D-FF). (G) is the output Q 2 of the state holding unit 2 (Latch 2). (H) is the output of state holding unit 3 (& 1 11 11 3) The operation of the first embodiment of the first invention shown in FIG. 5 will be described with reference to FIG.
ク ロ ッ ク 作成部 5 6 にて リ ンガ電圧(a)力、 ら ク ロ ッ ク ( R T ) を生成する。 そ して、 D — F F ( 5 1 ) , L a c t h 2 ( 5 2 ) , L a t c h 3 ( 5 3 ) は 、 ク ロ ッ ク ( R T ) に同期 し て、 それぞれの D入力 の値を出力 Q l , Q 2 , Q 3 に出力する 。  The clock generator (56) generates a clock (RT) from the ringer voltage (a) force. Then, D — FF (51), L acth 2 (52), and Latch 3 (53) output the value of each D input in synchronization with the clock (RT). Output to l, Q 2, Q 3.
D — F F ( 5 1 ) は、 ク ロ ッ ク ( R T ) の足 り 上 が り に同期 して D入力の固定値 V c c であ る値 1 を 取 り 込み、 出力 Q 1 と して出力する ( (1) ) 。 オ ン フ ッ ク (第 3 図において O F F H O O K以前) で あ る電圧検出部出力電圧 ( V s ) の波形ィ , 口 の場 合、 それぞれ閾値電圧 V t h (c)以下であ る ため、 電 圧比較部 5 0 の出力電圧(e) も共に値 0 の ま ま であ る 。 こ の と き 、 L a t c h 2 、 L a t c h 3 は ク ロ ッ ク ( R Tの否定 : 立ち下が り ) に同期 してそれぞれ 出力 Q 2 、 と して値 1 を出力する ( (2) ) 。  D — FF (51) captures the fixed value Vcc of the D input, value 1 which is synchronized with the rising edge of the clock (RT), and outputs it as output Q1. Yes ((1)). In the case of the voltage detector output voltage (V s), which is the on-hook (before OFFHOOK in Fig. 3), and the voltage of the output, the voltage is lower than the threshold voltage V th (c). The output voltage (e) of the comparison section 50 also remains at the value 0. At this time, Latch2 and Latch3 output a value 1 as an output Q2 in synchronization with the clock (negation of RT: falling) ((2)).
従っ て、 オ ン フ ッ ク 状態においては、 判定部 5 4 の入力値 Q 2 , Q 3 はいずれ も 値 1 であ り 、 リ ン グ ト リ ッ プは行われな い ((3) ) 。  Therefore, in the on-hook state, the input values Q 2 and Q 3 of the determination section 54 are both the value 1 and the ring trip is not performed ((3)). .
次に、 電圧検出部出力電圧 ( V s ) の波形口 , ハ の場合、 波形口 は閾値電圧 V t h (c)以下であ り 、 電 圧比較部 5 0 の出力電圧(e)は値 0 と な る ので、 L a t c h 2 は ク ロ ッ ク ( R T の否定) に同期 して、 D - F F ( 5 1 ) か ら の出力 Q l の値 1 (波形口 の状 態) を取 り 込み、 出力 Q 2 に出力 し.てい る ( (2) ) 電圧比較部 5 0 は、 次に到来する電圧検出部出力 電圧 ( V s ) の波形ハが閾値電圧 V t h (c)を越えた こ と で、 閾値電圧 V t h (c)を越えた期間だけ出力電 圧 (e)を値 1 と し て出力す る ((4) ) 。 一方、 D - F F ( 5 1 ) は ク ロ ッ ク ( R T ) に同期 し て出力 Q 1 と して値 1 を出力 し続けてお り ( (4) ) 、 前記出力電圧 (e)によ り D — F F ( 5 1 ) は リ セ ッ ト さ れて今ま で の出力 Q 1 の値 1 を値 0 へ反転さ せる ( (5) ) 0 Next, in the case of the waveform port of the output voltage of the voltage detection unit (V s), the waveform port is below the threshold voltage V th (c), and the output voltage (e) of the voltage comparison unit 50 is the value 0 Latch 2 synchronizes with the clock (negation of RT) -The value 1 (the state of the waveform port) of the output Ql from the FF (51) is taken and output to the output Q2. ((2)) The voltage comparison unit 50 When the incoming waveform of the output voltage (V s) of the voltage detection section (V s) exceeds the threshold voltage V th (c), the output voltage (e) is set to the value 1 only during the period when the threshold voltage V th (c) is exceeded ((4)). On the other hand, the D-FF (51) keeps outputting the value 1 as the output Q1 in synchronization with the clock (RT) ((4)), and the output voltage (e) D — FF (5 1) is reset and the value 1 of the output Q 1 up to now is inverted to the value 0 ((5)) 0
L a t c h 2 は次の ク ロ ッ ク ( R T の否定 ) に同 期 して波形八の状態であ る D — F F ( 5 1 ) か ら の 出力 Q 1 の値 0 を取 り 込み、 出力 Q 2 と して出力す る ((6) ) 。 同 じ タ イ ミ ン グで、 L a t c 3 は前回 の出力値 Q 2 の値 1 (波形口 の状態 ) を L a t c h 2 か ら取 り 込み、 出力 Q 3 に出力す る ((7) ) O  Latch 2 synchronizes with the next clock (negation of RT), fetches the value 0 of output Q 1 from D-FF (51), which is the state of waveform 8, and outputs Q Output as 2 ((6)). At the same timing, Latc 3 takes the value 1 (the state of the waveform port) of the previous output value Q 2 from Latch 2 and outputs it to output Q 3 ((7)) O
こ れよ り 、 判定部 5 4 は、 L a t c h 2 の出力 Q 2 の値 0 (波形ハの状態) と L a t c h 3 の出力 Q 3 の値 1 (波形口 の状態) を入力 し、 論理判定 して 値 0 を出力 し てォ フ フ ッ ク を検出する ((8) )  As a result, the judgment unit 54 inputs the value 0 (the state of the waveform C) of the output Q 2 of Latch 2 and the value 1 (the state of the waveform port) of the output Q 3 of the Latch 3 and performs logical judgment. Output 0 and detect off-hook ((8))
従っ て、 第 1 の発明の第 1 実施例の構成に よ れば 、 オ ン フ ッ ク と ォ フ フ ッ ク を異な る状態値に変換 し て検出する よ う に してい るので、 電圧検出部出力電 圧 ( V s ) が小 さ い場合に も、 確実にオ ン フ ッ ク と オ フ フ ッ ク を判別する こ と がで き る 。 Therefore, according to the configuration of the first embodiment of the first invention, since the on-hook and the off-hook are converted into different state values and detected, the voltage is reduced. Even when the detector output voltage (V s) is small, the on-hook Off-hook can be determined.
一方、 電圧検出部出力電圧 ( V s ) の波形ハ , 二 , ホ, …の場合、 全ての波形は閾値電圧 V .t h (c)を 越え る ため、 L a t c h 2 , L a t c h 3 の出力 Q 2 , Q 3 は共に値 0 であ り 、 同一の状態が保持さ れ てい る ため判定部の出力は値 1 に復旧する ((9) ) 。  On the other hand, in the case of the waveforms of the voltage detection unit output voltage (V s) c, 2, e,..., All the waveforms exceed the threshold voltage V .th (c). Both 2 and Q 3 have the value 0, and the same state is maintained, so that the output of the judgment unit is restored to the value 1 ((9)).
第 7 図は、 第 1 の発明の第 2 実施例の リ ン グ ト リ ッ プ判定回路を示す図であ る。 こ の第 2 実施例では 複数の閾値電圧を設け、 あ る所定数分の閾値電圧を 越えた出力電圧が現れた と き に、 オ フ フ ッ ク を検出 す る も のであ る 。  FIG. 7 is a diagram showing a ring trip determination circuit according to a second embodiment of the first invention. In the second embodiment, a plurality of threshold voltages are provided, and when an output voltage exceeding a certain predetermined number of threshold voltages appears, an off-hook is detected.
図において、' 7 1 は電圧比較部 (マ ルチ コ ンパ レ 一 夕 ) であ っ て閾値電圧 V t h 1 〜 V t h 6 の いず れかを有する複数の コ ンパ レ ー タ か ら構成 さ れ、 閾 ¾電圧 V t h 1 〜 V t h 6 と電圧検出部出力電圧 V s をそれぞれ比較 し、 電圧検出部出力電圧 V s が閾 瘟ょ り大き い場合と小 さ い場合とで異な る 出力値を 、 それぞれの閾値毎に出力する も のであ る 。  In the figure, reference numeral '71 denotes a voltage comparator (multiple comparator), which is composed of a plurality of comparators having any one of threshold voltages Vth1 to Vth6. The threshold voltage V th1 to V th6 are compared with the output voltage V s of the voltage detection unit, and the output differs depending on whether the output voltage V s of the voltage detection unit is higher or lower than the threshold value. The value is output for each threshold value.
7 2 は 6 ビ ッ ト の D フ リ ッ プフ ロ ッ プ ( D — F F ) であ っ て、 リ セ ッ ト 入力端子 R A〜 R F にそれぞ れマルチ コ ンパ レ ー タ 7 1 の閾値 V t h l 〜 V t h 6 の比較結果が入力 さ れ、 それぞれに対応する 出力 Q 1 A〜 Q 1 Fを リ セ ッ ト する も のであ る。 D — F F ( 7 2 ) の D入力 は、 V c c であ る値 1 に固定 さ れてい る 。 7 '3,—は L a t c h 2 であ っ て、 6 ビ ッ ト のラ ッ チ カヽ ら構成 さ れ、 D — F F ( 7 2 ) の.出力 Q 1 A〜 Q I F を各々 D 2 A〜 D 2 F 入力 に入力 し、 ク ロ ッ ク ( R T の否定) に同期 して、 それぞれ出力 Q 2 A〜 Q 2 F に出力する も のであ る。 Reference numeral 7 2 denotes a 6-bit D flip-flop (D-FF), which is connected to the reset input terminals RA to RF, respectively, and is connected to the threshold V of the multi-computer 71. The comparison results of thl to V th6 are input, and the corresponding outputs Q1A to Q1F are reset. D — The D input of the FF (72) is fixed at a value of 1 which is Vcc. 7 '3, — is Latch 2 which is composed of a 6-bit latch and outputs D 1 FF (72) output Q 1 A to QIF to D 2 A to D, respectively. It is input to the 2F input and output to outputs Q2A to Q2F in synchronization with the clock (negation of RT).
7 4 は & 1; (: 11 3 でぁ っ て、 5 ビ ッ ト の ラ ッ チ か ら構成 さ れ、 ク ロ ッ ク ( R T の否定) に同期 して 、 L a t c h 2 ( 7 3 ) の出力 Q 2 B 〜 Q 2 F を各 々 入力 D 3 B 〜 D 3 F に取 り 込み、 出力 Q 3 B 〜 Q 3 F へ出力する も のであ る。  74 is composed of a 5-bit latch as indicated by &1; (: 113), synchronized with the clock (negation of RT), and latch 2 (73). The outputs Q2B to Q2F are taken into the inputs D3B to D3F, respectively, and output to the outputs Q3B to Q3F.
7 5 は判定部であ っ て、 ゲー ト 7 5 — 1 〜 7 5 — 5 と O R ゲー ト 7 5 — 6 か ら構成 さ れる。 ゲー ト 7 5 — 1 〜 7 5 — 5 は、 それぞれに接続される L a t c h 3 ( 7 4 ) の出カ (¾ 3 8 〜 (¾ 3 ? が値 1 の と き 、 対応する L a t c h 2 ( 7 3 ) の出力 Q 2 B 〜 Q Numeral 75 denotes a judgment unit, which is composed of gates 75-1 to 75-5 and an OR gate 75-6. Gates 7 5 — 1 to 7 5 — 5 are the outputs of Latch 3 (7 4) connected to them (when ¾ 3 8 to (¾ 3? 7 3) Output Q 2 B to Q
2 F の値を無効 (値を 0 ) にす る も のであ る。 第 7 図に示す第 2 実施例では、 電圧検出部出力電圧 V s の連続する波形の閾値電圧が 2 以上異な る場合にォ フ フ ッ ク と みなすよ う に、 L a t c 3 の各出力 Q2 This is to invalidate the value of F (set the value to 0). In the second embodiment shown in FIG. 7, when the threshold voltage of the continuous waveform of the output voltage V s of the voltage detection unit differs by 2 or more, each output Q of L t c 3 is regarded as off-hook.
3 C 〜 Q 3 F は L a t c h 2 のそれぞれ対応す る 出 力 Q 2 C 〜 Q 2 F のゲー ト と そ の 1 つ上の閾値のそ れぞれ対応する 出力 Q 2 B 〜 Q 2 E のゲー ト を無勃 とす る構成 と してあ る。 O R ゲー ト 7 5 — 6 は、 各 入力部 ( i n ) の O R論理 ( R T P ) を出力する も のであ る 。 7 6 はイ ンバー 夕 であ っ て、 ク ロ ッ ク ( R T ) の 論理を否定する も のであ る 。 3C to Q3F are the corresponding outputs of Latch2, the gates of Q2C to Q2F, and the corresponding outputs Q2B to Q2E, respectively, of the upper threshold. The gates are designed to be erection-free. OR gates 75-6 output the OR logic (RTP) of each input section (in). 76 is an evening, which negates the logic of the clock (RT).
第 7 図のマルチ コ ンパ レー タ 7 1 の閾値 V t h 1 , V t h 2 , V t h 3 , V t h 4 , V t h 5 , V t h 6 の関係は V t h l > V t li 2 > V t h 3 > V t h 4 > V t h 5 > V t h 6 とする。  The relationship among the thresholds V th 1, V th 2, V th 3, V th 4, V th 5, and V th 6 of the multi-computer 71 in FIG. 7 is V thl> V t li 2> V th 3 > V th 4> V th 5> V th 6
第 7 図の構成において、 マルチ コ ンパ レ ー タ 7 1 の各出力 に応 じ た、 D— F F ( 7 2 ) , L a t c h In the configuration of FIG. 7, D-FF (72), Latch corresponding to each output of the multi-computer 71
2 ( 7 3 ) , .L a t c h 3 ( 7 4 ) の動作は第 5 図 , 第 6 図における場合と 同様であ る。 そ して、 第 7 の実施例では、 L a t c h 2 ( 7 3 ) の出力 Q 2 B 〜 Q 2 Fの出力が、 L a t c h 3 ( 7 4 ) の出力 QThe operations of 2 (73) and .Latch 3 (74) are the same as those in FIGS. 5 and 6. Then, in the seventh embodiment, the outputs Q 2 B to Q 2 F of the Latch 2 (73) are output from the output Q 2 of the Latch 3 (7 4).
3 B〜 Q 3 Fの値 1 の場合に、 それぞれ対応する ビ ッ ト が無効 (値を 0 ) に さ れ、 0 Rゲー ト 7 5 — 6 で出力 Q 2 Aの出力及びゲー ト 7 5 — 1 〜 7 5 - 5 の出力の論理和を取っ た値が出力 さ れる点で異な る のみであ る。 When the value of 3 B to Q 3 F is 1, the corresponding bit is invalidated (value is set to 0), and 0 R gate 75 — 6 outputs Q 2 A output and gate 75 — The only difference is that the value obtained by ORing the outputs of 1 to 7 5-5 is output.
第 8 図 A〜 Hは、 第 1 の発明の第 2 実施例の リ ン グ ト リ ッ プ判定回路の真理値表の例を示す。 第 8 図 A〜 Hにおいて、 Q x A〜 Q x F はそれぞれ、 Q 2 A〜 Q 2 F、 Q 3 A〜 Q 3 F を示す。 L 2 は L a t c h 2 の出力, L 3 は L a t c h 3 の出力、 O R in はオア出力 7 5 — 6 の入力、 1¾ 丁 ? はォァ出カ 7 5 一 6 の出力であ る 。  FIGS. 8A to 8H show examples of truth tables of the ring trip determination circuit according to the second embodiment of the first invention. 8A to 8H, QxA to QxF denote Q2A to Q2F and Q3A to Q3F, respectively. L 2 is the output of L a t ch 2, L 3 is the output of L a t ch 3, O R in is the OR output 7 5 — 6 input, 1¾? Is the output of the output 755-16.
ま た、 第 8 図 Aの真理値表は電圧検出部出力電圧 1 δ The truth table in Fig. 8A shows the output voltage of the voltage detector. 1 δ
( V s ) 力く V t h l よ り 大 き い場合、 第 8 図 の真 理値表は ( V s ) 力 V t h 6 よ り 小 さ い場合、 第 8 図 C〜第 8 図 Hの真理値表は ( V s ) 力く V t h l とWhen the (V s) force is greater than V thl, the truth table in FIG. 8 shows that when the (V s) force is less than V th6, the truth table in FIGS. The value table is (V s)
V t h 5 の間に あ る場合を示す。 It shows the case where it is between Vth5.
第 8 図 Aの真理値表に示すよ う に、 本実施例にお いては、 V s 力 V t h 1 よ り 大 き い場合に は、 R T P は 1 と して、 加入者がオ フ フ ッ ク し た も の と みな す。 ま た、 第 8 図 Bの真理値表が示すよ う に V s が As shown in the truth table of FIG. 8A, in the present embodiment, when V s force is larger than V th1, RTP is set to 1 and the subscriber is turned off. Is considered to have been clicked. In addition, as shown in the truth table of Fig. 8B, V s is
V t h 6 よ り 小 さ い場合に は、 加入者はオ ン フ ッ ク であ る と みなす。 V s 力 V t h 1 と V t h 6 の間に あ る場合は、 L a t c h 2 と L a t c h 3 の出力の 相違によ り 判断 し ( L a t c h 3 が保持す る時刻 t 1 の V s と L a t c h 2 が保持す る それよ り 後の時 刻 t 2 におけ る V s を比較) する。 そ して、 L a t c h 2 の出力が、 L a t c h 3 の出力よ り 2 ビ ッ ト 以上大き い場合 (時刻 t 1 か ら 時刻 t 2 にかけて V s が大き く 変化 し た場合) 、 加入者はオ フ フ ッ ク し た も の と みなす (第 8 図 D , F の真理値表) 。 ま た 、 L a t c h 2 の出力力 L a t c h 3 の出力よ り 小 さ いか、 等 し いか、 又は 1 ビ ッ ト だけ大 き い時 (時 刻 t 1 よ り 時刻 t 2 にお け る V s が小 さ い場合、 若 し く は時刻 t 1 と 時刻 t 2 で V s に変化力 なか つ た 場合、 又は変化が小 さ い場合) に は、 加入者はオ ン フ ッ ク のま ま であ る と みなす (第 8 図 F , G , H ) 第 1 の発明の第 2 実施例によ れば、 電圧検出部出 力電圧 ( V s ) が、 オ ン フ ッ ク かオ フ フ ッ ク か判定 が難い場合に も、 複数の閾値電圧 V t h 1 〜 V t h 6 を設け る こ とでそ の変化の大き さ を検出する こ と によ り 確実に、 オ ン フ ッ ク とオ フ フ ッ ク を判定する こ とがで き る 。 If less than V th 6, the subscriber is considered on-hook. If the V s force is between V th1 and V th6, the judgment is made based on the difference between the outputs of Latch 2 and Latch 3 (V s and L at time t 1 held by Latch 3). Compare V s at the later time t 2 held by atch 2). If the output of Latch 2 is larger than the output of Latch 3 by 2 bits or more (when V s changes greatly from time t 1 to time t 2), the subscriber It is regarded as the off-hook (truth value table for D and F in Fig. 8). Also, when the output power of Latch 2 is smaller than or equal to the output of Latch 3, or when it is larger by one bit (V s at time t2 from time t1) Is small, or if Vs has no change at time t1 and time t2, or if the change is small), the subscriber remains on-hook. (Fig. 8 F, G, H) According to the second embodiment of the first invention, even when it is difficult to determine whether the output voltage (V s) of the voltage detection section is on-hook or off-hook, the plurality of threshold voltages V By providing th1 to Vth6, by detecting the magnitude of the change, the on-hook and the off-hook can be reliably determined.
第 9 図は、 第 2 の発明の一実施例の リ ン グ ト リ ッ プ判定回路を示す図であ る。 図中、 第 7 図の も の と 同一の も の は同一符号が付 してあ る。  FIG. 9 is a diagram showing a ring trip determination circuit according to one embodiment of the second invention. In the figure, the same components as those in FIG. 7 are denoted by the same reference numerals.
図において、 9 1 はタ イ ミ ン グ回路であ り 、 D — F F 9 1 — 1 , 9 1 — 2 、 ナ ン ドゲー ト 9 1 — 3 , ノ ッ ト ゲー ト 9 1 — 4 で構成 さ れる。 D — ; F F 9 1 ― 1 は交換機側か ら の リ ンガ送出を指示する S D信 号を リ ンガ周期に同期 し た ク ロ ッ ク ( R T ) に同期 して取 り 込んで出力 し、 D — F F 9 1 — 2 も こ の出 力を ク ロ ッ ク ( R T ) に同期 し て取 り 込み、 その反 転を出力す る 。 そ して D — F F 9 1 — 1 及び D — F F 9 1 — 2 の双方の出力をノ ッ ト ゲー ト 9 1 — 3 に 通 し た後イ ンバー ト さ せた信号を出力する 。 結果と して、 S D信号を一周期分微分 し た信号 と な る。  In the figure, reference numeral 91 denotes a timing circuit, which is composed of D—FF 91—1, 91—2, NAND gate 91—3, and not gate 91—4. It is. D —; FF 91-1 fetches and outputs the SD signal instructing ringer transmission from the exchange in synchronization with the clock (RT) synchronized with the ringer cycle. — FF 91-2 also captures this output in synchronization with the clock (RT) and outputs the inversion. After passing both the outputs of D-FF91-1 and D-FF91-1 through the NOT gate 91-3, the inverted signal is output. As a result, the signal is obtained by differentiating the SD signal by one period.
9 2 は閾値格納部であ り 、 レ ジス タ 力、 ら構成さ れ 、 タ イ ミ ン グ発生回路 9 1 の発生する動作同期信号 に同期 して、 電圧比較部 7 1 の出力を取 り 込み、 保 持 し、 出力する も のであ る。  Reference numeral 92 denotes a threshold storage unit, which is composed of a register power, and takes the output of the voltage comparison unit 71 in synchronization with the operation synchronization signal generated by the timing generation circuit 91. It stores, stores, and outputs.
9 3 はゲー ト であ り 、 電圧比較部 7 1 の基準電圧 1 9 3 is a gate, which is a reference voltage of the voltage comparator 71. 1
V t h 2 〜 V t h 6 に対応す る コ ンパ レ ー タ め出力 を、 タ イ ミ ン グ回路 9 1 の制御 (ノ ッ ト ゲー ト 9 1 — 3 の出力 に同期 して) に よ り ゲー ト 9 3 を介 して 閾値格納部 9 2 の リ セ ッ ト R B〜 R F に入力す る も のであ る。 The outputs of the comparators corresponding to V th2 to V th6 are controlled by the timing circuit 91 (in synchronization with the outputs of the not gates 91 to 3). It is input to the resets RB to RF of the threshold value storage section 92 via the gate 93.
9 4 は ノ イ ズフ ィ ルタ 部であ り 、 D A力 に判定部 7 5 の O R ゲー ト 7 5 — 6 の出力が入力 さ れる D — F F 9 4 — 1 と、 D — F F 9 4 — 1 の出力 Q と O R ゲー ト 7 5 — 6 の論理和を と る A N D ゲー ト 9 4 - 2 か ら構成 さ れ、 判定部 7 5 の出力の ノ イ ズを除去 する も のであ る。  Reference numeral 94 denotes a noise filter section, to which the output of the OR gates 75 to 6 of the judgment section 75 is input to the DA force. D—FF 94—1 and D—FF 94—1 It is composed of an AND gate 94-2 that takes the logical sum of the output Q of the OR and the OR gate 75-6, and eliminates the noise of the output of the judging unit 75.
第 1 0 図は、 第 2 の発明の一実施例の タ イ ム チ ヤ 一 ト を示す図であ る。  FIG. 10 is a diagram showing a time chart of one embodiment of the second invention.
図において、 (a)は リ ンガ電圧であ っ て、 リ ンガ発 生器か ら 出力 さ れる電圧であ る。 (b)は交換機側から 送 ら れて く る リ ンガ送出を行 う ための S D信号であ る。 (c)は リ ンガ電圧(a)に同期 して生成 さ れる ク ロ ッ ク ( R T ) であ る。 (d)はタ イ ミ ン グ回路 9 1 にて作 成 さ れる S D信号を一周期分 (例えば、 5 0 m s ) 微分 し た動作同期信号であ る 。 (e)はゲー ト 9 3 の動 作同期信号であ り 、 値 1 の時間だけゲー ト がオ ー ブ ンす る。 (f)は電圧比較部 7 1 の複数の閾値電圧 V t h 1 〜 V t h 6 であ る 。 (g)は電圧検出部出力電圧 ( In the figure, (a) is the ringer voltage, which is the voltage output from the ringer generator. (B) is an SD signal for sending a ringer sent from the exchange. (C) is a clock (RT) generated in synchronization with the ringer voltage (a). (D) is an operation synchronization signal obtained by differentiating the SD signal generated by the timing circuit 91 for one cycle (for example, 50 ms). (E) is the operation synchronizing signal of the gate 93, and the gate is open only for the time of the value 1. (F) is a plurality of threshold voltages V th1 to V th6 of the voltage comparison unit 71. (G) is the output voltage of the voltage detector (
V s ) であ っ て、 オ ン フ ッ ク の電圧 と オ フ フ ッ ク の 電圧 (図の O F F H O O K以降) の出力電圧を示 1 δ す。 (h)は電圧比較部 7 1 (マ ルチ コ ンパ レ ー 夕 ) の 各閾値毎の出力電圧を示 し、 図中〇付数字は電圧検 出部出力がいずれかの閾値を越えた場合であ り 、 ① は電圧検出部出力電圧 V s が閾値 V t h 6 のみを越 えた場合、 ②は電圧検出部出力電圧 V s が閾値 V t h 5 , 6 を越えた場合、 ③は電圧検出部出力電圧 V s が閾値 V t h 4 , 5 , 6 を越えた場合、 ♦ · · を 示す。 (i)は D — F F 1 ( 7 2 ) の複数の出カ (^ 1 〜 Q 1 F を示 してお り 、 図中①は出力 Q 1 F のみ, ②は出力 Q 1 E と Q 1 F , ③は出力 Q 1 D〜 Q 1 F , · · · 力 < リ セ ッ ト 出力 さ れた こ と を示す。 (j)は閾 値格納部 9 2 の出力 Q 3 B 〜 Q 3 F を示 してお り 、 図中①は出力 Q 3 F のみ, ②は出力 Q 3 E と Q 3 F , ③は出力 Q 3 D〜 Q 3 F , · · · の リ セ ッ ト 出力 を示す。 (k)は L a t c h 2 の出力 Q 2 A〜 Q 2 F を 示 してお り 、 図中①は出力 Q 2 F のみ, ②は出力 Q 2 E と ③は出力 Q 2 D〜 Q 2 F , · · · の リ セ ッ ト 出力を示す。 (1)は判定部 7 5 の出力であ る 0 W , (n)は ノ イ ズフ ィ ルタ部 9 4 の D — F F 2 ( 9 4 - 1 ) の出力, A N D ゲー ト 9 4 — 2 の出力であ る o V s), which indicates the output voltage of the on-hook voltage and the off-hook voltage (after OFFHOOK in the figure). 1 δ (H) shows the output voltage for each threshold of the voltage comparator 71 (multi-comparator), and the numbers in the figure indicate the case where the output of the voltage detector exceeds any of the thresholds. Yes, ① is when the voltage detector output voltage V s exceeds only the threshold V th6, ② is when the voltage detector output voltage V s exceeds the threshold V th5, 6, and ③ is the voltage detector output If the voltage V s exceeds the threshold value V th4, 5, 6, then ♦. (I) shows a plurality of outputs (^ 1 to Q 1 F) of D-FF 1 (72). In the figure, ① shows only output Q 1 F, and ② shows outputs Q 1 E and Q 1. F and ③ indicate that outputs Q 1 D to Q 1 F, ··· output <reset output (j) Outputs Q 3 B to Q 3 F of threshold storage unit 92 In the figure, ① shows the reset output of only output Q 3 F, ② shows the reset output of outputs Q 3 E and Q 3 F, and ③ shows the reset output of outputs Q 3 D to Q 3 F, ··· (K) shows the outputs Q 2 A to Q 2 F of Latch 2, in which (1) is the output Q 2 F only, (2) is the output Q 2 E and ③ is the output Q 2 D to Q 2. The reset output of F, ..... (1) is 0 W which is the output of the judgment unit 75, (n) is the D-FF2 (94) of the noise filter unit 94. -The output of 1) and the output of AND gate 94-2
第 9 図に示す第 2 の発明の一実施例の動作を第 1 0 図によ り 説明する。  The operation of the embodiment of the second invention shown in FIG. 9 will be described with reference to FIG.
交換機か ら の S D信号 (b)によ り リ ンガ電圧(a)が発 生 し ((1) ) 、 こ の リ ンガ信号(a)よ り ク ロ ッ ク R T (c) が生成 さ れる 。 第 2 の発明では、 加入者に呼出が く る と タ イ ミ ン グ回路 9 1 に よ り リ ンガ信号 )を一周 期分微分 し た タ イ ミ ン グの動作同期信号 (d)を作成す る ((2) ) 。 閾値格納部 9 2 は こ の動作同期信号 (d)に 同期 して、 D入力の V c c の固定値を取 り 込み、 出 力 Q 3 B 〜 Q 3 F を全て値 1 と する ((3) ) 。 こ れ と 同時に、 ゲー ト 9 3 は一定期間オ ープ ン状態 とな る 。 ゲー ト 9 3 がオー プ ン状態時に、 電圧比較部 7 1 は第 2 番目 に到来する電圧検出部出力電圧 V s の波 形口が閾値電圧 V t h 6 を越え る ため、 閾値 V t h 6 の コ ンパ レ ー タ か ら閾値電圧 V t h 6 を越えた期 間だけ出力(h)を値 1 とする ( (4) ) 。 こ れによ り 、 全 出力 Q 3 B 〜 Q 3 F が値 1 の閾値格納部 9 2 は出力 Q 3 F のみが リ セ ッ ト さ れて値 0 と な り ((6) ) 、 闞 値格納部 9 2 はオ フ フ ッ ク 判定の閾値と して波形口 を格納する。 こ れと 同時に、 D — F F 1 ( 7 2 ) で は出力 Q 1 F を リ セ ッ ト して値 0 とする ((5) ) 。 以 降、 判定部 7 5 は閾値格納部 9 2 か ら の閾値 (波形 口 ) と こ れに続 く 電圧検出部出力電圧 V s の波形ハ , 二, ホ, … と比較 してオ フ フ ッ ク の判定をする 。 The ringer voltage (a) is generated by the SD signal (b) from the exchange ((1)), and the clock RT (c) is generated from the ringer signal (a). Is generated. In the second invention, when a call is received by the subscriber, a timing operation synchronizing signal (d) is created by differentiating the ringer signal) by one period by the timing circuit 91. ((2)). In synchronization with this operation synchronization signal (d), the threshold storage unit 92 takes in the fixed value of Vcc of the D input, and sets all outputs Q3B to Q3F to the value 1 ((3 )). At the same time, the gate 93 is kept open for a certain period. When the gate 93 is in the open state, the voltage comparator 71 outputs the threshold V th6 because the waveform of the second arriving output voltage V s exceeds the threshold voltage V th6. The output (h) is set to a value of 1 only during the period that exceeds the threshold voltage Vth6 from the comparator ((4)). As a result, in the threshold storage section 92 in which all the outputs Q 3 B to Q 3 F have a value of 1, only the output Q 3 F is reset to a value of 0 ((6)). The value storage unit 92 stores the waveform port as a threshold value for off-hook determination. At the same time, the output Q 1 F is reset to the value 0 at D — FF 1 (72) ((5)). Thereafter, the determination unit 75 compares the threshold value (waveform port) from the threshold value storage unit 92 with the subsequent waveforms of the voltage detection unit output voltage Vs C, 2, E,. Make a decision.
こ こ で、 第 1 番目 の波形ィ をオ フ フ ッ ク 判定の基 準の閾値 と し て取 り 込ま ず、 第 2 番目 の波形口 を基 準の閾値 と して取 り 込む理由 は、 実際の加入者呼出 においては電話機を呼び出 し た瞬間に電話機のキ ヤ パ シ タ ン ス分等の影響によ り 突入電流が流れ、 電圧 検出部 4 0 を通っ てその出力 と して現れる場合があ り 、 第 1 番目の波形ィ のみ大き い信号と な っ て誤つ て リ ン グ 卜 リ ッ プ して し ま う 場合があ る力、 ら であ る 。 尚、 本実施例では S D信号を一周期分 ( 5 O m s ) 微分 して動作同期信号 と してい るが、 こ れに限 ら れる も のではな く 適宜適切な値に設定すればよ い。 Here, the reason why the first waveform is not taken as the reference threshold value for the off-hook determination, but the second waveform port is taken as the reference threshold value is as follows. In an actual subscriber call, an inrush current flows due to the influence of the capacitance of the telephone, etc. In some cases, the signal may appear as its output through the detection unit 40, and only the first waveform may become a large signal, causing a ring trip by mistake. Power. In this embodiment, the SD signal is differentiated by one cycle (5 Oms) to be used as an operation synchronization signal. However, the present invention is not limited to this, and an appropriate value may be set. .
D - F F 1 ( 7 2 ) は次に到来する ク ロ ッ ク R T に同期 して固定値 V c c を取 り 込み、 出力 Q 1 F を 前記値 0 か ら値 1 へ変化させる ((7) ) 。 そ して、 第 3 番目 の波形ハの場合に はいずれの閾値 V t h 1 〜 D-FF 1 (72) takes in the fixed value Vcc in synchronization with the next incoming clock RT, and changes the output Q1F from the value 0 to the value 1 ((7) ). In the case of the third waveform C, any of the threshold values Vth1
V t h 6 も越えないため、 電圧比較部 4 1 の出力は すべて値 0 と な り 、 D — F F 1 ( 7 2 ) の全出力 Q 1 A〜 Q 1 F、 L a t c h 2 の全出力 Q 2 A〜 Q 2 F は値 1 で保持さ れる。 判定部 7 5 では閾値格納部 9 2 力、 ら の値 1 であ る 出力 Q 3 F によ り ゲー ト 7 5 一 4 と 7 5 — 5 が無効 と されてい る ため、 O R ゲー ト 7 5 — 6 の出力 は値 1 とな る ((8) ) 。 従っ て、 A N D ゲー ト 9 4 ー 2 の出カ 1^ 丁 ? は値 1 でぁ り 、 ォ フ フ ッ ク と はみな さ ない ( (9) ) 。 Since the voltage does not exceed V th 6, all the outputs of the voltage comparison unit 41 have a value of 0, and all the outputs Q 1 A to Q 1 F of D — FF 1 (72) and all the outputs Q 2 of Latch 2 A to Q 2 F are held at the value 1. In the judgment section 75, the gates 75 14 and 75 — 5 are invalidated by the output Q 3 F which is the value 1 of the threshold storage section 92 and the OR gate 75 5 — The output of 6 has the value 1 ((8)). Therefore, the output of AND gate 94-2 is 1 ^? Has a value of 1 and is not considered an off-hook ((9)).
第 4 番目 の電圧比較部の出力電圧 V s の波形二は 閾値 V t h 3 〜 V" t li 6 を越え る ため、 電圧比較部 7 1 の う ち閾値 V t h 3 〜 V t li 6 の コ ン ノ、° レー 夕 の出力が値 1 と な り 、 D — F F 1 ( 7 2 ) の出力 Q 1 C: 〜 Q 1 F及び L a t c h 2 ( 7 3 ) の出力 Q 2 c 〜 Q 2 F は共に値 1 力、 ら値 0 に変化する ( αο)、 αΐ) ) o 判定部 7 5 では上述の如 く ゲー ト 7 5 — 4 と 7Since the second waveform of the output voltage V s of the fourth voltage comparison section exceeds the threshold value V th3 to V "t li 6, the threshold voltage V th3 to V t li 6 of the voltage comparison section 71 is not used. The output of the 、 / ° / 夕 signal becomes 1 and the output of D—FF 1 (72) Q 1 C: to Q 1 F and the output of Latch 2 (73) Q 2 c to Q 2 F Change both to the value 1 and then to the value 0 (αο), αΐ) ) o In the judgment section 75, the gates 75-4 and 7
5 — 5 が無効 と さ れてい る ため L a t. c h 2 ( 7 35 — 5 is invalid, so L a t. Ch 2 (7 3
) の出力 Q 2 E と Q 2 F の値 0 は O R ゲー ト 7 5 —) Output Q 2 E and Q 2 F values 0 are OR gates 7 5 —
6 に入力 さ れないが、 無効 と さ れないゲー ト 7 5 - 3 力、 ら L a t c h 2 ( 7 3 ) の出力 Q 2 D の値 0 がThe gate that is not input to 6, but not invalidated 7 5-3 force, the output 0 of the output Q 2 D of L a t ch 2 (7 3)
O R ゲー ト 7 5 — 6 に入 り 、 判定部 7 5 の出力は値 0 と な る ((12 ) 。 D — F F 2 ( 9 4 - 1 ) は次に到 来する ク ロ ッ ク の立ち下が り ま では前回の出力値 1 を保持 してお り 、 A N D ゲー ト 9 4 — 2 は リ ン グ ト リ ッ プ し な い ( aa> ) 。 The OR gates 75-6 are entered, and the output of the decision unit 75 becomes a value of 0 ((12). D-FF 2 (94-1) is the next rising edge of the clock). Until the output goes down, the previous output value 1 is retained, and the AND gate 94-2 does not ring-trip (aa>).
次に、 第 5 番目 の出力電圧 V s の波形ホ も 出力電 圧 V s の波形二の場合と 同様に して D — F F 1 ( 7 2 ) の出力 Q 1 D〜 Q 1 F を リ セ ッ ト し、 次の ク ロ ッ ク ( R T の否定) に同期 して L a t c h 2 ( 7 3 ) の出力 Q 2 D〜 Q 2 F を値 0 に変化 さ せる ((14)、 s ) 。 従っ て、 上記ク ロ ッ ク ( R T ) の立ち下が り では D — F F 2 ( 9 4 — 1 ) の出力値 Qの値 0 と判 定部 7 5 の出力値 0 とで A N D ゲー ト 9 4 一 2 が有 効 と な り 、 その出力 R T P は値 0 へ変化 し リ ン グ ト リ ッ プする ((16) ) 。  Next, in the same manner as in the case of the waveform 2 of the output voltage Vs, the fifth output waveform Vs of the output voltage Vs resets the outputs Q 1 D to Q 1 F of D—FF 1 (72). Then, in synchronization with the next clock (negation of RT), the outputs Q2D to Q2F of Latch 2 (73) change to the value 0 ((14), s). Therefore, at the falling edge of the clock (RT), the output value Q of D — FF 2 (94 — 1) and the output value 0 of the decision unit 75 are AND gated at the fall of the clock (RT). 4-2 becomes valid, the output RTP changes to the value 0, and the ring trips ((16)).
つま り 、 こ の ノ イ ズフ ィ ルタ 部 9 4 は判定部 7 5 の出力を 2 度読み し てお り 、 ク ロ ッ ク の 2 周期以上 デー タ が連続すれば、 有効 と みな し リ ン グ ト リ ッ プ 信号 R T P と して後段に出力す る も のであ る。 ま た 、 第 2 の発明では閾値 とな る電圧値 と到来する電圧 値を比較 してい る ため、 オ フ フ ッ ク 状態の と き (波 形へ, ト , …) は、 R T P は常に値 0 に保たれる。 In other words, the noise filter unit 94 reads the output of the judgment unit 75 twice, and if the data continues for two or more clock cycles, it is regarded as valid. It is output to the subsequent stage as a grip signal RTP. Further, in the second invention, the voltage value serving as the threshold and the incoming voltage Since the values are compared, the RTP is always kept at the value 0 in the off-hook state (to the waveform, to, ...).
以上、 本発明によれぱ リ ン グ ト リ ッ プ検出電圧の 状態遷移によ り 、 オ ン フ ッ ク と オ フ フ ッ ク を判定す る ので、 加入者端末ま での線路長や端末合数等の負 荷の条件に関係な く 確実な リ ン グ ト リ ッ プの判定が 可能 と な る。 ま た、 リ ング ト リ ッ プ検出回路の出力 の状態遷移が緩やかであ っ て も、 オ ン フ ッ ク ノオ フ フ ッ ク 時の閾値の比較を してい る ため、 確実に リ ン グ ト リ ッ プ動作を実現で き、 更に出力を 2 度読み し てい る ため、 誤 ト リ ッ プをな く す こ とが可能であ る  As described above, according to the present invention, the on-hook and the off-hook are determined based on the state transition of the ring-trip detection voltage, so that the line length and the terminal to the subscriber terminal are determined. A reliable ring trip can be determined irrespective of the load conditions such as the number of unions. Even if the state transition of the output of the ring trip detection circuit is gradual, since the threshold value is compared at the time of on-hook / off-hook, the ring is reliably connected. Trip operation can be realized, and the output is read twice, which eliminates erroneous trips.
〔産業上の利用可能性〕 [Industrial applicability]
本発明 は電話回線に接続さ れた電話機等の端末装 置の呼出時におけ る オ フ フ ッ ク を検出する こ と に適 用でき る。  INDUSTRIAL APPLICABILITY The present invention can be applied to detecting off-hook when calling a terminal device such as a telephone connected to a telephone line.

Claims

請 求 の 範 囲 The scope of the claims
1. 電話回線に接続 さ れた端末装置の呼出 し時にお け る加入者端末のオ ン フ ッ ク とォ フ フ ッ ク を検出す る リ ン グ ト リ ッ プ判定回路において、 1. A ring trip determination circuit that detects on-hook and off-hook of a subscriber terminal when calling a terminal device connected to a telephone line.
リ ンガ発生器 ( 1 ) に直列に接続さ れ, オ ン フ ッ ク とオ フ フ ッ ク によ る電流値の変化を検出する リ ン グ ト リ ッ プ検出抵抗 ( 2 ) と、  A ring trip detection resistor (2) connected in series to the ringer generator (1) and detecting a change in the current value due to the on-hook and the off-hook;
前記 リ ン グ ト リ ッ プ検出抵抗 ( 2 ) の両端の電圧 変化を検出する検出部 ( 4 0 ) と、  A detection section (40) for detecting a voltage change across the ring trip detection resistor (2);
前記検出部 ( 4 0 ) が出力する電圧を閾値と比較 し、 閾値の大き い場合と、 閾値の小 さ い場合 とで異 な る値を出力する電圧比較部 ( 4 1 ) と、  A voltage comparison unit (41) that compares the voltage output by the detection unit (40) with a threshold value and outputs different values depending on whether the threshold value is large or small.
前記電圧比較部 ( 4 1 ) の異な る 出力値に応 じて 異な る状態値を保持 し、 出力する状態保持部 1 ( 4 2 ) と、  A state holding unit 1 (42) for holding and outputting different state values according to different output values of the voltage comparison unit (41);
ク ロ ッ ク に同期 して、 状態保持部 1 ( 4 2 ) の出 力する少な く と も 2 つ の状態値を取 り 込んで保持 し 出力する状態保持部 ( 4 3 , 4 4 ) と、  In synchronization with the clock, at least two status values output from the status holding unit 1 (42) are captured, held and output by the status holding units (43, 44). ,
前記状態保持部 ( 4 3 , 4 4 ) の状態値を比較す る状態の判定部 ( 4 5 ) とを備え、  A state determination unit (45) for comparing state values of the state holding units (43, 44);
前記判定部 ( 4 5 ) は状態保持部 ( 4 3 , 4 4 ) の状態値を比較する こ と に よ り リ ン グ ト リ ッ プ検出 抵抗 ( 2 ) の検出 し た異な る時間での電圧変化を判 別 し, 端末装置のオ ン フ ッ ク とオ フ フ ッ ク を検出す る こ と を特徴 と する リ ン グ ト リ ッ プ判定回路。 The judging section (45) compares the state values of the state holding sections (43, 44) to obtain different values at different times detected by the ring trip detecting resistor (2). Judgment of voltage change and detection of off-hook and off-hook of terminal equipment A ring trip judgment circuit characterized by the following features.
2. 請求項 1 において、 2. In Claim 1,
状態保持部 ( 4 3 , 4 4 ) は、 ク ロ ッ ク に同期 し て、 状態保持部 1 ( 4 2 ) の状態値を取 り 込んで保 持 し出力す る状態保持部 2 ( 4 3 ) と、 ク ロ ッ ク に 同期 して、 前記状態保持部 2 ( 4 3 ) の出力する状 態値を取 り 込んで保持する状態保持部 3 ( 4 4 ) と 力、 ら構成さ れ、  The state holding units (43, 44) synchronize with the clock, fetch the state values of the state holding unit 1 (42), hold and output the state values of the state holding unit 2 (43). ), And a state holding unit 3 (44) that fetches and holds the state value output from the state holding unit 2 (43) in synchronization with the clock, and a force.
前記判定部 ( 4 5 ) は状態保持部 2 ( 4 3 ) と状 態保持部 3 ( 4 4 ) の状態値を比較する こ と によ り リ ング ト リ ッ プ検出抵抗 ( 2 ) の検出 し た異な る時 間での電圧変化を判別 し, 端末装置のオ ン フ ッ ク と オ フ フ ッ ク を検出する こ と を特徴とする リ ン グ ト リ ッ ブ判定回路。  The judgment section (45) detects the ring trip detection resistance (2) by comparing the state values of the state holding section 2 (43) and the state holding section 3 (44). A ring trip determination circuit characterized in that it detects voltage changes at different times and detects on-hook and off-hook of a terminal device.
3. 請求項 1 及び請求項 2 において、 3. In Claim 1 and Claim 2,
電圧比较部 ( 4 1 ) は複数の異な る閾値を持つマ ルチ コ ンパ レ一タ カ、 ら な り 、  The voltage ratio section (41) is composed of multiple comparators having a plurality of different thresholds.
状態保持部 1 ( 4 2 ) はマルチ コ ンパ レ ー タ の複 数の出力値で定め ら れる状態値を保持 し、 状態保持 部 2 ( 4 3 ) は状態保持部 1 ( 4 2 ) の複数の状態 値を取 り 込んで保持 し, 状態保持部 3 ( 4 4 ) は状 態保持部 2 ( 4 3 ) の出力する複数の状態値を取 り 込んで保持 し、 判定部 ( 4 5 ) は状態保持部 ( 4 3 , 4 4 ) の状態値を比較す る こ と に よ り リ ン グ ト リ ッ プ検出抵抗 ( 2 ) の検出 し た異な る時間での電圧 変化を判別 し, 端末装置のオ ン フ ッ ク と オ フ フ ッ ク を検出する こ と を特徴 と す る リ ン グ ト リ ッ プ判定回 路。 The state holding unit 1 (4 2) holds a state value determined by a plurality of output values of the multi-computer, and the state holding unit 2 (4 3) holds a plurality of the state holding units 1 (4 2). The state holding unit 3 (44) fetches and holds the state values of the state, and fetches and holds a plurality of state values output from the state holding unit 2 (43). Is the state holding part (4 3 By comparing the state values of (4) and (4), the voltage changes at different times detected by the ring trip detection resistor (2) are determined, and the terminal device is turned off or on. A ring trip determination circuit characterized by detecting locks and off-hook.
4. 請求項 3 に お い て、 4. In claim 3,
判定部 ( 4 5 ) は、 状態保持部 3 ( 4 4 ) の出力 値が, 検出部 ( 4 0 ) の出力電圧が電圧比較部 ( 4 1 ) の閾値を越えた状態に対応する状態値を保持 し てい る場合, 対応する鬮値で定め ら れる状態保持部 2 ( 4 3 ) の出力値は無効 とする構成 と し、  The judgment unit (45) determines a state value corresponding to a state in which the output value of the state holding unit 3 (44) exceeds the threshold of the voltage comparison unit (41) when the output voltage of the detection unit (40) exceeds the threshold value. In the case of holding, the output value of the state holding unit 2 (43) determined by the corresponding gaze value is invalidated,
前記判定部 ( 4 5 ) は状態保持部.2 ( 3 ) と状 態保持部 3 ( 4 4 ) の値を比較する こ と に よ り , リ ン グ ト リ ッ プ検出抵抗の両端にあ ら われる電圧変化 が大き い場合を検出 し, オ ン フ ッ ク とオ フ フ ッ ク を 判定する こ と を特徵とする リ ン グ ト リ ッ プ判定回路  The judgment unit (45) compares the values of the state holding unit (2) (3) and the state holding unit (3) (44) with each other. A ring-trip determination circuit that detects when a large voltage change occurs and determines whether or not there is an off-hook or not.
5. 請求項 3 にお いて, 5. In claim 3,
検出部 ( 4 0 ) の出力電圧がマ ルチ コ ンパ レ ー タ にお け る最大な閾値を越え た場合に は, 判定部 ( 4 5 ) は状態保持部 3 ( 4 4 ) の出力値によ らずオ フ フ ッ ク を判定す る こ と を特徴とす る リ ン グ ト リ ッ プ 判定回路。 If the output voltage of the detection section (40) exceeds the maximum threshold value in the multi-comparator, the judgment section (45) sets the output value of the state holding section 3 (44) to the output value. A ring trip determination circuit characterized in that the off-hook is determined independently of the other.
6. 電話回線に接続 さ れた端末装置の呼出 し時にお け る加入者端末のオ ン フ ッ ク とオ フ フ ッ ク を検出す る リ ング ト リ ッ プ判定回路において、 6. In the ring trip judgment circuit for detecting the off-hook and off-hook of the subscriber terminal when calling the terminal device connected to the telephone line,
リ ンガ発生器 ( 1 ) に直列に接続さ れ, オ ン フ ッ ク とオ フ フ ッ ク によ る電流値の変化を検出する リ ン グ ト リ ッ プ検出抵抗 ( 2 ) と、  A ring trip detection resistor (2) connected in series to the ringer generator (1) and detecting a change in the current value due to the on-hook and the off-hook;
前記 リ ング ト リ ッ プ検出抵抗 ( 2 ) の両端の電圧 変化を検出する検出部 ( 4 0 ) と、  A detection unit (40) for detecting a voltage change between both ends of the ring trip detection resistor (2);
前記検出部 ( 4 0 ) が出力する電圧を閾値と比較 し, 閾値の大き い場合と, 閾値の小 さ い場合とで異 な る [を出力する電圧比較部 ( 4 1 ) と、  A voltage comparison unit (41) that compares the voltage output by the detection unit (40) with a threshold value and outputs a different value [when the threshold value is large and when the threshold value is small]
前記電圧比較部 ( 4 1 ) の異な る 出力値に応 じ て 異な る状態値を保持 し, ク ロ ッ ク に同期 して出力す る状態保持部 ( 4 2 , 4 3 ) と、  State holding units (42, 43) which hold different state values in accordance with different output values of the voltage comparison unit (41) and output in synchronization with a clock;
所定の タ イ ミ ン グで前記電圧比較部 ( 4 1 ) の出 力の状態値を基準状態値と して取 り 込み保持 し、 前 記ク ロ ッ ク に同期 して出力する閾値格納部 ( 4 6 ) と、  At a predetermined timing, the threshold value storage section captures and holds the output state value of the voltage comparison section (41) as a reference state value, and outputs it in synchronization with the clock. (4 6) and
前記状態保持部 ( 4 2 , 4 3 ) と前記閾値格納部 の状態値を比較する状態の判定部 ( 4 5 ) とを備え 前記判定部 ( 4 5 ) は状態保持部 ( 4 3 , 4 4 ) の状態値を前記閾値格納部の状態値と比較する こ と によ り リ ング ト リ ッ プ検出抵抗 ( 2 ) の検出 し た異 な る時間での電圧変化を判別 し, 端末装置の 'オ ン フ ッ ク とオ フ フ ッ ク を検出す る こ と を特徴 と する リ ン グ ト リ ッ プ判定回路。 The state holding unit (42, 43) includes a state determination unit (45) for comparing the state value of the threshold storage unit. The determination unit (45) is a state storage unit (43, 44). ) Is compared with the state value of the threshold value storage unit to determine the difference detected by the ring trip detection resistor (2). A ring trip determination circuit characterized by detecting a voltage change at a certain time and detecting on-hook and off-hook of a terminal device.
7. 請求項 6 に お いて、 7. In claim 6,
前記闞値格納部 ( 4 6 ) は リ ンガ信号発生開始時 か ら 所定の時間経過 し た タ イ ミ ン グを生成す る タ イ ミ ン グ部 ( 4 7 ) 力、 ら の ク ロ ッ ク に同期 して、 前記 電圧比較部 ( 4 1 ) の出力の状態値を基準状態値 と して取 り 込み保持 し、 前記ク ロ ッ ク に同期 して出力 す る こ と を特徵 とする リ ン グ ト リ ッ プ判定回路。  The input value storage section (46) is a timing section (47) for generating a timing after a predetermined time has elapsed from the start of the generation of the ringer signal. In synchronization with the clock, the state value of the output of the voltage comparison section (41) is taken in and held as a reference state value, and output in synchronization with the clock. Ring trip judgment circuit.
8. 請求項 7 に お い て、 8. In claim 7,
電圧比較部 ( 4 1 ) は複数の異な る閾値を持つマ ルチ コ ンパ レ ー タ カヽ ら な り 、  The voltage comparison section (41) is composed of multiple comparators having a plurality of different thresholds.
状態保持部 1 ( 4 2 , 4 3 ) はマルチ コ ンパ レ ー 夕 の複数の出力値で定め ら れる状態値を保持 し、 閾 値格納部 ( 4 6 ) は電圧比較部 ( 4 1 ) の複数の状 態値を基準状態値 と して取 り 込んで保持 し、 判定部 ( 4 5 ) は状態保持部 ( 4 3 , 4 4 ) の状態値と閾 値格納部 ( 4 6 ) の基準状態値を比較す る こ と に よ り リ ン グ ト リ ッ プ検出抵抗 ( 2 ) の検出 し た電圧変 化を判別 し, 端末装置のオ ン フ ッ ク と オ フ フ ッ ク を 検出す る こ と を特徴 とする リ ン グ ト リ ッ プ判定回路 The state holding unit 1 (42, 43) holds a state value determined by a plurality of output values of the multi-comparator, and the threshold value storage unit (46) stores the state value of the voltage comparison unit (41). A plurality of status values are captured and held as reference status values, and the judgment unit (45) is used as a reference for the status values of the status holding units (43, 44) and the threshold value storage unit (46). By comparing the state values, the voltage change detected by the ring trip detection resistor (2) is determined, and the on-hook and off-hook of the terminal device are detected. Ring trip judgment circuit characterized by:
9. 請求項 8 にお い て、 9. In claim 8,
判定部 ( 4 5 ) は、 状態保持部 3 ( 4 4 ) の出 力値が, 検出部 ( 4 0 ) の出力電圧が電圧比較部 ( 4 1 ) の閾値を越え た状態に対応する状態値を保持 してい る場合, 対応する閾値で定め ら れる状態保持 部 2 ( 4 3 ) の出力値は無効 とする構成 と し、  The judging unit (45) is a state value corresponding to a state in which the output value of the state holding unit 3 (44) exceeds the threshold of the voltage comparing unit (41) when the output voltage of the detecting unit (40) exceeds the threshold value. Is held, the output value of the state holding unit 2 (43) determined by the corresponding threshold value is invalidated.
前記判定部 ( 4 5 ) は状態保持部 2 ( 3 ) と状 態保持部 3 ( 4 4 ) の値を比較す る こ と によ り , リ ング ト リ ッ プ検出抵抗の両端にあ ら われる電圧変化 が大き い場合を検出 し, オ ン フ ッ ク とオ フ フ ッ ク を 判定する こ と を特徵とする リ ング ト リ ッ プ判定回路  The judging section (45) compares the values of the state holding section 2 (3) and the state holding section 3 (44) with the result that both ends of the ring-trip detection resistor are exposed. A ring trip determination circuit that detects when a large voltage change occurs and determines whether or not the circuit is off-hook.
1 0. 請求項 9 に お いて, 1 0. In claim 9,
検出部 ( 4 0 ) の出力電圧がマルチ コ ンパ レ ー タ にお け る最大な閾値を越えた場合に は, 判定部 ( 4 5 ) は状態保持部 3 ( 4 4 ) の出力値によ らずオ フ フ ッ ク を判定する こ と を特徵とする リ ン グ ト リ ッ プ 判定回路。  If the output voltage of the detection section (40) exceeds the maximum threshold value in the multi-computer, the judgment section (45) determines the output value of the state holding section 3 (44). A ring trip determination circuit that determines off-hook.
1 1. 請求項 6 にお いて、 1 1. In claim 6,
前記判定部 ( 4 5 ) の連続 し た出力を保持する ノ ィ ズフ ィ ルタ部 ( 4 8 ) を設け、  A noise filter section (48) for holding a continuous output of the determination section (45);
前記判定部 ( 4 5 ) がオ ン フ ッ ク 状態を連続 して 検出 し た場合にのみオ フ フ ッ ク と みなす こ と を特徴 とす る リ ン グ ト リ ッ プ判定回'路。 The judging section (45) continuously changes the on-hook state. A ring trip judgment circuit characterized in that it is regarded as off-hook only when detected.
PCT/JP1992/000863 1991-07-08 1992-07-07 Ringing trip judging circuit WO1993001676A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US07/983,864 US5402482A (en) 1991-07-08 1992-07-07 Ring trip deciding circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16708891A JPH06121038A (en) 1991-07-08 1991-07-08 Ring trip discriminating method
JP3/167088 1991-07-08

Publications (1)

Publication Number Publication Date
WO1993001676A1 true WO1993001676A1 (en) 1993-01-21

Family

ID=15843197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/000863 WO1993001676A1 (en) 1991-07-08 1992-07-07 Ringing trip judging circuit

Country Status (2)

Country Link
JP (1) JPH06121038A (en)
WO (1) WO1993001676A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734712A (en) * 1994-01-21 1998-03-31 Telefonaktiebolaget Lm Ericsson Method for off-hook detection during ringing and the use of a subscriber line interface circuit for off-hook detection during ringing

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101938545B (en) * 2010-08-04 2014-12-10 中兴通讯股份有限公司 On/off-hook detection device, method and terminal

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191762U (en) * 1982-06-16 1983-12-20 沖電気工業株式会社 ring trip circuit
JPS59230357A (en) * 1983-06-13 1984-12-24 Fujitsu Ltd Digital processing type call response detectng circuit
JPS6119265A (en) * 1984-07-05 1986-01-28 Nec Corp Ring trip circuit
JPS61144158A (en) * 1984-12-18 1986-07-01 Nec Corp Response detecting circuit
JPH02246454A (en) * 1989-03-18 1990-10-02 Fujitsu Ltd Ring trip circuit
JPH03250951A (en) * 1990-02-28 1991-11-08 Fujitsu Ltd Ring trip method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191762U (en) * 1982-06-16 1983-12-20 沖電気工業株式会社 ring trip circuit
JPS59230357A (en) * 1983-06-13 1984-12-24 Fujitsu Ltd Digital processing type call response detectng circuit
JPS6119265A (en) * 1984-07-05 1986-01-28 Nec Corp Ring trip circuit
JPS61144158A (en) * 1984-12-18 1986-07-01 Nec Corp Response detecting circuit
JPH02246454A (en) * 1989-03-18 1990-10-02 Fujitsu Ltd Ring trip circuit
JPH03250951A (en) * 1990-02-28 1991-11-08 Fujitsu Ltd Ring trip method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734712A (en) * 1994-01-21 1998-03-31 Telefonaktiebolaget Lm Ericsson Method for off-hook detection during ringing and the use of a subscriber line interface circuit for off-hook detection during ringing

Also Published As

Publication number Publication date
JPH06121038A (en) 1994-04-28

Similar Documents

Publication Publication Date Title
US5402482A (en) Ring trip deciding circuit
JPS60107960A (en) Method and device for detecting transition of data componentin periodic signal
US4132864A (en) Digital measurement of the DC value in an AC signal adapted to telephone off-hook detection
WO1993001676A1 (en) Ringing trip judging circuit
US6160884A (en) Telephone ring signal detector
CN205912037U (en) Metastable state cancelling circuit and equipment thereof
US5392347A (en) Ringing tone signal detecting circuit
CN110187267B (en) Single-phase three-wire intelligent ammeter relay state detection circuit and method
US6760574B1 (en) Two-dimensional signal detector with dynamic timing phase compensation
CN101645704A (en) Reset signal filter
US5973516A (en) Transient signal detector with temporal hysteresis
KR100235563B1 (en) Polarity detector
JPS61169095A (en) Interface system
JPS587968A (en) Ringing trip circuit
US6434232B1 (en) Apparatus and method for measuring loop impedance
KR880700575A (en) Line circuit between switches
CN215218962U (en) Voltage sampling circuit
KR0175379B1 (en) Handset neglect alarm device using error tone
CN114928413A (en) Signal monitoring method and circuit
KR200191256Y1 (en) Circuit for detecting charging signal for wire communication system
JPH0223064B2 (en)
JPH0358597A (en) Call originating signal detecting circuit
JPH10173712A (en) Signal interrupt detection circuit
JPS598211Y2 (en) noise detection circuit
TW588526B (en) Low-cost Ethernet receiving device and method to extend the transmission distance

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US