JPS587968A - Ringing trip circuit - Google Patents

Ringing trip circuit

Info

Publication number
JPS587968A
JPS587968A JP10551381A JP10551381A JPS587968A JP S587968 A JPS587968 A JP S587968A JP 10551381 A JP10551381 A JP 10551381A JP 10551381 A JP10551381 A JP 10551381A JP S587968 A JPS587968 A JP S587968A
Authority
JP
Japan
Prior art keywords
current
voltage
output
positive
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10551381A
Other languages
Japanese (ja)
Inventor
Mitsuyoshi Hashida
橋田 光好
Toshio Hayashi
林 敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP10551381A priority Critical patent/JPS587968A/en
Publication of JPS587968A publication Critical patent/JPS587968A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements

Abstract

PURPOSE:To reduce malfunctions and to make the circuit small-sized, by detecting how the current value of an AC voltage at the zero crossing time is related to positive and negative thresholds to decide whether a DC current exists of not. CONSTITUTION:Voltage comparators 4 and 8 which compare a current value with positive and negative thresholds respectively are provided, and the presence or absence of a DC current is decided on a basis of the relation between an AC voltage at the zero crossing time and positive and negative thresholds. Thus, even if phases of the voltage and the current are shifted somewhat from each other, malfunctions are not generated.

Description

【発明の詳細な説明】 本発明は電話交換装置の通詰電流を監″ITるリングト
リップ回路に関Tるものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a ring trip circuit for supervising the blocking current of a telephone exchange.

リングトリップ回路は、通話電流の有無を検出するもの
であり、呼出音の交流信号に重畳された血流通話電流の
有無を検出する必要がある。
The ring trip circuit detects the presence or absence of speech current, and needs to detect the presence or absence of blood flow speech current superimposed on the alternating current signal of the ring tone.

従来、リレー或いはアクティブフィルタ等により直流分
のみを取り出Tものがあったが、これらの小形化は困難
であった。小形化を図るものとして神々提案されている
が、小形化されたもので、通話電流のみを確実に検出す
ることは困難であった。
Conventionally, there have been devices that extract only the DC component using relays or active filters, but it has been difficult to miniaturize these devices. Although many proposals have been made to reduce the size of the device, it has been difficult to reliably detect only the communication current due to the miniaturization.

小形化を図るものの1つに、第1図に示す如<、交流電
圧のセロクロス時に流れる電流の大きさが一定値以上あ
るか否かにより@流通話電流の有無を検出するものがあ
る。
One of the devices aimed at miniaturization is one that detects the presence or absence of a circulating current based on whether the magnitude of the current flowing at the time of zero cross of the alternating current voltage is greater than a certain value, as shown in FIG.

第1図において、1は通話電流を供給■る直流電源、2
は電流−電圧変換用の抵抗、3は呼出音送出用発信器、
4は成る一定のしきい値(I t A、)と抵抗2の両
端の電圧V(2)を比較しs V(21) 1thとな
ったとき出力′V4を生ずる電圧比較器5は発信器3の
発信益田カイ3)がセロを横切る時間を検出するゼロク
ロス検出器、6はアンドゲート、7は出力用のS−Rフ
リップフロップである。ここでしきい値1thは、検出
器べき直流電流値から決定される。
In Figure 1, 1 is a DC power supply that supplies communication current;
3 is a resistor for current-voltage conversion, 3 is an oscillator for sending a ringing tone,
The voltage comparator 5 which compares the voltage V(2) across the resistor 2 with a certain threshold value (I t A,) of 4 and produces an output 'V4 when s V(21) 1th is obtained is an oscillator. A zero-cross detector detects the time when the transmitter Kai Masuda 3) crosses the cello, 6 is an AND gate, and 7 is an output S-R flip-flop. Here, the threshold value 1th is determined from the DC current value of the detector.

A−B間には、線路インピーダンスおよび電話機内のイ
ンピーダンスが接続され、図示しない受話器が掛けられ
ている時は、直流電源1による電流は流れず、発信器3
による交流電流のみである。
The line impedance and the impedance inside the telephone are connected between A and B, and when the handset (not shown) is hung, no current flows from the DC power source 1, and the transmitter 3
It is only an alternating current.

一方、受話器がはずされている時は、直流の通話電流が
交流電流に重畳される。
On the other hand, when the handset is off, the direct current communication current is superimposed on the alternating current.

受話器が掛けられている状態と、受話器がはずされてい
る状態での各部の電圧波形を第2図(イ)、(ロ)にそ
れぞれ示している。
FIGS. 2A and 2B show the voltage waveforms of various parts when the receiver is on and off the receiver, respectively.

電圧比較器4、ゼロクロス検出器5の出力をそれぞれV
、 、 V、として示している。ゼロクロス検出器5は
、交流成分の1周期中に2度出力するが、電圧比較器4
は、’4で示Tごと<、V(2+が1th f越える一
定ル1間出力を吊器。この2つの出力6.V4は1th
の設定により、各々時間的に車なりがないようにしてあ
り、この為アンドケート6の出力は“0″で、フリップ
フロップ7のQ出力は“]〕“の才まとなっている。次
に受話器がはずされ、血流電源1による直流電流が重畳
されると第2図い)のごとくなる。
The outputs of the voltage comparator 4 and zero cross detector 5 are set to V
, , V,. The zero cross detector 5 outputs twice during one cycle of the AC component, but the voltage comparator 4
is a hanger for a certain period of time when V(2+ exceeds 1th f).These two outputs 6.V4 are 1th
By setting , there is no time fluctuation in each case, so the output of the ANDKATE 6 is "0" and the Q output of the flip-flop 7 is "]]". Next, when the handset is removed and the DC current from the blood flow power supply 1 is superimposed, the result is as shown in Fig. 2).

ゼロクロス検出器5の出力Vllは第2図C/1)と全
く同じであるが、′電圧比較器4の出力V4は、直流電
流が重畳して電流−電圧変換用抵抗2に流れ、電圧V(
2)が変るため、Vllと時間的に重なるようになる。
The output Vll of the zero cross detector 5 is exactly the same as that shown in Fig. 2 C/1), but the output V4 of the voltage comparator 4 is a superimposed DC current that flows through the current-voltage conversion resistor 2, and the voltage V (
2) changes, so it overlaps with Vll in time.

このため、アンドゲート乙の出力は、重なっている期間
°1″となり、フリップフロップ7はセットされ、Q出
力が″1”となり直流通話電流が検出きれる。
Therefore, the output of the AND gate B becomes 1" during the overlapping period, the flip-flop 7 is set, the Q output becomes 1, and the DC talking current can be detected.

しかしながら、第1図の構成では次のような問題が生じ
る。つ抜り、A−B間に接続されるインピーダンスは、
一般には複素数であり、電圧と電流の位相が一致せず、
交流信号による電流によって誤動作することである。
However, the configuration shown in FIG. 1 causes the following problem. The impedance connected between A and B is
Generally, it is a complex number, and the voltage and current phases do not match,
Malfunction occurs due to current generated by alternating current signals.

電流位相が遅れた場合につき第6図(イ)、β)を径照
して説明する。第3図G4)は受話器が掛けられ直流電
流がない場合であるが、電圧と電流の位相ずれにより、
ゼロクロス検出器5の出力4と電圧比較器4の出力V番
とで時間的に一致する時が生じ、フリップフロップ7が
セットされ、誤って直流電流があると認識される。また
、第3Np)は、受話器がはずされ、直流電流が重畳さ
れている場合であるが、ゼロクロス検出器5の出力V、
と電圧比較器4の出力V4とで時間的に一致しないとこ
ろが生じ、直流電流なしと誤認される場合がある。
The case where the current phase is delayed will be explained with reference to FIGS. 6(a) and β). Figure 3 G4) is the case when the receiver is hung and there is no DC current, but due to the phase shift between voltage and current,
A time occurs when the output 4 of the zero cross detector 5 and the output V of the voltage comparator 4 match in time, the flip-flop 7 is set, and it is erroneously recognized that there is a direct current. In addition, 3rd Np) is a case where the handset is removed and a direct current is superimposed, but the output V of the zero cross detector 5,
There may be times when the output V4 of the voltage comparator 4 does not match in time, and it may be mistaken that there is no direct current.

本発明は以上の諸点に鑑み発明されたもので、その目的
は、小形化が可能であって誤動作の少ないリノグトリノ
プ回路を提供するにある。
The present invention was devised in view of the above points, and its purpose is to provide a linogtorinop circuit that can be miniaturized and has fewer malfunctions.

本発明の特徴と下るところは、電流k(電流値に比例し
た電圧値)を、正および負のしきい値と各々比較する比
較手段を有し、交流電圧がゼロクロマ時の電流値が該正
・負のしきい値に対しどのような関係にあるかにより直
流電流の有無を判定するようにしていることである。
A feature of the present invention is that it has a comparison means that compares the current k (voltage value proportional to the current value) with positive and negative threshold values, respectively, and the current value when the AC voltage is zero chroma is the positive value. - The presence or absence of direct current is determined based on the relationship with a negative threshold.

つまり、交流成分は、その周期に等しい周期でサンプリ
ングした2つの値を加えると、打ち消される事から正・
負両方の嵐流しきい値に対し比較を行い、この2つの結
果を判定に用いようとするものである。
In other words, the alternating current component is positive and
The purpose is to compare both negative and negative storm flow thresholds and use these two results in making decisions.

今、正のしきい値1thに対する判定結果をDP。Now, the determination result for the positive threshold 1th is DP.

一1th  による判定結果を虎と■ると、Dp=1゜
Dm−1は、交流成分による電流であり、Dp=o。
If we compare the determination result according to 11th, Dp=1°Dm-1 is the current due to the alternating current component, and Dp=o.

f)m−1は、直流電流があることを示す。DP−11
IJ)m= 0は、理想状態では考えられない状態であ
り、生じた場合は、雑音によると考えられる。
f) m-1 indicates that there is a direct current. DP-11
IJ) m=0 is an unthinkable state in an ideal state, and if it occurs, it is considered to be due to noise.

またDp= o 、 Dm−oは、いずれの場合も考え
られ、判定を下T事はできない。これらは後述するよう
に論理ゲートで判定される。
Moreover, Dp=o and Dm-o can be considered in either case, and no judgment can be made. These are determined by logic gates as described later.

第4図は本発明の一実施例構成を示Tものである。第4
図において、第1図と同一符号のものは相轟物であり、
8は負側の電流値を検出するための、しきい値−Ith
をもった電圧比較器、9.13はインバータ、10は交
流信号の半周期分だけ出力V4を遅らせるためのD−フ
リップフロップ、11と12はアンドゲートである。
FIG. 4 shows the configuration of an embodiment of the present invention. Fourth
In the figure, those with the same numbers as in Figure 1 are phased objects.
8 is a threshold value −Ith for detecting the negative current value
9.13 is an inverter, 10 is a D-flip-flop for delaying the output V4 by a half cycle of the AC signal, and 11 and 12 are AND gates.

第5図44)、@l)を参照して動作を説明する。第5
図(イ)は、受話器が掛けられ、直流電流が重畳されて
いない場合の主要部の波形を示したものである。この実
施例では、負側の電流値検出を行う電圧比較器8が設け
られており、電流が負01111こ犬きくなり、抵抗2
の電圧V(2)がしきい値−1thを負側に越えると出
力V、を生じる。ゼロクロス検出器5.電圧比較器4,
8およびアントゲ−)11.12の出力はそれぞれ第5
図(イ)の6゜F4 、Vs 、In 、V120))
 (: (!: < f、K ’)、’11 + ’+
2がと6ニ”o″であるからフリップフロップ7は初期
状態のままである。(初期状態ではフリップフロップ7
はQ出力が0″になるようlこリセットされている。〕 したがって、直流電流は流れていないという判定がされ
る。第5図(向は、受話器がはずされ、直流電流が流れ
ている場合である。この時、ゼロクロス検出器51重圧
比較器4の出力V、、V。
The operation will be explained with reference to FIG. 5 44) and @l). Fifth
Figure (a) shows the waveform of the main part when the receiver is hung and no direct current is superimposed. In this embodiment, a voltage comparator 8 is provided to detect the current value on the negative side.
When the voltage V(2) exceeds the threshold value -1th to the negative side, an output V is produced. Zero cross detector5. voltage comparator 4,
8 and Antogame) 11.12 outputs are respectively 5th
6°F4, Vs, In, V120) in Figure (A)
(: (!: < f, K'), '11 + '+
Since 2 and 6d"o", the flip-flop 7 remains in its initial state. (In the initial state, flip-flop 7
is reset so that the Q output becomes 0''. Therefore, it is determined that no DC current is flowing. At this time, the outputs of the zero cross detector 51 and the heavy pressure comparator 4 are V, , V.

に重なりが生じ、電圧比較器8の出力V8は“0”とな
っている。したがって、出力V8の″[ビはインバータ
9Iこより反転されて“1″となり、出力V4は出力V
、をインバーター3を介した信号によりD−フリップフ
ロップ10にセントされてul”となる。このため 7
7、とV4が最初に重なった時点ではD−フリップフロ
ップ10は0”となっているが、れとV4が2度目に重
なった時点ではD−フリ、プフロップ10は1′となっ
ており、この結果アンドゲート11より出力VI 1が
生じフリップフロップ7はセットされ、直流′直流が流
れているという判定がされる。
An overlap occurs, and the output V8 of the voltage comparator 8 is "0". Therefore, the output V8 is inverted to "1" by the inverter 9I, and the output V4 is the output V4.
, is sent to the D-flip-flop 10 by the signal via the inverter 3 and becomes ul''. Therefore, 7
When 7 and V4 overlap for the first time, D-flip-flop 10 is 0'', but when V4 and 7 overlap for the second time, D-flip-flop 10 is 1', As a result, an output VI1 is generated from the AND gate 11, the flip-flop 7 is set, and it is determined that direct current is flowing.

次に、電圧と′11を流の位相が異った場合を第6図(
4,(ハ)に示している。第6図3)は受話器が掛けら
れ、直流電流のない場合であり、同図のようにアットゲ
ート12の出力V1□のみが生じ、フリップフロップ7
は“0”状態を維持する〇第6図CB)は、受話器がは
ずされ、直流電流が流れている場合であり、同図のよう
にアンドゲート11の出力”11が11となる時が生じ
、フ’J ツブフロップ7はセットされ、”1”となり
直流電流を検出し、誤検出は防止される。
Next, Figure 6 (
4. Shown in (c). Figure 6 3) shows the case where the receiver is hung and there is no direct current, and as shown in the figure, only the output V1□ of the at gate 12 is generated and the flip-flop 7
maintains the "0" state. Figure 6 CB) is the case when the handset is disconnected and direct current is flowing, and as shown in the figure, the output "11" of the AND gate 11 becomes 11. , F'J The block flop 7 is set and becomes "1" to detect direct current and prevent false detection.

このように、本発明は電流値を、正および負のしきい値
と各々比較する比較手段を有し、交流電圧がセロクロス
時の電流値が各正会員のしきい値に対しどのような関係
にあるかにより直岬電流の有無を判定するようにしてい
るので、電圧と電流の位相が多少ズしたとしても誤動作
Tることかない。
As described above, the present invention has a comparison means that compares the current value with the positive and negative threshold values respectively, and it is possible to determine what relationship the current value when the AC voltage crosses with respect to the threshold value of each regular member. Since the presence or absence of a direct current is determined based on whether there is a direct current, there will be no malfunction even if the voltage and current are slightly out of phase.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の一実施例構成図、第2図は第1図の動作
睨明用の主要部の波形図、第3図は第1図が誤動作Tる
ことを説明Tるγこめの主要部の波形図、第4図は本発
明の一実施例構成図、第5図、第6図は第4図の動作説
明用の主要部の波形図である。 3:発信器      4,8:*圧比較器5;ゼロク
ロス検出器 7:フリップフロップ9.13:インバ−
タ ー 11.12 :アンドゲート 代理人弁理士 薄 1)利 挙 第10 西 第2図 (A)
Fig. 1 is a configuration diagram of a conventional embodiment, Fig. 2 is a waveform diagram of the main parts for viewing the operation in Fig. 1, and Fig. 3 is a diagram of the gamma component that explains the malfunction of Fig. 1. FIG. 4 is a diagram showing the configuration of an embodiment of the present invention, and FIGS. 5 and 6 are waveform diagrams of the main parts for explaining the operation of FIG. 4. 3: Transmitter 4, 8: *Pressure comparator 5; Zero cross detector 7: Flip-flop 9.13: Inverter
Tar 11.12: ANDGATE Patent Attorney Bo 1) Riju No. 10 West Diagram 2 (A)

Claims (1)

【特許請求の範囲】[Claims] 電話交換装置の通話電流を監視Tるリンクトリップ回路
(こおいて、交流電圧がゼロボルトとなる時点を検出す
るゼロボルト検出手段と、電流値を正および負のしきい
値と各々比較し、しきい値をその絶対値が越えている時
ζこ出力を発生ずる第1.第2の比較手段を有し、ゼロ
クロス時点における該第1.第2比較手段の出力により
直流電流の有無を判定Tるよう1こしたことを特徴とす
るリングトリップ回路。
A link trip circuit that monitors the communication current of telephone exchange equipment (herein, a zero volt detection means detects the point in time when the AC voltage becomes zero volts, and a current value is compared with positive and negative thresholds respectively, and a threshold value is determined). It has first and second comparison means that generate an output when the absolute value exceeds the value, and determines the presence or absence of DC current based on the output of the first and second comparison means at the zero-crossing point. A ring trip circuit characterized by the following characteristics.
JP10551381A 1981-07-08 1981-07-08 Ringing trip circuit Pending JPS587968A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10551381A JPS587968A (en) 1981-07-08 1981-07-08 Ringing trip circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10551381A JPS587968A (en) 1981-07-08 1981-07-08 Ringing trip circuit

Publications (1)

Publication Number Publication Date
JPS587968A true JPS587968A (en) 1983-01-17

Family

ID=14409675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10551381A Pending JPS587968A (en) 1981-07-08 1981-07-08 Ringing trip circuit

Country Status (1)

Country Link
JP (1) JPS587968A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160406U (en) * 1985-03-25 1986-10-04
JPS61201007U (en) * 1985-06-06 1986-12-16
JPS61292109A (en) * 1985-04-11 1986-12-22 オマ−ル・エム・セザ−マン Coupler optically coupling pair of optical fiber in relationship in which end section thereof are butted
JPS6347313U (en) * 1986-09-12 1988-03-31

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160406U (en) * 1985-03-25 1986-10-04
JPS61292109A (en) * 1985-04-11 1986-12-22 オマ−ル・エム・セザ−マン Coupler optically coupling pair of optical fiber in relationship in which end section thereof are butted
JPS61201007U (en) * 1985-06-06 1986-12-16
JPH0442803Y2 (en) * 1985-06-06 1992-10-09
JPS6347313U (en) * 1986-09-12 1988-03-31

Similar Documents

Publication Publication Date Title
US5402482A (en) Ring trip deciding circuit
JPS587968A (en) Ringing trip circuit
US4524246A (en) SLIC II--common-mode current rejection
Valiviita Neural network for zero-crossing detection of distorted line voltages in weak AC-systems
US6496012B1 (en) Apparatus and method for detecting a short circuit in a lighting system
JPS6221429B2 (en)
EP0255374A2 (en) Telephone circuit for supplying ringing signals to a subscriber telephone line and for detecting the unhooked condition during ringing
JP2642446B2 (en) Ring trip circuit
JPS6080351A (en) Ring trip circuit
JPH0358597A (en) Call originating signal detecting circuit
JPH05191237A (en) Phase difference detection circuit
JPH03162155A (en) Disconnection detecting system for transmission line
JPH0526379B2 (en)
SU1360522A1 (en) Method of protecting bridge converter
JPS61191155A (en) Ring tripping circuit
JPH04172814A (en) Clock discontinuation detection circuit
JPS6119265A (en) Ring trip circuit
JPS61144158A (en) Response detecting circuit
JPS62109462A (en) Ringing trip circuit
JPS6240859A (en) Network controlling circuit
JP2001320272A (en) Input circuit
JPH04127694A (en) Signal detection circuit
JPH04140013A (en) Method and device for detecting open-phase in three-phase input
JPH01288155A (en) Tone detection circuit
JPS63221733A (en) Receiver