WO1992015892A1 - Procede de test pour les registres a decalage redondants - Google Patents
Procede de test pour les registres a decalage redondants Download PDFInfo
- Publication number
- WO1992015892A1 WO1992015892A1 PCT/FR1992/000186 FR9200186W WO9215892A1 WO 1992015892 A1 WO1992015892 A1 WO 1992015892A1 FR 9200186 W FR9200186 W FR 9200186W WO 9215892 A1 WO9215892 A1 WO 9215892A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- stages
- selection line
- scanners
- terminals
- scanner
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 16
- 241001417527 Pempheridae Species 0.000 claims description 12
- 230000010287 polarization Effects 0.000 claims description 4
- 230000002950 deficient Effects 0.000 abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000008901 benefit Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
Definitions
- the present invention generally relates to shift registers and particularly redundant shift registers for scanned devices, such as liquid crystal displays (LCD).
- LCD liquid crystal displays
- a liquid crystal display having redundant selection line scanners is shown in Figure 1 in simplified form.
- the display 10 includes a matrix of liquid crystal elements 11 arranged in rows and columns. Each liquid crystal element is associated with a switching device 12, such as a thin film transistor (TFT).
- TFT thin film transistor
- the grid of each TFT 12 is connected to a selection line 13 so that an entire row of TFT is polarized simultaneously by each selection line 13.
- Equivalent selection line scanners 21 and 22 are connected to opposite ends of the lines 13 by the output terminals 17 and 18 respectively.
- Selection line scanners supply bias voltages to selection lines.
- the drain of each TFT is connected to a data line 14 which provides a gray scale signal (brightness) to the liquid crystal element 11 associated with a passing TFT 12.
- the data lines 14 are connected separately to the terminals output 15 of a data line scanner 16.
- the selection line scanners 21 and 22 are shift registers with a plurality of cascaded stages connected at opposite ends of each of the selection lines 13.
- the brightness signals are simultaneously applied to all the data lines 14 by the data line scanner 16 such that all of the liquid crystal elements 11 associated with the polarized selection line are simultaneously charged at different voltages as a function of the brightness signals received from the data line scanner 16.
- Liquid crystal displays for television and computer monitors have a large number of columns of liquid crystal cells, for example 1.440.
- a display having this number of columns and having the standard aspect ratio of 3x4 would have approximately 1,080 selection lines.
- the selection line scanners 21 and 22 would each comprise 1,080 stages, each stage comprising 6 TFTs, in the example given. Consequently, it is very likely that at least one stage of one of the shift registers has a fault.
- the use of redundant registers makes it possible to replace a defective stage of a register by the corresponding stage of the other register. For this reason, there is a need for a method for testing redundant registers. There is therefore also a need for a technique making it possible to electrically isolate the corresponding stages of the redundant registers during the test. The present invention satisfies these needs.
- the present invention can be used with the invention described in patent application S / N 660272 filed on the same day as the present by Dora Plus and entitled "Shift register useful as selection line scanner for liquid crystal display".
- the present invention can be used with the invention described in patent application S / N 660271 filed on the same day as the present by Dora Plus and entitled "Shift register, particularly for a liquid crystal display".
- a method of arranging redundant selection line scanners for separately testing selection line scanners, and allowing electrical isolation of the corresponding connected floors of the scanners includes the steps of: providing separate power supplies and separate clock signal generators for each of the selection line scanners.
- the scanners are tested separately by operating one of the scanners in the usual manner while electrically isolating all other scanners from the one being tested.
- Each sweeper is tested sequentially by reversing the roles of the sweepers until all the sweepers are tested.
- Figure 1 is a simplified representation of a liquid crystal display having redundant selection line scanners.
- Figure 2 is a schematic representation in a display (with the matrix of liquid crystal elements not shown) of cascading stages of redundant sweepers of selection lines, which can be tested using the method of invention.
- the redundant scanners 21 and 22 of selection lines comprise a plurality of identical stages 23, each having an input terminal 24 and an output terminal 25. Each stage 23 also includes bias terminals 34, 35 and 36, and clock terminals 37 and 38.
- the select line scanners 21 and 22 receive a power supply and different clock signal generators (not shown).
- the stages 23 of the selection line scanners 21 and 22 and the selection lines 13 are numbered in order and the stages of corresponding numbers are coupled to the opposite ends of the selection lines 13 of corresponding numbers by separate line segments 26
- the separate line segments 26 are also used to connect the output terminals 17 or 18 of the stages 23 in the scanners 21 and 22 respectively, to the input terminals 24 of the next stage immediately of the same scanner by the lines 27.
- the output terminal of each stage is also connected to the input terminal of the next stage of the other scanner by the separate line segment 26 with which it is associated, the associated selection line 13 and the other line 27.
- the selection line scanners 21 and 22 work in synchronization and the production of an output pulse by a stage gives an input pulse to the immediate stage Next and also polarizes the associated selection line 13.
- a stage which is defective for any reason can be isolated from the other stage by simply cutting off the separate line segment 26 of the defective stage and the stage of corresponding number by l the other scanner provides the input pulse to the next floor of the two scanners 21 and 22.
- the scanners 21 and 22 are tested separately to identify the faulty floors. Since the output terminals of the scanner stages are interconnected by the selection lines, the stages must be electrically isolated during testing.
- An effective way to isolate the stages of sweepers is to bring the output terminal of the stage which is not under test, to a very high impedance with respect to the stage under test.
- a stage 23 will appear to have a very high impedance if the nodes 39 and 40 are biased with a voltage having the polarity necessary to de-energize the output devices of the stage.
- the preferred embodiment uses N-type devices and therefore negative bias voltages at nodes 39 and 40 are used for this purpose.
- the scanners 21 and 22 receive separate power supplies and clock signal generators. This makes it possible to operate the scanners 21 and 22 separately.
- the clock terminals of the scanner which is not being tested are left floating.
- the terminals 34, 35 and 36 of the scanner which is not under test are polarized with a voltage ensuring that the TFTs 43 and 44 remain cut.
- a negative voltage of -20 volts for example, is used. Consequently, when a stage of the scanner under test produces an output pulse, the TFTs 41 and 45 of the stage immediately following the other scanner are energized and the nodes 39 and 40 are made negative by the voltages of polarization.
- stages which are identified as defective are permanently isolated from the display device by cutting off the separate line segment 26 of the defective stage.
- the stages of the untested sweeper are then tested by reversing the roles of the two sweepers.
- the TFT 44 may include a source-drain short circuit, which prevents the output line of the stage under test from rising, the stage under test then showing itself to be defective.
- the existence of a short circuit in the TFT 44 can be looked for in the test by allowing terminal 36 to float and by repeating the test. If the output line of the stage tested goes up during the new test, the TFT 44 is short-circuited. If this is not the case, the stage tested is defective. When the TFT 44 is short-circuited, the defective stage can be isolated from the display device by cutting the separate line segment 26 of the defective stage and the line 27 of the immediately preceding stage.
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Dispositif d'affichage avec une pluralité de lignes de sélection incluant des balayeurs redondants de lignes de sélection. Chaque balayeur inclut une pluralité d'étages équivalents dotés d'une borne d'entrée et d'une borne de sortie. Les étages et les lignes de sélection sont numérotés dans l'ordre et les étages de numéros correspondants sont connectés aux extrémités opposées des lignes de sélection de numéros correspondants par des segments de ligne séparée. Les étages dans chaque balayeur sont mis en cascade par connexion de la borne de sortie de chaque étage à la borne d'entrée de l'étage suivant immédiatement. Les balayeurs de lignes de sélection peuvent fonctionner indépendamment par la fourniture d'alimentations électriques et de générateurs de signaux d'horloge séparés. Pendant le test, on fait paraître l'un des balayeurs comme une impédance élevée vis-à-vis du balayeur en cours de test. Les étages défectueux d'un balayeur sont remplacés par l'étage de muméro correspondant de l'autre balayeur en coupant simplement le segment de ligne séparée de l'étage défectueux.
Description
PROCEDE DE TEST POUR LES REGISTRES A DECALAGE REDONDANTS
La présente invention concerne généralement les registres à décalage et particulièrement les registres à décalage redondants pour dispositifs balayés, tels que les afficheurs à cristaux liquides (LCD) .
Un afficheur à cristaux liquides ayant des balayeurs redondants de lignes de sélection (registres à décalage) est représenté sur la Figure 1 sous une forme simplifiée. L'afficheur 10 inclut une matrice d'éléments à cristal liquide 11 disposés en rangées et colonnes. Chaque élément à cristal liquide est associé avec un dispositif de commutation 12, tel qu'un transistor à couches minces (TFT) . La grille de chaque TFT 12 est connectée à une ligne de sélection 13 si bien qu'une rangée entière de TFT est polarisée simultanément par chaque ligne de sélection 13. Des balayeurs de lignes de sélection équivalents 21 et 22 sont connectés aux extrémités opposées des lignes de sélection 13 par les bornes de sortie 17 et 18 respectivement. Les balayeurs de lignes de sélection fournissent les tensions de polarisation aux lignes de sélection. Le drain de chaque TFT est connecté à une ligne de données 14 qui fournit un signal d'échelle de gris (luminosité) à l'élément à cristal liquide 11 associé à un TFT passant 12. Les lignes de données 14 sont connectées séparément aux bornes de sortie 15 d'un balayeur 16 de lignes de données.
Les balayeurs 21 et 22 de lignes de sélection sont des registres à décalage avec une pluralité d'étages en cascade connectés aux extrémités opposées de chacune des lignes de sélection 13. Les signaux de luminosité sont simultanément appliqués à toutes les lignes de données 14 par le balayeur 16 de lignes de données de telle sorte que tous les éléments à cristal liquide 11 associés à la ligne de sélection polarisée sont simultanément chargés aux différentes tensions en fonction des signaux de luminosité reçus du balayeur 16 de lignes de données.
Les afficheurs à cristaux liquides pour la télévision
et les moniteurs d'ordinateurs comportent un grand nombre de colonnes de cellules à cristaux liquides, par exemple 1.440. Un afficheur ayant ce nombre de colonnes et ayant le format d'image standard de 3x4 aurait environ 1.080 lignes de sélection. Les balayeurs 21 et 22 de lignes de sélection comprendraient chacun 1.080 étages, chaque étage comprenant 6 TFT, dans l'exemple donné. En conséquence, il est très probable qu'au moins un étage d'un des registres à décalage comporte un défaut. L'utilisation de registres redondants permet de remplacer un étage défectueux d'un registre par l'étage correspondant de l'autre registre. Pour cette raison, il existe un besoin pour une méthode permettant de tester des registres redondants. Il existe donc aussi un besoin pour une technique permettant d'isoler électriquement les étages correspondants des registres redondants pendant le test. La présente invention satisfait ces besoins.
La présente invention peut être utilisée avec l'invention décrite dans la demande de brevet S/N 660272 déposée le même jour que la présente par Dora Plus et intitulée "Registre à décalage utile comme balayeur de lignes de sélection pour afficheur à cristaux liquides".
La présente invention peut être utilisée avec l'invention décrite dans la demande de brevet S/N 660271 déposée le même jour que la présente par Dora Plus et intitulée "Registre à décalage, particulièrement pour un afficheur à cristaux liquides".
La présente demande de brevet est liée à l'invention décrite dans la demande S/N 660.274 déposée le même jour que la présente par Antoine DuPont et Dora Plus et intitulée "Registre à décalage redondants pour dispositifs de balayage".
Un procédé d'arrangement des étages de balayeurs redondants de lignes de sélection permettant de tester séparément des balayeurs de lignes de sélection, et permettant l'isolation électrique des étages connectés correspondants des balayeurs comporte les étapes suivantes : fournir des alimentations électriques séparées
et des générateurs de signaux d'horloge séparés pour chacun des balayeurs de lignes de sélection. Les balayeurs sont testés séparément en faisant fonctionner l'un des balayeurs de la manière habituelle tout en isolant électriquement tous les autres balayeurs de celui qui est en cours de test. Chaque balayeur est testé séquentiellement en inversant les rôles des balayeurs jusqu'à ce que tous les balayeurs soient testés.
La Figure 1 est une représentation simplifiée d'un afficheur à cristaux liquides ayant des balayeurs redondants de lignes de sélection.
La Figure 2 est une représentation schématique dans un afficheur (avec la matrice d'éléments à cristal liquide non représentée) , des étages en cascade de balayeurs redondants de lignes de sélection, qui peuvent être testés à l'aide de la méthode de l'invention.
Sur la Figure 2, l'écran d'affichage 10 a été supprimé pour faciliter l'illustration des étages du balayeur de lignes de sélection. Les balayeurs redondants 21 et 22 de lignes de sélection comprennent une pluralité d'étages identiques 23, chacun ayant une borne d'entrée 24 et une borne de sortie 25. Chaque étage 23 inclut aussi des bornes de polarisation 34, 35 et 36, et des bornes d'horloge 37 et 38. Les balayeurs 21 et 22 de lignes de sélection reçoivent une alimentation électrique et des générateurs de signaux d'horloge différents (non représentés).
Plusieurs avantages importants découlent de l'utilisation d'alimentations électriques et de générateurs de signaux différents pour les deux étages. L'un des avantages réside dans la possibilité de faire fonctionner les balayeurs séparément, ce procédé permettant de tester individuellement les deux balayeurs. Un autre avantage important réside dans la possibilité d'isoler électriquement les étages correspondants des deux balayeurs sans faire une séparation physique des étages. Toutefois, le besoin de fils de connexion supplémentaires au balayeur est un inconvénient. Dans les afficheurs à cristaux liquides, la réduction du nombre de fils de connexion est
un point important, et pour cette raison, l'utilisation d'alimentations et de générateurs de signaux d'horloge séparés est un changement important par rapport aux techniques de conception typiquement utilisées. Cependant, les avantages obtenus par l'usage d'alimentations électriques et générateurs de signaux d'horloge séparés sont suffisamment importants pour justifier l'augmentation. Les étages 23 montrés à titre d'exemple sur la Figure 2 sont décrits en détail dans la demande jointe S/N 660272 dont la référence détaillée a été donnée ci-dessus.
Les étages 23 des balayeurs 21 et 22 de lignes de sélection et les lignes de sélection 13 sont numérotés dans l'ordre et les étages de numéros correspondants sont couplés aux extrémités opposées des lignes de sélection 13 de numéros correspondants par des segments de ligne séparée 26. Les segments de ligne séparée 26 sont aussi utilisés pour connecter les bornes de sortie 17 ou 18 des étages 23 dans les balayeurs 21 et 22 respectivement, aux bornes d'entrée 24 de l'étage suivant immédiatement du même balayeur par les lignes 27. La borne de sortie de chaque étage est aussi connectée à la borne d'entrée de l'étage suivant de l'autre balayeur par le segment de ligne séparée 26 avec lequel il est associé, la ligne de sélection associée 13 et l'autre ligne 27. En fonctionnement, les balayeurs 21 et 22 de lignes de sélection marchent en synchronisation et la production d'une impulsion de sortie par un étage donne une impulsion d'entrée à l'étage immédiatement suivant et polarise aussi la ligne de sélection associée 13. Un étage défectueux pour une raison quelconque peut être isolé de l'autre étage en coupant simplement le segment de ligne séparée 26 de l'étage défectueux et l'étage de numéro correspondant de l'autre balayeur fournit l'impulsion d'entrée à l'étage suivant des deux balayeurs 21 et 22. Les balayeurs 21 et 22 sont testés séparément pour identifier les étages défectueux. Etant donné que les bornes de sortie des étages de balayeur sont interconnectées par les lignes de sélection, les étages
doivent être isolés électriquement pendant les tests. Une manière efficace d'isoler les étages de balayeurs est d'amener la borne de sortie de l'étage qui n'est pas en cours de test, à une impédance très élevée vis à vis de l'étage en cours d'essai. Un étage 23 semblera avoir une impédance très élevée si les noeuds 39 et 40 sont polarisés avec une tension ayant la polarité nécessaire pour mettre hors tension les dispositifs de sortie de l'étage. Le mode de réalisation préférentiel utilise des dispositifs du type N et donc des tensions de polarisation négatives au niveau des noeuds 39 et 40 sont utilisées dans ce but.
Selon l'invention, les balayeurs 21 et 22 reçoivent des alimentations électriques et des générateurs de signaux d'horloge séparés. Ceci permet de faire fonctionner séparément les balayeurs 21 et 22. Pendant le test d'un des balayeurs 21 ou 22, les bornes d'horloge du balayeur qui n'est pas en cours d'essai sont laissées flottantes. Aussi, les bornes 34, 35 et 36 du balayeur qui n'est pas en test sont polarisées avec une tension assurant que les TFT 43 et 44 restent coupés. Pour les dispositifs du type N utilisés dans l'exemple, une tension négative, de -20 volts par exemple, est utilisée. Par conséquent, quand un étage du balayeur en cours de test produit une impulsion de sortie, les TFT 41 et 45 de l'étage immédiatement suivant de l'autre balayeur sont mis sous tension et les noeuds 39 et 40 sont rendus négatifs par les tensions de polarisation.
Les étages qui sont identifiés comme défectueux sont isolés d'une manière permanente du dispositif d'affichage en coupant le segment de ligne séparée 26 de l'étage défectueux. Les étages du balayeur non testé sont testés alors en inversant les rôles des deux balayeurs.
Le TFT 44 peut inclure un court-circuit source-drain, qui empêche la ligne de sortie de l'étage en cours de test de s'élever, l'étage en cours d'essai se montrant alors défectueux. L'existence d'un court-circuit dans le TFT 44 peut être recherchée dans le test en permettant à la borne 36 de flotter et en répétant le test. Si la ligne de sortie de l'étage testé monte pendant le nouveau test, le TFT 44
est en court-circuit. Si ce n'est pas le cas, l'étage testé est défectueux. Quand le TFT 44 est en court-circuit, l'étage défectueux peut être isolé du dispositif d'affichage en coupant le segment de ligne séparée 26 de l'étage défectueux et la ligne 27 de l'étage immédiatement précédent.
Claims
1. Procédé permettant d'isoler et de tester des étages en cascade de balayeurs de lignes de sélection redondants interconnectés, chacun desdits étages ayant une pluralité de bornes de polarisation et une pluralité de bornes d'horloge, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- appliquer une tension ayant la polarité nécessaire pour maintenir coupés les dispositifs de sortie desdits étages auxdites bornes de polarisation d'un premier desdits balayeurs de lignes de sélection ;
- permettre auxdites bornes d'horloge dudit premier balayeur de lignes de sélection de flotter ; - tester les étages d'un second desdits balayeurs de lignes de sélection en faisant fonctionner normalement ledit second balayeur de ligne de sélection ;
- appliquer une tension ayant la polarité nécessaire pour maintenir coupés les dispositifs de sortie desdits étages auxdites bornes de polarisation dudit second balayeur de lignes de sélection ;
- permettre auxdites bornes d'horloge dudit second registre à décalage de flotter ; et
- tester les étages dudit premier balayeur de ligne de sélection en faisant fonctionner normalement ledit premier balayeur de lignes de sélection.
2. Procédé selon la revendication 1, caractérisé en ce qu'il inclut aussi l'étape consistant à fournir auxdits premier et second balayeurs de lignes de sélection des tensions de polarisation séparées et des signaux d'horloge séparés.
3. Procédé permettant d'isoler et de tester des étages en cascade de balayeurs redondants de lignes de sélection interconnectés, chacun desdits étages ayant une pluralité de bornes de polarisation et une pluralité de bornes d'horloge, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- tester le premier desdits balayeurs de lignes de sélection en faisant fonctionner normalement ledit second balayeur de ligne de sélection ; - appliquer une tension de polarisation ayant la polarité nécessaire pour maintenir coupés les dispositifs de sortie desdits étages aux dites bornes de polarisation du reste desdits balayeurs de lignes de sélection ;
- permettre auxdites bornes d'horloge du reste desdits balayeurs de lignes de sélection de flotter ; et
- tester successivement le reste desdits balayeurs de ligne de sélection de la même manière.
4. Procédé d'arrangement des étages de balayeurs redondants de lignes de sélection permettant de tester séparément desdits balayeurs de lignes de sélection, et permettant d'isoler électriquement les étages connectés correspondants desdits balayeurs de lignes de sélection, ledit procédé étant caractérisé en ce qu'il comprend les étapes suivantes :
- fournir des alimentations électriques séparées et des générateurs de signaux d'horloge séparés pour chacun desdits balayeurs de lignes de sélection ; et
- tester séparément un premier desdits balayeurs de lignes de sélection en faisant fonctionner ledit premier balayeur de lignes de sélection de manière habituelle tout en isolant électriquement lesdits balayeurs.
5. Procédé selon la revendication 4, caractérisé en ce que lesdits balayeurs de lignes de sélection sont isolés en faisant apparaître l'étage qui n'est pas testé comme une impédance élevée vis à vis de l'étage qui est testé.
6. Procédé selon la revendication 5, caractérisé en ce que lesdits étages comportent des bornes de polarisation et des bornes d'horloge et caractérisé en ce qu'on fait paraître lesdits étages du balayeur qui n'est pas en cours de test comme une impédance élevée en appliquant auxdites bornes de polarisation une tension ayant la polarité nécessaire pour maintenir non passants lesdits étages et en laissant flotter lesdites bornes d'horloge.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/660,273 US5224102A (en) | 1991-02-28 | 1991-02-28 | Design and test methodology for redundant shift registers |
US660,273 | 1991-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1992015892A1 true WO1992015892A1 (fr) | 1992-09-17 |
Family
ID=24648823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/FR1992/000186 WO1992015892A1 (fr) | 1991-02-28 | 1992-02-28 | Procede de test pour les registres a decalage redondants |
Country Status (3)
Country | Link |
---|---|
US (1) | US5224102A (fr) |
EP (1) | EP0573550A1 (fr) |
WO (1) | WO1992015892A1 (fr) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
US5548715A (en) * | 1994-06-10 | 1996-08-20 | International Business Machines Corporation | Analysis of untestable faults using discrete node sets |
US5758779A (en) * | 1997-05-07 | 1998-06-02 | Atkins; Charlie C. | Brim forming cap holder |
US6940300B1 (en) | 1998-09-23 | 2005-09-06 | International Business Machines Corporation | Integrated circuits for testing an active matrix display array |
US6437596B1 (en) | 1999-01-28 | 2002-08-20 | International Business Machines Corporation | Integrated circuits for testing a display array |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0031143A2 (fr) * | 1979-12-20 | 1981-07-01 | Kabushiki Kaisha Toshiba | Dispositif de mémoire |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59111197A (ja) * | 1982-12-17 | 1984-06-27 | シチズン時計株式会社 | マトリクス型表示装置の駆動回路 |
US4782340A (en) * | 1986-08-22 | 1988-11-01 | Energy Conversion Devices, Inc. | Electronic arrays having thin film line drivers |
DE3719497A1 (de) * | 1987-06-11 | 1988-12-29 | Bosch Gmbh Robert | System zur pruefung von digitalen schaltungen |
-
1991
- 1991-02-28 US US07/660,273 patent/US5224102A/en not_active Expired - Lifetime
-
1992
- 1992-02-28 EP EP92907194A patent/EP0573550A1/fr not_active Withdrawn
- 1992-02-28 WO PCT/FR1992/000186 patent/WO1992015892A1/fr not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0031143A2 (fr) * | 1979-12-20 | 1981-07-01 | Kabushiki Kaisha Toshiba | Dispositif de mémoire |
Also Published As
Publication number | Publication date |
---|---|
US5224102A (en) | 1993-06-29 |
EP0573550A1 (fr) | 1993-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0584087B1 (fr) | Circuit de test integre pour dispositifs d'affichage tels que des afficheurs a cristaux liquides | |
EP0586398B1 (fr) | Registre a decalage utilise comme balayeur de lignes de selection pour un afficheur a cristaux liquides | |
EP0815552B1 (fr) | Procede d'adressage d'un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions | |
EP2013863B1 (fr) | Ecran electroluminescent organique | |
EP0143039B1 (fr) | Procédé de fabrication d'une matrice de composants électroniques | |
EP0302468B1 (fr) | Dispositif de visualisation du type à matrice activée | |
TWI310675B (en) | Flat panel display and display panel | |
FR2626705A1 (fr) | Montage d'affichage a matrice integree | |
US6100865A (en) | Display apparatus with an inspection circuit | |
WO1995031804A1 (fr) | Registre a decalage utilisant des transistors m.i.s. de meme polarite | |
TWI239403B (en) | A combining detection circuit for a display panel | |
JPS63311388A (ja) | マトリックス表示システム | |
US20050127934A1 (en) | Electrical inspection method and method of fabricating semiconductor display devices | |
FR2793934A1 (fr) | Procede et systeme de pilotage de lignes de donnees et dispositif d'affichage a cristal liquide l'utilisant | |
FR2626706A1 (fr) | Montage d'affichage a matrice integree | |
JPS62289891A (ja) | 表示装置 | |
WO1992015892A1 (fr) | Procede de test pour les registres a decalage redondants | |
EP0573607B1 (fr) | Registres a decalage redondants pour dispositifs de balayage | |
WO1992018895A1 (fr) | Structure pour annuler les defauts des lignes de donnees | |
US7423447B2 (en) | Method for testing liquid crystal display panels | |
FR2894369A1 (fr) | Procede d'adressage ameliore pour un afficheur matriciel a cristaux liquides | |
JPH1097203A (ja) | 表示装置 | |
FR2667188A1 (fr) | Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide. | |
FR2890459A1 (fr) | Procede de transition d'un affichage a cristaux liquides | |
JPH06281944A (ja) | 修復可能の冗長駆動マトリックス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): JP |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE |
|
DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
WWE | Wipo information: entry into national phase |
Ref document number: 1992907194 Country of ref document: EP |
|
WWP | Wipo information: published in national office |
Ref document number: 1992907194 Country of ref document: EP |
|
WWW | Wipo information: withdrawn in national office |
Ref document number: 1992907194 Country of ref document: EP |