UA96436U

UA96436U - SINGLE SYMMETRIC THREE-PULSE CODE SERVER WITH PROGRAMMED TIME PARAMETERS

Info

Publication number: UA96436U
Application number: UAU201408148U
Authority: UA
Inventors: Mykola Hryhorovych Korobkov; Olena Mykolaivna Korobkova; Vasyl Hryhorovych Rubanov; Viacheslav Serhiiovych Kharchenko
Priority date: 2014-07-18
Filing date: 2014-07-18
Publication date: 2015-02-10

Abstract

Формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами, містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: синхронний JK-тригер і другий D-тригер зі входами асинхронної установки у нульовий стан; третій, четвертий і п'ятий елементи АБО; другий інвертор, при цьому входи другого елемента АБО з'єднано з виходами другого, третього і четвертого розрядів першого лічильника; вихід переповнення першого лічильника з'єднано зі входом третього і четвертого елементів АБО; вихід переповнення другого лічильника з'єднано зі входом першого, четвертого елементів АБО і входом інвертора, вихід якого з'єднано з другим входом третього елемента АБО і другим входом першого елемента І; вихід третього елемента АБО з'єднано зі входом дозволу режиму лічби другого лічильника; вихід четвертого елемента АБО з'єднано зі входом дозволу режиму завантаження другого лічильника, входом п'ятого елемента АБО і входами J і K JK-тригера; вихід JK-тригера з'єднано зі входом D другого D-тригера і входом п'ятого елемента АБО, вихід якого з'єднано зі входом третього елемента І; вихід JK-тригера з'єднано зі входом першого е�A single symmetric three-pulse code series shifter with programmable time parameters comprises: two reversible binary counters, each with synchronization pulse input, summation / subtraction tuning input, synchronous parallel load resolution input, and feed inputs asynchronous zero input, overflow output; inverter; the first and second elements OR; a circuit consisting of a series resistor and a capacitor; synchronous D-flip-flop with asynchronous zero input, first and second two-input elements I. Introduced: synchronous JK flip-flop and second D-flip-flop with asynchronous zero inputs; the third, fourth and fifth elements OR; a second inverter, the inputs of the second element OR connected to the outputs of the second, third and fourth bits of the first counter; the output of the overflow of the first counter is connected to the input of the third and fourth elements OR; the overflow output of the second counter is connected to the input of the first, fourth elements OR and the inverter output, the output of which is connected to the second input of the third element OR and the second input of the first element And; the output of the third element OR is connected to the input resolution of the digit mode of the second counter; the output of the fourth element OR is connected to the input resolution of the mode of loading of the second counter, the input of the fifth element OR and the inputs J and K JK trigger; the output of the JK-trigger is connected to the input D of the second D-trigger and the input of the fifth element OR, the output of which is connected to the input of the third element And; the output of the JK trigger is connected to the input of the first e�