UA3993U - FORMER OF REPRESENTATIVE SIGNALS OF THE INFORMATION DISPLAY DEVICE ON THE ELECTRONIC RADIANT TUBE - Google Patents

FORMER OF REPRESENTATIVE SIGNALS OF THE INFORMATION DISPLAY DEVICE ON THE ELECTRONIC RADIANT TUBE

Info

Publication number
UA3993U
UA3993U UA20040503364U UA2004503364U UA3993U UA 3993 U UA3993 U UA 3993U UA 20040503364 U UA20040503364 U UA 20040503364U UA 2004503364 U UA2004503364 U UA 2004503364U UA 3993 U UA3993 U UA 3993U
Authority
UA
Ukraine
Prior art keywords
inputs
input
output
registers
outputs
Prior art date
Application number
UA20040503364U
Other languages
Ukrainian (uk)
Inventor
Олександр Іванович Донченко
Александр Иванович Донченко
Original Assignee
Казенне Підприємство "Науково-Виробничий Комплекс "Іскра"
Казенное Предприятие "Научно-Производственный Комплекс "Искра"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Казенне Підприємство "Науково-Виробничий Комплекс "Іскра", Казенное Предприятие "Научно-Производственный Комплекс "Искра" filed Critical Казенне Підприємство "Науково-Виробничий Комплекс "Іскра"
Priority to UA20040503364U priority Critical patent/UA3993U/en
Publication of UA3993U publication Critical patent/UA3993U/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Формувач відхиляючих сигналів пристрою відображення інформації на електронно-променевій трубці (ЕПТ) містить третій, четвертий и п'ятий регістри, перший і другий арифметично-логічні пристрої, перший і другий перетворювачі кодів, перший і другий елементи АБО, другий і третій елементи І, тригер, причому виходи третього і четвертого регістрів з'єднані з входами першого і другого цифро-аналогових перетворювачів і входом першого операнда першого і другого арифметично-логічного пристрою, відповідно, входи другого операнда яких з'єднані з першими виходами першого і другого регістра, відповідно, другі виходи яких з'єднані з першими входами першого і другого перетворювачів кодів, відповідно, виходи яких з'єднані з входами керування функцією першого і другого арифметично-логічних пристроїв, відповідно, а їх другі входи з'єднані з першим виходом п'ятого регістра, другий вихід якого з'єднаний з першим входом першого елемента І, а третій вихід - з першим входом другого елемента І, вихід якого з'єднаний з першими входами першого і другого елементів АБО, виходи яких з'єднані з входами запису інформації третього і четвертого регістрів, відповідно, другі входи першого і другого елементів АБО з'єднані з виходами першого і другого двійкових помножувачів, відповідно, входи установлення яких з'єднані з другими входами першого і другого елементів І та з другим входом пристрою, вихід першого елемента І з'єднаний із встановлювальним входом тригера, вхід скидання якого з'єднаний з виходом позики віднімального лічильника, а його вихід - з третім виходом пристрою і з першим входом третього елемента І, вихід якого з'єднаний з лічильним входом віднімального лічильника, другий вхід третього елемента І є третім входом пристрою, входи запису інформації віднімального лічильника, першого, другого і п'ятого регістрів є четвертим, п'ятим і шостим входами пристрою, відповідно, інформаційний вхід п'ятого регістра з'єднаний з шиною даних, а вихід першого і другого арифметично-логічних пристроїв з'єднаний з інформаційними входами третього і четвертого регістрів, відповідно. Винахід розширює функціональні можливості пристрою.The shaper signal rejector of the information display device on the cathode ray tube (CRT) contains the third, fourth and fifth registers, the first and second arithmetic logic devices, the first and second code converters, the first and second OR elements, the second and third elements I, trigger, and the outputs of the third and fourth registers are connected to the inputs of the first and second digital-to-analog converters and the input of the first operand of the first and second arithmetic logic devices, respectively, the inputs of the second operand which are connected to the first outputs of the first and second registers, respectively , the second outputs of which are connected to the first inputs of the first and second code converters, respectively, the outputs of which are connected to the control inputs of the function of the first and second arithmetic logic devices, respectively, and their second inputs are connected to the first output of the fifth register, the second output of which is connected to the first input of the first element And, and the third output - to the first input of the second element And, the output of which is connected with the first inputs of the first and second OR elements, the outputs of which are connected to the inputs of the information recording of the third and fourth registers, respectively, the second inputs of the first and second OR elements are connected to the outputs of the first and second binary multipliers. connected to the second inputs of the first and second elements I and the second input of the device, the output of the first element I is connected to the setting input of the trigger, the reset input of which is connected to the output of the subtraction counter, and its output to the third output of the device the first input of the third element And, the output of which is connected to the counting input of the subtraction counter, the second input of the third element And is the third input of the device, the inputs of information subtraction counter, the first, second and fifth registers are the fourth, fifth and sixth inputs device, respectively, the information input of the fifth register is connected to the data bus, and the output of the first and second arithmetic-logic devices are connected with information inputs of the third and fourth registers, respectively. The invention expands the functionality of the device.

UA20040503364U 2004-05-06 2004-05-06 FORMER OF REPRESENTATIVE SIGNALS OF THE INFORMATION DISPLAY DEVICE ON THE ELECTRONIC RADIANT TUBE UA3993U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
UA20040503364U UA3993U (en) 2004-05-06 2004-05-06 FORMER OF REPRESENTATIVE SIGNALS OF THE INFORMATION DISPLAY DEVICE ON THE ELECTRONIC RADIANT TUBE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
UA20040503364U UA3993U (en) 2004-05-06 2004-05-06 FORMER OF REPRESENTATIVE SIGNALS OF THE INFORMATION DISPLAY DEVICE ON THE ELECTRONIC RADIANT TUBE

Publications (1)

Publication Number Publication Date
UA3993U true UA3993U (en) 2004-12-15

Family

ID=74222837

Family Applications (1)

Application Number Title Priority Date Filing Date
UA20040503364U UA3993U (en) 2004-05-06 2004-05-06 FORMER OF REPRESENTATIVE SIGNALS OF THE INFORMATION DISPLAY DEVICE ON THE ELECTRONIC RADIANT TUBE

Country Status (1)

Country Link
UA (1) UA3993U (en)

Similar Documents

Publication Publication Date Title
UA3993U (en) FORMER OF REPRESENTATIVE SIGNALS OF THE INFORMATION DISPLAY DEVICE ON THE ELECTRONIC RADIANT TUBE
Yıldız et al. CPU design simplified
RU2005111165A (en) SINGLE SIGNAL COUNTER
CN110045989B (en) Dynamic switching type low-power-consumption processor
SU1269145A1 (en) Microprocessor calculating device
JP4149404B2 (en) Evaluation chip
RU2008117667A (en) METHOD AND DEVICE FOR PERFORMING ADDITION, SUBTRACTION AND LOGIC OPERATIONS
Raveendran et al. RISC-V out-of-order data conversion co-processor
Pandya et al. Implement embedded controller using FPGA chip
SU817710A1 (en) Device for adding and subtracting
SU463970A1 (en) Firmware Control
Singh et al. Hardware Implementation of MAC using MATLAB Simulink and FPGA
US7870181B2 (en) Chinese abacus adder
RU2001106407A (en) DEVICE CORRECTION DEVICE WITH AN EXTENDED SET OF DECISION RULES AND ACCOUNTING THE ERASE SIGNAL
SU849223A1 (en) Processor with dynamic microprogramme control
SU960816A1 (en) Microprogram control device
SU934473A1 (en) Microprogramme-control device
SU1633424A1 (en) Device for fast multiplication of a vector by a matrix
SU943734A1 (en) Microprocessor
SU1741129A1 (en) Device for multiplying numbers
KR100336749B1 (en) Option test circuit
Oliveira et al. Cabare: An Educational Reconfigurable General Purpose Processor
RU93057454A (en) TELEGRAPH SIGNAL ANALYZER
SU1695295A1 (en) Device for calculation of square root from sum of squares
RU2003127107A (en) DELAY TIME CORRELATION DISCRIMINATOR