UA135028U

UA135028U - SUMMARY SUMMARY a І I b І NUMBERS BY MODULE m І SYSTEMS OF RESIDUAL CLASSES

Info

Publication number: UA135028U
Application number: UAU201900489U
Authority: UA
Inventors: Віктор Анатолійович Краснобаєв; Дмитро Андрійович Зіневич
Original assignee: Харківський Національний Університет Імені В.Н. Каразіна
Priority date: 2019-01-17
Filing date: 2019-01-17
Publication date: 2019-06-10

Abstract

Суматор лишків і чисел за модулем системи залишкових класів, що містить перший та другий вхідні регістри, перший позиційний суматор, першу та другу групу елементів І та вихідний регістр, елемент НІ, при цьому перший та другий входи пристрою підключено відповідно до першого та другого вхідних регістрів, виходи першого та другого вхідних регістрів підключено до входів першого позиційного суматора, виходи першого позиційного суматора підключено до перших входів першої групи елементів І, а вихід вихідного регістру є виходом пристрою, причому додатково введено другий позиційний суматор, перший елемент АБО, другий елемент АБО, групу елементів АБО, при цьому виходи першого позиційного суматора підключено до перших входів другого позиційного суматора, до других входів яких підключено шини подачі значення спеціальної константи модуля , за яким працює пристрій, виходи другого позиційного суматора підключено до перших входів елементів І другої групи, вихід переповнення першого позиційного суматора підключено до перших входів першого та другого елемента АБО, а вихід переповнення другого позиційного суматора підключено до других входів першого та другого елемента АБО, вихід першого елемента АБО підключено до входу елемента НІ, вихід елемента НІ підключено до других входів елементів І першої групи, вихід другого елемента АБО підключено до других входів елементів І другої групи, виходи елементів І першої та другої групи підключено до відповідних входів елементів АБО групи, виходи якої підключено до входів вихідного регістру.The adder of surpluses and numbers modulo the system of residual classes, containing the first and second input registers, the first position adder, the first and second groups of elements I and the output register, the element NO, with the first and second inputs of the device connected according to the first and second input registers , the outputs of the first and second input registers are connected to the inputs of the first position adder, the outputs of the first position adder are connected to the first inputs of the first group of elements I, and the output of the output register is the output of the device, and the second position adder, the first OR element, group of elements OR, the outputs of the first position adder are connected to the first inputs of the second position adder, the second inputs of which are connected to the bus of the value of the special constant of the module on which the device operates, the outputs of the second position adder are connected to the first inputs first position adder and is connected to the first inputs of the first and second OR elements, and the overflow output of the second position adder is connected to the second inputs of the first and second OR elements, the output of the first OR element is connected to the NO element input, the NO element output is connected to the second group elements. the second element OR is connected to the second inputs of the elements of the first group, the outputs of the elements of the first and second groups are connected to the corresponding inputs of the elements of the OR group, the outputs of which are connected to the inputs of the output register.

Description

Корисна модель (пристрій) належить до області обчислювальної техніки і може бути використана в комп'ютерних системах та компонентах, що функціонують як у позиційних двійкових системах числення, так і в непозиційній системі числення залишкових класів (СЗК).A useful model (device) belongs to the field of computing and can be used in computer systems and components that function both in positional binary numbering systems and in non-positional numbering systems of residual classes (SZK).

Відомий суматор за модулем три (аналог), що містить перший та другий вхідні регістри, вихідний регістр, елементи І та АБО, групи елементів І та АБО, а також елементи І-НІ (а.с. СРСРA well-known modulo-three adder (analogue), containing the first and second input registers, an output register, AND and OR elements, groups of AND and OR elements, as well as AND-NOT elements (a.s. of the USSR

Мо 1401452, кл БОбЕ 7/49, Б.В. Мо 21, від 07.06.1988). Даний суматор дозволяє виконувати операцію модульного додавання за модулем три.Mo. 1401452, kl BObE 7/49, B.V. Mo 21, dated 07.06.1988). This adder allows you to perform the operation of modular addition modulo three.

Недоліком аналогу - значний час реалізації арифметичної модульної операції додавання.The disadvantage of the analog is the significant time of implementation of the arithmetic modular operation of addition.

Відомий суматор по модулю п'ять (аналог), що містить перші та другі вхідні регістри, вихідний регістр, групи елементів І та АБО, елементи І! та АБО (а.с. СРСР Мо 1566342, кл СОбЕ 7/49, Б.В. Мо 19, від 23.06.1990). Даний пристрій дозволяє виконувати операцію модульного додавання по модулю п'ять.A well-known modulo-five adder (analogue) containing the first and second input registers, an output register, groups of elements AND and OR, elements AND! and OR (a.s. USSR Mo 1566342, cl SObE 7/49, B.V. Mo 19, dated 06/23/1990). This device allows you to perform the operation of modular addition modulo five.

Близьким за технічною суттю (аналогом) і результатом, що досягається, є суматор за модулем (а.с. СРСР Мо 570052, кл ОбЕ 7/50, Б.В. Мо 31, від 05.10.1977). Аналог містить шини першого операнду, шину керування, шини другого операнду, першу групу елементів АБО, блок інвертування коду вхідного операнду, позиційний суматор, першу та другу групи елементів І.Close in technical essence (analogue) and the result achieved is the adder by module (a.s. USSR Mo 570052, kl ObE 7/50, B.V. Mo 31, dated 05.10.1977). The analog contains the buses of the first operand, the control bus, the buses of the second operand, the first group of OR elements, the inverting block of the input operand code, the positional adder, the first and second groups of AND elements.

Недолік цього аналогу - значний час реалізації арифметичної модульної операції додавання.The disadvantage of this analogue is the considerable time required to implement the arithmetic modular addition operation.

Найближчий аналог за технічною суттю і результатом, що досягається, є суматор за модулем т СЗК. Патент Мо 86637 України (заявка а 2007 01744), МПК соб 7/50 (2006.01). Б.В.The closest analog in terms of the technical essence and the result achieved is the adder with the module t of the SZK. Patent Mo 86637 of Ukraine (application no. 2007 01744), IPC cob 7/50 (2006.01). B.V.

Мо 9 від 12.05.2009 р. Пристрій містить шини першого операнду, шину керування, шини другого операнду, першу групу елементів АБО, блок інвертування коду вхідного операнду, позиційний суматор, першу та другу групи елементів І, другу групу елементів АБО, перший та другий вхідні регістри, схему порівняння двійкових чисел, шини коду модуля т, елемент НІ, шини значення модуля т" (т" - це інвертоване значення модуля т, по якому працює суматор по модулю тMo 9 dated 05/12/2009. The device contains the buses of the first operand, the control bus, the buses of the second operand, the first group of OR elements, the inverting block of the input operand code, the positional adder, the first and second groups of AND elements, the second group of OR elements, the first and the second input registers, binary number comparison scheme, module t code bus, NO element, module value bus t" (t" is the inverted value of the module t, on which the adder modulo t works

СЗК), третю та четверту групи елементів І, елемент І-НІ, вихідний регістр, виходи пристрою, при цьому шини першого операнду з'єднані з першими входами першої групи елементів АБО, шини другого операнду з'єднані з входами блока інвертування коду вхідного операнду, шинаSZK), the third and fourth groups of AND elements, AND-NOT element, output register, device outputs, while the buses of the first operand are connected to the first inputs of the first group of OR elements, the buses of the second operand are connected to the inputs of the input operand code inversion block , tire

Зо керування з'єднана з керуючим входом блока інвертування коду вхідного операнду, виходи позиційного суматора з'єднані з першими входами першої та другої групи елементів І. Виходи блока інвертування коду вхідного операнду з'єднані з першими входами другої групи елементівZ of control is connected to the control input of the input operand code inversion unit, the outputs of the positional adder are connected to the first inputs of the first and second groups of elements I. The outputs of the input operand code inversion unit are connected to the first inputs of the second group of elements

АБО, виходи першої та другої груп елементів АБО з'єднані відповідно з входами першого та другого вхідних регістрів, виходи першого та другого вхідних регістрів з'єднані з відповідними входами позиційного суматора, виходи позиційного суматора з'єднані з першими входами схеми порівняння двійкових чисел, другі входи схеми порівняння двійкових чисел з'єднані з шинами коду модуля т, вихід схеми порівняння двійкових чисел з'єднаний з входом елемента НІ та другими входами другої та третьої груп елементів І, вихід елемента НІ з'єднаний з другими входами першої групи елементів І, перші входи третьої групи елементів | з'єднані з шинами значення модуля т, виходи другої та третьої груп елементів | з'єднані з другими входами відповідно першої та другої груп елементів АБО, виходи першої групи елементів І на яких присутній сигнал значення одиничних розрядів у записі модуля т з'єднані з входами елемента І-OR, the outputs of the first and second groups of OR elements are connected respectively to the inputs of the first and second input registers, the outputs of the first and second input registers are connected to the corresponding inputs of the position adder, the outputs of the position adder are connected to the first inputs of the binary number comparison circuit, the second inputs of the binary number comparison circuit are connected to the busses of the module code, the output of the binary number comparison circuit is connected to the input of the NOT element and the second inputs of the second and third groups of AND elements, the output of the NOT element is connected to the second inputs of the first group of AND elements , the first inputs of the third group of elements | values of the module t, outputs of the second and third groups of elements | are connected to the buses connected to the second inputs of the first and second groups of elements, respectively, OR, the outputs of the first group of elements AND, on which there is a signal of the value of single digits in the record of the module t, are connected to the inputs of the element I-

НІ, вихід елемента І-НІ з'єднаний з другими входами четвертої групи елементів І, виходи першої групи елементів | з'єднані з першими входами четвертої групи елементів І, виходи четвертої групи елементів І з'єднані з входами вихідного регістра, виходи вихідного регістра є виходами пристрою.NO, the output of the AND-NO element is connected to the second inputs of the fourth group of AND elements, the outputs of the first group of elements | connected to the first inputs of the fourth group of AND elements, the outputs of the fourth group of AND elements are connected to the inputs of the output register, the outputs of the output register are the outputs of the device.

Недоліком найближчого аналогу є значний час реалізації арифметичної модульної операції додавання лишків а; і б; чисел за модулем ті СЗК.The disadvantage of the closest analogue is the significant time of implementation of the arithmetic modular operation of adding remainders a; and b; numbers modulo those SZK.

Даний недолік обумовлено тим, що в структурі суматора лишків а; і б; чисел за модулем ті міститься позиційний суматор двійкових чисел і схема порівняння двох двійкових чисел. У СЗК дані операції відносяться до позиційних, тобто, найбільш складних операцій у сенсі часу виконання арифметичних модульних операцій. Крім цього, в найближчому аналогу операція позиційного суматора реалізується послідовно з операцією порівняння двійкових чисел, що впливає на збільшення часу виконання арифметичної модульної операції додавання лишків а; і рі чисел за модулем ті. Нарешті, коли сума лишків чисел більше значення модуля пі, тоді керуючий сигнал надходить на другі входи елементів І третьої групи. В цьому випадку процес додавання лишків чисел повторюється. Це фактично вдвічі збільшує час виконання арифметичної операції додавання.This drawback is due to the fact that in the structure of the adder there are remainders a; and b; numbers modulo ty contains a positional adder of binary numbers and a scheme for comparing two binary numbers. In SZK, these operations belong to positional, i.e., the most complex operations in the sense of the execution time of arithmetic modular operations. In addition, in the closest analogue, the operation of the positional adder is implemented sequentially with the operation of comparing binary numbers, which affects the increase in the execution time of the arithmetic modular operation of adding remainders a; and ri numbers modulo ti. Finally, when the sum of the remaining numbers is greater than the value of the module pi, then the control signal is sent to the second inputs of the elements AND of the third group. In this case, the process of adding the remaining numbers is repeated. This effectively doubles the execution time of the arithmetic operation of addition.

В основу корисної моделі поставлено задачу зменшення часу реалізації арифметичної 60 модульної операції додавання лишків а; і Бі; чисел за модулем ті системи залишкових класів.The useful model is based on the task of reducing the time required to implement the arithmetic 60 modular operation of adding remainders a; and Bi; numbers modulo those systems of residual classes.

Суматор лишків а; і бі чисел за модулем ті системи залишкових класів, що містить перший та другий вхідні регістри, перший позиційний суматор, першу та другу групу елементів І! та вихідний регістр, елемент Ні, при цьому перший та другий входи пристрою підключено відповідно до першого та другого вхідних регістрів, виходи першого та другого вхідних регістрів підключено до входів першого позиційного суматора, виходи першого позиційного суматора підключено до перших входів першої групи елементів І, а вихід вихідного регістра є виходом пристрою. В пристрій додатково введено другий позиційний суматор, перший елемент АБО, другий елемент АБО, групу елементів АБО. При цьому виходи першого позиційного суматора підключено до перших входів другого позиційного суматора, до других входів яких підключено шини подачі значення спеціальної константи т; модуля ті,, за яким працює пристрій, виходи другого позиційного суматора підключено до перших входів елементів | другої групи, вихід переповнення першого позиційного суматора підключено до перших входів першого та другого елемента АБО, а вихід переповнення другого позиційного суматора підключено до других входів першого та другого елемента АБО, вихід першого елемента АБО підключено до входу елемента НІ, вихід елемента НІ підключено до других входів елементів | першої групи, вихід другого елемента АБО підключено до других входів елементів І другої групи, виходи елементів першої та другої групи підключено до відповідних входів елементів АБО групи, виходи якої підключено до входів вихідного регістра.Adder of remainders a; and b numbers modulo those systems of residual classes containing the first and second input registers, the first positional adder, the first and second group of elements And! and the output register, element No, while the first and second inputs of the device are connected to the first and second input registers, respectively, the outputs of the first and second input registers are connected to the inputs of the first positional adder, the outputs of the first positional adder are connected to the first inputs of the first group of elements AND, and the output of the output register is the output of the device. A second positional adder, a first OR element, a second OR element, a group of OR elements are additionally introduced into the device. At the same time, the outputs of the first positional adder are connected to the first inputs of the second positional adder, the second inputs of which are connected to the supply buses of the value of the special constant t; of the ti, module, on which the device works, the outputs of the second positional adder are connected to the first inputs of the elements | of the second group, the overflow output of the first positional adder is connected to the first inputs of the first and second OR elements, and the overflow output of the second positional adder is connected to the second inputs of the first and second OR elements, the output of the first OR element is connected to the input of the NOR element, the output of the NOR element is connected to the second input elements | of the first group, the output of the second OR element is connected to the second inputs of the AND elements of the second group, the outputs of the first and second group elements are connected to the corresponding inputs of the OR group elements, the outputs of which are connected to the inputs of the output register.

Введення вказаних ознак дозволяє значно зменшити час реалізації арифметичної модульної операції додавання лишків а; і б, чисел за модулем ті системи залишкових класів.The introduction of the specified features allows to significantly reduce the time of implementation of the arithmetic modular operation of adding remainders a; and b, numbers modulo those systems of residual classes.

Це обумовлено тим, що із структури суматора лишків а і Бі чисел за модулем ті виключено схему порівняння двійкових чисел.This is due to the fact that the scheme for comparing binary numbers is excluded from the structure of the adder of the remainders a and b of numbers modulo ti.

Суть корисної моделі пояснюється кресленням, де представлена блок-схема корисної моделі, де: 1, 2 - перший і другий входи пристрою; 3,4 - перший і другий вхідні регістри; 5 - перший позиційний суматор; 6 - другий позиційний. суматор; 7 - перша група. елементів І; 8 - шина подачі значення спеціальної константи т; модуля ті (константа т; формується наступним чином. Спочатку знаходимо значення М - ті-1111-1011-0100, де М - 1111. Далі до отриманого результату 0100 в молодший розряд додається 1. Таким чином формується значення спеціальної константи т; -мМ- ті-1111-10114-0001-0101), за яким працює пристрій;The essence of the useful model is explained by the drawing, which presents the block diagram of the useful model, where: 1, 2 - the first and second inputs of the device; 3,4 - the first and second input registers; 5 - the first positional adder; 6 - second positional. adder; 7 - the first group. elements I; 8 - bus for supplying the value of the special constant t; module ti (constant t; is formed as follows. First, we find the value of M - ti-1111-1011-0100, where M is 1111. Next, 1 is added to the obtained result 0100 in the lower order. In this way, the value of the special constant t is formed; -мМ- ti-1111-10114-0001-0101), under which the device works;

Зо 9, 10 - перший і другий елементи АБО; 11 - друга група елементів І; 12 - елемент НІ; 13 - група елементів АБО; 14 - вихідний регістр; 15 - вихід пристрою.From 9, 10 - the first and second elements OR; 11 - the second group of elements I; 12 - element NO; 13 - group of OR elements; 14 - output register; 15 - device output.

Перший 1 та другий 2 входи пристрою підключено до входів відповідно першого З та другого 4 вхідних регістрів, виходи яких підключено до входів першого 5 позиційного суматора.The first 1 and second 2 inputs of the device are connected to the inputs of the first Z and second 4 input registers, respectively, the outputs of which are connected to the inputs of the first 5-position adder.

Інформаційні виходи (виходи п молодших розрядів) першого 5 позиційного суматора підключено до перших входів другого б позиційного суматора, а також підключено до перших входів елементів І першої 7 групи. До других входів другого 6 позиційного суматора підключено шини 8 подачі значення спеціальної константи т; модуля ті, за яким працює пристрій. Вихід старшого ((п--1)-го) переповнення першого 5 позиційного суматора підключено до перших входів першого 9 та другого 10 елементів АБО. Вихід старшого ((п'-1)-го) переповнення другого 6 позиційного суматора підключено до других входів першого 9 та другого 10 елементів АБО. Інформаційні виходи (виходи п молодших розрядів) другого 6 позиційного суматора підключено до перших входів елементів І другої 11 групи. Вихід першого 9У елемента АБО підключено до входу елемента НІ 12, вихід якого підключено до других входів елементів | першої 7 групи. Вихід другого 10 елемента АБО підключено до других входів елементів І другої 11 групи. Виходи елементів І першої 7 та елементів | другої 11 груп підключено до входів відповідних елементівThe information outputs (outputs of n lower digits) of the first 5-position adder are connected to the first inputs of the second b-position adder, and are also connected to the first inputs of elements I of the first 7 group. Buses 8 are connected to the second inputs of the second 6-position adder for supplying the value of the special constant t; the module on which the device works. The output of the older ((n--1)th) overflow of the first 5-position adder is connected to the first inputs of the first 9 and second 10 OR elements. The output of the older ((n'-1)th) overflow of the second 6-position adder is connected to the second inputs of the first 9 and second 10 OR elements. The information outputs (outputs of n lower digits) of the second 6-position adder are connected to the first inputs of elements I of the second 11 group. The output of the first 9U OR element is connected to the input of the NOT element 12, the output of which is connected to the second inputs of the elements | the first 7 groups. The output of the second 10 OR element is connected to the second inputs of the AND elements of the second 11 group. Outputs of elements I of the first 7 and elements | the second 11 groups are connected to the inputs of the corresponding elements

АБО 13 групи, виходи якої підключено до двійкових входів вихідного 14 регістру. Вихід 15 вихідного регістру 14 є виходом пристрою.OR 13 of the group, the outputs of which are connected to the binary inputs of the output 14 register. Output 15 of the output register 14 is the output of the device.

Пристрій функціонує наступним чином. За входами 1 і 2 до вхідних регістрів З і 4 у двійковому коді надходять відповідні п-розрядні (п - |Подг(ті-1)|-1) значення лишків а; і б; чисел, які надходять до відповідних входів першого 5 позиційного суматора. З інформаційних виходів першого 5 позиційного суматора значення суми а; - бі надходить до перших входів другого 6 позиційного суматора та до перших входів елементів І першої 7 групи. До других входів другого 6 позиційного суматора за шинами 8 подається значення спеціальної константи т; З (п-1)-го (старшого) виходу першого 5 позиційного суматора значення розряду переповнення суми аб; подається до перших входів першого 9 та другого 10 елементів АБО. З (п'-1)-го (старшого) виходу другого 6 позиційного суматора значення розряду переповнення суми а; -- бі подається до других входів першого 9 та другого 10 елементів АБО. З інформаційних виходів другого 6 позиційного суматора значення суми а--б; надходить до перших входів елементів І другої 11 групи. З виходу першого 9 елемента АБО сигнал надходить на елемент НІ 12. За наявності сигналу на виході елемента НІ 12, відчиняються елементи | першої 7 групи. За наявності сигналу на виході другого 10 елемента АБО відчиняються елементи І другої 11 групи. З виходів елементів І першої 7 групи та елементів | другої 11 групи сигнали надходять до входів відповідних елементів АБО 13 групи, з виходів яких результат операції (а. - Б) той т; у двійковому коді надходять до входів вихідного 14 регістру.The device functions as follows. At the inputs 1 and 2, the corresponding n-bit (n - |Podg(ti-1)|-1) values of the remainders a are sent to the input registers C and 4 in the binary code; and b; numbers that arrive at the corresponding inputs of the first 5-position adder. From the information outputs of the first 5-position adder, the value of the sum a; - b enters the first inputs of the second 6-position adder and the first inputs of elements I of the first 7 group. The value of a special constant t is supplied to the second inputs of the second 6-position adder behind buses 8; From the (n-1)th (senior) output of the first 5-position adder, the value of the overflow digit of the sum ab; is applied to the first inputs of the first 9 and second 10 OR elements. From the (n'-1)th (senior) output of the second 6-position adder, the value of the overflow digit of the sum a; -- bi is applied to the second inputs of the first 9 and second 10 OR elements. From the information outputs of the second 6-position adder, the value of the sum a--b; enters the first inputs of elements I of the second 11 group. From the output of the first 9 OR element, the signal is sent to the NO element 12. If there is a signal at the output of the NO element 12, the elements | the first 7 groups. If there is a signal at the output of the second 10 element OR, the elements AND of the second 11 group are opened. From the results of elements I of the first 7 groups and elements | the signals of the second 11th group enter the inputs of the corresponding elements OR 13th group, from the outputs of which the result of the operation (a. - B) is that t; in the binary code are sent to the inputs of the output 14 register.

Розглянемо приклади визначення результату арифметичної модульної операції додавання для конкретних значень лишків а; і Бі чисел за модулем ті:11 СЗК (креслення).Let's consider examples of determining the result of the arithmetic modular addition operation for specific values of the remainders a; and Bi numbers modulo ti:11 SZK (drawing).

Приклад 1Example 1

Сума лишків більше значення модуля ті (з переповненням у першому позиційному суматорі). Нехай а; -0111, Б; - 1010.The sum of the remainders is greater than the value of the module ti (with overflow in the first positional adder). Let a; -0111, B; - 1010.

Вхідні лишки а; -0111 та Б; - 1010 надходять відповідно за шинами 1 і 2 на перший З та другий 4 вхідні регістри. З виходів вхідних регістрів З та 4 лишки надходять на відповідні входи першого 5 позиційного суматора, на виході якого отримаємо результат додавання лишків а; - 0111 та Б-1010, що дорівнює значенню 10001. З інформаційних виходів першого 5 позиційного суматора результат 0001 подається на перші входи другого 6 позиційного суматора, а також значення 0001 подається до перших входів елементів І першої 7 групи. До других входів другого 6 позиційного суматора за шинами 8 подається значення спеціальної константи т; 0101. З виходів другого 6 позиційного суматора значення суми 0001-0101-0110 надходить до перших входів елементів І другої 11 групи. З виходу першого 5 позиційного суматора значення розряду переповнення, що є 1 в цьому випадку, подається на перший вхід першого 9 та перший вхід другого 10 елемента АБО. На виході другого 6 позиційного суматора сигнал переповнення відсутній. Таким чином на виході першого 9 та другого 10 елементів АБО присутній сигнал. З виходу першого 9 елемента АБО сигнал надходить на елемент НІ 12. На виході елемента НІ 12 сигнал відсутній, отже елементи першої 7 групи будуть зачинено. Вихідний сигнал другого 10 елемента АБО відчиняє елементи І другої 11 групи. З виходів елементів І другої 11 групи результат операції (а--р) той ті-0110 через відповідні елементи АБО 13 групи надходить доInput surplus a; -0111 and B; - 1010 are received respectively on buses 1 and 2 to the first Z and the second 4 input registers. From the outputs of the input registers Z and 4, the remainders are sent to the corresponding inputs of the first 5-position adder, at the output of which we will get the result of adding the remainders a; - 0111 and B-1010, which is equal to the value 10001. From the information outputs of the first 5-position adder, the result 0001 is fed to the first inputs of the second 6-position adder, and also the value 0001 is fed to the first inputs of elements I of the first 7 group. The value of a special constant t is supplied to the second inputs of the second 6-position adder behind buses 8; 0101. From the outputs of the second 6-position adder, the value of the sum 0001-0101-0110 comes to the first inputs of elements I of the second 11 group. From the output of the first 5-position adder, the value of the overflow bit, which is 1 in this case, is fed to the first input of the first 9 and the first input of the second 10 OR element. There is no overflow signal at the output of the second 6-position adder. Thus, there is a signal at the output of the first 9 and second 10 OR elements. From the output of the first 9 OR element, the signal enters the NO element 12. There is no signal at the output of the NO element 12, so the elements of the first 7 groups will be closed. The output signal of the second 10 OR element opens the AND elements of the second 11 group. From the outputs of elements I of the second 11 group, the result of the operation (a--p) of that ti-0110 through the corresponding elements OR of the 13 group comes to

Зо входу вихідного регістру 14. Таким чином у вихідному регістрі міститься результат операції.From the input of the output register 14. Thus, the output register contains the result of the operation.

Перевірка: (7-10) - 6 (тоа 11).Check: (7-10) - 6 (toa 11).

Приклад 2Example 2

Сума лишків більше значення модуля т, (з переповненням у другому позиційному суматорі). Сюди ж належить випадок, коли а;--б;-ті. Нехай а-0111, р-0110.The sum of the remainders is greater than the value of the module t, (with overflow in the second positional adder). This also includes the case when a;--b;-ti. Let a-0111, p-0110.

В цьому випадку процес знаходження суми лишків буде аналогічним прикладу 1. Відмінність буде у тому, що з виходу другого 6 позиційного суматора значення розряду переповнення, що є 1 в цьому випадку, подається на перший вхід першого 9 та перший вхід другого 10 елементаIn this case, the process of finding the sum of the remainders will be similar to example 1. The difference will be that from the output of the second 6-position adder, the value of the overflow bit, which is 1 in this case, is fed to the first input of the first 9 and the first input of the second 10 element

АБО.OR.

Вхідні лишки а; - 0111 та р; -0110 надходять відповідно за шинами 1 і 2 на перший З та другий 4 вхідні регістри. З виходів вхідних регістрів З та 4 лишки надходять на відповідні входи першого 5 позиційного суматора, на виході якого отримаємо результат додавання лишків а-0111 та р; - 0110, що дорівнює значенню 1101. З інформаційних виходів першого 5 позиційного суматора результат 1101 подається на перші входи другого б позиційного суматора, до других входів якого за шинами 8 подається значення спеціальної константи т; - 0101. З виходів другого 6 позиційного суматора значення суми 110140101-10010 надходить до перших входів елементів І другої 11 групи. Вихідний сигнал другого 10 елемента АБО відчиняє елементи І другої 11 групи. З виходів елементів І другої 11 групи результат операції (а--б) той ті-0010 через відповідні елементи АБО 13 групи надходить до входу вихідного регістру 14.Input surplus a; - 0111 and p; -0110 are received respectively on buses 1 and 2 to the first З and second 4 input registers. From the outputs of the input registers З and 4, the remainders are sent to the corresponding inputs of the first 5-position adder, at the output of which we will get the result of adding the remainders а-0111 and р; - 0110, which is equal to the value 1101. From the information outputs of the first 5 positional adder, the result 1101 is fed to the first inputs of the second b positional adder, to the second inputs of which the value of the special constant t is fed to the buses 8; - 0101. From the outputs of the second 6-position adder, the value of the sum 110140101-10010 comes to the first inputs of elements I of the second 11 group. The output signal of the second 10 OR element opens the AND elements of the second 11 group. From the outputs of elements I of the second 11 group, the result of the operation (а--б) of that ti-0010 through the corresponding OR elements of the 13 group enters the input of the output register 14.

Таким чином у вихідному регістрі міститься результат операції.Thus, the output register contains the result of the operation.

Перевірка: (7-6) - 2 (тоа 11).Check: (7-6) - 2 (toa 11).

Приклад 3. Сума лишків менше значення модуля пі. Нехай а; -0011,Example 3. The sum of the remainders is less than the value of the module pi. Let a; -0011,

Б-0110.B-0110.

Вхідні лишки аг -0011 та Б-0110 надходять відповідно за шинами 1 і 2 на перший З та другий 4 вхідні регістри. З виходів вхідних регістрів З та 4 лишки надходять на відповідні входи першого 5 позиційного суматора, на виході якого отримаємо результат додавання лишків а-0011 та Б-0110, що дорівнює значенню 1001. З інформаційних виходів першого 5 позиційного суматора результат 1001 подається на перші входи другого б позиційного суматора, а також значення 1001 подається до перших входів елементів | першої 7 групи. До других входів другого б позиційного суматора за шинами 8 подається значення спеціальної т. . це константи " -0101. З виходів другого б позиційного суматора значення суми 1001-4-0101-1110 надходить до перших входів елементів | другої 11 групи. На виході першого 5 та другого 6 позиційних суматорів сигнал переповнення відсутній. Відсутність сигналу на виході першого 9 елемента АБО формує сигнал на виході елемента НІ 12. З виходу елемента НІ 12 сигнал відчиняє елементи І першої 7 групи. З виходів елементів І першої 7 групи результат операції (аїр) той ті-1001 через відповідні елементи АБО 13 групи надходить до входу вихідного регістру 14. Таким чином у вихідному регістрі міститься результат операції. Перевірка: (3-6) - 9 (тод 11).Input residuals ag -0011 and B-0110 are received, respectively, on buses 1 and 2 to the first З and second 4 input registers. From the outputs of the input registers Z and 4, the remainders are sent to the corresponding inputs of the first 5-position adder, at the output of which we will receive the result of adding the remainders a-0011 and B-0110, which is equal to the value 1001. From the information outputs of the first 5-position adder, the result 1001 is fed to the first inputs of the second b positional adder, as well as the value 1001 is supplied to the first inputs of the elements | the first 7 groups. The value of a special t. these are constants "-0101. From the outputs of the second positional adder, the value of the sum 1001-4-0101-1110 is sent to the first inputs of the elements | of the second 11 group. There is no overflow signal at the output of the first 5 and second 6 positional adders. The absence of a signal at the output of the first 9 element OR forms a signal at the output of element NO 12. From the output of element NO 12, the signal opens the elements I of the first 7 groups. From the outputs of elements I of the first 7 groups, the result of the operation (air) of that ti-1001 through the corresponding elements of OR 13 group enters the input of the output register 14. Thus, the output register contains the result of the operation.Check: (3-6) - 9 (then 11).

Таким чином, застосування запропонованої корисної моделі дозволяє суттєво зменшити час реалізації арифметичної модульної операції додавання лишків а; і Б; чисел за модулем т; СЗК.Thus, the application of the proposed useful model makes it possible to significantly reduce the time of implementation of the arithmetic modular operation of adding remainders a; and B; numbers modulo t; SZK

Claims

THE FORMULA OF THE USEFUL MODEL - a;. b. t; - - In Adder of remainders and and numbers modulo /! system of residual classes containing first and second input registers, a first positional adder, a first and second group of AND elements and an output register, a NOT element, with the first and second inputs of the device connected respectively to the first and second input registers, the outputs of the first and second input registers are connected to the inputs of the first positional adder, the outputs of the first positional adder are connected to the first inputs of the first group of AND elements, and the output of the output register is the output of the device, which differs in that the second positional adder, the first OR element, the second OR element, the group of elements OR, at the same time, the outputs of the first positional adder are connected to the first inputs of the second positional adder, the second inputs of which are connected to the supply buses of the value of the special constant of the module on which the device operates, the outputs of the second positional adder are connected to the first inputs of the elements | of the second group, the overflow output of the first positional adder is connected to the first inputs of the first and second OR elements, and the overflow output of the second positional adder is connected to the second inputs of the first and second OR elements, the output of the first OR element is connected to the input of the NOR element, the output of the NOR element is connected to the second inputs of the AND elements of the first group, the output of the second OR element is connected to the second inputs of the AND elements of the second group, the outputs of the first and second group elements are connected to the corresponding inputs of the OR group elements, the outputs of which are connected to the inputs of the output register.