UA128288U

UA128288U - Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами

Info

Publication number: UA128288U
Application number: UAU201803362U
Authority: UA
Inventors: Микола Григорович Коробков; Олена Миколаївна Коробкова; Вячеслав Сергійович Харченко
Original assignee: Національний Аерокосмічний Університет Ім. М.Є. Жуковського "Харківський Авіаційний Інститут"
Priority date: 2018-03-30
Filing date: 2018-03-30
Publication date: 2018-09-10

Abstract

Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами містить: два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід дозволу режиму синхронного паралельного завантаження і входи завантаження, значення сигналів на яких визначають часові параметри послідовності імпульсів на виході, другий лічильник дворозрядний, виконаний на двох синхронних JK-тригерах зі входом асинхронної установки у нульовий стан, який забезпечує формування імпульсів на виході; стартостопний пристрій, який містить асинхронний RS-тригер, який забезпечує запуск і зупинку формування імпульсів на виході.

Description

Корисна модель належить до імпульсної, обчислювальної і вимірювальної техніки та призначена для формування двофазної послідовності імпульсів з перенастроюваними часовими параметрами.

Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Ю.В. Новиков Основьі цифровой техники, М. "МИР" 2001, Рис. 5.13-5.18).

Недоліком відомих пристроїв є складність внутрішньої структури.

Відомі формувачі періодичної багатофазної послідовності імпульсів з перенастроюваними часовими параметрами - (патенти України на винахід МоМо 87081, 89240, 106091, 106395, 10807, 106867, 10888, 106091, 107028).

Недоліками цих пристроїв є складність структури, що обумовлена необхідністю використання двох багаторозрядних двійкових лічильників, дешифраторів.

Найбільш близьким аналогом є формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами (патент України на корисну модель Мо 63193), який містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; стартостопний пристрій, який містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; перший і другий елементи І; перший і другий елементи АБО, при цьому перший вхід першого елемента

АБО з'єднано з виходом тригера; вихід першого елемента АБО з'єднано з першим входом першого елемента І; вихід першого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього кварцового генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані часові параметри вихідних імпульсів.

Недоліком даного пристрою є складність схеми формувача, що обумовлено побудовою

Зо стартостопного пристрою на синхронному О-тригері і використанням другого чотирирозрядного лічильника і, як наслідок, висока споживана потужність, висока вартість.

В основу корисної моделі поставлена задача спрощення перестроювання формувача на задану тривалість імпульсів, зменшення споживаної потужності та вартості.

Поставлена задача вирішується тим, що в формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами, який містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вихід переповнювання, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан (при цьому, активний сигнал на вході дозволу синхронного паралельного завантаження має пріоритет по відношенню до активного сигналу на вході дозволу режиму лічби, а активний сигнал на вході асинхронної установки у нульовий стан має пріоритет по відношенню до активного сигналу на вході дозволу синхронного паралельного завантаження і на вході дозволу режиму лічби); стартостопний пристрій, який містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключено до джерела живлення; перший і другий елементи І; перший і другий елементи АБО; загальна точка послідовно з'єднаних резистора і конденсатора з'єднана з першими входами першого і другого елементів І; другий вхід першого елемента утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента з'єднано зі входом установки тригера у нульовий стан; перший вхід першого елемента АБО з'єднано з виходом тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; вихід другого елемента І! з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників, згідно з корисною моделлю, введено третій і четвертий елементи І, при цьому стартостопний пристрій виконано на асинхронному Но-тригері, введено дворозрядний віднімальний лічильник з послідовністю переходів 00-11-10-01-00, виконаний на двох УК-тригерах зі входом асинхронної установки у нульовий стан; перший /К-тригер має інверсні входи . і К; другий УК-тригер має інверсні і прямі входи . і К, які об'єднано по І; інверсні входи УК-тригерів з'єднано з виходом другого елемента АБО і входом дозволу синхронного паралельного завантаження першого лічильника; прямі входи ./ і К другого УК-тригера з'єднано з інверсним виходом першого УК-тригера; прямий вихід першого ОК-тригера з'єднано з першими бо входами третього і четвертого елементів І, з другим входом першого елемента АБО, з другим і третім входами завантаження першого лічильника; прямий вихід другого ОУК-тригера з'єднано з другим входом четвертого елемента І і третім входом першого елемента АБО; перший вхід завантаження першого лічильника з'єднано з рівнем логічної одиниці, четвертий вхід завантаження першого лічильника з'єднано з інверсним виходом першого уОК-тригера; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО; тактові входи першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки в одиничний стан Но-тригера утворює вхід подачі імпульсів запуску; вихід третього елемента І утворює вихід першої фази (Е1), а вихід четвертого елемента І утворює вихід другої фази (Е2) імпульсів.

На фіг. 1 приведена схема формувача.

Формувач містить: реверсивний двійковий лічильник (1), налагоджений на режим віднімання, який має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання Ш, вхід дозволу синхронного паралельного завантаження Г і входи подачі даних 0о-Оз, вхід дозволу режиму лічби Е, вхід асинхронної установки у нульовий стан В; перший (2) і другий (3) УК-тригери зі входом дозволу переходу (інверсні входи УК) і входами асинхронної установки у нульовий стан В; Н5о-тригер (4); перший (5), другий (6), третій (7) і четвертий (8) елементи І!; перший (9) і другий (10) елементи АБО; послідовно з'єднані резистор (11) ії конденсатор (12), підключені до джерела живлення ТЕ.

Загальна точка послідовно сполучених резистора 11 і конденсатора 12 з'єднана з першими входами елементів 5, 6. Другий вхід елемента 5 утворює вхід подачі імпульсів зупинки (ор) формування вихідних імпульсів. Вихід елемента 5 з'єднано зі входом (Я) установки у нульовий стан А5-тригера. Другий вхід елемента 6 з'єднано з виходом елемента 9. Вихід елемента 6 з'єднано зі входами асинхронної установки у нульовий стан лічильника 1 і УК-тригерів (2,3).

Інверсні входи УК-тригерів, які утворюють вхід дозволу переходу другого лічильника, з'єднано з виходом елемента 10 і входом дозволу синхронного паралельного завантаження (І) лічильника 1. Прямі входи ./ і К тригера З з'єднано з інверсним виходом (51) УК-тригера 2.

Прямий вихід тригера 2 з'єднано з першими входами елементів 7, 8, з другим входом елемента 9, з другим (01) і третім (О2) входами завантаження лічильника 1, перший (Оо) вхід

Ко) завантаження з'єднано з рівнем логічної одиниці, четвертий вхід (Оз) завантаження з'єднано з інверсним виходом першого /К-тригера. Прямий вихід тригера З з'єднано з другим входом елемента 8 і третім входом елемента 9. Виходи другого (0), третього (О2) і четвертого (Оз) розрядів лічильника 1 з'єднано зі входами елемента 10. Тактові входи (С) першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Вхід асинхронної установки (5) в одиничний стан Но-тригера утворює вхід подачі імпульсів запуску (еїап). Вихід елемента 7 утворює вихід першої фази (Е1), а вихід елемента 8 утворює вихід другої фази (Е2) імпульсів.

Аналіз функціонування розглянемо для варіанту настроювання на формування двофазної послідовності, тривалість імпульсів дорівнює 9Т, а паузи між сусідніми фазами дорівнює 7Т, забезпечується значенням сигналів, сформованих на входах паралельного завантаження лічильника 1. Наявність ланцюжка, що складається із поєднаних послідовно резистора 11 і конденсатора 12, підключеного до шини живлячої напруги ЖЕ, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 5 та 6, забезпечуючи формування рівня логічного нуля на їхніх виходах, тобто на входах асинхронної установки у нульовий стан (Н) тригерів 2, 3, 4 і лічильника 1. По закінченні заряду конденсатора одиничне значення на першому вході елемента 6 залишається незмінним.

Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, лічильник 1 і тригери переходять у нульовий стан, формуючи: рівень логічного нуля на виходах

Оо-Оз лічильника 1; на виході елемента 10, значення сигналу на якому дорівнює логічній сумі 5О сигналів з виходів С, О2, Сз (І -03 м О2 м Оз); на прямих виходах тригерів 2, З; на вході дозволу синхронного завантаження лічильника 1 і на інверсних входах . і К - тригерів 2, З (на вході дозволу синхронного переходу другого лічильника); на виході елемента 9, який з'єднано зі входом елемента 6, що забезпечує рівень логічного нуля на входах В асинхронної установки у нульовий стан лічильника 1 і тригерів 2, З і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 12.

Оскільки режим асинхронної установки лічильника 1 і тригерів 2, З у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на входах елемента 9 зберігатиметься рівень логічного нуля, при надходженні тактових імпульсів нульовий стан лічильника 1 і тригерів 2, З залишатиметься незмінним, тобто залишатиметься незмінним нульове значення на виходах формувача (Е1-О1 г 02, 2-01» Сг),

Під час вступу імпульсу запуску (5іап) на вхід 5 тригера 4 тригер переходить в одиничний стан, формуючи рівень логічної одиниці на його виході (0-1), на вході та виході елемента 9, що забезпечує рівень логічної одиниці на входах МВ лічильника 1 і тригерів 2, 3, знімаючи блокування. Оскільки на входах | лічильника 1 і тригерів 2, З рівень логічного нуля, то до моменту вступу чергового тактового імпульсу перший лічильник знаходиться у режимі готовності завантаження, а другий лічильник, у режимі готовності до переходу у перший наступний стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, сформованих на входах Оо-ї1ї, О2-0, 0-0,

Оз- 91 -1, Лічильник 1 переходить у стан О3з020100-1001-9, другий лічильник - у наступний стан (02-01-1), що веде до формування одиничного значення на виході елемента 10, на входах Ї лічильника 1, на інверсних входах ./) і К - тригерів 2, 3, тобто до заборони завантаження лічильника 1 і переходу другого лічильника, дозволу режиму лічби (віднімання) лічильника 1.

Під час вступу подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а стан другого лічильника залишається незмінним. Як тільки зміст лічильника 1 стане рівним 0001, на виході елемента 10 формується нульове значення. В результаті цього лічильник 1 знову перейде в режим завантаження, а другий лічильник - в режим переходу. Під час вступу наступного тактового імпульсу відбувається паралельне завантаження лічильника 1 значеннями сигналів, сформованих на входах Оо-01-02-031-1, О3-0. Лічильник 1 переходить у стан

Оз0201О0-0111-7, другий лічильник - у наступний стан (02-1, 01-80).

Надалі процеси аналогічні, тобто як тільки зміст лічильника 1 стане рівним 0001, на виході елемента 10 формується нульове значення, лічильник 1 знову переходить в режим завантаження, а другий лічильник - в режим переходу. Відбувається паралельне завантаження лічильника 1 значеннями сигналів, на входах ЮОо-Юз. Лічильник 1 знову переходить у стан 1001-9, а другий лічильник - у наступний відповідно його графу переходів, на виходах другого лічильника (на виходах тригерів 2, 3) формуються значення відповідно стану, які визначають значення сигналів на виходах елементів 7, 8 (на виходах формувача НЕ1, Е2).

Зо На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів лічильника 1, друге кільце - граф переходів другого лічильника, третє кільце значення сигналів на виході ЕТ, четверте кільце значення сигналів на виході Е2 із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. З зображені епюри, що ілюструють роботу для варіанту настроювання ЮОо-1, 001-02-01, 08-81 на формування двофазної послідовності, тривалість імпульсів якої дорівнює 9Т, а пауза між сусідніми фазами дорівнює 7Т.

Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного одиниці, на вхід зупинки (5іор), що формує активний рівень сигналу на вході АВ асинхронної установки НА5-тригера, що призводить до переходу його у нульовий стан (0-0). Імпульс ор, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників.

Якщо у момент вступу імпульсу 2іор другий лічильник (тригери 2, 3) знаходитиметься у нульовому стані, то при переході тригера 4 у нульовий стан на входах елемента 9 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 6, що призведе до переходу лічильника 1 у нульовий стан, а отже, до припинення процесу формування імпульсів на виходах Е1, Е2.

Якщо у момент вступу імпульсу 5іор другий лічильник знаходитиметься у стані, відмінному від нульового, то на виході елемента 9 з'єднаного зі входом елемента 6, буде рівень логічної одиниці. Оскільки на другому вході елемента 6 також рівень логічної одиниці, визначуваний одиничним значенням на конденсаторі, то на виході елемента 6 (на входах В лічильника і тригерів 2, 3) буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу Бор припинення формування не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших тактових імпульсів, коли відбуватиметься перехід другого лічильника у нульовий стан на входах елемента 9 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента б, що призведе до переходу лічильника 1 у нульовий стан, а отже, до припинення процесу формування.

Зі вступом наступного імпульсу запуску усі процеси повторюються.

На відміну від відомого пристрою спрощення структури стартостопного пристрою і другого лічильника, виконаного на двох ОК-тригерах, що дозволило спростити технологію виготовлення формувача, знизити споживану потужність і вартість.

Claims

ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами, який містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вихід переповнювання, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан (при цьому, активний сигнал на вході дозволу синхронного паралельного завантаження має пріоритет по відношенню до активного сигналу на вході дозволу режиму лічби, а активний сигнал на вході асинхронної установки у нульовий стан має пріоритет по відношенню до активного сигналу на вході дозволу синхронного паралельного завантаження і на вході дозволу режиму лічби); стартостопний пристрій, який містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключено до джерела живлення; перший і другий елементи І перший і другий елементи АБО; загальна точка послідовно з'єднаних резистора і конденсатора з'єднана з першими входами першого і другого елементів І/; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом установки тригера у нульовий стан; перший вхід першого елемента АБО з'єднано з виходом тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента !; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників, який відрізняється тим, що введено третій і четвертий елементи І, при цьому стартостопний пристрій виконано на асинхронному Н5- тригері, введено дворозрядний віднімальний лічильник з послідовністю переходів 00-11-10-01- 00, виконаний на двох УК-тригерах зі входом асинхронної установки у нульовий стан; перший УК-тригер має інверсні входи / і К; другий УК-тригер має інверсні і прямі входи .// і К, які об'єднано по І; інверсні входи УК-тригерів з'єднано з виходом другого елемента АБО і входом Зо дозволу синхронного паралельного завантаження першого лічильника; прямі входи ./ і К другого УК-тригера з'єднано з інверсним виходом першого УК-тригера; прямий вихід першого УК-тригера з'єднано з першими входами третього і четвертого елементів І, з другим входом першого елемента АБО, з другим і третім входами завантаження першого лічильника; прямий вихід другого ОК-тригера з'єднано з другим входом четвертого елемента Т і третім входом першого елемента АБО; перший вхід завантаження першого лічильника з'єднано з рівнем логічної одиниці, четвертий вхід завантаження першого лічильника з'єднано з інверсним виходом першого УОК-тригера; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО; тактові входи першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки в одиничний стан Н5-тригера утворює вхід подачі імпульсів запуску; вихід третього елемента І утворює вихід першої фази (Е1), а вихід четвертого елемента І утворює вихід другої фази (Е2) імпульсів.

і С ть і 4 | щ - і Є БІ М ди я щ ; "7 щі ! ! чити пе чв ; - 15 К,, | шк т: І-7 їх пиши нини шк Дей М Мат 41. т й 1 і З | І й Зоре "І ЩО ши й із | В. що (6 с

Фіг. 1 воно онов дОмОлини Й ФА бр д- |! оно нон но ооо кокон оо ВИН гонок ОО ОО ооо офорт кут вд НН в ву оно ооо оо оно ОО оно Овни

Фіг. 2 са ' за РР РР РРО РР ї Бюро ї ни нн и З Но и У ЗМ ня п п п и ЗІ п Зп п п з З о З п п п ЗП п З п п В Я ПЕН НВИЕНННИ ЗООИЄ ЗОН ОН АЕН ВОНО ЗНО ОННЕ НН НОВ КАНОЕ НОЛНЕ НННЧННХ ЧА НА: ПЕН НН: ОО А і поп, оо ОТ поро оооо тт то ооо, ІДИ НИннннИнинннниннининниди нини нини ки СПО ро росорооооооороовоою,, у нининининининнннининининнни нини нини нннинининининевннонинининининнни ПИКЛИНЕНЕ НИМИ ШЕ ШИНИ НИ А МА ШК МК ВО ВОК ОК ЗЛО НИК ОО ЗОЕ НО ВОК ВО А МАЕ КА АН НЕК Ї!

Фіг. З