UA127023U - Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами - Google Patents

Abstract

Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами містить два двійкових лічильники, стартостопний пристрій містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора підключено до джерела живлення; перший і другий елементи І; перший і другий елементи АБО; Введено третій і четвертий елементи І. Стартостопний пристрій виконано на асинхронному RS-тригері, а замість другого чотирирозрядного лічильника введено дворозрядний віднімальний лічильник з послідовністю переходів 00-11-10-01-00, виконаний на двох JK-тригерах зі входом асинхронної установки у нульовий стан. перший JK-тригер має інверсної входи J і K; другий JK-тригер має інверсні і прямі входи J і K, які об'єднано по І. Тактові входи першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки в одиничний стан RS-тригера утворює вхід подачі імпульсів запуску; вихід третього елемента І утворює вихід першої фази (F1), а вихід четвертого елемента І утворює вихід другої фази (F2) імпульсів.

Description

Корисна модель належить до імпульсної, обчислювальної і вимірювальної техніки та призначена для формування двофазної послідовності імпульсів з перенастроюваними часовими параметрами.

Відомі формувачі, що містять кварцовий задаючий генератор, й працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри х визначаються часовими параметрами імпульсів, що подаються на вхід Ю.В. Новиков Основьі цифровой техники. - М.: "МИР" 2001, Рис. 5.13-5.181.

Недолік відомих пристроїв - складність внутрішньої структури.

Відомі формувачі періодичної багатофазної послідовності імпульсів з перенастроюваними часовими параметрами (патенти України на винахід МоМе 87081, 89240, 106091, 106395, 10807, 106867, 10888, 106091, 1070281.

Недолік пристроїв - складність структури, що обумовлено необхідністю використання двох багаторозрядних двійкових лічильників, дешифраторів.

Найбільш близьким за технічною суттю і результатом, що досягається, є формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами (патент

України на корисну модель 63193), що містить два двійкових лічильника, перший 3 них реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; стартостопний пристрій, й містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; перший і другий елементи І; перший і другий елементи АБО, при цьому перший вхід першого елемента АБО з'єднано з виходом тригера; вихід першого елемента АБО з'єднано з першим входом першого елемента І; вихід першого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього кварцового генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані часові параметри вихідних імпульсів.

Недолік даного пристрою - складність схеми формувача, що обумовлено побудовою

Зо стартостопного пристрою на синхронному О-тригері і використанням другого чотирирозрядного лічильника і, як наслідок, висока споживана потужність, висока вартість.

В основу корисної моделі поставлена задача спрощення перестроювання формувача на задану тривалість імпульсів, зменшення споживаної потужності та вартості.

Поставлена задача вирішується тим, що в формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами, що містить два двійкових лічильника, перший з них реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вихід переповнювання, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан (при цьому активний сигнал на вході дозволу синхронного паралельного завантаження має пріоритет по відношенню до активного сигналу на вході дозволу режиму лічби, а активний сигнал на вході асинхронної установки у нульовий стан має пріоритет по відношенню до активного сигналу на вході дозволу синхронного паралельного завантаження і на вході дозволу режиму лічби); стартостопний пристрій, й містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключено до джерела живлення; перший і другий елементи І!; перший і другий елементи АБО; загальна точка послідовно з'єднаних резистора і конденсатора з'єднана з першими входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом установки тригера у нульовий стан; перший вхід першого елемента АБО з'єднано з виходом тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента |; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників, відповідно до корисної моделі, введено третій і четвертий елементи І, при цьому стартостопний пристрій виконано на асинхронному Н5-тригері, а замість другого чотирирозрядного лічильника введено дворозрядний віднімальний лічильник з послідовністю переходів 00-11-10-01-00, виконаний на двох /К-тригерах зі входом асинхронної установки у нульовий стан; перший УК-тригер має інверсної входи У і К; другий /К-тригер має інверсні і прямі входи у і К, об'єднано по І; інверсні входи УК-тригерів з'єднано з виходом другого елемента АБО і входом дозволу синхронного паралельного завантаження першого лічильника; прямі входи У і К другого УК-тригера з'єднано з інверсним виходом першого )К-тригера; прямий бо вихід першого ОК-тригера з'єднано з першими входами третього і четвертого елементів Ї, з другим входом першого елемента АБО і з другим і четвертим входами завантаження першого лічильника; прямий вихід другого ОК-тригера з'єднано з другим входом четвертого елемента | і третім входом першого елемента АБО; перший вхід завантаження першого лічильника з'єднано з рівнем логічного нуля; четвертий вхід завантаження першого лічильника з'єднано з рівнем логічної одиниці; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО; тактові входи першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки в одиничний стан Но-тригера утворює вхід подачі імпульсів запуску; вихід третього елемента І утворює вихід першої фази (РІ), а вихід четвертого елемента утворює вихід другої фази (Е2) імпульсів.

На фіг. 1 приведена схема формувача.

Формувач містить: реверсивний двійковий лічильник 1, налагоджений на режим віднімання, й має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання

М, вхід дозволу синхронного паралельного завантаження | і входи подачі даних Оо-Юз, вхід дозволу режиму лічби Е, вхід асинхронної установки у нульовий стан В; перший (2) і другий (3)

УК-тригери зі входом дозволу переходу (інверсної входи УК) і входами асинхронної установки у нульовий стан В; В5о-тригер 4; перший (5), другий (6), третій (7) і четвертий (8) елементи |; перший (9) і другий (10) елементи АБО; послідовно з'єднані резистор 11 і конденсатор (12), підключені до джерела живлення ТЕ.

Загальна точка послідовно сполучених резистора 11 і конденсатора 12 з'єднана з першими входами елементів 5, 6. Другий вхід елемента 5 утворює вхід подачі імпульсів зупинки (ор) формування вихідних імпульсів. Вихід елемента 5 з'єднано зі входом (Я) установки у нульовий стан А5-тригера. Другий вхід елемента 6 з'єднано з виходом елемента 9. Вихід елемента 6 з'єднано зі входами асинхронної установки у нульовий стан лічильника 1 і УК-тригерів (2, 3).

Інверсні входи УК-тригерів утворюють вхід дозволу переходу другого лічильника, з'єднано з виходом елемента 10 і входом дозволу синхронного паралельного завантаження (І) лічильника 1, прямі входи ./ і К тригера З з'єднано з інверсним виходом іст) УК-тригера 2.

Прямий вихід тригера 2 з'єднано з першими входами елементів 7, 8, з другим входом елемента 9, з другим (01) і третім (О2) входами завантаження лічильника 1. Прямий вихід

З0 тригера З з'єднано з другим входом елемента 7 і третім входом елемента 9. Перший (бо) вхід завантаження лічильника 1 з'єднано з рівнем логічного нуля; четвертий вхід (Оз) завантаження лічильника з'єднано з рівнем логічної одиниці. Виходи другого (0), третього (О2) і четвертого (Оз) розрядів лічильника 1 з'єднано зі входами елемента 10. Тактові входи (С) першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Вхід асинхронної установки (5) в одиничний стан Но-тригера утворює вхід подачі імпульсів запуску (еїап). Вихід елемента 7 утворює вихід першої фази (Е1), а вихід елемента 8 утворює вихід другої фази (Е2) імпульсів.

Аналіз функціонування розглянемо для варіанта настроювання на формування двофазної послідовності, тривалість імпульсів дорівнює 8Т, а паузи між сусідніми фазами дорівнює 14Т, забезпечується значенням сигналів сформованих на входах паралельного завантаження лічильника 1.

Наявність ланцюжка, що складається із поєднаних послідовно резистора 11 і конденсатора 12, підключеного до шини живлячої напруги 4-Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 5 та 6, забезпечуючи формування рівня логічного нуля на їхніх виходах, тобто на входах асинхронної установки у нульовий стан (В) тригерів 2, 3, 4 і лічильника 1. По закінченні заряду конденсатора одиничне значення на першому вході елемента 6 залишається незмінним.

Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, лічильник 1 і тригери переходять у нульовий стан, формуючи: рівень логічного нуля на виходах

ФОо-Оз лічильника 1; ца пиході ее о дирчення сигналу на якому дорівнює логічній сумі сигналів з виходів 7223-54 М 2 М 3). на прямих виходах тригерів 2, 3; на вході дозволу синхронного завантаження лічильника 1 і на інверсних входах / і К-тригерів 2, З (на вході дозволу синхронного переходу другого лічильника); на виході елемента 9, й з'єднано зі входом елемента 6, що забезпечує рівень логічного нуля на входах В асинхронної установки у нульовий стан лічильника 1 і тригерів 2, З і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 12.

Оскільки режим асинхронної установки лічильника І і тригерів 2, З у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на входах елемента 9 зберігатиметься рівень логічного нуля, при надходженні тактових імпульсів нульовий стан лічильника 1 і тригерів 2, З пн незмінним, Кей залишатиметься незмінним нульове значення на виходах формувача п-Ас:Огр2гЗООг)

Під час вступу імпульсу запуску (5іап) на вхід 5 тригера 4 тригер переходить в одиничний стан, формуючи рівень логічної одиниці на його виході (0-1), на вході та виході елемента 9, що забезпечує рівень логічної одиниці на входах МВ лічильника 1 і тригерів 2, 3, знімаючи блокування. Оскільки на входах | лічильника 1 і тригерів 2, З рівень логічного нуля, то до моменту вступу чергового тактового імпульсу перший лічильник знаходиться у режимі готовності завантаження, а другий лічильник, у режимі готовності до переходу у перший наступний стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, сформованих на входах Юо-0О2-0. 0-0, Юз-1.

Лічильник 1 переходить у стан Оз02010)0-1000-8, другий лічильник - у наступний стан (02-01-1), що веде до формування одиничного значення на виході елемента 10, на входах Ї лічильника 1, на інверсних входах .) і К - тригерів 2, 3, тобто до заборони завантаження лічильника 1 і переходу другого лічильника, дозволу режиму лічби (віднімання) лічильника 1.

Під час вступу подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а стан другого лічильника залишається незмінним. Як тільки зміст лічильника 1 стане рівним 0001, на виході елемента 10 формується нульове значення. В результаті цього лічильник 1 знову перейде в режим завантаження, а другий лічильник - в режим переходу. Під час вступу наступного тактового імпульсу відбувається паралельне завантаження лічильника 1 значеннями сигналів, сформованих на входах 00о-0, 01-02-1, ЮОз3-1. Лічильник 1 переходить у стан

Оз0201О0-1110-14, другий лічильник - у наступний стан (02-1, 01-90).

Надалі процеси аналогічні, тобто як тільки зміст лічильника 1 становиться рівним 0001, на виході елемента 10 формується нульове значення, лічильник 1 знову переходить в режим завантаження, а другий лічильник - в режим переходу. Відбувається паралельне завантаження лічильника 1 значеннями сигналів, на входах ЮОо-Юз. Лічильник 1 знову переходить у стан 1000-8, а другий лічильник - у наступний відповідно його графу переходів, на виходах другого лічильника (на виходах тригерів 2, 3) формуються значення відповідно стану, які визначають значення сигналів на виходах елементів 7, 8 (на виходах формувача Н1, Ег).

Зо На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів лічильника 1, друге кільце - граф переходів другого лічильника, третє кільце значення сигналів на виході ЕЇ1, четверте кільце значення сигналів на виході Е2 із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. З зображені епюри, що ілюструють роботу для варіанту настроювання Оо-0, 001-02-01, Оз3-1 на формування двофазної послідовності, тривалість імпульсів якої дорівнює 8Т, а пауза між сусідніми фазами дорівнює 14Т.

Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного одиниці, на вхід зупинки (5іор), що формує активний рівень сигналу на вході АВ асинхронної установки НА5-тригера, що призводить до переходу його у нульовий стан (0-0).

Імпульс Бор, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників.

Якщо у момент вступу імпульсу 2іор другий лічильник (тригери 2, 3) знаходитиметься у нульовому стані, то при переході тригера 4 у нульовий стан на входах елемента 9 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 6, що призведе до переходу лічильника 1 у нульовий стан, а отже до припинення процесу формування імпульсів на виходах Е1, Е2.

Якщо у момент вступу імпульсу 5іор другий лічильник знаходитиметься у стані, відмінному від нульового, то на виході елемента 9 з'єднаного зі входом елемента 6, буде рівень логічної одиниці. Оскільки на другому вході елемента б також рівень логічної одиниці, визначуваний одиничним значенням на конденсаторі, то на виході елемента 6 (на входах В лічильника і тригерів 2, 3) буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу Бор припинення формування не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших тактових імпульсів, коли відбуватиметься перехід другого лічильника у нульовий стан на входах елемента 9 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента б, що призведе до переходу лічильника 1 у нульовий стан, а отже до припинення процесу формування.

Зі вступом наступного імпульсу запуску усі процеси повторюються.

На відміну від відомого пристрою спрощення структури стартостопного пристрою і другого лічильника, виконаного на двох УК-тригерах, дозволило спростити технологію виготовлення формувача, знизити споживану потужність і вартість.

Claims (1)

1. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач двофазної послідовності імпульсів з перенастроюваними часовими параметрами, що містить два двійкових лічильники, перший з яких реверсивний, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вихід переповнювання, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан (причому активний сигнал на вході дозволу синхронного паралельного завантаження має пріоритет по відношенню до активного сигналу на вході дозволу режиму лічби, а активний сигнал на вході асинхронної установки у нульовий стан має пріоритет по відношенню до активного сигналу на вході дозволу синхронного паралельного завантаження і на вході дозволу режиму лічби); стартостопний пристрій, який містить тригер зі входом асинхронної установки у нульовий стан і ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора підключено до джерела живлення; перший і другий елементи І перший і другий елементи АБО; загальна точка послідовно з'єднаних резистора і конденсатора з'єднана з першими входами першого і другого елементів І/; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом установки тригера у нульовий стан; перший вхід першого елемента АБО з'єднано з виходом тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента !; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників, який відрізняється тим, що введено третій і четвертий елементи І, причому стартостопний пристрій виконано на асинхронному В5- тригері, а замість другого чотирирозрядного лічильника введено дворозрядний віднімальний лічильник з послідовністю переходів 00-11-10-01-00, виконаний на двох 9ОК-тригерах зі входом асинхронної установки у нульовий стан; перший .К-тригер має інверсні входи . і К; другий Ук- тригер має інверсні і прямі входи ./ і К, які об'єднано по І; інверсні входи К-тригерів з'єднано з Зо виходом другого елемента АБО і входом дозволу синхронного паралельного завантаження першого лічильника; прями входи У і К другого ОК-тригера з'єднано з інверсним виходом першого /К-тригера; прямий вихід першого /)К-тригера з'єднано з першими входами третього і четвертого елементів І, з другим входом першого елемента АБО і з другим і четвертим входами завантаження першого лічильника; прямий вихід другого УК-тригера з'єднано з другим входом четвертого елемента І і третім входом першого елемента АБО; перший вхід завантаження першого лічильника з'єднано з рівнем логічного нуля; четвертий вхід завантаження першого лічильника з'єднано з рівнем логічної одиниці; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО; тактові входи першого і другого лічильників утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; вхід асинхронної установки в одиничний стан Но-тригера утворює вхід подачі імпульсів запуску; вихід третього елемента І утворює вихід першої фази (Е1), а вихід четвертого елемента І утворює вихід другої фази (Е2) імпульсів.

   шк РИСИ : хо Є, й ще ! я Й і Е г3 і) і С і | ! т нке т знннююу ж 1 Ь о ТМ, снення В ши : З ей ЦЕ ! ї я З Е Ж оосеу й но ху щ щи 1 ертОеья, ще Й . шишшш шк «аг ІТ . и ів : | 9 днини ИЙ нн Нв унів В» роя «ду яв в вв бу ФЬ--- анна нн а но о ни а і н. Ов» --- «фев | Ї шк ОдОошо оно Овод ОО нн ОО ОН 1 Кене» - 5 фо вд я БФ ПЕ-квковвюв нна нон я я ФО, ни ооо оон оно нс срок он

   Фіг. 2 с і п. плоплпллпопливллплпоипвпллиповоплпппплплпппол, Май УЧ НИНннИниннкинанникини нини ин: спина кни нин теки нин ки сто ОН ТО ПА ОН ПО ОО ю, С нн дви СК ння ПОП ПЕТ НК ННЯ ам НАНОВО КОЙ Б м МД ннннннннінніпедннннндннінніжн ен погані тннвннінтн Донні нні умінь фіг. з