UA117943U

UA117943U - FORMER OF PERIODIC BIPHASE SEQUENCE OF IMPULSES OF TYPE MEANDER WITH PROGRAMMED DURATION

Info

Publication number: UA117943U
Application number: UAU201701635U
Authority: UA
Inventors: Микола Григорович Коробков; Олена Миколаївна Коробкова; Васілій Грігорьєвіч Рубанов; Вячеслав Сергійович Харченко
Original assignee: Національний Аерокосмічний Університет Ім. М.Є. Жуковського "Харківський Авіаційний Інститут"
Priority date: 2017-02-20
Filing date: 2017-02-20
Publication date: 2017-07-10

Abstract

Формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення. Введено другий і третій елементи АБО, четвертий інвертор, перший, другий і третій елементи XOR, які утворюють перетворювач двійкового коду 8421 у код Грея, а перший лічильник виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея (0000-1000-1001-1011-1010-1110-1111-1101-1100-0100-0101-0111-0110-0010-0011-0001-0000), сумарна кількість переходів елементів якого із одного стану у протилежний у циклі приблизно у два рази менше; другий і третій елементи АБО; другий тригер має інверсні входи J, K і вхід асинхронної установки у нульовий стан.The programmer periodic two-phase pulse type meander with programmable duration contains a reversible binary counter, tuned to the subtraction mode, which has an input of the clock pulse, the input of the synchronous parallel load and the inputs of the feed on the state, the input of the digital mode , overflow output; element OR; the first, second and third two-port elements I; first and second inverters; first and second synchronous triggers with zero input asynchronous installation; a circuit consisting of a series-connected resistor and a capacitor connected to a power source. Introduced the second and third elements OR, the fourth inverter, the first, second and third elements XOR, which form the binary code converter 8421 to Gray code, and the first counter is made according to the scheme of the counter with the sequence of neighboring states encoded in Gray code (0000-1000-1001 -1011-1010-1110-1111-1101-1100-0100-0101-0111-0110-0010-0011-0001-0000), the total number of transitions of elements of which from one state to the opposite in the cycle is about twice less; the second and third elements OR; the second flip-flop has inverted inputs J, K and zero-input asynchronous input.