TWM665000U - 電子元件封裝模組及電子元件封裝結構 - Google Patents
電子元件封裝模組及電子元件封裝結構 Download PDFInfo
- Publication number
- TWM665000U TWM665000U TW113206714U TW113206714U TWM665000U TW M665000 U TWM665000 U TW M665000U TW 113206714 U TW113206714 U TW 113206714U TW 113206714 U TW113206714 U TW 113206714U TW M665000 U TWM665000 U TW M665000U
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic component
- conductive member
- conductive
- layer
- circuit layer
- Prior art date
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一種電子元件封裝模組及電子元件封裝結構,電子元件封裝模組包括
第一基材層、第一線路層、第一導電件、第一電子元件、第二導電件、第二電子元件、及第三導電件,第一基材層具有第一表面;第一線路層設於第一基材層內;第一導電件的一端電連接於第一線路層;第一電子元件電連接於第一導電件遠離第一線路層的另一端;第二導電件的一端電連接於第一線路層;第二電子元件電連接於第二導電件遠離第一線路層的另一端;第三導電件設於第一表面上,第三導電件被配置為電連接於第一電子元件和第二電子元件。
Description
本申請涉及半導體技術領域,具體而言,涉及電子元件封裝模組及電子元件封裝結構。
隨著半導體技術的不斷發展,半導體器件的集成密度不斷提高。迭層封裝工藝作為一種能有效減小半導體器件的物理尺寸的工藝,已得到廣泛的應用。迭層封裝工藝的核心是在不同的晶圓和封裝件上製造諸如邏輯、記憶體、處理器電路等有源電路,然後將兩個或多個封裝件進行堆疊,同時,各封裝件藉由標準介面進行信號的傳輸。藉由使用迭層封裝半導體器件可以實現更高的集成度。此外,迭層封裝半導體器件可以實現更小的形狀因數、較高的成本效益、增強的性能和更低的功耗。但是,迭層半導體器件大多採用TSV(Through Silicon Via)技術實現晶片之間的互連,該技術是在晶圓與晶圓之間製作垂直導通,後續對於通孔的處理工藝較為複雜,且成本較高。
本申請提供電子元件封裝模組及電子元件封裝結構,以解決已知技術中迭層半導體器件的工藝複雜且成本較高的問題。
本申請的實施例是這樣實現的:一種電子元件封裝模組,包括第一基材層、第一線路層、第一導電件、第一電子元件、第二導電件、第二電子元件、及第三導電件,第一基材層沿厚度方向的一側具有第一表面;第一線路層設於所述第一基材層內;第一導電件的一端電連接於所述第一線路層;第一電子元件電連接於所述第一導電件遠離所述第一線路層的另一端;第二導電件的一端電連接於所述第一線路層;第二電子元件電連接於所述第二導電件遠離所述第一線路層的另一端;第三導電件設於所述第一表面上,所述第三導電件被配置為電連接於所述第一電子元件和所述第二電子元件。
在一種可能的實施方式中:所述第一導電件遠離所述第一線路層的另一端至少部分外露於所述第一表面;和/或,所述第二導電件遠離所述第一線路層的另一端至少部分外露於所述第一表面。
在一種可能的實施方式中:所述第一基材層開設有第一開口和第二開口,所述第一開口和第二開口自所述第一表面向內凹設,所述第一導電件至少部分收容於所述第一開口內,所述第二導電件至少部分收容於所述第二開口內。
在一種可能的實施方式中:所述第三導電件包括導電本體和第一導電端子,導電本體設於所述第一表面上;第一導電端子設於所述導電本體遠離所述第一表面的一側;其中,所述第一導電件與所述第二導電件遠離所述第一線路層的一端的表面與所述第一導電端子遠離所述導電本體的一端的端面平齊。
在一種可能的實施方式中:所述第一導電件與所述第二導電件間隔設置,所述第三導電件位於所述第一導電件與所述第二導電件之間。
在一種可能的實施方式中:所述第一導電件和所述第二導電件的數量均設為多個,所述第一導電件與所述第二導電件交錯間隔設置,且任意相鄰兩個所述第一導電件與所述第二導電件之間具有一所述第三導電件。
在一種可能的實施方式中:所述電子元件封裝模組還包括第一封膠層,所述第一封膠層設於所述第一表面上,所述第一封膠層被配置為包覆所述第一導電件和所述第二導電件超出所述第一表面的區部、及所述第三導電件。
在一種可能的實施方式中:所述第一電子元件和所述第二電子元件設於所述第一封膠層遠離所述第一線路層的一側,所述第一導電件、所述第二導電件、以及所述第三導電件均至少部分外露於所述第一封膠層遠離所述第一線路層的一側的表面。
在一種可能的實施方式中:所述電子元件封裝模組還包括第二封膠層,所述第二封膠層設於所述第一封膠層遠離所述第一線路層的一側的表面,並被配置為包覆所述第一電子元件和所述第二電子元件。
一種電子元件封裝結構,包括封裝基板和至少兩個上述電子元件封裝模組,至少兩個所述電子元件封裝模組的第一線路層均與所述封裝基板電連接。
本申請的電子元件封裝模組,第一導電件將第一電子元件與第一線路層電連接,第二導電件將第二電子元件與第一線路層電連接,第三導電件同時與第一電子元件和第二電子元件電連接,將第三導電件作為第一電子元件和第二電子元件的連接橋樑,從而達到無矽通孔製程且能夠實現晶片等電
子元件之間的互連的目的,進而降低晶片等電子元件的封裝製程的製作成本。
200:電子元件封裝結構
100:電子元件封裝模組
11:載體基板
12:第一線路層
13:第一基材層
131:第一表面
132:第一開口
133:第二表面
134:第二開口
135:第三開口
141:第一導電件
142:第二導電件
20:第三導電件
21:導電本體
22:第一導電端子
30:封膠層
31:第一封膠層
32:第二封膠層
40:第一電子元件
41:第一元件本體
42:第二導電端子
50:第二電子元件
51:第二元件本體
52:第三導電端子
61:第一焊錫
62:第二焊錫
70:第四導電件
300:封裝基板
310:第二基材層
320:第二線路層
330:第五導電件
340:第六導電件
350:第七導電件
360:第八導電件
為了更清楚地說明本申請實施例的技術方案,下面將對實施例中的附圖作簡單地介紹,應當理解,以下附圖僅示出了本申請的某些實施例,因此不應被看作是對範圍的限定,對於本領域普通技術人員來講,在不付出創造性勞動的前提下,還可以根據這些附圖獲得其他相關的附圖。
圖1為本申請的電子元件封裝模組在一實施例中的結構示意圖。
圖2為圖1中的電子元件封裝模組在一實施例中第一基材層於載體基板上成型後的結構示意圖。
圖3為本申請的電子元件封裝結構在一實施例中的結構示意圖。
下面將結合本申請實施例中的附圖,對本申請實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例僅是本申請一部分實施例,而不是全部的實施例。
需要說明的是,當元件被稱為“固定於”另一個元件,它可以直接在另一個元件上或者也可以存在居中的元件。當一個元件被認為是“連接”另一個元件,它可以是直接連接到另一個元件或者可能同時存在居中元件。當一個元件被認為是“設置於”另一個元件,它可以是直接設置在另一個元件上或
者可能同時存在居中元件。本文所使用的術“左”、“右”以及類似的表述只是為了說明的目的。
除非另有定義,本文所使用的所有的技術和科學術語與屬於本申請領域的技術人員通常理解的含義相同。本文中在本申請的說明書中所使用的術語只是為了描述具體的實施方式的目的,不是旨在於限制本申請。本文所使用的術語“或/及”包括一個或多個相關的所列項目的任意的和所有的組合。
本申請的一些實施方式作詳細說明。在不衝突的情況下,下述的實施方式及實施方式中的特徵可以相互組合。
如圖1和圖2所示,本實施例提供一種電子元件封裝模組100,包括第一基材層13、第一線路層12、第一導電件141、第一電子元件40、第二導電件142、第二電子元件50、及第三導電件20。
沿第一基材層13的厚度所在方向,第一基材層13具有相對設置的第一表面131和第二表面133。第一線路層12設於第一基材層13內,由第一基材層13將第一線路層12完全包覆。
第一導電件141至少部分設置於第一基材層13內,第一導電件141的一端電連接於第一線路層12,第一電子元件40電連接於第一導電件141遠離第一線路層12的另一端。第二導電件142至少部分設置於第一基材層13內,第二導電件142的一端電連接於第一線路層12,第二電子元件50電連接於第二導電件142遠離第一線路層12的另一端。第三導電件20設於第一表面131上,第三導電件20被配置為電連接於第一電子元件40和第二電子元件50。
其中,第一電子元件40和第二電子元件50可以為晶片等電子元件。
如此,本申請的電子元件封裝模組100中,第一導電件141將第一電子元件40與第一線路層12電連接,第二導電件142將第二電子元件50與第一線路層12電連接,第三導電件20同時與第一電子元件40和第二電子元件50電連接,將第三導電件20作為第一電子元件40和第二電子元件50的連接橋樑,從而達到無矽通孔製程且能夠實現晶片等電子元件之間的互連的目的,進而降低晶片等電子元件的封裝製程的製作成本。
值得注意的是,在製備電子元件封裝模組100前,需提供一載體基板11,第一基材層13成型於載體基板11上,且第二表面133貼設於載體基板11上。其中,載體基板11可以為玻璃基板、晶圓基板、鋼板、平板等板件中的一種或多種。
請再結合圖1,於一實施例中,第一基材層13開設有第一開口132和第二開口134。沿第一基材層13的長度所在方向,第一開口132和第二開口134間隔設置。第一開口132和第二開口134均自第一表面131朝向第二表面133凹設,且第一開口132和第二開口134向內延伸至使第一線路層12可至少部分從第一開口132和第二開口134處外露。
第一導電件141至少部分收容於第一開口132內,且第一導電件141遠離第一線路層12的另一端至少部分外露於第一表面131。第二導電件142至少部分收容於第二開口134內,且第二導電件142遠離第一線路層12的另一端至少部分外露於第一表面131。
具體地,第一導電件141的一端位於第一開口132內且與第一線路層12接觸,以使第一導電件141與第一線路層12電連接。第一導電件141的另一端伸出第一開口132後超出第一表面131,以便於第一電子元件40與第一導電
件141連接。第二導電件142的一端位於第二開口134內且與第一線路層12接觸,以使第二導電件142與第一線路層12電連接。第二導電件142的另一端伸出第二開口134後超出第一表面131,以便於第二電子元件50與第二導電件142連接。
可以理解的是,第一導電件141和第二導電件142可以是安裝於第一開口132和第二開口134的金屬等材質的導電元件,也可以是藉由選擇性電鍍等方法在第一開口132和第二開口134內直接形成的導電結構。
值得注意的是,第一導電件141和第二導電件142的數量可以為一個或多個,其具體的數量可依據實際設計需求進行選擇。相應地,第一開口132和第二開口134的數量分別與第一導電件141和第二導電件142對應。
在本實施例中,第一基材層13還開設有第三開口135。第三開口135自第二表面133朝向第一表面131凹設,且第三開口135向內延伸至使第一線路層12可至少部分從第三開口135處外露。
電子元件封裝模組100還包括第四導電件70,第四導電件70至少部分收容於第三開口135內。第四導電件70的一端位於第三開口135內且與第一線路層12接觸,以使第四導電件70與第一線路層12電連接,第四導電件70的另一端至少部分外露於第二表面133,以便於後續藉由第四導電件70將第一線路層12與其它線路板或電子元件電連接。
可以理解的是,第四導電件70可以為具有導電功能的導電元件,第四導電件70也可以為焊球,採用焊接的方式於第三開口135內形成焊球,且使焊球的部分結構位於第一基材層13外。
請再結合圖1,於一實施例中,第三導電件20包括導電本體21和第一導電端子22,第一導電端子22的數量為一個或多個,其具體的數量在本申請中不做限制。第三導電件20可以為矽橋結構等具有導電功能的結構。
導電本體21貼設於第一表面131上,第一導電端子22凸設於導電本體21遠離第一表面131的一側。其中,第一導電件141與第二導電件142遠離第一線路層12的一端的表面與第一導電端子22遠離導電本體21的一端的端面平齊。
可以理解的是,在採用其它實施方式時,第一導電件141與第二導電件142遠離第一線路層12的一端的表面與第一導電端子22遠離導電本體21的一端的端面也可以不平齊。
請再結合圖1,於一實施例中,電子元件封裝模組100還包括第一封膠層31。第一封膠層31設於第一表面131上,第一封膠層31為絕緣材質。第一封膠層31被配置為包覆第一導電件141和第二導電件142超出第一表面131的區部、及第三導電件20,以由第一封膠層31將第一導電件141、第二導電件142、及第三導電件20與外界隔離。
在本實施例中,第一電子元件40和第二電子元件50設於第一封膠層31遠離第一線路層12的一側,第一導電件141、第二導電件142、以及第三導電件20均至少部分外露於第一封膠層31遠離第一線路層12的一側的表面。
具體來講,第一導電件141和第二導電件142遠離第一線路層12的一端的表面、以及第一導電端子22遠離導電本體21的一端的端面均與第一封膠層31遠離第一線路層12的一側的表面平齊,以使第一導電件141、第二導電件142、及第一導電端子22可外露於第一封膠層31後供第一電子元件40和第二電子元件50連接。
可以理解的是,在其他實施例中,第一導電件141和第二導電件142遠離第一線路層12的一端的表面、以及第一導電端子22遠離導電本體21的一端的端面與第一封膠層31遠離第一線路層12的一側的表面也可以不平齊。
在本實施例中,沿第一封膠層31的長度所在方向,第一導電件141與第二導電件142間隔設置,第三導電件20位於第一導電件141與第二導電件142之間。
在其他實施例中,第一導電件141和第二導電件142的數量均設為多個。沿第一封膠層31的長度所在方向,第一導電件141與第二導電件142交錯間隔設置,且任意相鄰兩個第一導電件141與第二導電件142之間具有一第三導電件20。第一導電件141與第二導電件142交錯設置,以使任意相鄰兩個第一導電件141之間均具有一個第二導電件142。
具體來講,第一電子元件40包括第一元件本體41和第二導電端子42。第一元件本體41間隔地設於第一封膠層31遠離第一線路層12的一側,第二導電端子42的數量可以為一個或多個,且凸設於第一元件本體41靠近第一封膠層31的一側。
第二電子元件50包括第二元件本體51和第三導電端子52。第二元件本體51間隔地設於第一封膠層31遠離第一線路層12的一側,第三導電端子52的數量可以為一個或多個,且凸設於第二元件本體51靠近第一封膠層31的一側。
其中,第二導電端子42和第三導電端子52均藉由焊接的方式分別與第一導電件141和第二導電件142連接。在完成焊接後,第二導電端子42與第一導電件141之間形成有至少兩個第一焊錫61,以藉由第一焊錫61實現第二導電端子42與第一導電件141之間的電連接。此外,第三導電端子52與第二
導電件142之間形成有至少兩個第二焊錫62,以藉由第二焊錫62實現第三導電端子52與第二導電件142之間的電連接。
如此,採用焊接的方式實現電子元件與線路層之間的電連接,可以加強電子元件封裝模組100的可靠性。此外,第三導電件20、第一電子元件40、及第二電子元件50在封裝前已分別設有第一導電端子22、第二導電端子42、及第三導電端子52,也即第三導電件20、第一電子元件40、及第二電子元件50在形成晶粒之前已完成第一導電端子22、第二導電端子42、及第三導電端子52的製作,並在完成製作後再被包覆在第一封膠層31和第二封膠層32內,可以進一步增加電子元件封裝模組100的可靠性。
請再結合圖1,於一實施例中,電子元件封裝模組100還包括第二封膠層32,第二封膠層32設於第一封膠層31遠離第一線路層12的一側的表面。第二封膠層32採用絕緣材質,並被配置為包覆第一電子元件40和第二電子元件50,以由第二封膠層32將第一電子元件40和第二電子元件50與外界隔離。
此外,第二封膠層32與第一封膠層31的材質可以相同,也可以不同,並由第二封膠層32與第一封膠層31構成整個電子元件封裝模組100的封膠層30。
如圖3所示,並參考圖1,本申請還提供一種電子元件封裝結構200,包括封裝基板300、以及至少兩個上述電子元件封裝模組100。至少兩個電子元件封裝模組100的第一線路層12均與封裝基板300電連接,以實現封裝基板300上可同時安裝多個電子元件封裝模組100。
可以理解的是,於其它實施例中,電子元件封裝模組100的數量也可以為一個。
其中,封裝基板300包括第二基材層310、第二線路層320、第五導電件330、第六導電件340、第七導電件350和第八導電件360。
第二基材層310間隔地設於第一基材層13遠離封裝層的一側,第二線路層320設於第二基材層310內,且第二線路層320可部分外露於第二基材層310,以使第四導電件70遠離第一線路層12的一端與第二線路層320直接接觸,進而實現第二線路層320與第四導電件70之間的電連接。
第五導電件330和第六導電件340的數量為一個或多個,且均位於第二線路層320遠離第一線路層12的一側。第五導電件330和第六導電件340的一端均內埋於第二基材層310且與第二線路層320電連接,第五導電件330和第六導電件340的另一端均外露於第二基材層310且分別連接有一個第八導電件360,以實現第八導電件360與第二線路層320之間的電連接。第八導電件360為焊球等結構,並用於外接其它電子元件或電子元件。
第七導電件350設於第二基材層310遠離第一基材層13的一側的表面,第七導電件350的數量為多個,且多個第七導電件350均位於第五導電件330與第六導電件340之間,每個第七導電件350遠離第二基材層310的一端均連接有第八導電件360。其中,第七導電件350為第二基材層310表面設置的電接觸點位元結構。
以上實施方式僅用以說明本申請的技術方案而非限制,儘管參照以上較佳實施方式對本申請進行了詳細說明,本領域的普通技術人員應當理解,可以對本申請的技術方案進行修改或等同替換都不應脫離本申請技術方案的精神和範圍。
100:電子元件封裝模組
12:第一線路層
13:第一基材層
131:第一表面
132:第一開口
133:第二表面
134:第二開口
135:第三開口
141:第一導電件
142:第二導電件
20:第三導電件
21:導電本體
22:第一導電端子
30:封膠層
31:第一封膠層
32:第二封膠層
40:第一電子元件
41:第一元件本體
42:第二導電端子
50:第二電子元件
51:第二元件本體
52:第三導電端子
61:第一焊錫
62:第二焊錫
70:第四導電件
Claims (10)
- 一種電子元件封裝模組,其改良在於,包括:第一基材層,沿厚度方向的一側具有第一表面;第一線路層,其設於所述第一基材層內;第一導電件,其一端電連接於所述第一線路層;第一電子元件,其電連接於所述第一導電件遠離所述第一線路層的另一端;第二導電件,其一端電連接於所述第一線路層;第二電子元件,其電連接於所述第二導電件遠離所述第一線路層的另一端;第三導電件,其設於所述第一表面上,所述第三導電件被配置為電連接於所述第一電子元件和所述第二電子元件。
- 如請求項1所述的電子元件封裝模組,其中:所述第一導電件遠離所述第一線路層的另一端至少部分外露於所述第一表面;和/或所述第二導電件遠離所述第一線路層的另一端至少部分外露於所述第一表面。
- 如請求項2所述的電子元件封裝模組,其中:所述第一基材層開設有第一開口和第二開口,所述第一開口和第二開口自所述第一表面向內凹設,所述第一導電件至少部分收容於所述第一開口內,所述第二導電件至少部分收容於所述第二開口內。
- 如請求項1所述的電子元件封裝模組,其中:所述第三導電件包括:導電本體,其設於所述第一表面上;第一導電端子,其設於所述導電本體遠離所述第一表面的一側; 其中,所述第一導電件與所述第二導電件遠離所述第一線路層的一端的表面與所述第一導電端子遠離所述導電本體的一端的端面平齊。
- 如請求項1所述的電子元件封裝模組,其中:所述第一導電件與所述第二導電件間隔設置,所述第三導電件位於所述第一導電件與所述第二導電件之間。
- 如請求項5所述的電子元件封裝模組,其中:所述第一導電件和所述第二導電件的數量均設為多個,所述第一導電件與所述第二導電件交錯間隔設置,且任意相鄰兩個所述第一導電件與所述第二導電件之間具有一所述第三導電件。
- 如請求項1所述的電子元件封裝模組,其中:所述電子元件封裝模組還包括第一封膠層,所述第一封膠層設於所述第一表面上,所述第一封膠層被配置為包覆所述第一導電件和所述第二導電件超出所述第一表面的區部、及所述第三導電件。
- 如請求項7所述的電子元件封裝模組,其中:所述第一電子元件和所述第二電子元件設於所述第一封膠層遠離所述第一線路層的一側,所述第一導電件、所述第二導電件、以及所述第三導電件均至少部分外露於所述第一封膠層遠離所述第一線路層的一側的表面。
- 如請求項8所述的電子元件封裝模組,其中:所述電子元件封裝模組還包括第二封膠層,所述第二封膠層設於所述第一封膠層遠離所述第一線路層的一側的表面,並被配置為包覆所述第一電子元件和所述第二電子元件。
- 一種電子元件封裝結構,其改良在於,包括封裝基板、以及至少兩個如請求項1至9中任意一項所述的電子元件封裝模組,至少兩個所述電子元件封裝模組的第一線路層均與所述封裝基板電連接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113206714U TWM665000U (zh) | 2024-06-25 | 2024-06-25 | 電子元件封裝模組及電子元件封裝結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113206714U TWM665000U (zh) | 2024-06-25 | 2024-06-25 | 電子元件封裝模組及電子元件封裝結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM665000U true TWM665000U (zh) | 2025-01-01 |
Family
ID=95123952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113206714U TWM665000U (zh) | 2024-06-25 | 2024-06-25 | 電子元件封裝模組及電子元件封裝結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM665000U (zh) |
-
2024
- 2024-06-25 TW TW113206714U patent/TWM665000U/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4865197B2 (ja) | 半導体装置およびその製造方法 | |
| CN203103294U (zh) | 半导体封装件 | |
| US7948089B2 (en) | Chip stack package and method of fabricating the same | |
| US7902676B2 (en) | Stacked semiconductor device and fabricating method thereof | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| JP5091221B2 (ja) | 半導体装置 | |
| US20070222050A1 (en) | Stack package utilizing through vias and re-distribution lines | |
| TWI814050B (zh) | 具有用於晶粒堆疊信號路由之再分配結構之半導體總成 | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| CN111199957A (zh) | 一种芯片和天线集成的三维封装结构及其制备方法 | |
| US20110110058A1 (en) | Board on chip package substrate and manufacturing method thereof | |
| TW201423946A (zh) | 晶片結構及多晶片堆疊封裝 | |
| TWI723414B (zh) | 電子封裝件及其製法 | |
| CN115332224A (zh) | 3d封装结构及其制作方法 | |
| JPS61287254A (ja) | 半導体装置 | |
| TWM665000U (zh) | 電子元件封裝模組及電子元件封裝結構 | |
| TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
| CN222883545U (zh) | 电子元件封装模组及电子元件封装结构 | |
| TW202406088A (zh) | 半導體封裝及其製造方法 | |
| TW202406052A (zh) | 封裝結構及其製作方法 | |
| TWI878121B (zh) | 扇出型晶圓級封裝單元打線接合在電子元件上的模組 | |
| US20050082658A1 (en) | Simplified stacked chip assemblies | |
| TW202137342A (zh) | 晶片嵌入式基板結構與晶片封裝結構及其製造方法 | |
| CN115692369B (zh) | 封装母板、芯片的封装方法及封装体 | |
| KR100401497B1 (ko) | 적층형 멀티 칩 패키지 및 그 제조방법 |