TWM556924U - 可提高性能的高腳數封裝結構 - Google Patents

可提高性能的高腳數封裝結構 Download PDF

Info

Publication number
TWM556924U
TWM556924U TW106215307U TW106215307U TWM556924U TW M556924 U TWM556924 U TW M556924U TW 106215307 U TW106215307 U TW 106215307U TW 106215307 U TW106215307 U TW 106215307U TW M556924 U TWM556924 U TW M556924U
Authority
TW
Taiwan
Prior art keywords
package
electrically connected
connecting ends
circuit substrate
level package
Prior art date
Application number
TW106215307U
Other languages
English (en)
Inventor
zi-xiang Huang
Original Assignee
Jorjin Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jorjin Tech Inc filed Critical Jorjin Tech Inc
Priority to TW106215307U priority Critical patent/TWM556924U/zh
Publication of TWM556924U publication Critical patent/TWM556924U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種可提高性能的高腳數封裝結構，其包含電路基板；第一系統級封裝，電性接設於電路基板所具有之第一側面上；金屬屏蔽罩，接設於第一側面上，金屬屏蔽罩罩設第一系統級封裝；複數導電元件，設有複數第一連接端和複數第二連接端，該等第一連接端電性接設於電路基板所具有之第二側面上，使其該等導電元件電性連接第一系統級封裝；第二系統級封裝，電性接設於第二側面上，第二系統級封裝電性連接該等第一連接端；囊封體，成型於第二系統級封裝和該等導電元件之上，該等第二連接端處之囊封體上分別設有複數開口，使露出該等第二連接端；複數外部連接元件，分別成型於該等開口上，該等外部連接元件分別電性連接於該等第二連接端上。俾可使本創作達到以求在極小化的模組尺寸上，創造出極大化的零件組裝空間，使其成為適合多功能及高腳數封裝需求的球柵陣列封裝(BGA)型式的系統級封裝模組，縮小封裝模組的體積，亦便於組裝，且利於後續電路設計布局的靈活性提升(機構選擇)，以符合小模組尺寸的穿戴式產品、物聯網(IoT)及無線通訊市場上的需要。

Description

可提高性能的高腳數封裝結構
本創作係一種半導體裝置，尤指一種可提高性能的高腳數封裝結構。
半導體裝置係常見於現代的電子產品中。半導體裝置通常包含數百至數百萬個電氣構件，例如微控制器、微處理器或太陽能電池等，以執行信號處理、高速計算、傳送或接收電磁信號，資料的統合收集、發送或擷取，轉換太陽光成為電力等，其應用相當廣泛。
因此，半導體裝置一般是製程複雜，每個製程可能涉及數百道步驟，包含前端製造及後端製造，前端製造為複數個晶粒(或稱晶片)在半導體晶圓的表面上形成，每個半導體晶粒通常是相同的，其包含藉由電連接主動及被動元件所形成的電路。後端製造為從完成的晶圓單粒化(singulating)之個別的半導體晶粒並且封裝該晶粒以提供結構的支撐及環境的隔離。
尤其晶粒(晶片)時常封裝成為常見的電子組件，例如處理器、記憶體、被動元件、連接器、天線、無線元件等或其組合，尤其是以系統級封裝(SiP)組裝而成。其系統級封裝中，大多包含晶片堆疊(Stack Die)、堆疊式封裝(Package on Package)、封裝內封裝(Package in Package)、內埋元件 基板(Embedded Substrate)等組、封裝方式。
因此，中華民國專利第M540449、M540382號兩者揭露了一種「多功能系統級封裝的堆疊結構(一)」及「多功能系統級封裝的堆疊結構(二)」，其M540449、M540382號兩者該案中的封裝方式均採用了導線架。此一技術方案中，導線架的設計時常具有I/O Pin較少及空間的受限問題，故當系統級封裝的零組件其所需求的I/O較多或過多時(例如上百個)，該導線架的設置較難以符合高接腳數的SiP設計，因此則會有半導體之封裝結構其功能性較低的缺憾，且多出導線架的封裝使用成本，係不利於封裝大量製造之成本減縮。
是故，如何針對具有該等相關或此類導線架的系統級封裝(Sip)的封裝結構之缺失作一改進及解決，即為本案申請人所欲解決之技術困難點所在。
有鑑於習用之缺失，因此本創作在於解決及改善習用所存在之問題及缺失為目的。
為了達成以上之目的，本創作提供一種可提高性能的高腳數封裝結構，其包含：一電路基板；一第一系統級封裝，係電性接設於該電路基板所具有之一第一側面上；一金屬屏蔽罩，係接設於該第一側面上，該金屬屏蔽罩係罩設該第一系統級封裝；複數導電元件，係設有複數第一連接端和複數第二連接端，該等第一連接端電性接設於該電路基板所具有之一第二側面上，使其該等導電元件電性連接該第一系統級封裝；一第二系統級封裝，係電性接設於該第二側面上，該第二系統級封裝電性連接該 等第一連接端；一囊封體，係成型於該第二系統級封裝和該等導電元件之上，該等第二連接端處之該囊封體上分別設有複數開口，使露出該等第二連接端；複數外部連接元件，係分別成型於該等開口上，且該等外部連接元件分別電性連接於該等第二連接端上。
其中該等導電元件分佈設置於該電路基板之第二側面上的一中間區域和相對於該中間區域的一外圍區域，且該等外部連接元件為焊球(Solder Ball)或焊料凸塊(Solder Bump)。此外較佳的，該等導電元件為複數第二焊球和一導線架所構成，該導線架設有複數第三連接端和複數第四連接端，該等第二焊球分別電性接設於該電路基板之第二側面上和該等第三連接端上，使該第一系統級封裝和第二系統級封裝分別電性接設該等第二焊球，且該等第四連接端分別電性接設其成型於該等開口上的該等外部連接元件。
又較佳的，本創作提供另一實施態樣，提供一種可提高性能的高腳數封裝結構，其包含：一電路基板；一第一系統級封裝，係電性接設於該電路基板所具有之一第一側面上；一金屬屏蔽罩，係接設於該第一側面上，該金屬屏蔽罩係罩設該第一系統級封裝；複數第三焊球，係電性接設於該電路基板所具有之一第二側面上，使其該等第三焊球電性連接該第一系統級封裝；一第二導線架，係設有複數第五連接端和複數第六連接端，該等第五連接端分別電性接設於該等第三焊球上；一第二系統級封裝，係電性接設於該第二側面上，該第二系統級封裝電性連接該等第三焊球；一囊封體，係成型於該第二系統級封裝、該等第三焊球和該第二導線架之上，且該等第六連接端與該囊封體的底面為共平面，使露出該等第六連接 端。
因此本創作藉由表面黏著技術(SMT，或SMD)，使結合雙面SMD組裝及底部導電元件的延伸出腳方式，再配合該等開口之打洞形成及植球(植凸塊)的封裝製程，俾可使本創作達到以求在極小化的模組尺寸上，創造出極大化的零件組裝空間，使其成為適合多功能及高腳數封裝需求的球柵陣列封裝(BGA)型式的系統級封裝模組，縮小封裝模組的體積，亦便於組裝，且利於後續電路設計布局的靈活性提升(機構選擇)。此外，亦可提供更簡潔乾淨、更短的電性迴路布局與提升導熱熱傳性，以符合小模組尺寸的穿戴式產品、物聯網(IoT)及無線通訊市場上的需要。
〔本創作〕
1‧‧‧電路基板
10‧‧‧第一側面
11‧‧‧第二側面
2‧‧‧第一系統級封裝
3‧‧‧金屬屏蔽罩
4‧‧‧導電元件
41‧‧‧第一連接端
42‧‧‧第二連接端
5‧‧‧第二系統級封裝
6‧‧‧囊封體
61‧‧‧底面
7‧‧‧外部連接元件
8‧‧‧第二焊球
81‧‧‧第三焊球
9‧‧‧導線架
91‧‧‧第三連接端
92‧‧‧第四連接端
93‧‧‧第二導線架
94‧‧‧第五連接端
95‧‧‧第六連接端
100‧‧‧開口
200‧‧‧中間區域
300‧‧‧外圍區域
第一圖係本創作第一較佳實施例之可提高性能的高腳數封裝結構的平面側視示意圖。
第二圖係本創作第一較佳實施例之將第二系統級封裝與該等導電元件組設於電路基板之第二側面上的示意圖。
第二之A圖係本創作第一較佳實施例之第二圖的立體結構示意圖。
第三圖係本創作第一較佳實施例之將囊封體成型於第二系統級封裝與該等導電元件之上的示意圖。
第四圖係本創作第一較佳實施例之將第一系統級封裝與金屬屏蔽罩組設於電路基板之第一側面上的示意圖。
第五圖係本創作第一較佳實施例之形成該等開口的示意圖。
第六圖係本創作第一較佳實施例之形成外部連接元件(植球、植凸塊)的示意 圖。
第七圖係本創作第一較佳實施例之第一圖底部之外部連接元件的仰視圖，其使中間區域的外部連接元件呈非對稱的排列形式。
第八圖係本創作第一較佳實施例之第一圖底部之外部連接元件的仰視圖，其使中間區域的外部連接元件呈對稱的排列形式。
第九圖係本創作第一較佳實施例之該等導電元件為複數第二焊球和一導線架所構成的平面側視結構示意圖。
第十圖係本創作第二較佳實施例之無設置外部連接元件的可提高性能的高腳數封裝結構之平面側視結構示意圖。
為了使 貴審查委員能清楚了解本創作之內容，係以下列實施例搭配圖式及符號加以說明，敬請參閱之。
請參閱第一圖所示，本創作提供一種可提高性能的高腳數封裝結構，其包含：一電路基板1、一第一系統級封裝2、一金屬屏蔽罩3、複數導電元件4、一第二系統級封裝5、一囊封體6和複數外部連接元件7。
其中，該第一系統級封裝2電性接設於該電路基板1所具有之一第一側面10上，該金屬屏蔽罩3接設於該第一側面10上，該金屬屏蔽罩3係罩設該第一系統級封裝2。該等導電元件4設有複數第一連接端41和複數第二連接端42，該等第一連接端41電性接設於該電路基板1所具有之一第二側面11上，使其該等導電元件4電性連接該第一系統級封裝2，該第二系統級封裝5電性接設於該第二側面11上，該第二系統級封裝5電性連接該等第一連接端41。該囊封體6成型於該第二系統級封裝5和該等導電元件4之上，該等第 二連接端42處之該囊封體6上分別設有複數開口100，使露出該等第二連接端42，該等外部連接元件7分別成型於該等開口100上，且該等外部連接元件7分別電性連接於該等第二連接端42上。
本創作進一步說明，為了便於理解因此以單一封裝說明。因此本創作係主要使用表面黏著技術(Surface-mount technology，SMT)之電子裝聯技術製作而成。故請繼續參閱第二圖所示，其中以SMD將該第二系統級封裝5電性接設於該第二側面11上，以及，該等導電元件4亦同。於本實施例中，該第二系統級封裝5可包含主、被動元件或處理器或記憶體或通訊模組等之組合，且該等導電元件4可由矽穿孔(Trough Silicon Via,TSV)、模封導通孔(Trough Molded Via,TMV)等導電貫孔之製程技術予以形成，或以SMD反覆鍍覆焊料而堆積而成，甚至是以金屬柱體、金屬顆粒(SMD方式)設置。又該等導電元件4的形狀可為圓球形、圓柱形、四方形、四方柱體形狀等，且均不以此為限制。
請再參閱第三圖所示，其中係為進行封膠(Molding)製程，將囊封體6成型於該第二系統級封裝5與該等導電元件4之上。該囊封體6可利用膏印刷、壓縮模製、轉移模製、液體囊封體模製、真空疊層、旋轉塗覆或是其它適當的施用器而沉積形成。於本實施例中，藉以形成封裝的底面。
請繼續參閱第四圖所示，其中同理的，再以SMD將該第一系統級封裝2與金屬屏蔽罩3組設於電路基板1之第一側面10上。於本實施例中，該第一系統級封裝2的電子零組件可與第二系統級封裝5相同或不同，亦可為主、被動元件或處理器或記憶體或通訊模組等之組合，藉以形成封裝的正面。
進一步的，請再參閱第五圖所示，其中可使用選擇性圖案化技術(諸如雷射鑽孔或化學蝕刻)形成該等開口100，以曝露該等導電元件4之該等第二連接端42，且非全域地鑽孔或蝕刻。於本實施例中，該等第二連接端42有些微曝露即可，而無論其曝露的大小，皆可正確的產生電性連接效果即可。
因此，請繼續參閱第六圖所示，其中藉以繼續進行植球(ball placement)製程，形成該等外部連接元件7。於本實施例中，該等外部連接元件7為焊球(Solder Ball)或焊料凸塊(Solder Bump)，且該等外部連接元件7其植球的位置，只要具有與該等第二連接端42產生電性連接即可，植球的過程可大幅減少植球失敗的機率。
因此，綜上所述，參閱如第一圖，本創作藉由表面黏著技術(SMT，或SMD)，使結合雙面SMD組裝及底部該等導電元件4的延伸出腳方式，再配合該等開口100之打洞形成及該等外部連接元件7的植球(植凸塊)的封裝製程，俾可使本創作達到以求在極小化的模組尺寸上，創造出極大化的零件組裝空間，使其成為適合多功能及高腳數封裝需求的球柵陣列封裝(BGA)型式的系統級封裝模組，除了可縮小封裝模組的體積，亦便於組裝(容易回焊)，且利於後續電路設計布局的靈活性提升(機構選擇)，電路布局(Layout)自由度較大，以及成本低(避免使用導線架)之特點。當然，也可使終端電子產品更為輕便，又可大幅降低組裝高腳數封裝零件的困難度。
此外，請參閱第一圖、第二圖、第二之A圖、第七圖和第八圖，其中該等導電元件4分佈設置於該電路基板1之第二側面11上的一中間區域200和相對於該中間區域200的一外圍區域300。於本實施例中，底部中間 區域200的GND pin之該等外部連接元件7的排列位置及方式，是以正面的主元件(第一系統級封裝2)為主。
因此，封裝模組正面主元件(第一系統級封裝2)的正下方將配合有GND pin的設計(於中間區域200所設置的該等導電元件4和相對應的該等外部連接元件7)，如此可提供更加乾淨簡潔、更短路徑的電性迴路接點(而非習用僅有外圍接點)。以及，封裝模組正面主元件(第一系統級封裝2)的表面及其正下方中間區域200的該等導電元件4和外部連接元件7，可直接提供至少上下兩處其不同方向的導熱路徑，提升散熱之導熱熱傳性。
此外，較佳的，請繼續參閱第九圖所示，其中該等導電元件(如前所述)可為複數第二焊球8和一導線架9所構成，該導線架9設有複數第三連接端91和複數第四連接端92，該等第二焊球8分別電性接設於該電路基板1之第二側面11上和該等第三連接端91上，使該第一系統級封裝2和第二系統級封裝5分別電性接設該等第二焊球8，且該等第四連接端92分別電性接設其成型於該等開口100上的該等外部連接元件7。主要藉由該等第二焊球8和該導線架9的設置(主要經由植球製程預先在導線架9上植球，以及後續電路基板1正反面的SMT、封膠、屏蔽、雷射鑽孔等)，俾可使本創作達到在大量製造下可降低生產成本，又該等第二焊球8和導線架9具有讓整體封裝產生組裝快速便利的功效，實為本創作之特點。
以及，本創作提供一第二較佳實施例，請參閱第十圖所示，如同前述第二焊球和導線架的設置，並與電路基板、第一系統級封裝、第二系統級封裝之間的連結關係相同)，而相同設置複數第三焊球81和一第二導線架93，其中如第十圖的結構其主要差別在於：排除設置外部連接元件(如 前述)。因此，該第二導線架93設有複數第五連接端94和複數第六連接端95，使該等第六連接端95與該囊封體6的底面61為共平面，該共平面的形成，可藉由一蝕刻或背面研磨操作而達成，使露出該等第六連接端95。亦俾可使本創作達到降低製造生產成本以外(免除外部連接元件的設置)，更可組裝快速便利，實為本創作之特點。
以上所論述者，僅為本創作較佳實施例而已，並非用以限定本創作實施之範圍；故在不脫離本創作之精神與範疇內所作之等效形狀、構造或組合之變換，皆應涵蓋於本創作之申請專利範圍內。

Claims (5)

  1. 一種可提高性能的高腳數封裝結構，其包含：一電路基板；一第一系統級封裝，係電性接設於該電路基板所具有之一第一側面上；一金屬屏蔽罩，係接設於該第一側面上，該金屬屏蔽罩係罩設該第一系統級封裝；複數導電元件，係設有複數第一連接端和複數第二連接端，該等第一連接端電性接設於該電路基板所具有之一第二側面上，使其該等導電元件電性連接該第一系統級封裝；一第二系統級封裝，係電性接設於該第二側面上，該第二系統級封裝電性連接該等第一連接端；一囊封體，係成型於該第二系統級封裝和該等導電元件之上，該等第二連接端處之該囊封體上分別設有複數開口，使露出該等第二連接端；複數外部連接元件，係分別成型於該等開口上，且該等外部連接元件分別電性連接於該等第二連接端上。
  2. 如申請專利範圍第1項所述之可提高性能的高腳數封裝結構，其中該等導電元件分佈設置於該電路基板之第二側面上的一中間區域和相對於該中間區域的一外圍區域。
  3. 如申請專利範圍第1項所述之可提高性能的高腳數封裝結構，其中該等外部連接元件為焊球(Solder Ball)或焊料凸塊(Solder Bump)。
  4. 如申請專利範圍第1項所述之可提高性能的高腳數封裝結構，其中該等導電元件為複數第二焊球和一導線架所構成，該導線架設有複數第三連接端和複數第四連接端，該等第二焊球分別電性接設於該電路基板之第二 側面上和該等第三連接端上，使該第一系統級封裝和第二系統級封裝分別電性接設該等第二焊球，且該等第四連接端分別電性接設其成型於該等開口上的該等外部連接元件。
  5. 一種可提高性能的高腳數封裝結構，其包含：一電路基板；一第一系統級封裝，係電性接設於該電路基板所具有之一第一側面上；一金屬屏蔽罩，係接設於該第一側面上，該金屬屏蔽罩係罩設該第一系統級封裝；複數第三焊球，係電性接設於該電路基板所具有之一第二側面上，使其該等第三焊球電性連接該第一系統級封裝；一第二導線架，係設有複數第五連接端和複數第六連接端，該等第五連接端分別電性接設於該等第三焊球上；一第二系統級封裝，係電性接設於該第二側面上，該第二系統級封裝電性連接該等第三焊球；一囊封體，係成型於該第二系統級封裝、該等第三焊球和該第二導線架之上，且該等第六連接端與該囊封體的底面為共平面，使露出該等第六連接端。
TW106215307U 2017-10-18 2017-10-18 可提高性能的高腳數封裝結構 TWM556924U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106215307U TWM556924U (zh) 2017-10-18 2017-10-18 可提高性能的高腳數封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106215307U TWM556924U (zh) 2017-10-18 2017-10-18 可提高性能的高腳數封裝結構

Publications (1)

Publication Number Publication Date
TWM556924U true TWM556924U (zh) 2018-03-11

Family

ID=62191316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106215307U TWM556924U (zh) 2017-10-18 2017-10-18 可提高性能的高腳數封裝結構

Country Status (1)

Country Link
TW (1) TWM556924U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
US11239141B2 (en) 2020-07-03 2022-02-01 Industrial Technology Research Institute Lead frame package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239141B2 (en) 2020-07-03 2022-02-01 Industrial Technology Research Institute Lead frame package
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法

Similar Documents

Publication Publication Date Title
TWI697086B (zh) 晶片封裝結構及其製造方法
US7687899B1 (en) Dual laminate package structure with embedded elements
TWI277185B (en) Semiconductor package structure
US20190115330A1 (en) Method for fabricating electronic package
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
US20080164605A1 (en) Multi-chip package
US7008820B2 (en) Chip scale package with open substrate
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US20040108580A1 (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
TW201513238A (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
TW201532232A (zh) 封裝元件及其製造方法
US8928150B2 (en) Multi-chip package and method of manufacturing the same
KR20170045451A (ko) 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
TWM556924U (zh) 可提高性能的高腳數封裝結構
CN112420641A (zh) 一种功率元件封装结构及其制备方法
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
US9721928B1 (en) Integrated circuit package having two substrates
TWI744825B (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
US11177318B2 (en) Semiconductor package and method of forming the same
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI817821B (zh) 電子組件封裝件及其製造方法