TWM518408U - 具有矽控整流器結構之高壓半導體元件 - Google Patents

Description

具有矽控整流器結構之高壓半導體元件

本創作相關於一種高壓半導體元件，特別是相關於一種高抗靜電放電能力的高壓半導體元件。

一般常見的高壓半導體元件，如：DDDMOS（Double Diffusion Drain MOSFET）、 DEMOS（Drain Extended MOSFET）、 LDMOS（Lateral Diffusion MOSFET）……等，在穩定狀態下可以承受一定程度的高電壓、大電流，但對於靜電放電（Electrostatic Discharge，ESD）的防護能力通常不佳。靜電放電會在極短時間內產生非常高的電壓及電流，容易破壞上述的高壓半導體元件而使其失效或故障。因此，有必要提供一種高抗靜電放電能力且具高抗閂鎖能力的高壓半導體元件。

本創作的目的即是提供一種具有矽控整流器結構之高壓半導體元件，具有良好的抗靜電放電能力且具高抗閂鎖能力。

本創作為解決習知技術之問題所採用之技術手段係提供一種具有矽控整流器結構之高壓半導體元件，包含：一基板；一第一型井，設置於該基板上，該第一型井容置一第二型源極；一閘極，設置為部分覆蓋於該第一型井；以及一汲極，設置於該基板上並藉由一漂移區而將該汲極與該第一型井相間隔，該汲極係具有一第一配置或是一第二配置，其中該第一配置係：汲極內設置有複數個第一型區塊、一第二型區塊及一隔離區塊，該複數個第一型區塊於水平方向設置於該第二型區塊與該第二型源極之間，且該複數個第一型區塊係位於該第二型區塊的二側。該第二配置係：該汲極內設置有複數個第一型區塊、二個第二型區塊及一隔離區塊，該二個第二型區塊於水平方向設置於該複數個第一型區塊與該第二型源極之間，且該複數個第一型區塊係位於該二個第二型區塊之間。該第一型區塊係與該第二型源極形成一矽控整流器結構，該第一型區塊藉由該隔離區塊而與該第二型區塊相間隔。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，該第二型源極包括複數個源極第二型區塊。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，該第一型區塊由該隔離區塊所圍置。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，位於該第二型區塊同側的該第一型區塊為複數個，相鄰的各個該第一型區塊之間係藉由該隔離區塊而為相間隔。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，該複數個第一型區塊係為沿著源極-汲極方向而橫向排列。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，該複數個第一型區塊係為沿著於源極-汲極方向的垂直方向而橫向排列。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，該複數個第一型區塊係為沿著源極-汲極方向與源極-汲極方向的垂直方向而陣列排列。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，該相鄰的各個該第一型區塊之間的間隔距離，與該第一型區塊及該第二型區塊之間的間隔距離相同。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，該相鄰的各個該第一型區塊之間的間隔距離，與該第一型區塊及該第二型區塊之間的間隔距離不同。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，更包括一第一型體極，設置於該第一型井，且鄰接該第二型源極。

在本創作的一實施例中係提供一種具有矽控整流器結構之高壓半導體元件，更包括一第一型體井，容置該第二型源極且夾置於該第一型井以及該第二型源極之間。

經由本創作的高壓半導體元件所採用之技術手段，於汲極端佈局內鑲插入矽控整流器（silicon-controlled rectifier，SCR）結構，形成MOSFET與寄生SCR元件併聯形式，以提高本創作的高壓半導體元件的二次崩潰電流，而能提高抗靜電放電的能力。此外，還利用隔離區塊將矽控整流器結構內的第一型區塊與第二型區塊隔開，能提高保持電壓而提高對閂鎖（latch-up）效應之抵抗能力。

本創作所採用的具體實施例，將藉由以下之實施例及附呈圖式作進一步之說明。

以下根據第1圖至第8圖，而說明本創作的實施方式。該說明並非為限制本創作的實施方式，而為本創作之實施例的一種。

如第1圖至第4圖所示，依據本創作的第一實施例與第二實施例的高壓半導體元件100、100a，包含：一基板1；一第一型井2，設置於基板1上，第一型井2容置一第二型源極3；一閘極4，設置為部分覆蓋於第一型井2；以及一汲極5，設置於基板1上並藉由一漂移區6而將汲極5與第一型井2相間隔，汲極係具有一第一配置或是一第二配置，其中第一配置係：汲極5內設置有複數個第一型區塊51、一第二型區塊52及一隔離區塊53，複數個第一型區塊51於水平方向設置於第二型區塊52與第二型源極3之間，且複數個第一型區塊51係位於第二型區塊52的二側。第二配置係：汲極內設置有複數個第一型區塊51、二個第二型區塊52及一隔離區塊53，二個第二型區塊52於水平方向設置於第一型區塊51與第二型源極3之間，且複數個第一型區塊51係位於二個第二型區塊52之間。第一型區塊51係與第二型源極3形成一矽控整流器結構，第一型區塊51藉由隔離區塊53而與第二型區塊52相間隔。

如第1圖、第2圖、第5圖及第6圖所示，依據本創作的第一實施例與第三實施例的高壓半導體元件100、100b為第一配置的實施例。而如第3圖、第4圖、第7圖及第8圖所示，依據本創作的第二實施例與第四實施例的高壓半導體元件100a、100c為第二配置的實施例。

在第一實施例中，高壓半導體元件100是p型通道MOSFET，其中的第一型為n型半導體，第二型而為p型半導體，高壓半導體元件100可以是DDDMOS、 DEMOS或是LDMOS的其中一種。當然，本創作的高壓半導體元件也可以是n型通道MOSFET，其中的第一型為p型半導體，第二型而為n型半導體。

於汲極5內的第一型區塊51與第二型區塊52為濃摻雜的區塊。第一型區塊51與第二型源極3形成內鑲的SCR結構，其排列方式在汲極5可以是形成n-p-n型或是排列成p-n-p型，藉由內鑲SCR結構的高單位面積抗ESD能力，能提高整體元件的抗ESD能力。

第一型區塊51與第二型區塊52之間的隔離區塊53是淺溝渠隔離區（Shallow trench isolation，STI），在其他的實施例中，隔離區塊53也可以是矽局部氧化區（LOCOS），藉由隔離區塊53的設置，能提高保持電壓而提高對閂鎖效應之抵抗能力。

如第1圖及第2圖所示，依據本創作的第一實施例的高壓半導體元件100，位於單一個第二型區塊52同側的第一型區塊51為複數個，相鄰的各個第一型區塊51之間係藉由隔離區塊53而為相間隔。自上方俯視本創作的高壓半導體元件100，第一型區塊51為方形結構，本創作不限於此，第一型區塊51也可以是其它的四邊形、六邊型、八邊型、橢圓形、正圓形等的結構，第一型區塊51由隔離區塊53所圍置，隔離區塊53的形狀是對應於第一型區塊51的形狀。

如第2圖所示，依據本創作的第一實施例的高壓半導體元件100，複數個第一型區塊51係為沿著於源極-汲極方向D1的垂直方向D2而橫向排列。而如第6圖所示的第三實施例的高壓半導體元件100b，複數個第一型區塊51亦沿著源極-汲極方向D1與源極-汲極方向的垂直方向D2而橫向排列，而在第一型井2與第二型區塊52之間呈規則的陣列排列。

如第2圖所示，依據本創作的第一實施例的高壓半導體元件100，相鄰的各個第一型區塊51之間的間隔距離S1，與第一型區塊51及第二型區塊52之間的間隔距離S2相同，當然，在其他實施例中，與第一型區塊51及第二型區塊52之間的間隔距離S2可以不同。而如第6圖及第8圖所示的第三實施例及第四實施例，第一型區塊51沿著源極-汲極方向D1而排列成多行，相鄰的行之間的間隔距離遠大於第一型區塊51與第二型區塊52之間的間隔距離。第三實施例的第一型區塊51與第2圖所示的第一實施例的第一型區塊51相比，具有較小的面積比例，第四實施例的第一型區塊51與第4圖所示的第二實施例的第一型區塊51相比，亦具有較小的面積比例，以縮減SCR結構於汲極的面積。

如第2圖所示，依據本創作的第一實施例的高壓半導體元件100，包括一第一型體極7，設置於第一型井2，且鄰接第二型源極3並形成短路（butting）相接型式，當然，第二型源極3與第一型體極7之間，也可以藉由一隔離區塊53a而為相間隔非短路型（non-butting），較佳的，隔離區塊53a與汲極5的隔離區塊53同為STI或是LOCOS。

如第1圖及第2圖所示，依據本創作的第一實施例的高壓半導體元件100，第二型源極3包括複數個源極第二型區塊31，複數個源極第二型區塊31係為沿著於源極-汲極方向D1的垂直方向D2而橫向排列。當然，在其他實施例中，第二型源極3也可以是習知長條狀的源極，其中不設置源極第二型區塊31。

在本實施例中，複數個源極第二型區塊31之間藉由隔離區塊53a而為相間隔。源極第二型區塊31之間的間隔距離相同，當然，在其他實施例中，源極第二型區塊31之間的間隔距離可以不同。

此外，本創作的第一實施例的高壓半導體元件100，更包括一第一型體井8，容置第二型源極3及第一型體極7，且夾置於第一型井2以及第二型源極3之間，第一型體井8的設置或不設置端看汲極5之工作電壓範圍。在本創作的高壓半導體為LDMOS的實施例中，如本創作的第一實施例及第二實施例，還包括一濃摻雜的埋層（buried layer）9，夾置於基板1與第一型井2之間，能進一步提高對閂鎖效應之抵抗能力，埋層9可以設置或不設置。

藉由上述之結構，於汲極5插入SCR結構，形成MOSFET與寄生SCR元件併聯形式，以提高本創作的高壓半導體元件100的二次崩潰電流，而能提高抗靜電放電的能力。此外，還利用隔離區塊53、53a將源極第二型區塊31及汲極區寄生的SCR結構內的第一型區塊51與第二型區塊52隔開，能提高保持電壓而提高對閂鎖效應之抵抗能力。

以上之敘述以及說明僅為本創作之較佳實施例之說明，對於此項技術具有通常知識者當可依據以下所界定申請專利範圍以及上述之說明而作其他之修改，惟此些修改仍應是為本創作之創作精神而在本創作之權利範圍中。

100‧‧‧高壓半導體元件
100a‧‧‧高壓半導體元件
100b‧‧‧高壓半導體元件
100c‧‧‧高壓半導體元件
1‧‧‧基板
2‧‧‧第一型井
3‧‧‧第二型源極
31‧‧‧源極第二型區塊
4‧‧‧閘極
5‧‧‧汲極
51‧‧‧第一型區塊
52‧‧‧第二型區塊
53、53a‧‧‧隔離區塊
6‧‧‧漂移區
7‧‧‧第一型體極
8‧‧‧第一型體井
9‧‧‧埋層
D1、D2‧‧‧方向
S1、S2‧‧‧間隔距離

［第1圖］為顯示根據本創作的第一實施例的高壓半導體元件的剖視圖； ［第2圖］為顯示根據本創作的第一實施例的高壓半導體元件的佈局示意圖； ［第3圖］為顯示根據本創作的第二實施例的高壓半導體元件的剖視圖； ［第4圖］為顯示根據本創作的第二實施例的高壓半導體元件的佈局示意圖； ［第5圖］為顯示根據本創作的第三實施例的高壓半導體元件的剖視圖； ［第6圖］為顯示根據本創作的第三實施例的高壓半導體元件的佈局示意圖； ［第7圖］為顯示根據本創作的第四實施例的高壓半導體元件的剖視圖； ［第8圖］為顯示根據本創作的第四實施例的高壓半導體元件的佈局示意圖。

100‧‧‧高壓半導體元件

1‧‧‧基板

2‧‧‧第一型井

3‧‧‧第二型源極

31‧‧‧源極第二型區塊

4‧‧‧閘極

5‧‧‧汲極

51‧‧‧第一型區塊

52‧‧‧第二型區塊

53、53a‧‧‧隔離區塊

6‧‧‧漂移區

7‧‧‧第一型體極

8‧‧‧第一型體井

9‧‧‧埋層

Claims (11)

1. 一種具有矽控整流器結構之高壓半導體元件，包含： 一基板； 一第一型井，設置於該基板上，該第一型井容置一第二型源極； 一閘極，設置為部分覆蓋於該第一型井；以及 一汲極，設置於該基板上並藉由一漂移區而將該汲極與該第一型井相間隔，該汲極係具有一第一配置或是一第二配置， 其中該第一配置係： 該汲極內設置有複數個第一型區塊、一第二型區塊及一隔離區塊，該複數個第一型區塊於水平方向設置於該第二型區塊與該第二型源極之間，且該複數個第一型區塊係位於該第二型區塊的二側， 該第二配置係： 該汲極內設置有複數個第一型區塊、二個第二型區塊及一隔離區塊，該二個第二型區塊於水平方向設置於該複數個第一型區塊與該第二型源極之間，且該複數個第一型區塊係位於該二個第二型區塊之間， 該第一型區塊係與該第二型源極形成一矽控整流器結構，該第一型區塊藉由該隔離區塊而與該第二型區塊相間隔。
2. 如申請專利範圍第1項之高壓半導體元件，其中該第二型源極包括複數個源極第二型區塊。
3. 如申請專利範圍第1項之高壓半導體元件，其中該第一型區塊由該隔離區塊所圍置。
4. 如申請專利範圍第1項之高壓半導體元件，其中位於該第二型區塊同側的該第一型區塊為複數個，相鄰的各個該第一型區塊之間係藉由該隔離區塊而為相間隔。
5. 如申請專利範圍第4項之高壓半導體元件，其中該複數個第一型區塊係為沿著源極-汲極方向而橫向排列。
6. 如申請專利範圍第4項之高壓半導體元件，其中該複數個第一型區塊係為沿著於源極-汲極方向的垂直方向而橫向排列。
7. 如申請專利範圍第4項之高壓半導體元件，其中該複數個第一型區塊係為沿著源極-汲極方向與源極-汲極方向的垂直方向而陣列排列。
8. 如申請專利範圍第4項之高壓半導體元件，其中相鄰的各個該第一型區塊之間的間隔距離，與該第一型區塊及該第二型區塊之間的間隔距離相同。
9. 如申請專利範圍第4項之高壓半導體元件，其中相鄰的各個該第一型區塊之間的間隔距離，與該第一型區塊及該第二型區塊之間的間隔距離不同。
10. 如申請專利範圍第1項之高壓半導體元件，更包括一第一型體極，設置於該第一型井，且鄰接該第二型源極。
11. 如申請專利範圍第1項之高壓半導體元件，更包括一第一型體井，容置該第二型源極且夾置於該第一型井以及該第二型源極之間。