TWM456586U - 靜電防護裝置及其半導體結構 - Google Patents

靜電防護裝置及其半導體結構 Download PDF

Info

Publication number
TWM456586U
TWM456586U TW101224411U TW101224411U TWM456586U TW M456586 U TWM456586 U TW M456586U TW 101224411 U TW101224411 U TW 101224411U TW 101224411 U TW101224411 U TW 101224411U TW M456586 U TWM456586 U TW M456586U
Authority
TW
Taiwan
Prior art keywords
electrode layer
protection device
electrostatic
electrostatic protection
gate
Prior art date
Application number
TW101224411U
Other languages
English (en)
Inventor
Chih-Yu Kuo
Wei-Lung Li
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW101224411U priority Critical patent/TWM456586U/zh
Priority to US13/845,062 priority patent/US20140167170A1/en
Publication of TWM456586U publication Critical patent/TWM456586U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

靜電防護裝置及其半導體結構
本新型係有關於一種靜電防護裝置及其半導體結構，且特別是有關於一種液晶顯示面板之靜電防護裝置及其半導體結構。
消費性電子時代已來臨，新的應用面不斷增加，消費者對於影像的要求愈來愈高，因此，高解析度、窄邊框及低功耗逐漸成為主流電子產品之面板必備的特性。
為迎合消費者的需求，業界發展出面板內建閘極(Gate in Panel,GIP)技術，使得電子產品之面板能符合消費者對於窄邊框之需求。
面板廠於產品出廠前必須對產品進行檢測，而確保消費者不會買到有瑕疵之產品。據此，面板廠於面板製程結束後必定會對面板進行P檢，所謂P檢是對面板外觀檢查以及點燈檢測，此點燈檢測係指對點缺陷及線缺陷進行檢查。詳細而言，於P檢時，可藉由探針將訊號傳遞進入面板，以確認資料線或掃描線可正常運作傳遞訊號。
然而，採用面板內建閘極的電子產品之面板，於設計上所需的輸入訊號較多，因此，在進行P檢時，容易引起靜電放電(Electrostatic Discharge，ESD)的問題。
由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思 來謀求解決之道，但長久以來仍未發展出適當的解決方案。
本新型內容之一目的是在提供一種液晶顯示面板之靜電防護裝置，藉以改善採用面板內建閘極的電子產品之面板所存在的問題。
為達上述目的，本新型內容之一技術態樣係關於一種液晶顯示面板之靜電防護裝置，其包含電性耦接於待測走線的半導體結構，而半導體結構包含閘極電極層、閘極絕緣層、半導體電極層以及源/汲極電極層。閘極電極層形成於基板上，其中閘極電極層之橫切面的形狀，係向基板之反方向漸縮，而於基板之反方向上形成第一漸縮端。閘極絕緣層包含第一區以及第二區，第一區係沿著閘極電極層的外表面共形設置，而第二區係形成於基板上，其中第一區之橫切面包含第一轉角及第二轉角。半導體電極層係沿著閘極絕緣層的外表面共形設置。源/汲極電極層係沿著半導體電極層的外表面共形設置。由第一漸縮端分別與第一轉角及第二轉角形成第一靜電放電路徑及第二靜電放電路徑。
根據本新型一實施例，閘極絕緣層於第一轉角及第二轉角處分別包含第一裂縫及第二裂縫，其中由第一漸縮端分別與第一裂縫及第二裂縫形成第一靜電放電路徑及第二靜電放電路徑。
根據本新型另一實施例，閘極電極層之橫切面的形狀 包含三角形及梯形的其中至少一者。
根據本新型再一實施例，閘極電極層之第一漸縮端係匯聚於同一條線上或同一個面上。
根據本新型又一實施例，基板之反方向定義為垂直方向，其中閘極電極層包含第一端與第二端，係位於水平方向上，其中第一端之橫切面的形狀，係由閘極電極層的中心向外側之方向漸縮，而於水平方向上形成第二漸縮端。
根據本新型另再一實施例，第一端之橫切面的形狀包含三角形及梯形的其中至少一者。
根據本新型另又一實施例，閘極電極層之第二漸縮端係匯聚於同一條線上或同一個面上。
根據本新型再另一實施例，源/汲極電極層係設置於閘極電極層的第二漸縮端之上。
根據本新型一實施例，靜電防護裝置更包含至少一靜電防護元件。靜電防護元件電性耦接於半導體結構。
根據本新型又一實施例，靜電防護裝置電性耦接於面板內建閘極與簡易點燈線路。
根據本新型另一實施例，對待測走線進行探針檢測時，待測走線所產生的靜電係經由第一靜電放電路徑與第二靜電放電路徑進行放電。
根據本新型再一實施例，半導體結構係設置於靜電防護元件上。
根據本新型又一實施例，閘極電極層係形成於靜電防護元件上。
因此，根據本新型之技術內容，本新型實施例藉由提供一種靜電防護裝置及其半導體結構，藉以改善採用面板內建閘極的電子產品，於進行P檢時，容易引起靜電放電的問題。
如第1圖所示之採用面板內建閘極的電子產品之面板結構100(其包含面板110、面板內建閘極120、簡易點燈線路130、第一位置140以及第二位置150。)，於設計上所需的輸入訊號較多，因此，在進行P檢時，容易引起靜電放電的問題。為解決上述問題，本新型實施例提供一種液晶顯示面板之靜電防護裝置，其可依照實際需求而選擇性地設置於第一位置140或第二位置150，而能將靜電電荷釋放，如此，得以保護採用面板內建閘極的電子產品之面板100不受靜電破壞。上述半導體結構將於後文中詳述。
第2圖係依照本新型一實施例繪示一種液晶顯示面板之靜電防護裝置之製造流程示意圖。如需形成靜電防護裝置之半導體結構要四道製程，首先，形成閘極電極層(Gate Electrode,GE)210於基板上(圖中未示)，接著，形成閘極絕緣層(Gate Insulated,GI)於閘極電極層210上，再形成半導體電極層(Semiconductor Electrode,SE)230於閘極絕緣層上，然後，形成源/汲極電極層240於半導體電極層(Source and Drain Electrode,SD)230上。在第2圖中，由 於靜電防護裝置之閘極絕緣層可為氮化矽，其完全覆蓋於閘極電極層上，因而並無使用光罩。
為使本新型更易於理解，在此，對第2圖所形成之靜電防護裝置沿著切線AB進行剖面，而上述切線AB之橫切面圖係繪示於第3A及3B圖中。
如第3A圖所示，液晶顯示面板之靜電防護裝置200包含閘極電極層210、閘極絕緣層220、半導體電極層230以及源/汲極電極層240。閘極電極層210可形成於基板290上。如圖所示，閘極電極層210之橫切面的形狀，係向基板290之反方向漸縮，而於基板290之反方向上形成第一漸縮端212。閘極絕緣層220包含第一區226以及第二區228，第一區226係沿著閘極電極層210的外表面共形設置，而第二區228係形成於基板290上，其中第一區226之橫切面包含第一轉角222及第二轉角224。
此外，半導體電極層230係沿著閘極絕緣層220的外表面共形設置。源/汲極電極層240係沿著半導體電極層230的外表面共形設置。如圖所示，可由第一漸縮端212分別與第一轉角222及第二轉角224形成第一靜電放電路徑及第二靜電放電路徑。在一實施例中，第一及第二靜電放電路徑可延伸至半導體電極層230及源/汲極電極層240的轉角處。然本新型並不以第3A圖所示之結構為限，其僅用以例示性地繪示本新型其中一種實施方式，在不脫離本新型之精神的狀況下，對第3A圖所示之結構作任何更動或潤飾皆落入本新型之範圍內。
承上所述，由於閘極電極層210包含第一漸縮端212，而使得靜電電荷容易被第一漸縮端212所誘發，而上述靜電電荷可由第一漸縮端212與第一及第二轉角222、224形成第一及第二靜電放電路徑，對其進行放電。如此，即可解決採用面板內建閘極的電子產品之面板，在進行P檢時，容易引起靜電放電的問題。
在一實施例中，閘極絕緣層220於第一轉角222及第二轉角224處分別包含第一裂縫及第二裂縫，其中由第一漸縮端212分別與第一裂縫及第二裂縫形成第一靜電放電路徑及第二靜電放電路徑。詳細而言，會產生上述裂縫是由於閘極絕緣層220成膜於轉角過大之處。當閘極電極層210及半導體電極層230兩者電位不同時，容易沿著裂縫處形成通道，並誘發靜電之產生，因而於第一漸縮端212與第一裂縫及第二裂縫之間形成上述第一靜電放電路徑及第二靜電放電路徑。由此可知，本新型實施例克服習知技藝人士認為於半導體結構中具有裂縫，會影響半導體結構之性能的技術偏見，並進一步將上述裂縫作為靜電防護之用。
在另一實施例中，第3A圖所示之閘極電極層210之第一漸縮端212係匯聚於同一個面上，換言之，閘極電極層210之第一漸縮端212的橫切面形狀可為梯形。
本新型之另一實現方式係繪示於第3B圖。第3B圖與第3A圖中之靜電防護裝置200的不同之處在於，其第一漸縮端214係匯聚於同一條線上，換言之，閘極電極層210 之橫切面的形狀可為三角形，使得閘極電極層210之第一漸縮端214類似尖端放電結構，而能達到尖端放電之效果，如此，更能將靜電電荷釋放。
為使本新型實施例之靜電防護裝置能達到更佳之靜電防護效果，本新型更提供如第4圖所示之結構。首先，基板之反方向定義為垂直方向，對讀者而言，亦即看入圖式的方向為垂直方向。閘極電極層210包含第一端216與第二端218，係位於水平方向上，其中第一端216之橫切面的形狀，係由閘極電極層210的中心向外側之方向漸縮，而於水平方向上形成第二漸縮端219。如此一來，除了透過第一漸縮端212與第一及第二轉角222、224所形成的第一及第二靜電放電路徑外，靜電防護裝置200更可透過第二漸縮端219來對靜電電荷進行放電。
在一實施例中，如第4圖所示，閘極電極層210之第二漸縮端219係匯聚於同一條線上，換言之，閘極電極層210之橫切面的形狀可為三角形，使得閘極電極層210之第二漸縮端219類似尖端放電結構，而能達到尖端放電之效果，如此，更能將靜電電荷釋放，然上述結構並非用以限定本新型，於其它實施例中，閘極電極層210之第二漸縮端219係匯聚於同一個面上，換言之，閘極電極層210之第二漸縮端219的橫切面形狀可為梯形。在一實施例中，源/汲極電極層240係設置於閘極電極層210的第二漸縮端219之上，如此，更能將誘發於源/汲極電極層240與第二漸縮端219間的靜電電荷導出。
如第1圖所示，本新型實施例提供之靜電防護裝置可依照實際需求而選擇性地設置於第一位置140或第二位置150，並電性耦接於面板內建閘極120及簡易點燈線路130，以下將更進一步介紹靜電防護裝置的實際配置方式。第5圖係繪示依照本新型一實施例的一種靜電防護裝置之配置示意圖。如第5圖所示，標號510者為面板之待測走線，靜電防護裝置200可製作成單元結構，而間隔性地配置於面板之待測走線510上，以於進行P檢時，將所產生之靜電電荷導出，避免面板之待測走線510處產生靜電破壞。
第6圖繪示靜電防護裝置200之另一配置方式。標號610者為面板之待測走線，在此靜電防護裝置200可製作成環狀結構，而配置於面板之待測走線610上，以於進行P檢時，將所產生之靜電電荷導出，避免面板之待測走線610處產生靜電破壞。
為對採用面板內建閘極的電子產品之面板100有更佳之靜電保護效果，本新型實施例之靜電防護裝置200亦可與其它靜電防護元件一併使用。第7圖係繪示靜電防護裝置200配合其它靜電防護元件之配置方式，如圖所示，標號710者為面板之待測走線，而標號720為訊號線，兩者之間存在一電位差而能透過尖端放電結構730、740將P檢所產生之靜電進行釋放，其中靜電防護裝置200配置於尖端放電結構730、740上，而能待測走線710進行簡易點燈檢測時，待測走線710所產生的靜電係經由靜電防護裝置 200的第一與第二靜電放電路徑進行放電。在一實施例中，靜電防護裝置200的閘極電極層210係形成於尖端放電結構730、740上。再者，靜電防護裝置200亦可配合二極體式靜電防護結構750一併使用。
第8圖繪示靜電防護裝置200之另一配置方式，如圖所示，標號810者為面板之待測走線，而標號820為訊號線，兩者之間存在一電位差而能透過尖端放電結構830、840將P檢所產生之靜電進行釋放，其中靜電防護裝置200配置於尖端放電結構830、840上，而能待測走線810進行簡易點燈檢測時，待測走線810所產生的靜電係經由靜電防護裝置200的第一與第二靜電放電路徑進行放電。在一實施例中，靜電防護裝置200的閘極電極層210係形成於尖端放電結構830、840上。再者，靜電防護裝置200亦可配合二極體式靜電防護結構850一併使用。然本新型並不以第5、6、7及8圖所示之配置方式為限，熟習此技藝者當可依照實際需求來配置靜電防護裝置200、尖端放電結構730、740、830、840及二極體式靜電防護結構750、850。
由上述本新型實施方式可知，應用本新型具有下列優點。本新型實施例揭露一種液晶顯示面板之靜電防護裝置及其半導體結構，藉以改善採用面板內建閘極的電子產品，於進行P檢時，容易引起靜電放電的問題。
雖然本新型已以實施方式揭露如上，然其並非用以限定本新型，任何熟習此技藝者，在不脫離本新型之精神和範圍內，當可作各種之更動與潤飾，因此本新型之保護範 圍當視後附之申請專利範圍所界定者為準。
100‧‧‧面板結構
110‧‧‧面板
228‧‧‧第二區
230‧‧‧半導體電極層
120‧‧‧面板內建閘極
130‧‧‧簡易點燈線路
140‧‧‧第一位置
150‧‧‧第二位置
200‧‧‧靜電防護裝置
210‧‧‧閘極電極層
212‧‧‧第一漸縮端
214‧‧‧第一漸縮端
216‧‧‧第一端
218‧‧‧第二端
219‧‧‧第二漸縮端
220‧‧‧閘極絕緣層
222‧‧‧第一轉角
224‧‧‧第二轉角
226‧‧‧第一區
240‧‧‧源/汲極電極層
290‧‧‧基板
510‧‧‧待測走線
610‧‧‧待測走線
710‧‧‧待測走線
720‧‧‧訊號線
730‧‧‧尖端放電結構
740‧‧‧尖端放電結構
750‧‧‧二極體式靜電防護結構
810‧‧‧待測走線
820‧‧‧訊號線
830‧‧‧尖端放電結構
840‧‧‧尖端放電結構
850‧‧‧二極體式靜電防護結構
第1圖係繪示一種面板內建閘極的電子產品之面板示意圖。
第2圖係依照本新型一實施例繪示一種靜電防護裝置之製造流程示意圖。
第3A圖係繪示依照本新型另一實施例的一種靜電防護裝置剖面圖；第3B圖係繪示依照本新型再一實施例的一種靜電防護裝置剖面圖。
第4圖係繪示依照本新型又一實施例的一種靜電防護裝置示意圖。
第5圖係繪示依照本新型另一實施方式的一種靜電防護裝置之配置示意圖。
第6圖係繪示依照本新型再一實施方式的一種靜電防護裝置之配置示意圖。
第7圖係繪示依照本新型又一實施方式的一種靜電防護裝置與其它靜電防護結構之配置示意圖。
第8圖係繪示依照本新型另一實施方式的一種靜電防護裝置與其它靜電防護結構之配置示意圖。
200‧‧‧半導體結構
210‧‧‧閘極電極層
212‧‧‧第一漸縮端
220‧‧‧閘極絕緣層
222‧‧‧第一轉角
224‧‧‧第二轉角
226‧‧‧第一區
228‧‧‧第二區
230‧‧‧半導體電極層
240‧‧‧源/汲極電極層
290‧‧‧基板

Claims (13)

  1. 一種靜電防護裝置，包含一半導體結構電性耦接於一待測走線，該半導體結構包含：一閘極電極層，形成於一基板上，其中該閘極電極層之橫切面的形狀，係向該基板之反方向漸縮，而於該基板之反方向上形成一第一漸縮端；一閘極絕緣層，包含一第一區以及一第二區，該第一區係沿著該閘極電極層的外表面共形設置，而該第二區係形成於該基板上，其中該第一區之橫切面包含第一轉角及第二轉角；一半導體電極層，係沿著該閘極絕緣層的外表面共形設置；以及一源/汲極電極層，係沿著該半導體電極層的外表面共形設置；其中由該第一漸縮端分別與該第一轉角及該第二轉角形成一第一靜電放電路徑及一第二靜電放電路徑。
  2. 如請求項1所述之靜電防護裝置，其中該閘極絕緣層於該第一轉角及第二轉角處分別包含一第一裂縫及一第二裂縫，其中由該第一漸縮端分別與該第一裂縫及該第二裂縫形成該第一靜電放電路徑及該第二靜電放電路徑。
  3. 如請求項1所述之靜電防護裝置，其中該閘極電極層之橫切面的形狀包含一三角形及一梯形的其中至少一 者。
  4. 如請求項1所述之靜電防護裝置，其中該閘極電極層之該第一漸縮端係匯聚於同一條線上或同一個面上。
  5. 如請求項1所述之靜電防護裝置，其中該基板之反方向定義為一垂直方向，其中該閘極電極層包含第一端與第二端，係位於一水平方向上，其中該第一端之橫切面的形狀，係由該閘極電極層的中心向外側之方向漸縮，而於該水平方向上形成一第二漸縮端。
  6. 如請求項5所述之靜電防護裝置，其中該第一端之橫切面的形狀包含一三角形及一梯形的其中至少一者。
  7. 如請求項6所述之靜電防護裝置，其中該閘極電極層之該第二漸縮端係匯聚於同一條線上或同一個面上。
  8. 如請求項5所述之靜電防護裝置，其中該源/汲極電極層係設置於該閘極電極層的該第二漸縮端之上。
  9. 如請求項1所述之靜電防護裝置，更包含：至少一靜電防護元件，電性耦接於該半導體結構。
  10. 如請求項1所述之靜電防護裝置，該靜電防護裝置電性耦接於一面板內建閘極與一簡易點燈線路。
  11. 如請求項1所述之靜電防護裝置，當對該待測走線進行簡易點燈檢測時，該待測走線所產生的靜電係經由該第一靜電放電路徑與該第二靜電放電路徑進行放電。
  12. 如請求項9所述之靜電防護裝置，其中該半導體結構係設置於該至少一靜電防護元件上。
  13. 如請求項12所述之靜電防護裝置，其中該閘極電極層係形成於該至少一靜電防護元件上。
TW101224411U 2012-12-17 2012-12-17 靜電防護裝置及其半導體結構 TWM456586U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101224411U TWM456586U (zh) 2012-12-17 2012-12-17 靜電防護裝置及其半導體結構
US13/845,062 US20140167170A1 (en) 2012-12-17 2013-03-17 Electrostatic discharge protection device and semiconductor structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101224411U TWM456586U (zh) 2012-12-17 2012-12-17 靜電防護裝置及其半導體結構

Publications (1)

Publication Number Publication Date
TWM456586U true TWM456586U (zh) 2013-07-01

Family

ID=49227128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101224411U TWM456586U (zh) 2012-12-17 2012-12-17 靜電防護裝置及其半導體結構

Country Status (2)

Country Link
US (1) US20140167170A1 (zh)
TW (1) TWM456586U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600946B (zh) * 2015-04-07 2017-10-01 群創光電股份有限公司 顯示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526696B (zh) * 2014-05-22 2016-03-21 聯詠科技股份有限公司 影像顯示系統及其顯示驅動模組
JP7208733B2 (ja) * 2018-07-31 2023-01-19 日本電産サンキョー株式会社 搬送システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600946B (zh) * 2015-04-07 2017-10-01 群創光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
US20140167170A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
WO2018054062A1 (zh) 显示面板和显示设备
TWI548883B (zh) 顯示裝置
JP6188953B2 (ja) 液晶ディスプレイ、液晶ディスプレイテスト方法及び電子装置
JP6441479B2 (ja) 液晶表示パネル及びそのカラーフィルタ配列基板
TWI395037B (zh) 主動元件陣列基板及其檢測方法
US9171869B1 (en) Array substrate and display device
US20110057905A1 (en) Touch Panel and Inspection Method Thereof
US20180158838A1 (en) Pixel array substrate
CN104793828A (zh) 阵列基板、显示面板及显示装置
JP6209434B2 (ja) 配線基板及び表示装置
TWM456586U (zh) 靜電防護裝置及其半導體結構
US20160103378A1 (en) Array substrate and liquid crystal display panel including the same
US7705353B2 (en) Bonding pad, active device array substrate and liquid crystal display panel
TWI467269B (zh) 顯示面板的測試結構及其測試方法與測試後的測試結構
TW201715371A (zh) 內嵌式觸控裝置
CN102566188A (zh) 显示装置结构、电泳显示器的显示面板结构及其制造方法
JP2013047697A (ja) 表示装置用パネルおよびその製造方法
TW201518748A (zh) 顯示面板及其測試方法
US20160276368A1 (en) Thin-Film Transistor Array Substrate And Method For Manufacturing Thin-Film Transistor Array Substrate
KR101174156B1 (ko) 평판 표시장치
KR102026928B1 (ko) 액정표시장치의 어레이 테스트 패드 설계 및 제조방법
TWI432862B (zh) 液晶面板及其畫素結構
TWI566151B (zh) 觸控面板與電子裝置
US9977279B2 (en) Color filter substrate and manufacturing method thereof, and display device
TWI484197B (zh) 顯示裝置與其檢測方法

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees