TWM453968U - 水平式發光二極體 - Google Patents
水平式發光二極體 Download PDFInfo
- Publication number
- TWM453968U TWM453968U TW101218885U TW101218885U TWM453968U TW M453968 U TWM453968 U TW M453968U TW 101218885 U TW101218885 U TW 101218885U TW 101218885 U TW101218885 U TW 101218885U TW M453968 U TWM453968 U TW M453968U
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- electrode
- layer
- emitting diode
- horizontal light
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Description
本創作是有關於一種半導體發光元件,且特別是有關於一種具有相同水平高度之電極的水平式發光二極體。
發光二極體(Light-Emitting Diode,LED)主要是透過電能轉化為光能的方式發光。傳統的水平式發光二極體包括一依序由第一半導體層、發光層以及第二半導體層堆疊所形成之平台狀磊晶堆疊結構,以及分別配置於第一半導體層上之第一電極與第二半導體層上之第二電極。當提供電能至發光二極體的第一電極與第二電極時,電流通過磊晶堆疊結構,且磊晶堆疊結構內之電子與電洞結合後釋放能量,並以光的形式發出。
然而,當進行發光二極體之封裝時,因為平台狀磊晶堆疊結構的頂面與底面具有高低差的關係,使得位於頂面(第二半導體層)的第二電極與位於底面(第一半導體層)的第一電極會因影像辨識不佳的結果而使得影像顯示出不同灰階顏色的色差,造成封裝機台無法根據影像對發光二極體進行打線製程。也就是說,當水平式發光二極體的第一電極與第二電極的高度有明顯落差時,會造成後續封裝時影像辨識結果產生色差的問題,進而影響封裝作業之進行,有待改善。
本創作係有關於一種水平式發光二極體,藉由增加位於第一半導體層上之第一電極的高度,使得第一電極與位於第二半導體層上之第二電極具有實質上相同之水平高度,以避免電極間的高度差而影響封裝作業之進行。
根據本創作之一方面,提出一種水平式發光二極體,包括一基板、一第一半導體層、一發光層、一第二半導體層、一第一電極以及一第二電極。第一半導體層位於基板上。發光層位於第一半導體層上且露出部分第一半導體層。第二半導體層位於發光層上。第一電極位於露出部分之第一半導體層上。第二電極位於第二半導體層上。第一電極與第二電極之上表面具有實質上相同的水平高度。
為了對本創作之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
本實施例揭露之水平式發光二極體,係藉由增加位於第一半導體層上之第一電極的高度,使得第一電極之上表面與位於第二半導體層上之第二電極之上表面具有實質上相同之水平高度。需說明的是,「實質上相同」之用語並非限制第一電極與第二電極的水平高度一定完全相同,亦可包含第一電極與第二電極的水平高度略微不同的情況,只要在容許的範圍,且不影響封裝作業之進行的情況下,封裝機台可根據影像辨識的結果對發光二極體進行打線製程即可。
以下係提出實施例進行詳細說明,實施例僅用以作為
範例說明,並非用以限縮本創作欲保護之範圍。
第1A圖及第1B圖分別繪示依照本創作一實施例之水平式發光二極體的結構示意圖。第2A~2E圖分別繪示依照本創作一實施例之水平式發光二極體的製造過程之示意圖。
請先參照第1A圖,水平式發光二極體10包括一基板100、一第一半導體層102、一發光層104、一第二半導體層106、一第一電極123以及一第二電極125。第一半導體層102位於基板100上。發光層104位於第一半導體層102上且露出部分第一半導體層102。第二半導體層106位於發光層104上。第一電極123位於露出部分之第一半導體層102上。第二電極125位於第二半導體層106上。也就是說,第一半導體層102、發光層104以及第二半導體層106依序堆疊並經由非等向性蝕刻而形成一平台狀磊晶堆疊結構108,其具有一頂面107以及一底面101,且底面101顯露出部分第一半導體層102。第一電極123與第二電極125分別位於底面101與第二半導體層106上。於本實施例中,基板100可為矽基板、氮化鎵基板、碳化矽基板、藍寶石基板或以上述基板再進行圖形化等加工的基板,但並不以此為限。第一半導體層102為N型半導體層而第二半導體層106為P型半導體層,但並不以此為限。於其他實施例中,第一半導體層102為P型半導體層而第二半導體層106為N型半導體層。第一半導體層102及二半導體層106係由一Ⅲ-V族化合物半導體材料所製成,Ⅲ-V族化合物半導體材料例如可為氮化鎵、氮化銦
鎵、砷化鎵或其組合。發光層104可以是Ⅲ-V族二元素化合物半導體(例如是砷化鎵(GaAs)、磷化銦(InP)、磷化鎵(GaP)、氮化鎵(GaN))、Ⅲ-V族多元素化合物半導體(例如是砷化鋁鎵(AlGaAs)、磷砷化鎵(GaAsP)、磷化鋁鎵銦(AlGaInP)、砷化鋁銦鎵(AlInGaAs))或Ⅱ-Ⅵ族二元素化合物半導體(例如是硒化鎘(CdSe)、硫化鎘(CdS)、硒化鋅(ZnSe))。
第一電極123與第二電極125之材質可為金、鋁、銀、銅、鉑、鉻、錫、鎳、鉻合金、鎳合金、銅矽合金、鋁銅矽合金、鋁矽合金、金錫合金及其組合。第一電極123及第二電極125可各自為單層結構或多層結構。於本實施例中,第一電極123及第二電極125皆為多層結構,但並不以此為限,例如第1B圖所示即為第一電極123及第二電極125皆為單層結構之示意圖。
第一電極123包含一第一金屬層122、一第二金屬層124、一第三金屬層126以及一第四金屬層128。第二電極125則包含第三金屬126以及第四金屬層128。第一金屬層122與第三金屬層124之材質可為鉻、鉻合金、鎳、鎳合金、錫或其組合,較佳為鉻。第二金屬層124與第四金屬層128之材質可為金、鋁、銀、銅、鉑、銅矽合金、鋁銅矽合金、鋁矽合金、金錫合金及其組合,較佳為金。
在一實施例中,平台狀磊晶堆疊結構108的頂面107與底面101之間的高度差(即高度H1)大約0.5微米~5.0微米,而本實施例藉由增加位於底面101上之第一電極123的第三金屬層126及第四金屬層128之高度H2,例如約為
0.02微米~7.0微米,以使第一電極123的高度H2至少大於高度H1。在一實施例中,第一電極123垂直於底面101的高度H2約為第二電極125垂直於頂面107的高度H3與高度H1的總和,以使第一電極123之上表面S1與該第二電極125之上表面S2具有實質上相同的水平高度。
以下介紹水平式發光二極體10的製造過程。請參照第2A圖,於基板100上依序形成第一半導體層102、發光層104以及第二半導體層106。接著,以非等向性蝕刻第一半導體層102、發光層104以及第二半導體層106,以形成平台狀磊晶堆疊結構108於基板100上。常見的作法是以曝光顯影的方式定義一光阻開口(未繪示),再以感應耦合電漿(Inductively coupled plasma,ICP)蝕刻位於光阻開口中的第二半導體層106,並向下蝕刻發光層104及第一半導體層102,直到露出部分第一半導體層102為止。
請續參第2B圖,形成一介電層110於平台狀磊晶堆疊結構108上,介電層110例如以化學氣相沉積法、電漿輔助化學氣相沉積法、高密度電漿輔助化學氣相沉積法、蒸鍍法或濺鍍法形成,其材質例如為氧化矽、氧化鈦、氧化鈮、氮化矽、氮氧化矽或上述之組合。隨後,移除部分介電層110以形成一開口115,並露出位於開口115中之部分第一半導體層102。接著,以蒸鍍或濺鍍的方式形成一第一金屬層122於開口115中以及露出之部分第一半導體層102上。再以蒸鍍或濺鍍的方式形成一第二金屬層124於第一金屬層122上,如第2C圖所示。在一實施例中,
第二金屬層124的厚度大於第一金屬層122的厚度。第一金屬層122之材質例如為鉻,可做為第二金屬層124與第一半導體層102之間的黏著層,而第二金屬層124的材質則為導電性較佳之金屬,例如金。第一金屬層122與第二金屬層124垂直的總高度H4約等於平台狀磊晶堆疊結構108的高度H1。
請參照第2D圖,形成一光阻層130,並於所欲形成第一電極123及第二電極125的地方移除部分光阻層130以形成一第一開口131及一第二開口132,且於第一開口131中露出第一金屬層122及第二金屬層124、於第二開口132中露出部分第二半導體層106。接著,以蒸鍍或濺鍍的方式形成一第三金屬層126於第一開口131及一第二開口132中以及光阻層130上,再以蒸鍍或濺鍍的方式形成一第四金屬層128於第三金屬層126上。在一實施例中,第四金屬層128的厚度大於第三金屬層126的厚度。第三金屬層126之材質例如為鉻,而第四金屬層128的材質為導電性較佳之金屬,例如金。隨後,例如以剝離法(lift off)移除部分第三金屬層126與第四金屬層128,再移除光阻層130。最後,請參第2E圖,只保留位於第一半導體層102上相互堆疊的第一金屬層122、第二金屬層124、第三金屬層126與第四金屬層128,以做為第一電極123,以及保留位於第二半導體層106上相互堆疊的第三金屬層126與第四金屬層128,以做為第二電極125。第一電極123之第三金屬層126與第四金屬層128垂直於底面101的總高度H5約等於第二電極125垂直於頂面107之高度
H3。因此,本實施例經由上述的製作方法所製作之第一電極123與第二電極125,可使第一電極123之上表面S1與第二電極125之上表面S2具有實質上相同的水平高度。
綜上所述,本創作之水平式發光二極體因具有相同水平高度之第一電極與第二電極,故於後續封裝過程中,封裝機台可輕易地根據影像辨識的結果對水平式發光二極體進行打線製程,以完成水平式發光二極體之封裝作業,而不會有因電極高低差所產生的影像辨識不佳的問題。
雖然本創作已以較佳實施例揭露如上,然其並非用以限定本創作。本創作所屬技術領域中具有通常知識者,在不脫離本創作之精神和範圍內,當可作各種之更動與潤飾。因此,本創作之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧水平式發光二極體
100‧‧‧基板
101‧‧‧底面
102‧‧‧第一半導體層
104‧‧‧發光層
106‧‧‧第二半導體層
107‧‧‧頂面
108‧‧‧平台狀磊晶堆疊結構
110‧‧‧介電層
115‧‧‧開口
122‧‧‧第一金屬層
123‧‧‧第一電極
124‧‧‧第二金屬層
125‧‧‧第二電極
126‧‧‧第三金屬層
128‧‧‧第四金屬層
130‧‧‧光阻層
131‧‧‧第一開口
132‧‧‧第二開口
H1、H2、H3、H4、H5‧‧‧高度
S1、S2‧‧‧上表面
第1A圖及第1B圖分別繪示依照本創作一實施例之水平式發光二極體的結構示意圖。
第2A~2E圖分別繪示依照本創作一實施例之水平式發光二極體的製造過程之示意圖。
10‧‧‧水平式發光二極體
100‧‧‧基板
101‧‧‧底面
102‧‧‧第一半導體層
104‧‧‧發光層
106‧‧‧第二半導體層
107‧‧‧頂面
108‧‧‧平台狀磊晶堆疊結構
110‧‧‧介電層
122‧‧‧第一金屬層
123‧‧‧第一電極
124‧‧‧第二金屬層
125‧‧‧第二電極
126‧‧‧第三金屬層
128‧‧‧第四金屬層
H1、H2、H3‧‧‧高度
S1、S2‧‧‧上表面
Claims (10)
- 一種水平式發光二極體,包括:一基板;一第一半導體層,位於該基板上;一發光層,位於該第一半導體層上且露出部分該第一半導體層;一第二半導體層,位於該發光層上;一第一電極,位於該露出部分之該第一半導體層上;以及一第二電極,位於該第二半導體層上,其中該第一電極與該第二電極之上表面具有相同的水平高度。
- 如申請專利範圍第1項所述之水平式發光二極體,其中該第一半導體層為N型半導體層,該第二半導體層為P型半導體層。
- 如申請專利範圍第1項所述之水平式發光二極體,其中該第一半導體層為P型半導體層,該第二半導體層為N型半導體層。
- 如申請專利範圍第1項所述之水平式發光二極體,其中該第一電極及該第二電極各自為單層或多層結構。
- 一種水平式發光二極體,包括:一基板;一平台狀磊晶堆疊結構,位於該基板上;一第一電極,位於該基板上;以及一第二電極,位於該平台狀磊晶堆疊結構上,其中該 第一電極與該第二電極之上表面具有相同水平高度。
- 如申請專利範圍第5項所述之水平式發光二極體,其中該平台狀磊晶堆疊結構係經非等向性蝕刻而形成,包括:一第一半導體層,位於該基板上;一發光層,位於該第一半導體層上;以及一第二半導體層,位於該發光層上,其中該第二電極係位於該第二半導體層上。
- 如申請專利範圍第5項所述之水平式發光二極體,更包括一半導體層位於該基板上,其中該平台狀磊晶堆疊結構及該第一電極係位於該半導體層上。
- 如申請專利範圍第6項所述之水平式發光二極體,更包括一半導體層位於該基板上,其中該平台狀磊晶堆疊結構及該第一電極係位於該半導體層上。
- 如申請專利範圍第8項所述之水平式發光二極體,其中該第一半導體層及該半導體層為P型半導體層或N型半導體層之其中一者,而該第二半導體層為P型半導體層或N型半導體層之另一者。
- 如申請專利範圍第5項所述之水平式發光二極體,其中該第一電極及該第二電極各自為單層或多層結構。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220316834 CN202651117U (zh) | 2012-07-03 | 2012-07-03 | 水平式发光二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM453968U true TWM453968U (zh) | 2013-05-21 |
Family
ID=47420178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101218885U TWM453968U (zh) | 2012-07-03 | 2012-09-28 | 水平式發光二極體 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN202651117U (zh) |
TW (1) | TWM453968U (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106887488B (zh) * | 2015-12-15 | 2019-06-11 | 群创光电股份有限公司 | 发光二极管及使用此发光二极管所制得的显示装置 |
-
2012
- 2012-07-03 CN CN 201220316834 patent/CN202651117U/zh not_active Expired - Fee Related
- 2012-09-28 TW TW101218885U patent/TWM453968U/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN202651117U (zh) | 2013-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580934B2 (en) | Micro light emitting diode and manufacturing method thereof | |
TWI758400B (zh) | 發光元件 | |
US9502627B2 (en) | Wafer level photonic devices dies structure and method of making the same | |
TWI772253B (zh) | 發光元件 | |
JP2011176093A (ja) | 発光素子用基板および発光素子 | |
KR100999800B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
JP2011060966A (ja) | 発光装置 | |
TW201351700A (zh) | 發光二極體及其製造方法 | |
US20160035939A1 (en) | Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element | |
US20180358510A1 (en) | Optoelectronic semiconductor chip and method for fabricating an optoelectronic semiconductor chip | |
WO2023093446A1 (zh) | 一种发光二极管芯片、发光装置 | |
JP2017204640A (ja) | 発光デバイス及びその製造方法 | |
TWI625870B (zh) | 製造半導體發光裝置的方法 | |
KR20210135426A (ko) | 발광소자 | |
JP2018085432A (ja) | 発光素子の製造方法 | |
JP5404808B2 (ja) | 発光素子 | |
TWM453968U (zh) | 水平式發光二極體 | |
TWI786503B (zh) | 發光元件及其製造方法 | |
TWI809311B (zh) | 發光元件 | |
JP5952880B2 (ja) | オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト | |
CN117410414A (zh) | 光电半导体元件 | |
TW202310444A (zh) | 發光元件及其製造方法 | |
TW202349740A (zh) | 光電半導體元件 | |
TW202141814A (zh) | 發光元件及其製造方法 | |
US20140284612A1 (en) | Light emitting diode and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4K | Annulment or lapse of a utility model due to non-payment of fees |