TWM445258U - 熱電分離之導線架結構 - Google Patents

熱電分離之導線架結構 Download PDF

Info

Publication number
TWM445258U
TWM445258U TW101212215U TW101212215U TWM445258U TW M445258 U TWM445258 U TW M445258U TW 101212215 U TW101212215 U TW 101212215U TW 101212215 U TW101212215 U TW 101212215U TW M445258 U TWM445258 U TW M445258U
Authority
TW
Taiwan
Prior art keywords
lead frame
frame structure
crystal heat
solid crystal
bracket
Prior art date
Application number
TW101212215U
Other languages
English (en)
Inventor
Yuan-Fu Lee
Original Assignee
Bi Chi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bi Chi Corp filed Critical Bi Chi Corp
Priority to TW101212215U priority Critical patent/TWM445258U/zh
Publication of TWM445258U publication Critical patent/TWM445258U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

熱電分離之導線架結構
本創作係為一種導線架結構，特別為一種熱電分離之導線架結構。
導線架為諸多電子元件封裝製造所必備之架構，其穩定與否及其功能性的強弱，常會影響封裝後元件之功能表現。其表現在高功率元件的製造上尤為明顯。
如第1圖所示，現行的導線架結構100大多使用單層導線架，其係在一矩形框架上以線切割或模造之方式形成一對相分離的電極，加上一絕緣材質的固晶區後，再將導線架切腳折彎成型為基本導線架結構。
如第1圖所示之導線架結構100雖為習知之所最常用，然而其最大的缺點在於：因其為單層結構，無法做到熱電分離，而且其最大面積又是由欲封裝之元件所決定，在元件使用時常會因為溫度的升高至使元件產生異常，並由此溫度的升高而產生對電子訊號之干擾，更增加了元件使用的訊號正確性疑慮。
本創作係為一種熱電分離之導線架結構，其包括：一導線架框架；至少一對電極導線架；一固晶散熱支架；二定位柱以及一邊界層。本創作係藉由電極導線架與固晶散熱支架之分離而加大了固晶散熱區的面積及體積，以達到極佳的散熱效果。尤其是在大功率元件的封裝與應用上，本創作更可解決高功率 元件散熱不易的大問題。
為達上述功效，本創作提供一種熱電分離之導線架結構，其包括：一導線架框架，其為一矩形支架，支架內部形成有二第一定位孔；至少一對電極導線架，延伸形成於該導線架框架之內；一固晶散熱支架，其形成有一圓型或多邊形之固晶散熱區；二定位柱；以及一邊界層，邊界層並延伸有一絕緣層及一彎腳容置區。
藉由本創作的實施，至少可達到下列進步功效：
一、熱電分離，降低因溫度升高產生對電子訊號之干擾。
二、增加固晶散熱區的面積與體積，提高元件的散熱效率。
為了使任何熟習相關技藝者了解本創作之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本創作相關之目的及優點，因此將在實施方式中詳細敘述本創作之詳細特徵以及優點。
第2A~2D圖為本創作之一種熱電分離之導線架結構實施例圖。其中第2A圖為上視圖，第2B圖為下視圖，第2C圖為側視圖，第2D圖為剖視圖。第3A圖為本創作之一種導線架框架實施例圖。第3B圖為第3A圖之側視圖。第4A圖為本創作之一種固晶散熱支架實施例圖。第4B圖為第4A圖之側視圖。第5圖為本創作之一種邊界層實施例圖。第6A圖為本創作之一種具二對電極之導線架結構實施例圖。第6B圖為第6A圖之側視圖。第7A圖為本創作之一種矩形固晶散熱區之固晶散熱支架 結構實施例圖。第7B圖為第7A圖之側視圖。第8A~8B圖為本創作之一種熱電分離之導線架結構態樣一實施例圖。第9A~9B圖為本創作之一種熱電分離之導線架結構態樣二實施例圖。第10A~10B圖為本創作之一種熱電分離之導線架結構態樣三實施例圖。第11A~11B圖為本創作之一種熱電分離之導線架結構態樣四實施例圖。第12A~12B圖為本創作之一種熱電分離之導線架結構態樣五實施例圖。第13A~13B圖為本創作之一種熱電分離之導線架結構態樣六實施例圖。第14A~14B圖為本創作之一種熱電分離之導線架結構陣列實施例圖。
如第2A~2D圖所示，本實施例為一種熱電分離之導線架結構200，其包括：一導線架框架10；至少一對電極導線架11,12；一固晶散熱支架20；二定位柱30；以及一邊界層40，其係以一模具射出成形於電極導線架11,12之上。
如第3A圖所示，本實施例之一種導線架框架10，其為一矩形支架，支架內部形成有二個第一定位孔13,14。一對電極導線架11,12並延伸形成於導線架框架10之內，該些電極導線架11,12係半蝕刻或沖壓成形之導電金屬支架。每一電極導線架11,12分別連接於導線架框架10上，且該些電極導線架11,12間形成有一中空區域15，該些電極導線架11,12上並形成有至少一對電極P1,N1，及於底部形成一第一凹陷16，第一凹陷16係為半蝕刻或沖壓成形而成。
如第4A圖所示，本實施例之一種固晶散熱支架20，固晶散熱支架20為一導熱材質支架，固晶散熱支架20形成有一圓形或多邊形之固晶散熱區21，固晶散熱區21係與中空區域15 中心對齊，第4A圖所示之固晶散熱區21為一圓形固晶散熱區21，第4B圖為第4A圖之側視圖，第4C~4H圖為各種形狀變化之固晶散熱區21實施例。固晶散熱支架20之上並形成有二第二定位孔22,23，第二定位孔22,23係與該些第一定位孔13,14之位置相對應。固晶散熱區21之邊緣又形成有一第二凹陷24，第二凹陷係可以藉由半蝕刻或沖壓成形而成。
二定位柱30，請再參考如第2D圖，該些定位柱30係以穿入方式固結於相對應的該些第一定位孔13,14及該些第二定位孔22,23而固定結合導線架框架10及固晶散熱支架20，並用以支撐導線架框架10及固晶散熱支架20。定位柱30於射出成形時並用以支撐外部模具之重量，避免電極導線架11,12及固晶散熱支架20上之任何部位形成短路。
如第5圖所示，本實施例之一種邊界層40，其係可以射出成形方式形成於電極導線架11,12之上，邊界層40並延伸有一絕緣層41於第一凹陷16處，及一彎腳容置區42於第二凹陷24處。邊界層40、絕緣層41、及彎腳容置區42係可以射出成形方式一體成形而成。彎腳容置區42係容置電極導線架11,12自AA處切割及彎腳後形成之複數支彎腳17。彎腳17係用以固結該熱電分離之導線架結構，並可做為電性相連之接點。
如第6圖所示，為本實施例之另一種導線架框架10’實施例圖。導線架框架10’係延伸有兩對電極導線架11,12及11’,12’並形成兩對電極P1,N1及P2,N2。
如第7圖所示，為本實施例之另一種固晶散熱支架20’實施例圖，固晶散熱支架20’之固晶散熱區21係形成為一矩形 固晶散熱區21。
如第8A圖所示，為本創作之一種熱電分離之導線架結構200實施態樣一，其為一對電極P1，N1之實施態樣，並已將晶片植入並打線至電極P1，N1。第8B圖為第8A圖之上視圖。
如第9A圖所示，為本創作之一種熱電分離之導線架結構200實施態樣二，其為一對電極P1，N1且植入複數個晶片之實施態樣，並已將晶片打線至電極P1，N1。第9B圖為第9A圖之上視圖。
如第10A圖所示，為本創作之一種熱電分離之導線架結構200實施態樣三，其為二對電極P1，N1，P2，N2之實施態樣，並已將晶片植入並打線至電極P1，N1，P2，N2。第10B圖為第10A圖之上視圖。
如第11A圖所示，為本創作之一種熱電分離之導線架結構200實施態樣四，其為二對電極P1，N1，P2，N2並植入複數個晶片之實施態樣，並已將晶片打線至電極P1，N1，P2，N2。第11B圖為第11A圖之上視圖。
如第12A圖所示，為本發明之一種熱電分離之導線架結構200實施態樣五，其為一對電極P1，N1且邊界層40為圓形之實施態樣，並已將晶片植入並打線至電極P1，N1。第12B圖為第12A圖之上視圖。
如第13A圖所示，為本創作之一種熱電分離之導線架結構200實施態樣六，其為一對電極P1，N1植入複數個晶片且邊界層40為圓形之實施態樣，並已將晶片打線至電極P1，N1。第13B圖為第13A圖之上視圖。
如第14A圖所示，為本創作之一種熱電分離之導線架結構200實際應用於生產製程之導線架結構陣列，其為多個熱電分離之導線架結構200以矩陣方式排列而成。第14B圖為第14A圖之側視圖。
惟上述各實施例係用以說明本創作之特點，其目的在使熟習該技術者能瞭解本創作之內容並據以實施，而非限定本創作之專利範圍，故凡其他未脫離本創作所揭示之精神而完成之等效修飾或修改，仍應包含在以下所述之申請專利範圍中。
100‧‧‧習知導線架結構
200‧‧‧熱電分離之導線架結構
10‧‧‧導線架框架
10’‧‧‧導線架框架
11,12‧‧‧電極導線架
11’,12’‧‧‧電極導線架
13,14‧‧‧第一定位孔
15‧‧‧中空區域
16‧‧‧第一凹陷
17‧‧‧彎腳
P1,N1‧‧‧電極
P2,N2‧‧‧電極
AA‧‧‧切割及彎腳處
20‧‧‧固晶散熱支架
20’‧‧‧固晶散熱支架
21‧‧‧固晶散熱區
22,23‧‧‧第二定位孔
24‧‧‧第二凹陷
30‧‧‧定位柱
40‧‧‧邊界層
41‧‧‧絕緣層
42‧‧‧彎腳容置區
第1圖係習知之一單層導線架結構圖。
第2A圖係本創作之一種熱電分離之導線架結構實施例上視圖。
第2B圖係本創作之一種熱電分離之導線架結構實施例下視圖。
第2C圖係本創作之一種熱電分離之導線架結構實施例側視圖。
第2D圖係第2C圖之剖視圖。
第3A圖係本創作之一種導線架框架實施例上視圖。
第3B圖係本創作之一種導線架框架實施例側視圖。
第4A圖係本創作之一種固晶散熱支架實施例上視圖。
第4B圖係本創作之一種固晶散熱支架實施例側視圖。
第4C~4H圖係本創作之不同幾何形狀之固晶散熱支架實施例圖。
第5圖係為本創作之一種邊界層實施例圖。
第6A圖係為本創作之一種具二對電極之導線架結構實施例上視圖。
第6B圖係為第6A圖之側視圖。
第7A圖係為本創作之一種矩形固晶散熱區結構實施例上視 圖。
第7B圖係為第7A圖之側視圖。
第8A圖係為本創作之一種熱電分離之導線架結構實施例立體圖。
第8B圖為第8A圖之上視圖。
第9A圖係為本創作之另一種熱電分離之導線架結構實施例立體圖。
第9B圖為第9A圖之上視圖。
第10A圖係為本創作之又一種熱電分離之導線架結構實施例立體圖。
第10B圖為第10A圖之上視圖。
第11A圖係為本創作之其他一種熱電分離之導線架結構實施例立體圖。
第11B圖為第11A圖之上視圖。
第12A圖係為本創作之其他另一種熱電分離之導線架結構實施例立體圖。
第12B圖為第12A圖之上視圖。
第13A圖係為本創作之其他又一種熱電分離之導線架結構實施例立體圖。
第13B圖為第13A圖之上視圖。
第14A圖為本創作之一種熱電分離之導線架結構組成陣列實施例圖。
第14B圖為第14A圖之側視圖。
200‧‧‧熱電分離之導線架結構
13,14‧‧‧第一定位孔
P1,N1‧‧‧電極
21‧‧‧固晶散熱區
40‧‧‧邊界層
41‧‧‧絕緣層

Claims (8)

  1. 一種熱電分離之導線架結構，其包括：一導線架框架，其為一矩形支架，支架內部形成有二第一定位孔；至少一對電極導線架，延伸形成於該導線架框架之內，每一該電極導線架分別連接於該導線架框架上，且該些電極導線架間形成有一中空區域，該些電極導線架上並形成有至少一對電極，及於底部形成一第一凹陷；一固晶散熱支架，其形成有一圓形或多邊形之固晶散熱區，該固晶散熱區係與該中空區域中心對齊；與該些第一定位孔相對應之二第二定位孔；及在固晶散熱區邊緣形成之一第二凹陷；二定位柱，該些定位柱係以相對應的該些第一定位孔及該些第二定位孔固定結合該導線架框架及該固晶散熱支架，並用以支撐該導線架框架及該固晶散熱支架；以及一邊界層，其形成於該電極導線架之上，該邊界層並延伸有一絕緣層於該第一凹陷處，及一彎腳容置區於該第二凹陷處，該邊界層、該絕緣層、及該彎腳容置區係以射出成形方式一體成形而成。
  2. 如申請專利範圍第1項所述之熱電分離之導線架結構，其中該電極導線架係為半蝕刻或沖壓成形之導電金屬支架。
  3. 如申請專利範圍第1項所述之熱電分離之導線架結構，其中該第一凹陷係為半蝕刻或沖壓成形而成。
  4. 如申請專利範圍第1項所述之熱電分離之導線架結構，其 中該固晶散熱支架為一導熱材質支架。
  5. 如申請專利範圍第1項所述之熱電分離之導線架結構，其中該第二凹陷係藉由半蝕刻或沖壓成形而成。
  6. 如申請專利範圍第1項所述之熱電分離之導線架結構，其中該些定位柱於射出成形時並用以支撐模具重量，避免該電極導線架及該固晶散熱支架形成短路。
  7. 如申請專利範圍第1項所述之熱電分離之導線架結構，其中該彎腳容置區係容置該電極導線架切割及彎腳形成之複數支彎腳。
  8. 如申請專利範圍第7項所述之熱電分離之導線架結構，其中該彎腳係用以固結該熱電分離之導線架結構，並做為電性相連之接點。
TW101212215U 2012-06-26 2012-06-26 熱電分離之導線架結構 TWM445258U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101212215U TWM445258U (zh) 2012-06-26 2012-06-26 熱電分離之導線架結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101212215U TWM445258U (zh) 2012-06-26 2012-06-26 熱電分離之導線架結構

Publications (1)

Publication Number Publication Date
TWM445258U true TWM445258U (zh) 2013-01-11

Family

ID=48090945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101212215U TWM445258U (zh) 2012-06-26 2012-06-26 熱電分離之導線架結構

Country Status (1)

Country Link
TW (1) TWM445258U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505417B (zh) * 2013-01-22 2015-10-21 Uunup Technology Co Ltd 用於半導體晶片之散熱片裝置
TWI512909B (zh) * 2013-02-07 2015-12-11 Global Unichip Corp 基板結構及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505417B (zh) * 2013-01-22 2015-10-21 Uunup Technology Co Ltd 用於半導體晶片之散熱片裝置
TWI512909B (zh) * 2013-02-07 2015-12-11 Global Unichip Corp 基板結構及其製造方法

Similar Documents

Publication Publication Date Title
TWI411098B (zh) 功率半導體封裝結構及其製造方法
US9679833B2 (en) Semiconductor package with small gate clip and assembly method
KR101513961B1 (ko) 전력 반도체 모듈 및 그 제조방법
TW201117339A (en) Multiple leadframe package
TWI546912B (zh) 具有散熱結構之半導體封裝結構及其製造方法
JP2009302564A5 (zh)
JP2009135444A5 (zh)
WO2009025961A3 (en) Semiconductor component and method of manufacture
JP2007194663A5 (zh)
JP2012199436A (ja) 半導体装置及びその製造方法
TW201236222A (en) Conductive substrate for LED package
JP2012191012A (ja) 半導体装置
JP2018520505A (ja) 統合されたクリップ及びリード、並びに、回路をつくる方法
TWI550784B (zh) 扁平無引腳封裝及其製造方法
TWM445258U (zh) 熱電分離之導線架結構
WO2010015678A3 (en) Improving solder bump connections in semiconductor devices
CN105428330A (zh) 一种半导体器件及其制造方法
TW200805589A (en) Chip package and manufacturing method threrof
KR101255930B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101277202B1 (ko) 메탈 베이스 및 그 제조 방법과 이를 이용한 소자 패키지
TW200711080A (en) Lead frame
US10707153B2 (en) Semiconductor device having die pad
CN102376675A (zh) 嵌埋有半导体元件的封装结构及其制法
TWI745525B (zh) 用於半導體封裝物之導電夾連接佈置
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees