TWI873447B - 半導體結構及其製造方法、記憶體及其製造方法 - Google Patents

半導體結構及其製造方法、記憶體及其製造方法 Download PDF

Info

Publication number
TWI873447B
TWI873447B TW111129836A TW111129836A TWI873447B TW I873447 B TWI873447 B TW I873447B TW 111129836 A TW111129836 A TW 111129836A TW 111129836 A TW111129836 A TW 111129836A TW I873447 B TWI873447 B TW I873447B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
transistor
channel
semiconductor
layer
Prior art date
Application number
TW111129836A
Other languages
English (en)
Other versions
TW202339263A (zh
Inventor
肖德元
余泳
邵光速
Original Assignee
中國大陸商長鑫存儲技術有限公司
北京超弦存儲器研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國大陸商長鑫存儲技術有限公司, 北京超弦存儲器研究院 filed Critical 中國大陸商長鑫存儲技術有限公司
Publication of TW202339263A publication Critical patent/TW202339263A/zh
Application granted granted Critical
Publication of TWI873447B publication Critical patent/TWI873447B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申請實施例提出了一種半導體結構及其製造方法、記憶體及其製造方法，其中，所述半導體結構包括至少一個電晶體，所述電晶體包括：通道，所述通道包括第一半導體層和環繞所述第一半導體層設置的第二半導體層；所述第二半導體層在所述通道中引入應變。

Description

半導體結構及其製造方法、記憶體及其製造方法
本申請涉及半導體技術領域，涉及但不限於一種半導體結構及其製造方法、記憶體及其製造方法。
隨著半導體器件的微型化、高密度化、高積體化，記憶體尺寸的不斷縮小，半導體器件中的電晶體特徵尺寸縮小到奈米尺度後，電晶體的功耗密度、遷移率等到達物理極限，對提高電晶體的性能帶來了更大的挑戰。相關技術中的電晶體受限於功耗密度、遷移率等物理極限，難以降低電晶體的功耗、提高電晶體的速度等。
為解決相關技術問題，本申請實施例提出了一種半導體結構及其製造方法、記憶體及其製造方法。
本申請實施例提供了一種半導體結構，所述半導體結構包括至少一個電晶體，所述電晶體包括： 通道，所述通道包括第一半導體層和環繞所述第一半導體層設置的第二半導體層；所述第二半導體層在所述通道中引入應變。
上述方案中，所述電晶體還包括： 閘極，覆蓋所述通道的至少一個側面； 源極和汲極，分別位於所述通道的延伸方向的兩端。
上述方案中，所述閘極環繞所述通道設置。
上述方案中，所述第一半導體層包含的第一元素的晶格常數與所述第二半導體層的包含的第二元素的晶格常數不同。
上述方案中，所述第一半導體層的材料包括矽鍺，所述第二半導體層的材料包括矽。
上述方案中，所述通道截面形狀包括以下之一： 圓形； 橢圓形； 矩形。
上述方案中，所述半導體結構包括多個電晶體，所述多個電晶體對應的多個所述通道沿第一方向和第二方向陣列排布；所述第一方向和所述第二方向均與所述通道的延伸方向垂直；其中， 沿所述第一方向排布的每一排電晶體中每個電晶體的閘極相互物理連接；沿所述第一方向排布的相鄰的兩排電晶體之間的閘極相互電隔離。
上述方案中，所述電晶體為N型，所述應變為拉應變；或者，所述電晶體為P型，所述應變為壓應變。
本申請實施例提供了一種半導體結構的製造方法，所述方法包括： 形成通道；所述通道包括第一半導體層和環繞所述第一半導體層設置的第二半導體層；所述第二半導體層在所述通道中引入應變。
上述方案中，所述製作方法還包括： 形成覆蓋所述通道的至少一個側面的電晶體的閘極； 在所述通道的延伸方向的兩端分別形成所述電晶體的源極和汲極。
上述方案中，所述第一半導體層的材料包括矽鍺，所述第二半導體層的材料包括矽。
上述方案中，所述形成通道，包括： 提供主動層； 部分蝕刻所述主動層，形成柱狀的第一半導體層；所述第一半導體層沿垂直於所述主動層的表面方向延伸； 在所述第一半導體層的側壁和頂面形成第二半導體層。
上述方案中，所述方法還包括： 在所述主動層中形成截面形狀為矩形的第一半導體層； 通過氧化製程，使所述第一半導體層的截面形狀由矩形變化為橢圓形。
上述方案中，所述半導體結構包括多個電晶體，所述多個電晶體對應多個所述通道；形成多個所述通道，包括： 提供主動層； 部分蝕刻所述主動層，形成多條沿第一方向延伸的第一溝槽和多條沿第二方向延伸的第二溝槽以及位於所述第一溝槽和所述第二溝槽交叉處的多個第一半導體層；每個所述第一半導體層側壁暴露於所述第一溝槽和所述第二溝槽中，沿垂直於所述主動層的表面方向延伸；所述第一方向和所述第二方向平行於所述主動層的表面； 在所述第一半導體層的側壁和頂面形成第二半導體層。
上述方案中，所述第一溝槽和所述第二溝槽沿所述通道的延伸方向上分別具有第一深度和第二深度，所述第一深度與所述第二深度不同。
上述方案中，在形成通道之後，所述方法還包括： 在具有所述第二半導體層的所述第一溝槽和所述第二溝槽中填充第一介電層； 部分蝕刻所述第一介電層形成第三溝槽，在所述第三溝槽中填充絕緣材料形成閘極隔離結構； 部分蝕刻所述第一介電層，形成暴露的第二半導體層； 在所述暴露的第二半導體層上形成閘極氧化層； 依次填充第一導電材料和第二介電層；所述第一導電材料用於形成每個電晶體的閘極。
本申請實施例又提供了一種記憶體，包括： 多個存儲單元，沿第一方向和第二方向陣列排布； 電晶體陣列，所述電晶體陣列包括多個如上述方案中所述的半導體結構；所述電晶體陣列沿所述第一方向的每一排電晶體的閘極相互物理連接，所述物理連接的閘極形成字線；每一所述存儲單元分別與所述電晶體陣列中一電晶體的源極或汲極連接；所述第一方向和所述第二方向均與所述電晶體的通道的延伸方向垂直； 多條沿所述第二方向平行間隔排布的位線，每一所述位線分別與所述電晶體陣列中沿所述第二方向排布的一排電晶體的汲極或源極連接。
上述方案中，所述記憶體包括：動態隨機存取記憶體、鐵電記憶體、相變記憶體、磁變記憶體或者阻變記憶體。
上述方案中，所述記憶體包括：動態隨機存取記憶體，所述存儲單元包括：電容；所述電容包括柱狀的第二電極，覆蓋所述第二電極側壁及底部的電介質，以及覆蓋所述電介質的第一電極。
本申請實施例又提供了一種記憶體的製造方法，所述方法包括： 形成多個存儲單元，所述多個存儲單元沿第一方向和第二方向陣列排布； 形成電晶體陣列，所述電晶體陣列通過上述方案中所述的半導體結構的製造方法製造得到；所述電晶體陣列中沿所述第一方向的每一排電晶體的閘極相互物理連接，所述物理連接的閘極形成字線；每一所述存儲單元分別與所述電晶體陣列中一個電晶體的源極或汲極連接；所述第一方向和所述第二方向均與所述電晶體的通道的延伸方向垂直； 形成多條沿所述第二方向平行間隔排布的位線，每一所述位線分別與所述電晶體陣列中沿所述第二方向排布的一排電晶體的汲極或源極連接。
本申請實施例提出了一種半導體結構及其製造方法、記憶體及其製造方法，其中，所述半導體結構包括至少一個電晶體，所述電晶體包括：通道，所述通道包括第一半導體層和環繞所述第一半導體層設置的第二半導體層；所述第二半導體層在所述通道中引入應變。本申請各實施例中，所述電晶體的通道包括雙疊層的半導體層，並且在雙疊層的半導體層中引入應變，引入的應變可以拉長半導體層中的與原子距離，實現單位長度上原子數目的減少，降低了載子（electron/hole）遷移的量能，從而增加通道的載子遷移率（electron/hole mobility），進而提高通道的電流速度，降低電晶體的功耗、提高電晶體的速度等，以獲得更好電晶體的性能。
下面將參照附圖更詳細地描述本申請公開的示例性實施方式。雖然附圖中顯示了本申請的示例性實施方式，然而應當理解，可以以各種形式實現本申請，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本申請，並且能夠將本申請公開的範圍完整的傳達給本領域的技術人員。
在下文的描述中，給出了大量具體的細節以便提供對本申請更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本申請可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本申請發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
應當明白，空間關係術語例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在這裡可為了方便描述而被使用從而描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然後，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特徵將取向為在其它元件或特徵“上”。因此，示例性術語“在……下面”和“在……下”可包括上和下兩個取向。器件可以另外地取向（旋轉90度或其它取向）並且在此使用的空間描述語相應地被解釋。
在此使用的術語的目的僅在於描述具體實施例並且不作為本申請的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”及/或“包括”，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件及/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件及/或組的存在或添加。在此使用時，術語“及/或”包括相關所列專案的任何及所有組合。
為了能夠更加詳盡地瞭解本申請實施例的特點與技術內容，下面結合附圖對本申請實施例的實現進行詳細闡述，所附附圖僅供參考說明之用，並非用來限定本申請實施例。
電晶體可以被用在各種記憶體中，例如，動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）。通常，DRAM是包括1個電晶體T（Transistor）和1個電容C（Capacitance）（1T1C）的架構。
隨著記憶體的尺寸減小，存儲區域的電晶體尺寸也在不斷縮小，電晶體的尺寸越做越小，受限於電晶體的功耗密度、遷移率等到達物理極限。具體地，一些尺寸不斷縮小的電晶體，如薄膜電晶體（Thin-Film Transistors，TFTs）的載子遷移率μ（以下行文用符號μ、μ e、μ h表示，其中μ表示載子遷移率，μ e表示電子遷移率，μ h表示電洞遷移率）在特徵尺寸縮小後能滿足設計要求的時候，但它的μ較低卻不能滿足設計要求。相關技術中的電晶體特徵尺寸縮小的同時不能具有高μ，不能降低電晶體的功耗，不能提高電晶體的速度，難以在提高集成度的同時滿足高性能的要求。
為了解決上述問題中的至少之一，本申請實施例提供了一種半導體結構及其製造方法、記憶體及其製造方法。
基於相關技術中的存在的上述問題中的至少之一，本申請實施例提供了一種半導體結構及其製造方法、記憶體及其製造方法。
本申請實施例提供一種半導體結構，圖1a為本申請實施例提供的一種半導體結構的立體結構示意圖（可以理解為沿X-Z平面和Y-Z平面分別對半導體結構中一個電晶體進行剖開的立體示意圖），所述半導體結構包括至少一個電晶體，所述電晶體20包括：通道C，所述通道C包括第一半導體層203和環繞所述第一半導體層203設置的第二半導體層202；所述第二半導體層202在所述通道C中引入應變。
在一些實施例中，所述電晶體TR還包括：閘極205，覆蓋所述通道C的至少一個側面；源極S和汲極D，分別位於所述通道C的延伸方向的兩端。
需要說明的是，本申請實施例提供的電晶體可以包括垂直電晶體，閘極為掩埋閘極的電晶體。圖1a中除了對電晶體的各組成部件進行了示意，還示出了掩埋閘極205所需要的介電層（如下文所述的第一介電層201，以及第二介電層206）。
可以理解的是，本申請實施例中，包括設置引入有應變的第二半導體層202和第一半導體層203的所述通道C可以使得所述電晶體TR具有滿足要求的高μ。當在第一半導體層203的外側形成具有應變的第二半導體層202時，能夠在第二半導體層202中引入應變，由於引入的應變能夠提高第二半導體層202中的載子遷移率，從而提升通道C的μ。由於通道C中的第二半導體層202引入應變，拉長半導體層中的與原子距離，實現單位長度上原子數目的減少，降低了載子遷移的量能，增加通道的載子遷移率μ，提高通道的電流速度。
實際應用中，可以通過通道材料選擇、薄膜沉積製程選擇在第二半導體層202中引入應變，得到高μ的通道C。
在一些實施例中，當第一半導體層203的材料成分和第二半導體層202的材料成分具有差異化時，則第一半導體層203和第二半導體層202之間形成材料成分不匹配的過渡區，此時過渡區被引入應變，相當於第一半導體層203通過材料成分不匹配的過渡區對第二半導體層202施加有應變。
在一些具體實施例中，所述第一半導體層203包含的第一元素的晶格常數與所述第二半導體層202的包含的第二元素的晶格常數不同。
示例性地，所述第一半導體層203的材料包括矽鍺，所述第二半導體層202的材料包括矽。
在一些實施例中，當沉積薄膜例如第一半導體層201、第二半導體層202的製程過程中，可以通過調整沉積製程的參數速率、溫度、壓力等在第二半導體層202中引入應變。在一具體示例中，可以通過調整沉積製程的參數，從而調整薄膜之間的密度差異從而引入應變（具體實施詳情可以參見下文圖4d相關的描述）。
在一些實施例中，所述閘極205環繞所述通道C設置。也就是說，本申請實施例中的垂直電晶體具體可以是全環繞型閘極電晶體。需要說明的是，本申請實施例中的垂直電晶體並不限於全環繞型閘極電晶體，還可以包括其他類型的垂直電晶體，如半環繞型閘極電晶體，柱型閘極電晶體等。
實際應用中，所述閘極205與所述通道C之間，即所述閘極205與所述第二半導體層203之間還形成有閘極氧化層204。
在一些實施例中，如圖1a所示，源極S和汲極D的位置可以互換。源極S位於所述通道C的第一端；汲極D位於所述通道C的第二端；或者，汲極D位於所述通道C的第一端；源極S位於所述通道C的第二端。其中，所述第一端和所述第二端分別為所述通道C在第三方向上相對的兩端。這裡，所述第三方向為所述通道C的延伸方向。
請參考圖1b，在一些實施例中，所述半導體結構包括多個電晶體，所述多個電晶體對應的多個所述通道C沿第一方向X和第二方向Y陣列排布；所述第一方向X和所述第二方向Y均與所述通道C的延伸方向垂直；其中， 沿所述第一方向排布的每一排電晶體AT1/AT2中每個電晶體的閘極相互物理連接；沿所述第一方向排布的相鄰的兩排電晶體AT1、AT2的閘極之間相互電隔離。
實際應用中，圖1b中還示出了掩埋閘極205所需要的介電層（如下文所述的第一介電層201，閘極隔離結構207以及第二介電層206）。可以理解的是，沿所述第一方向X排布的每一排電晶體AT1/AT2中每個電晶體的閘極205相互物理連接構成了字線，所述字線構成為埋入式字線（Buried Word Line）；沿所述第一方向X排布的相鄰的兩排電晶體AT1、AT2的閘極205之間被所述隔離結構206電隔離；沿所述第三方向Z上所述閘極205通過所述第一介電層201和所述第二介電層207與其他部件相隔離。
在一些實施例中，所述第一方向與所述第二方向相交，所述第一方向與所述第二方向之間的夾角可以為0-90度之間的任意角度；例如，所述第一方向可以垂直於所述第二方向。可以理解的是，所述第一方向與所述第二方向之間的夾角構建了所述電晶體的沿所述第一方向與所述第二方向的陣列排布的位置關係。
這裡及下文中，為了便於描述本申請實施例中第一方向和第二方向表示為與基板平面平行的兩個正交方向；第三方向為垂直於基板平面的方向，也就是第三方向為所述通道的延伸方向；其中，所述基板平面可以理解為與所述通道的延伸方向垂直的平面。第一方向可以表示為附圖中的X方向；第二方向可以表示為附圖中的Y方向；第三方向可以表示為附圖中的Z方向。
在一些實施例中，所述通道C沿垂直於所述第三方向且穿過通道C的橫截面形狀可以是圓形、方形、橢圓形或者菱形。實際應用中，可以根據具體製程進行選擇；例如通過圖案化製程蝕刻形成圓形的通道孔，在所述圓形的通道孔中沉積形成所述通道C，所述通道C沿垂直於所述第三方向且穿過通道C的橫截面形狀為圓形（可以理解為圓柱體狀的通道）。圓柱體狀的通道C也為後續電晶體TR的形成提供穩定的結構，有助於減少電晶體的缺陷、漏電等，實現更好電晶體的性能。
本申請各實施例中，所述電晶體的通道包括雙疊層的半導體層，並且在雙疊層的半導體層中引入應變，拉長半導體層中的與原子距離，實現單位長度上原子數目的減少，降低了載子遷移的量能，增加通道的載子遷移率，提高通道的電流速度，降低電晶體的功耗、提高電晶體的速度等，實現更好電晶體的性能。同時，本申請各實施例中，電晶體的源極、汲極沿電晶體延伸方向設置，從而單個電晶體在水準方向上所占的面積減少，單位面積內可設置的電晶體的數量增加，如此，可以滿足電晶體小尺寸的需求。
本申請實施例所提供的半導體結構可以通過下述實施例提供的半導體結構的製造方法形成。本申請實施例提供的半導體結構的製造方法製造得到的半導體結構與上述實施例中的半導體結構類似，對於本申請實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡，不再贅述。
圖2為本申請實施例提供的一種半導體結構的製造方法的實現流程示意圖；圖3a至圖3j對本申請實施例提供的半導體結構的製造過程的立體結構示意圖。
下面結合圖2和圖3a至圖3j對本申請實施例提供的半導體結構的製造方法進行詳細地說明。可以理解的是，本申請實施例中所描述的半導體結構的製造方法並不局限於製作某一具體數量的電晶體：可以是製作單一電晶體的製造方法，也可以是製作電晶體陣列的製造方法。以下行文中及附圖以製作電晶體陣列的製造方法進行示例性的描述。圖3a至圖3j為本申請實施例提供的一種半導體結構的製造過程的立體結構示意圖。應當理解，圖3a至圖3j中所示的步驟並非排他的，也可以在所示操作中的任何步驟之前、之後或之間執行其他步驟；圖3a至圖3j中所示的各步驟可以根據實際需求進行順序調整。
請參考圖2，所述半導體結構的製造方法包括： 步驟2001，形成通道；所述通道包括第一半導體層和環繞所述第一半導體層設置的第二半導體層；所述第二半導體層在所述通道中引入應變。
在一些實施例中，所述方法還包括： 步驟2002，形成覆蓋所述通道的至少一個側面的電晶體的閘極； 步驟2003，在所述通道的延伸方向的兩端分別形成所述電晶體的源極和汲極。
執行步驟2001，請參考圖3a至圖3d，在一些實施例中，所述半導體結構包括多個電晶體，所述多個電晶體對應多個所述通道；形成多個所述通道，包括：提供主動層101； 部分蝕刻所述主動層101，形成多條沿第一方向延伸的第一溝槽T1和多條沿第二方向延伸的第二溝槽T2以及位於所述第一溝槽T1和所述第二溝槽T2交叉處的多個第一半導體層203；每個所述第一半導體層203側壁暴露於所述第一溝槽T1和所述第二溝槽T2中，沿垂直於所述主動層的表面方向延伸；所述第一方向和所述第二方向平行於所述主動層的表面； 在所述第一半導體層203的側壁和頂面形成第二半導體層202。
請參考圖3a，提供主動層101；所述主動層101的材料可以包括矽（Si）、鍺（Ge）、鍺化矽（SiGe）等。所述主動層101中可以根據需要摻雜一定的雜質離子，所述雜質離子可以為N型雜質離子或P型雜質離子實際應用中，所述主動層101可以通過物理氣相沉積（Physical Vapor Deposition，PVD）製程、化學氣相沉積（Chemical Vapor Deposition，CVD）製程、原子層沉積（Atomic Layer Deposition，ALD）等製程形成。
在一些實施例中，所述主動層101可以根據器件的實際需求選擇在基板100上形成。所述基板100的材料可以包括矽（Si）、鍺（Ge）、鍺化矽（SiGe）基板等；所述基板100的還可以是絕緣體上覆矽（Silicon-on-Insulator，SOI）或者絕緣體上覆鍺（Germanium-on-Insulator，GOI）。在另一些實施例中，所述主動層101還可以在其他功能薄膜層上形成。
在一些實施例中，所述主動層101可以選擇在基板100上通過磊晶成長製程（Epitaxial Growth Process，EGP）形成。所述基板100的材料可以包括矽（Si），所述主動層101的材料可以包括矽鍺（SiGe）。需要說明的是，所述主動層101與下文所述的第一半導體層203為形態不同的同一種材料，也就是說，去除部分主動層101材料後所剩下的主動層101材料即形成第一半導體層203。
接下來，請參考圖3b，部分蝕刻所述主動層101，形成多條沿第一方向延伸的第一溝槽T1和多條沿第二方向延伸的第二溝槽T2以及位於所述第一溝槽T1和所述第二溝槽T2交叉處的多個第一半導體層203；每個所述第一半導體層203側壁暴露於所述第一溝槽T1和所述第二溝槽T2中，沿垂直於所述主動層的表面方向延伸；所述第一方向和所述第二方向平行於所述主動層的表面。
實際應用中，可以用乾式蝕刻，如離子銑蝕刻、等離子蝕刻、反應離子蝕刻、鐳射燒蝕等製程沿所述主動層的表面部分蝕刻所述主動層101，在所述主動層101中形成沿第一方向延伸且沿第二方向平行間隔排布的所述第一溝槽T1，以及沿第二方向延伸且沿第一方向平行間隔排布的所述第二溝槽T2。可以理解的是，如圖3b所示，第一溝槽T1將沿第二方向上相鄰的兩排第一半導體層AT1和AT2間隔開，第二溝槽T2將沿第一方向上相鄰的兩排第一半導體層AT1和AT2間隔開。在俯視平面（X-Y平面）內，所述第一溝槽T1和所述第二溝槽T2將所述主動層分為沿第一方向和第二方向陣列排布的多個第一半導體層203。
在一些實施例中，可通過一種或多種圖案化製程形成所述第一溝槽T1和所述第二溝槽T2。該製程包括但不限於雙重圖案化製程（Double-Patterning Technology，DPT）、四重圖案化製程（Quadruple-Patterning Technology，QPT）、極紫外光微影（Extreme Ultra Violet，EUV）製程或其任何組合。
在一些實施例中，所述第一溝槽T1和所述第二溝槽T2沿所述通道C的延伸方向上分別具有第一深度H1和第二深度H2，所述第一深度H1與所述第二深度H2不同。
實際應用中，如圖3b所示，所述第一深度H1可以理解為從主動層101的表面沿第三方向到達第一溝槽T1底部的尺寸，所述第二深度H2可以理解為從主動層101的表面沿第三方向到達第二溝槽T2底部的尺寸。在後續的製程中，可以在第一溝槽T1中形成位線，在第二溝槽T2中形成字線，此時，所述第一深度H1可以大於所述第二深度H2。也就是說，所述多個第一半導體層203在所述第一溝槽T1中具有第一厚度H1，在所述第二溝槽中具有第二厚度H2，所述第一厚度H1可以大於所述第二厚度H2。
可以理解的是，當所述第一溝槽T1中具有的所述第一深度H1大於所述第二溝槽T2具有的所述第二深度H2時，可以先在所述第一溝槽T1中形成位線BL，再在所述第二溝槽T2中形成字線WL，使得位線BL和字線WL可以在第三方向上相互錯開（具體形成過程參見下文所述埋入式位線（Buried Bit Line）相關內容）。
實際應用中，可以通過具體的製程選擇性地將每個所述第一半導體層203的截面形狀形成為包括以下之一：圓形；橢圓形；矩形。需要說明的是，所述截面為俯視平面（X-Y平面）。
請參考圖3c，在一些實施例中，所述方法還包括： 在所述主動層101中形成截面形狀為矩形的第一半導體層203； 通過氧化製程，使所述第一半導體層203的截面形狀由矩形變化為橢圓形。
實際應用中，可以用乾式蝕刻，如離子銑蝕刻、等離子蝕刻、反應離子蝕刻、鐳射燒蝕等製程沿所述主動層的表面部分蝕刻所述主動層101，形成如上述圖3b所示的截面形狀為矩形的第一半導體層203，即第一半導體層203呈長方體狀；如圖3c所示，再通過氧化製程，使呈長方體狀的第一半導體層203圓角鈍化形成如上述圖3c所示的圓柱體狀的第一半導體層203。如此，可以進一步微縮第一半導體層203尺寸，減少現有製程挑戰，同時，圓柱體狀的第一半導體層203也為後續電晶體TR的形成提供穩定的結構，有助於減少電晶體的缺陷、漏電等，實現更好電晶體的性能。
請參考圖3d，在所述第一半導體層203的側壁和頂面形成第二半導體層202。可通過一種或多種沉積製程形成第二半導體層202。該製程包括但不限於PVD製程、CVD製程、ALD製程或其任何組合。例如，可以通過原子層沉積製程形成第二半導體層202。
在一些實施例中，所述第二半導體層202可以選擇在第一半導體層203上通過磊晶成長製程形成。實際應用中，當第一半導體層203的材料成分和第二半導體層202的材料成分具有差異化時，選擇在第一半導體層203上通過磊晶成長製程形成所述第二半導體層202，則第一半導體層203和第二半導體層202之間形成材料成分不匹配的過渡區，此時過渡區被引入應變，相當於第一半導體層203通過材料成分不匹配的過渡區對第二半導體層202施加有應變。
在一些實施例中，所述第一半導體層203包含的第一元素的晶格常數與所述第二半導體層202的包含的第二元素的晶格常數不同。
在一些實施例中，所述第一半導體層203的材料包括矽鍺，所述第二半導體層202的材料包括矽。
實際應用中，所述第二半導體層202的材料可以包括矽（Si），所述第一半導體層203的材料可以包括矽鍺（SiGe），由於所述第二半導體層202的材料與所述第一半導體層203的材料不同，選擇在第一半導體層203上通過磊晶成長製程形成所述第二半導體層202，所述第二半導體層202可以在所述通道C中引入應變。具體地，由於所述第一半導體層203中矽鍺材料的鍺的晶格常數大於所述第二半導體層202中矽的晶格常數，在矽鍺材料與矽材料介面處，晶格常數較小的矽受到晶格常數較大的矽鍺對矽產生的應變，也就是說，所述第二半導體層202被產生應變，增加所述第二半導體層202的電子遷移率。同時，矽材料環繞矽鍺材料，可以減少鍺氧化物的不穩定性帶給通道的不利影響。例如，二氧化鍺（GeO 2）溶於水；一氧化鍺固體（GeO（s））在700℃時昇華；鍺和鍺中的二氧化鍺在約400℃時分解為一氧化鍺的固體或氣體等。二氧化鍺和一氧化鍺的不穩定性能，引起通道材料的更多缺陷，增大通道的電阻率，影響通道的載子遷移率。
在一些實施例中，所述電晶體TR為N型，所述應變為拉應變；或者，所述電晶體TR為P型，所述應變為壓應變。
可以理解的是，當第二半導體層202具有壓/拉應變，在垂直於第二半導體層202延伸方向的方向上緊鄰第二半導體層202的第一半導體層203不具有應變，則不具有應變的第一半導體層203可以受到具有壓/拉應變第一半導體層203對其的作壓/拉用力，從而將壓/拉應變引入第一半導體層203中。
可以理解的是，當第二半導體層202具不具有應變，在第二半導體層202延伸方向源極及/或汲極具有壓/拉應變，則不具有應變的第二半導體層202可以受到具有壓/拉應變源極及/或汲極對其的作拉/壓用力，從而將拉/壓用力引入第一半導體層203中。
這裡，所述拉應變可以理解為在所述電晶體TR的通道延伸方向上使所述第二半導體層202的尺寸有變長的趨勢即為拉應變；所述壓應變可以理解為在所述電晶體TR的通道延伸方向上使所述第二半導體層202的尺寸有變短的趨勢即為壓應變。可以理解的是，以所述第二半導體層202的材料可以包括矽，所述第一半導體層203的材料可以包括矽鍺的為例，當所述電晶體TR為N型時，在矽鍺材料與矽材料介面處，晶格常數較小的矽受到晶格常數較大的矽鍺對矽產生的拉應變，也就說是說，所述第二半導體層202被產生拉應變，增加N型/P型電晶體TR的電子遷移率μ e/μ h。當所述電晶體TR為P型時，源極及/或汲極材料包括矽鍺，第二半導體層202材料包括矽，則在通道C延伸方向，源極及/或汲極與第二半導體層202之間形成材料成分不匹配的過渡區，此時過渡區被引入應變，相當於源極及/或汲極通過材料成分不匹配的過渡區對第二半導體層202施加有壓應變。也就說是說，在P型電晶體中可以通過源極及/或汲極材料與所述第二半導體層202材料的不同而將應變引入所述第二半導體層202，增加P型電晶體TR的電洞遷移率μ h。
在另一些實施例中，當沉積薄膜例如第一半導體層201、第二半導體層202的製程過程中，可以通過調整沉積製程的參數，如速率、溫度、壓力等在第二半導體層202中引入應變。
在一具體示例中，可以通過調整沉積製程的參數，從而調整薄膜之間的密度差異從而引入應變。示例性地，採用常規的化學氣相沉積沉積主動層101（主動層101後續通過蝕刻形成第一半導體層203），當採用較常規的CVD具有更高沉積速率、更低溫度的等離子體增強化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition，PECVD）製程在所述第一半導體層203上沉積第二半導體層202，可以獲得相對於第一半導體層203更小密度的第二半導體層202，此時，相對密度小的第二半導體層202受到相對密度較大的第一半導體層203的壓縮力，從而引入壓應變至第二半導體層202；當採用較常規的CVD具有更低沉積速率、更低壓力的低壓力化學氣相沉積（Low Pressure Chemical Vapor Deposition，LPCVD）製程在所述第一半導體層203上沉積第二半導體層202，可以獲得相對於第一半導體層203更大密度的二半導體層202，相對密度大的第二半導體層202受到相對密度較小的第一半導體層203的拉伸力，從而引入拉應變至第二半導體層202。
也就是說，可以針對第一半導體層和第二半導體層採用不同的沉積製程的參數，使得形成第一半導體層203和第二半導體層202具有密度差，在第一半導體層203和第二半導體層202之間產生相互作用力，從而引入應變至第二半導體層202。需要說明的是，通過上述在第二半導體層202中引入應變的方式，同樣也可以在第一半導體層203中引入應變。
請參考圖3e至圖3j，在一些實施例中，在形成通道C之後，所述方法還包括： 在具有所述第二半導體層202的第一溝槽T1和第二溝槽T2中填充第一介電層201； 部分蝕刻所述第一介電層201形成第三溝槽T3，在所述第三溝槽T3中填充絕緣材料形成閘極隔離結構207； 部分蝕刻所述第一介電層201，形成暴露的第二半導體層202； 在所述暴露的第二半導體層202上形成閘極氧化層204； 依次填充第一導電材料和第二介電層206；所述第一導電材料用於形成每個電晶體的閘極205。
請參考圖3e，在具有所述第二半導體層202的第一溝槽T1和第二溝槽T2中填充第一介電層201。可以通過PVD製程、或CVD製程在所述第一溝槽T1和第二溝槽T2中沉積絕緣材料，對所述絕緣材料進行化學機械拋光（Chemical Mechanical Polishing，CMP）處理，使得所述絕緣材料的表面與所述通道C的頂表面平齊。本申請實施例中，所述絕緣材料包括但不限於氮化矽、氮氧化矽、碳化矽、二氧化矽或其任何組合等。
請參考圖3f，部分蝕刻所述第一介電層201形成第三溝槽T3，第三溝槽T3的寬度（寬度可以理解為沿X方向的尺寸）比所述第一溝槽T1的寬度（寬度可以理解為沿X方向的尺寸）小。實際應用中，可以用乾式蝕刻，如離子銑蝕刻、等離子蝕刻、反應離子蝕刻、鐳射燒蝕等製程形成第三溝槽T3，所述第三溝槽T3在所述第三方向上的具有第三深度H3，所述第三深度H3與所述第二深度H2（參考上述圖3b）相當。所述第三溝槽T3沿第二方向延伸且沿第一方向平行間隔排布，所述第三溝槽T3將所述第一介電層201分為沿第二方向延伸且沿第一方向平行間隔排布的多個第一介電層201。
接下來，如圖3g所示，在所述第三溝槽T3中填充絕緣材料形成閘極隔離結構207。實際應用中，可以通過PVD製程、或CVD製程在所述第三溝槽T3中沉積絕緣材料，對所述絕緣材料進行化學機械拋光處理，使得所述絕緣材料的表面與所述第一介電層201的表面平齊，形成所述閘極隔離結構207。本申請實施例中，所述絕緣材料包括但不限於氮化矽、氮氧化矽、碳化矽或者、二氧化矽或其任何組合等。
在一些實施例中，所述隔離結構207在所述第三方向上的厚度與所述通道C在所述第三方向上的厚度相當。如圖3f所示，所述隔離結構207在所述第三方向上的具有第三厚度H3，所述第三厚度H3與所述第二厚度H2（參考上述圖3b）相當。
請參考圖3h，部分蝕刻所述第一介電層201，形成暴露的第二半導體層202。實際應用中，可以用乾式蝕刻，如離子銑蝕刻、等離子蝕刻、反應離子蝕刻、鐳射燒蝕等製程形成暴露的第二半導體層202的側壁的所述第四凹槽T4。
在一些實施例中，所述第四凹槽T4在所述第三方向上並不貫穿所述第一介電層201，所述第四凹槽T4在所述第三方向上具有第四深度H4，所述第四深度H4小於所述第二厚度H2（參考上述圖3b）。
請參考圖3i，在所述暴露的第二半導體層202上形成閘極氧化層204。可以通過原位氧化所述第二半導體層202在相應第四溝槽T4中具有裸露側壁的方式，至少在每一所述通道C的裸露的側壁（也即所述第二半導體層202的裸露的側壁）形成閘極氧化層204。這裡，可以通過加熱或者加壓的方式，對每一所述通道C的裸露的側壁（也即所述第二半導體層202的裸露的側壁）進行原位氧化，形成閘極氧化層204。所述閘極氧化層204的材料包括但不限於二氧化矽。
在一些實施例中，也可以通過ALD製程至少在每一所述通道C的裸露的側壁（也即所述第二半導體層202的裸露的側壁）形成閘極氧化層204。
在一些實施例中，所述閘極氧化層204環繞所述通道C設置。實際應用中，所述閘極氧化層204在所述通道C之上形成，即所述閘極氧化層204環繞於所述第二半導體層202而形成。
請參考圖3j，依次填充第一導電材料和第二介電層206；所述第一導電材料用於形成每個電晶體的閘極205。可以通過PVD製程、或CVD製程在具有閘極氧化層204的第四溝槽T4中沉積第一導電材料；再通過回蝕刻製程形成具有閘極氧化層204和第一導電材料的第四溝槽T4；在所述具有閘極氧化層204和第一導電材料的第四溝槽T4中沉積第二介電層206。
本申請實施例中，所述第一導電材料可以是金屬材料或者半導體導電材料，例如，銅、鈷、鎢、摻雜矽、多晶矽或其任何組合等；第二介電層206的材料包括但不限於氮化矽、氮氧化矽、碳化矽、二氧化矽或其任何組合等。
在一些實施例中，所述方法還包括： 形成覆蓋所述通道C的至少一個側面的電晶體TR的閘極205； 在所述通道C的延伸方向的兩端分別形成所述電晶體TR的源極S和汲極D。
這裡，形成的半導體結構包括多個電晶體，所述多個電晶體對應的多個所述通道C沿第一方向X和第二方向Y陣列排布；所述第一方向X和所述第二方向Y均與所述通道C的延伸方向垂直；其中， 沿所述第一方向排布的每一排電晶體AT1/AT2中每個電晶體的閘極相互物理連接；沿所述第一方向排布的相鄰的兩排電晶體AT1、AT2的閘極之間相互電隔離。
可以理解的是，本申請實施例中所描述的電晶體陣列的製造方法用於製造包括並不局限於製作某一具體數量的電晶體，也可以是製作單一電晶體的製造方法。本申請實施例中電晶體陣列（上述圖1b）的製造方法參考前述圖3a至圖3j的步驟進行理解，這裡，不再贅述。
應當理解的是，參考前述圖3a至圖3j的步驟進行製作單一電晶體的製作過程中，有些步驟是可以不需要，例如圖3i和圖3j中形成的閘極隔離結構207是不必要的。本申請實施例中單個電晶體（上述圖1a）製造方法參考前述圖3a至圖3h的步驟進行理解，這裡，不再贅述。
在一些實施例中，請參考圖3a、圖3c和圖3d，所述形成通道，包括： 提供主動層101。具體詳情可以參考上述圖3a中的相關描述，此處不在贅述。
部分蝕刻所述主動層101，形成柱狀的第一半導體層203；所述第一半導體層203沿垂直於所述主動層的表面方向延伸。可通過一種或多種圖案化製程在所述所述主動層101中形成網格狀的掩膜圖案，形成沿第一方向和第二方向陣列排布的多個開口，蝕刻所述多個開口形成單個第一半導體層203。該製程包括但不限於DPT、QPT、EUV製程或其任何組合。可以理解的是，所述第一溝槽T1和所述第二溝槽T2在同一圖案化製程中同步形成，沿所述通道C的延伸方向上分別具有第一深度H1和第二深度H2，所述第一深度H1與所述第二深度H2可以不同。
在所述第一半導體層203的側壁和頂面形成第二半導體層202。具體詳情可以參考上述圖3c和圖3d中的形成第二半導體層202的相關描述，此處不在贅述。
本申請實施例提供一種記憶體，圖4為本申請實施例提供的一種記憶體的立體結構示意圖。
請參考圖4，在一些實施例中，所述記憶體30包括： 多個存儲單元（圖4未示出），沿第一方向和第二方向陣列排布； 電晶體陣列20，所述電晶體陣列20包括多個本申請實施例提供的所述的半導體結構；所述電晶體陣列20沿所述第一方向的每一排電晶體AT1/AT2的閘極相互物理連接，所述物理連接的閘極205形成字線WL；每一所述存儲單元分別與所述電晶體陣列20中一電晶體的源極S或汲極D連接；所述第一方向和所述第二方向均與所述電晶體的通道C的延伸方向垂直； 多條沿所述第二方向平行間隔排布的位線BL，每一所述位線BL分別與所述電晶體陣列20中沿所述第二方向排布的一排電晶體的汲極D或源極S連接。
實際應用中，所述字線WL與每一所述電晶體陣列20的閘極205連接，所述字線WL用於提供字線電壓，並通過所述字線電壓控制每一所述電晶體中所述通道區的導通或截止。沿所述第一方向X延伸的所述位線BL與每一所述電晶體陣列20的汲極D連接，所述位線BL用於在每一所述電晶體導通時，對所述存儲單元執行讀取或寫入操作。
本申請實施例中，所述字線WL和所述位線BL的材料包括但不限於鎢、鈷、銅、鋁、多晶矽、摻雜矽、矽化物或其任何組合等。
可以理解的是，在所述記憶體中，如果每一所述存儲單元分別與所述電晶體陣列20中一電晶體的源極S連接，則每一所述位線BL分別與所述電晶體陣列20中沿所述第二方向排布的一排電晶體的汲極D連接；或者，如果每一所述存儲單元分別與所述電晶體陣列20中一電晶體的汲極D連接，則每一所述位線BL分別與所述第一電晶體陣列20中沿所述第二方向排布的一排電晶體的源極S連接。
在一些實施例中，本申請實施例提供的記憶體包括各種類型的記憶體。例如，NAND型快閃記憶體（Flash）、NOR型快閃記憶體、DRAM、靜態隨機存取記憶體（Static Random Access Memory，SRAM）、相變記憶體（Phase-Change Memory，PCM）、鐵電記憶體（Ferroelectric Random Access Memory，FRAM）、磁變記憶體（Magnetic Random Access Memory，MRAM）或者阻變記憶體（Resistive Random Access Memory，RRAM）。
在一些實施例中，所述記憶體包括：DRAM，所述存儲單元包括：電容；所述電容包括柱狀的第二電極，覆蓋所述第二電極側壁及底部的電介質，以及覆蓋所述電介質的第一電極。實際應用中，可以是所述第二電極端所述電晶體陣列中一電晶體的源極連接，所述第一電極端接參考電壓，所述參考電壓可以為地電壓，也可以包括其它電壓。所述電容用於存儲寫入的資料。
在一些實施例中，所述記憶體包括阻變記憶體，所述存儲單元包括可調電阻，所述可調電阻連接於所述位線BL和所述電晶體陣列20中一電晶體的源極S之間；或者，所述可調電阻連接於所述位線BL和所述所述電晶體陣列20中一電晶體的汲極D之間，所述可調電阻用於通過所述位線BL提供的位元線電壓調節存儲的資料的狀態。
需要說明的是，這裡僅示例性地列舉了一些常見的記憶體，本申請的保護範圍不限於此，任何包含本申請實施例提供的電晶體的記憶體均屬於本申請的保護範圍。
圖5為本申請實施例提供的一種半導體結構的製造方法的實現流程示意圖；圖6為本申請實施例提供的一種記憶體的製造過程的立體結構示意圖。
下面結合圖5和圖6對本申請實施例提供的記憶體的製造方法進行詳細地說明。請參考圖5，在一些實施例中，所述製造方法包括： 步驟5001，形成多個存儲單元（圖6中未示出），所述多個存儲單元沿第一方向和第二方向陣列排布； 步驟5002，形成電晶體陣列20，所述電晶體陣列20通過本申請實施例所述的半導體結構的製造方法製造得到；所述電晶體陣列20中沿所述第一方向的每一排電晶體AT1/AT2的閘極205相互物理連接，所述物理連接的閘極形成字線WL；每一所述存儲單元分別與所述電晶體陣列20中一個電晶體的源極S或汲極D連接；所述第一方向和所述第二方向均與所述電晶體的通道C的延伸方向垂直； 步驟5003，形成多條沿所述第二方向平行間隔排布的位線BL，每一所述位線BL分別與所述電晶體陣列20中沿所述第二方向排布的一排電晶體的汲極D或源極S連接。
執行步驟5001，形成多個存儲單元，所述多個存儲單元沿第一方向和第二方向陣列排布。
在一些實施例中，所述多個存儲單元包括所述電容，每個所述電容包括第一電極、電介電層、第二電極。實際應用中，所述電容的第二電極與所述電晶體陣列20中一電晶體的源極S連接，所述電容的第一電極接地，所述電容用於存儲寫入的資料。
執行步驟5002，形成電晶體陣列20，所述電晶體陣列20通過本申請實施例所述的半導體結構的製造方法製造得到；所述電晶體陣列20中沿所述第一方向的每一排電晶體AT1/AT2的閘極205相互物理連接，所述物理連接的閘極形成字線WL；每一所述存儲單元分別與所述電晶體陣列20中一個電晶體的源極S或汲極D連接；所述第一方向和所述第二方向均與所述電晶體的通道C的延伸方向垂直。
實際應用中，閘極氧化層204、第一介電層201、閘極隔離結構207以及第二介電層206的材料均為絕緣材料，它們的材料可以相同也可以不同。
執行步驟5003，形成多條沿所述第二方向平行間隔排布的位線BL，每一所述位線BL分別與所述電晶體陣列20中沿所述第二方向排布的一排電晶體的汲極D或源極S連接。
在一些實施例中，所述形成多條沿所述第二方向並列排布的位線BL，所述位線BL為埋入式位線，所述方法包括： 提供主動層101。具體詳情可以參考上述圖3a中的相關描述，此處不在贅述； 沿所述主動層的表面部分蝕刻所述主動層101，在所述主動層101中形成沿第一方向延伸且沿第二方向平行間隔排布的所述第一溝槽T1，以及沿第二方向延伸且沿第一方向平行間隔排布的所述第二溝槽T2；且所述第一溝槽T1和所述第二溝槽T2沿所述通道C的延伸方向上分別具有第一深度H1和第二深度H2，所述第一深度H1大於所述第二深度H2。
採用合金化製程可以使得多個第一半導體層203下方且位於所述所述第一溝槽T1中的部分金屬化，形成如圖6所示的位線BL，所述位線在第三方向上與所述第二溝槽T2的下方（結合圖4可以理解為位線BL位於通道C下方），以形成埋入式位線。本申請實施例中，所述位線的材料可以是金屬材料或者半導體導電材料，例如，銅、鈷、鎢、摻雜矽、多晶矽或其任何組合等。
本申請實施例提供的記憶體的製造方法製造得到的記憶體與上述實施例中的記憶體類似，對於本申請實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡，不再贅述。
應理解，說明書通篇中提到的“一個實施例”或“一實施例”意味著與實施例有關的特定特徵、結構或特性包括在本申請的至少一個實施例中。因此，在整個說明書各處出現的“在一個實施例中”或“在一實施例中”未必一定指相同的實施例。此外，這些特定的特徵、結構或特性可以任意適合的方式結合在一個或多個實施例中。應理解，在本申請的各種實施例中，上述各過程的序號的大小並不意味著執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本申請實施例的實施過程構成任何限定。上述本申請實施例序號僅僅為了描述，不代表實施例的優劣。
本申請所提供的幾個方法實施例中所揭露的方法，在不衝突的情況下可以任意組合，得到新的方法實施例。
以上所述，僅為本申請的具體實施方式，但本申請的保護範圍並不局限於此，任何熟悉本技術領域的通常知識者在本申請揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本申請的保護範圍之內。因此，本申請的保護範圍應以所述請求項的保護範圍為準。
20:半導體結構/電晶體陣列 30:記憶體 100:基板 101:主動層 201:第一介電層 202:第二半導體層 203:第一半導體層 204:閘極氧化層 205:閘極 206:第二介電層 207:閘極隔離結構 2001~2003:製程步驟 5001~5003:製程步驟 T1:第一溝槽 T2:第二溝槽 T3:第三溝槽 T4:第四溝槽/第四厚度 H1:第一深度/第一厚度 H2:第二深度/第二厚度 H3:第三深度/第三厚度 H4:第四深度/第四厚度 TR:電晶體 S:源極 D:汲極 C:通道 AT1/AT2:每一排電晶體 BL:位線 WL:字線
圖1a為本申請實施例提供的一種半導體結構的立體結構示意圖；
圖1b為本申請實施例提供的另一種半導體結構的立體結構示意圖；
圖2為本申請實施例提供的一種半導體結構的製造方法的實現流程示意圖；
圖3a至圖3j為本申請實施例提供的一種半導體結構的製造過程的立體結構示意圖；
圖4為本申請實施例提供的一種記憶體的立體結構示意圖；
圖5為本申請實施例提供的一種半導體結構的製造方法的實現流程示意圖；
圖6為本申請實施例提供的一種記憶體的製造過程的立體結構示意圖。
20:半導體結構/電晶體陣列
100:基板
101:主動層
201:第一介電層
202:第二半導體層
203:第一半導體層
204:閘極氧化層
205:閘極
206:第二介電層
207:閘極隔離結構
TR:電晶體
S:源極
D:汲極
C:通道
AT1/AT2:每一排電晶體
BL:位線
WL:字線

Claims (10)

  1. 一種半導體結構，其中所述半導體結構包括至少一個電晶體，所述電晶體包括：通道，所述通道包括第一半導體層和環繞所述第一半導體層設置的第二半導體層；所述第二半導體層在所述通道中引入應變；所述第一半導體層由矽鍺構成，所述第二半導體層由矽構成。
  2. 根據請求項1所述的半導體結構，其中所述電晶體還包括：閘極，覆蓋所述通道的至少一個側面；源極和汲極，分別位於所述通道的延伸方向的兩端；優選地，所述閘極環繞所述通道設置；及/或，所述通道截面形狀包括以下之一：圓形；橢圓形；和矩形。
  3. 根據請求項1所述的半導體結構，其中所述電晶體為N型，所述應變為拉應變；或者，所述電晶體為P型，所述應變為壓應變。
  4. 根據請求項1所述的半導體結構，其中所述半導體結構包括多個電晶體，所述多個電晶體對應的多個所述通道沿第一方向和第二方向陣列排布；所述第一方向和所述第二方向均與所述通道的延伸方向垂直；其中，沿所述第一方向排布的每一排電晶體中每個電晶體的閘極相互物理連接；沿所述第一方向排布的相鄰的兩排電晶體之間的閘極相互電隔離。
  5. 一種半導體結構的製造方法，包括：形成通道；所述通道包括第一半導體層和環繞所述第一半導體層設置的第二半導體層；所述第二半導體層在所述通道中引入應變；所述第一半導體層由矽鍺構成，所述第二半導體層由矽構成。
  6. 根據請求項5所述的方法，其中所述方法還包括：形成覆蓋所述通道的至少一個側面的電晶體的閘極； 在所述通道的延伸方向的兩端分別形成所述電晶體的源極和汲極。
  7. 根據請求項5所述的方法，其中所述形成通道，包括：提供主動層；部分蝕刻所述主動層，形成柱狀的第一半導體層；所述第一半導體層沿垂直於所述主動層的表面方向延伸；在所述第一半導體層的側壁和頂面形成第二半導體層，優選地，所述方法還包括：在所述主動層中形成截面形狀為矩形的第一半導體層；通過氧化製程，使所述第一半導體層的截面形狀由矩形變化為橢圓形。
  8. 根據請求項5所述的方法，其中所述半導體結構包括多個電晶體，所述多個電晶體對應多個所述通道；形成多個所述通道，包括：提供主動層；部分蝕刻所述主動層，形成多條沿第一方向延伸的第一溝槽和多條沿第二方向延伸的第二溝槽以及位於所述第一溝槽和所述第二溝槽交叉處的多個第一半導體層；每個所述第一半導體層側壁暴露於所述第一溝槽和所述第二溝槽中，沿垂直於所述主動層的表面方向延伸；所述第一方向和所述第二方向平行於所述主動層的表面；在所述第一半導體層的側壁和頂面形成第二半導體層，優選地，所述第一溝槽和所述第二溝槽沿所述通道的延伸方向上分別具有第一深度和第二深度，所述第一深度與所述第二深度不同；及/或在形成通道之後，所述方法還包括：在具有所述第二半導體層的所述第一溝槽和所述第二溝槽中填充第一介電層；部分蝕刻所述第一介電層形成第三溝槽，在所述第三溝槽中填充絕緣材料形成閘極隔離結構； 部分蝕刻所述第一介電層，形成暴露的第二半導體層；在所述暴露的第二半導體層上形成閘極氧化層；依次填充第一導電材料和第二介電層；所述第一導電材料用於形成每個電晶體的閘極。
  9. 一種記憶體，包括：多個存儲單元，沿第一方向和第二方向陣列排布；電晶體陣列，所述電晶體陣列包括多個如請求項1至4任一項所述的半導體結構；所述電晶體陣列沿所述第一方向的每一排電晶體的閘極相互物理連接，所述物理連接的閘極形成字線；每一所述存儲單元分別與所述電晶體陣列中一電晶體的源極或汲極連接；所述第一方向和所述第二方向均與所述電晶體的通道的延伸方向垂直；多條沿所述第二方向平行間隔排布的位線，每一所述位線分別與所述電晶體陣列中沿所述第二方向排布的一排電晶體的汲極或源極連接。
  10. 一種記憶體的製造方法，其中所述方法包括：形成多個存儲單元，所述多個存儲單元沿第一方向和第二方向陣列排布；形成電晶體陣列，所述電晶體陣列通過請求項5至8任一項所述的半導體結構的製造方法製造得到；所述電晶體陣列中沿所述第一方向的每一排電晶體的閘極相互物理連接，所述物理連接的閘極形成字線；每一所述存儲單元分別與所述電晶體陣列中一個電晶體的源極或汲極連接；所述第一方向和所述第二方向均與所述電晶體的通道的延伸方向垂直；形成多條沿所述第二方向平行間隔排布的位線，每一所述位線分別與所述電晶體陣列中沿所述第二方向排布的一排電晶體的汲極或源極連接。
TW111129836A 2022-03-17 2022-08-09 半導體結構及其製造方法、記憶體及其製造方法 TWI873447B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210265812.3A CN116825838B (zh) 2022-03-17 2022-03-17 半导体结构及其制造方法、存储器及其制造方法
CN202210265812.3 2022-03-17

Publications (2)

Publication Number Publication Date
TW202339263A TW202339263A (zh) 2023-10-01
TWI873447B true TWI873447B (zh) 2025-02-21

Family

ID=85251820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129836A TWI873447B (zh) 2022-03-17 2022-08-09 半導體結構及其製造方法、記憶體及其製造方法

Country Status (5)

Country Link
US (1) US12557270B2 (zh)
EP (1) EP4270489A4 (zh)
CN (1) CN116825838B (zh)
TW (1) TWI873447B (zh)
WO (1) WO2023173504A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496929B (zh) * 2020-11-12 2023-10-31 长鑫存储技术有限公司 具有埋入式位线的半导体装置及其制备方法
CN116133393B (zh) * 2021-09-13 2023-12-08 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
EP4449503A1 (en) * 2022-05-10 2024-10-23 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and fabricating methods thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100561708C (zh) * 2005-05-26 2009-11-18 应用材料股份有限公司 制造受应力电晶体结构的集成制程
TW202145313A (zh) * 2020-05-29 2021-12-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
US6909186B2 (en) * 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
TWI245422B (en) * 2003-08-22 2005-12-11 Nanya Technology Corp Method for improving mobility of vertical transistor channel
CN2699480Y (zh) * 2004-05-09 2005-05-11 台湾积体电路制造股份有限公司 具有多重栅极及应变的沟道层的晶体管
KR100920047B1 (ko) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법
US9911848B2 (en) * 2014-08-29 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transistor and method of manufacturing the same
US9614077B1 (en) * 2016-03-03 2017-04-04 International Business Machines Corporation Vertical finfet with strained channel
US9947789B1 (en) * 2016-10-17 2018-04-17 Globalfoundries Inc. Vertical transistors stressed from various directions
US10818799B2 (en) * 2016-12-24 2020-10-27 Intel Corporation Vertical transistor devices and techniques
WO2020070767A1 (ja) * 2018-10-01 2020-04-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置の製造方法
EP3748683A1 (en) * 2019-06-05 2020-12-09 IMEC vzw A method for forming a verical field-effect transistor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100561708C (zh) * 2005-05-26 2009-11-18 应用材料股份有限公司 制造受应力电晶体结构的集成制程
TW202145313A (zh) * 2020-05-29 2021-12-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
WO2023173504A1 (zh) 2023-09-21
US12557270B2 (en) 2026-02-17
CN116825838A (zh) 2023-09-29
EP4270489A1 (en) 2023-11-01
EP4270489A4 (en) 2024-04-17
US20230301070A1 (en) 2023-09-21
CN116825838B (zh) 2026-01-23
TW202339263A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
TWI737160B (zh) 整合互補式場效電晶體之結構及ｓｒａｍ位元單元
CN114446965B (zh) 具有垂直沟道晶体管的存储器及其制造方法
US8859363B2 (en) Semiconductor devices including vertical channel transistors and methods of fabricating the same
CN101226960B (zh) 具有垂直沟道的存取器件和相关半导体器件以及制备存取器件的方法
CN114373764A (zh) 晶体管阵列及其制造方法、存储器及其制造方法
TWI774371B (zh) 記憶體元件及形成三維記憶體元件的方法
CN108695336A (zh) 三维半导体存储器件及制造其的方法
WO2023272881A1 (zh) 晶体管阵列及其制造方法、半导体器件及其制造方法
US11495604B2 (en) Channel and body region formation for semiconductor devices
KR20220111772A (ko) 반도체 메모리 장치
JP2011166142A (ja) 半導体装置の製造方法
US12495540B2 (en) Semiconductor structure and method for fabricating same
CN116825838B (zh) 半导体结构及其制造方法、存储器及其制造方法
WO2023168752A1 (zh) 半导体结构及其制造方法、存储器及其制造方法
JP2012174827A (ja) 半導体装置及びその製造方法
CN115224110A (zh) 半导体结构及制造方法、存储器及制造方法、存储系统
US20190326294A1 (en) Multi-Layer Thyristor Random Access Memory with Silicon-Germanium Bases
CN116471840A (zh) 一种半导体结构的制备方法和半导体结构
TW202145540A (zh) 記憶胞、半導體元件及形成半導體元件的方法
CN115332080B (zh) 半导体结构及其制造方法、存储器及其制造方法
JP7652938B2 (ja) メモリ及びその製造方法
CN110137138A (zh) 存储器结构及其形成方法、存储器结构的电路
US20250089238A1 (en) Memory device and manufacturing method thereof
TWI806697B (zh) 半導體結構及其製作方法、記憶體
CN116096086A (zh) 一种半导体结构的制备方法和存储器