TWI845651B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI845651B TWI845651B TW109110477A TW109110477A TWI845651B TW I845651 B TWI845651 B TW I845651B TW 109110477 A TW109110477 A TW 109110477A TW 109110477 A TW109110477 A TW 109110477A TW I845651 B TWI845651 B TW I845651B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- shift
- charge
- command
- generate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 16
- 230000003111 delayed effect Effects 0.000 claims description 22
- 230000002194 synthesizing effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000003786 synthesis reaction Methods 0.000 abstract description 9
- 101150040096 SFT2 gene Proteins 0.000 description 24
- 206010067959 refractory cytopenia with multilineage dysplasia Diseases 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 101150096886 sft-1 gene Proteins 0.000 description 9
- 101100205847 Mus musculus Srst gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Abstract
半導體裝置包括移位控制電路和合成預充電信號生成電路。移位控制電路基於讀取命令來生成移位信號和移位讀取信號,並且基於移位信號和自動預充電命令來控制移位讀取信號的復位狀態。合成預充電信號生成電路基於移位讀取信號和位址來生成用於由所述位址選擇的庫的自動預充電操作的合成預充電信號。
Description
本公開的實施例涉及一種執行預充電操作的半導體裝置。
在執行半導體裝置的讀取操作或寫入操作之後,半導體裝置可以執行預充電操作以對位元線(bit line)進行預充電。當生成用於讀取操作或寫入操作的命令時,可以利用基於命令生成預充電命令的方法和自動生成用於預充電操作的自動預充電命令的方法來執行預充電操作。
本申請要求2019年11月18日提交的申請號為10-2019-0148124的韓國專利申請的優先權,其全部內容通過引用合併於此。
根據一個實施例,一種半導體裝置包括移位控制電路和合成預充電信號生成電路。移位控制電路被配置為基於讀取命令來生成移位信號和移位讀取信號,並且被配置為基於移位信號和自動預充電命令來控制移位讀取信號的復位狀態。合成預充電信號生成電路被配置為基於移位讀取信號和位址來生成用於由所述位址選擇的庫(bank)的自動預充電操作的合成預充電信號。
根據另一個實施例,一種半導體裝置包括移位讀取信號生成電路、移位復位信號生成電路和合成預充電信號生成電路。移位讀取信號生成電路被配置為將讀取命令移位以生成移位信號和移位讀取信號。移位復位信號生成電路被配置為基於移位信號來鎖存自動預充電命令,以生成用於將移位讀取信號復位的移位復位信號。合成預充電信號生成電路被配置為基於移位讀取信號和位址來生成用於由所述位址選擇的庫的自動預充電操作的合成預充電信號。
在以下對實施例的描述中,當一個參數被稱為“預定的”時,其可以旨在表示當該參數用在處理或算法中之前確定該參數的值。該參數的值可以在處理或算法開始時設置,或者可以在過程或算法執行的時間段期間設置。
將理解的是,儘管在本文中使用術語“第一”、“第二”、“第三”等來描述各種元件,但是這些元件不應受這些術語的限制。這些術語僅用於區分一個元件和另一個元件。因此,在不脫離本公開的教導的情況下,在一些實施例中的第一元件可以在其他實施例中被稱為第二元件。
此外,將理解的是,當一個元件被稱為“連接”或“耦接”到另一元件時,它可以直接連接或耦接至另一元件,或者可以存在一個或多個中間元件。相反地,當一個元件被稱為“直接連接”或“直接耦接”至另一元件時,則不存在中間元件。
邏輯“高”位準和邏輯“低”位準可以用於描述電信號的邏輯位準。具有邏輯“高”位準的信號可以與具有邏輯“低”位準的信號區分開。例如,當具有第一電壓的信號對應於具有邏輯“高”位準的信號時,具有第二電壓的信號對應於具有邏輯“低”位準的信號。在一個實施例中,邏輯“高”位準可以被設置為比邏輯“低”位準的電壓位準更高的電壓位準。此外,信號的邏輯位準可以被設置為根據實施例而不同或相反。例如,在一個實施例中具有邏輯“高”位準的某個信號在另一實施例中可以被設置為具有邏輯“低”位準。
在下文中,參照附圖詳細地描述本公開的各種實施例。然而,所描述的實施例僅用於說明性目的,並非旨在限制本公開的範圍。
圖1是圖示了根據本公開的實施例的半導體系統1的配置的方塊圖。如圖1所示,半導體系統1可以包括控制器11和半導體裝置13。半導體裝置13可以包括:自動預充電命令生成電路210、移位控制電路230、合成預充電信號生成電路250和預充電控制電路270。
控制器11可以包括:第一控制引腳111、第二控制引腳113和第三控制引腳114。半導體裝置13可以包括:第一半導體引腳131、第二半導體引腳133和第三半導體引腳135。第一控制引腳111可以經由第一傳輸線L11連接至第一半導體引腳131。第二控制引腳113可以經由第二傳輸線L13連接至第二半導體引腳133。第三控制引腳114可以經由第三傳輸線L15連接至第三半導體引腳135。控制器11可以將命令CMD經由第一傳輸線L11發送至半導體裝置13以控制半導體裝置13。控制器11可以將時脈信號CLK經由第二傳輸線L13發送至半導體裝置13以控制半導體裝置13。控制器11可以將位址ADD經由第三傳輸線L15發送至半導體裝置13以控制半導體裝置13。
在生成讀取命令(圖2的RCMD)以執行讀取操作的情況下,當生成自動預充電標誌(圖2的AP_F)以執行自動預充電操作時,自動預充電命令生成電路210可以生成用於執行伴隨自動預充電操作的讀取操作的自動預充電命令(圖2的APCG)。
當生成自動預充電命令APCG時,移位控制電路230可以生成移位讀取信號(圖2的SFT_RD),而當未生成自動預充電命令APCG時,移位控制電路230可以根據移位復位信號(圖2的SFT_RST)來復位移位讀取信號SFT_RD。
當生成移位讀取信號SFT_RD時,合成預充電信號生成電路250可以生成用於對由位址ADD選擇的庫(未示出)進行自動預充電操作的合成預充電信號(圖2的S_BK)。對於一些實施例,庫(bank)是指記憶庫(memory bank)。在未生成移位讀取信號SFT_RD的情況下,當生成庫預充電信號(圖2的P_BK)時,合成預充電信號生成電路250可以生成合成預充電信號S_BK。根據預充電命令,可以對由位址ADD選擇的庫(未示出)進行預充電操作生成庫預充電信號P_BK。
預充電控制電路270可以基於合成預充電信號S_BK來控制預充電操作。當生成合成預充電信號S_BK時,預充電控制電路270可以控制由位址ADD選擇的庫的自動預充電操作或預充電操作。
圖2是圖示了半導體裝置13的配置的方塊圖。如圖2所示,半導體裝置13可以包括:命令解碼器200、自動預充電命令生成電路210、移位控制電路230、合成預充電信號生成電路250、預充電控制電路270和核心區域290。
命令解碼器200可以基於時脈信號CLK和命令CMD來生成讀取命令RCMD和自動預充電標誌AP_F。命令解碼器200可以同步於時脈信號CLK對命令CMD進行解碼,以生成讀取命令RCMD和自動預充電標誌AP_F。可以生成讀取命令RCMD以執行讀取操作。可以生成自動預充電標誌AP_F以執行自動預充電操作。在與時脈信號CLK同步接收的命令CMD中包括的位元被設置為具有預定的邏輯位準組合時,可以生成讀取命令RCMD。可以由與時脈信號CLK同步接收到的命令CMD中包括至少一個的位元中來生成自動預充電標誌AP_F。
自動預充電命令生成電路210可以基於讀取命令RCMD和自動預充電標誌AP_F來生成自動預充電命令APCG。當生成讀取命令RCMD以執行讀取操作並且生成自動預充電標誌AP_F以執行自動預充電操作時,自動預充電命令生成電路210可以生成用於執行伴隨自動預充電操作的讀取操作的自動預充電命令APCG。
當生成自動預充電命令APCG時,移位控制電路230可以生成第二移位信號SFT2和移位讀取信號SFT_RD,而當未生成自動預充電命令APCG時,移位控制電路230可以根據移位復位信號SFT_RST來復位移位讀取信號SFT_RD。移位控制電路230可以包括移位復位信號生成電路231和移位讀取信號生成電路233。
移位復位信號生成電路231可以基於第二移位信號SFT2和自動預充電命令APCG來生成移位復位信號SFT_RST。移位復位信號生成電路231可以被配置為:如果在生成第二移位信號SFT2時生成了自動預充電命令APCG,則不生成移位復位信號SFT_RST。移位復位信號生成電路231可以被配置為:如果在生成第二移位信號SFT2時未生成自動預充電命令APCG,則生成移位復位信號SFT_RST。當生成復位信號GRST時,移位復位信號生成電路231可以復位移位復位信號SFT_RST。可以生成復位信號GRST以復位半導體裝置13。
移位讀取信號生成電路233可以基於移位復位信號SFT_RST和時脈信號CLK而從讀取命令RCMD中生成第二移位信號SFT2和移位讀取信號SFT_RD。在未生成移位復位信號SFT_RS的情況下,移位讀取信號生成電路233可以利用時脈信號CLK來移位讀取命令RCMD,以生成第二移位信號SFT2和移位讀取信號SFT_RD。當生成移位復位信號SFT_RST時,移位讀取信號生成電路233可以將第二移位信號SFT2和移位讀取信號SFT_RD復位。
當生成移位讀取信號SFT_RD時,合成預充電信號生成電路250可以生成用於由位址ADD選擇的庫的自動預充電操作的合成預充電信號S_BK。當未生成移位讀取信號SFT_RD並且生成庫預充電信號P_BK時,合成預充電信號生成電路250可以生成合成預充電信號S_BK。當未生成自動預充電命令APCG而生成預充電命令時,合成預充電信號生成電路250可以生成合成預充電信號S_BK,而與自動預充電命令APCG無關。合成預充電信號生成電路250可以包括:時段選擇延遲電路251、庫自動預充電信號生成電路253和預充電信號合成電路255。可以通過在命令解碼器200中對命令CMD進行解碼來生成預充電命令。
時段選擇延遲電路251可以將移位讀取信號SFT_RD延遲由模式暫存器碼MRC(mode register code)設置的延遲時間,以生成延遲的移位讀取信號SFT_RDd。模式暫存器碼MRC可以通過模式暫存器組儲存在模式暫存器(未示出)中。模式暫存器碼MRC可以包括具有與讀取到預充電時間tRTP相對應的邏輯位準組合的位元。讀取到預充電時間tRTP可以是利用時脈信號CLK的週期指示在讀取操作的結束點與預充電操作的開始點之間的時間段的指標。
庫自動預充電信號生成電路253可以基於位址ADD和延遲的移位讀取信號SFT_RDd來生成庫自動預充電信號AP_BK。當生成延遲的移位讀取信號SFT_RDd時,庫自動預充電信號生成電路253可以生成用於由位址ADD選擇的庫的自動預充電操作的庫自動預充電信號AP_BK 。
預充電信號合成電路255可以基於庫自動預充電信號AP_BK和庫預充電信號P_BK來生成合成預充電信號S_BK。當生成庫自動預充電信號AP_BK或庫預充電信號P_BK時,預充電信號合成電路255可以生成合成預充電信號S_BK。當生成預充電命令(未示出)時,可以生成庫預充電信號P_BK以控制由位址ADD選擇的庫的預充電操作。
預充電控制電路270可以基於合成預充電信號S_BK來控制核心區域290的預充電操作。核心區域290可以包括多個庫(未示出),其中一個庫由位址ADD選擇。當生成合成預充電信號S_BK時,預充電控制電路270可以控制包括在核心區域290中的多個庫之中的由位址ADD選擇的庫的自動預充電操作或預充電操作。
圖3圖示了自動預充電命令生成電路210的配置。如圖3中所示,自動預充電命令生成電路210可以包括延遲電路31和命令輸出電路32。
延遲電路31可以將讀取命令RCMD延遲預定時間段,以生成延遲的讀取命令RDd。命令輸出電路32可以包括串聯耦接的反及閘NAND31和反相器IV31以執行邏輯AND運算。命令輸出電路32可以對延遲的讀取命令RDd和自動預充電標誌AP_F執行邏輯AND運算,以生成自動預充電命令APCG。在讀取命令RCMD被生成為具有邏輯“高”位準的情況下,當自動預充電標誌AP_F被生成為具有邏輯“高”位準時,自動預充電命令生成電路210可以生成具有邏輯“高”位準的自動預充電命令APCG。用於執行伴隨自動預充電操作的讀取操作的自動預充電命令APCG的邏輯位準可以根據實施例而被設置為不同。用於生成自動預充電命令APCG的讀取命令RCMD和自動預充電標誌AP_F的邏輯位準可以根據實施例而被設置為不同。
圖4圖示了移位復位信號生成電路231的配置。如圖4中所示,移位復位信號生成電路231可以包括:鎖存脈衝生成電路41、預命令鎖存器43、命令鎖存器45、延遲鎖存信號生成電路47、復位信號合成電路48以及復位信號輸出電路49。
鎖存脈衝生成電路41可以包括:反相器IV41、IV42、IV43和IV44以及反及閘NAND41。反相器IV41、IV42和IV43可以串聯耦接以反相緩衝第二移位信號SFT2並輸出第二移位信號SFT2的反相緩衝信號。反及閘NAND41和反相器IV44可以對第二移位信號SFT2和反相器IV41、IV42和IV43的輸出信號執行邏輯AND運算,以生成鎖存脈衝LAT_P。當第二移位信號SFT2被生成為具有邏輯“高”位準時,鎖存脈衝生成電路41可以生成具有與反相器IV41、IV42和IV43的延遲時間相對應的脈衝寬度的鎖存脈衝LAT_P。
預命令鎖存器43可以包括反或閘NOR41和NOR43。反或閘NOR41可以接收自動預充電命令APCG和反或閘NOR43的輸出信號,以對自動預充電命令APCG和反或閘NOR43的輸出信號執行邏輯NOR運算,從而生成預鎖存信號PLAT。反或閘NOR43可以接收合成復位信號SRST和反或閘NOR41的輸出信號,以對合成復位信號SRST和反或閘NOR41的輸出信號執行邏輯NOR運算。當自動預充電命令APCG具有邏輯“高”位準時,預命令鎖存器43可以生成具有邏輯“低”位準的預鎖存信號PLAT。當合成復位信號SRST被生成為具有邏輯“高”位準時,預命令鎖存器43可以將預鎖存信號PLAT復位為邏輯“低位準” 。
命令鎖存器45可以利用D正反器來實現,並且可以基於鎖存脈衝LAT_P來從預鎖存信號PLAT生成鎖存信號SLAT。當鎖存脈衝LAT_P被生成為具有邏輯“高”位準時,命令鎖存器45可以鎖存預鎖存信號PLAT以輸出預鎖存信號PLAT的鎖存信號作為鎖存信號SLAT。
延遲的鎖存信號生成電路47可以延遲鎖存信號SLAT以生成延遲的鎖存信號SLATd。延遲鎖存信號生成電路47的延遲時間可以根據實施例而被設置為不同。
復位信號合成電路48可以包括串聯耦接的反或閘NOR45和反相器IV46。復位信號合成電路48可以對延遲的鎖存信號SLATd和復位信號GRST執行邏輯OR運算,以生成合成復位信號SRST。當鎖存信號SLAT被生成為具有邏輯“高”位準並且經過了延遲鎖存信號生成電路47的延遲時間,或者當復位信號GRST被生成為具有邏輯“高”位準時,合成復位信號SRST可以生成具有邏輯“高”位準的合成復位信號SRST。
復位信號輸出電路49可以包括串聯耦接的反相器IV48和IV49。復位信號輸出電路49可以緩衝鎖存信號SLAT以生成移位復位信號SFT_RST。
具有上述配置的移位復位信號生成電路231可以在通過將讀取命令RCMD移位生成的鎖存脈衝LAT_P被創建的時刻處鎖存自動預充電命令APCG,從而生成用於將移位讀取信號SFT_RD復位的移位復位信號SFT_RST。當未生成自動預充電命令APCG時,移位復位信號生成電路231可以將移位讀取信號SFT_RD復位以控制預充電操作,而與自動預充電命令APCG無關。
圖5是圖示了移位讀取信號生成電路233的配置的電路圖。如圖5中所示,移位讀取信號生成電路233可以包括D正反器51、52和53。
D正反器51可以與時脈信號CLK同步以鎖存讀取命令RCMD,並且可以輸出被鎖存的讀取命令作為第一移位信號SFT1。D正反器51可以將讀取命令RCMD移位時脈信號CLK的一個週期以生成第一移位信號SFT1。當移位復位信號SFT_RST被生成為具有邏輯“高”位準時,D正反器51可以將第一移位信號SFT1復位為邏輯“低”位準。D正反器52可以與時脈信號CLK同步以鎖存第一移位信號SFT1,並且可以將第一移位信號SFT1的鎖存信號作為第二移位信號SFT2輸出。D正反器52可以將第一移位信號SFT1移位時脈信號CLK的一個週期以生成第二移位信號SFT2。當移位復位信號SFT_RST被生成為具有邏輯“高”位準時,D正反器52可以將第二移位信號SFT2復位為邏輯“低”位準。D正反器53可以與時脈信號CLK同步以鎖存第二移位信號SFT2,並且可以將第二移位信號SFT2的鎖存信號作為移位讀取信號SFT_RD輸出。D正反器53可以將第二移位信號SFT2移位時脈信號CLK的一個週期以生成移位讀取信號SFT_RD。當移位復位信號SFT_RST被生成為具有邏輯“高”位準時,D正反器53可以將移位讀取信號SFT_RD復位為邏輯“低”位準。
具有上述配置的移位讀取信號生成電路233可以將讀取命令RCMD移位時脈信號CLK的一個週期以生成第一移位信號SFT1,可以將讀取命令RCMD移位時脈信號CLK的兩個週期以生成第二移位信號SFT2,以及可以將讀取命令RCMD移位時脈信號CLK的三個週期以生成移位讀取信號SFT_RD。
圖6是圖示了時段選擇延遲電路251的配置的方塊圖。如圖6中所示,時段選擇延遲電路251可以包括:第一時段延遲電路61(1)至第N時段延遲電路61(N)和延遲時段選擇器63。
第一時段延遲電路61(1)可以將移位讀取信號SFT_RD延遲單位時段,以生成第一時段信號PDd1。單位時段可以根據實施例而被設置為不同。第二時段延遲電路61(2)可以將第一時段信號PDd1延遲單位時段,以生成第二時段信號PDd2。第N時段延遲電路61(N)可以將第(N-1)時段信號PDd(N-1)延遲單位時段以生成第N時段信號PDdN。延遲時段選擇器63可以基於模式暫存器碼MRC來選擇並輸出第一時段信號PDd1至第N時段信號PDdN中的一個作為延遲的移位讀取信號SFT_RDd。延遲時段選擇器63可以將移位讀取信號SFT_RD延遲與模式暫存器碼MRC相對應的讀取到預充電時間tRTP,以生成延遲的移位讀取信號SFT_RDd。
圖7和圖8是圖示了半導體裝置13的操作的時序圖。
如圖7中所示,當在時間“T11”處生成讀取命令RCMD並且在時間“T13”處創建自動預充電標誌AP_F時,可以生成自動預充電命令APCG以執行伴隨自動預充電操作的讀取操作。讀取命令RCMD可以由時脈信號CLK移位以順序地生成第一移位信號SFT1和第二移位信號SFT2。因為在生成第二移位信號SFT2時生成了自動預充電命令APCG,所以不生成移位復位信號SFT_RST。因此,第二移位信號SFT2可以由時脈信號CLK移位以生成移位讀取信號SFT_RD。在從生成移位讀取信號SFT_RDd的時刻“T14”起經過了與讀取到預充電時間tRTP相對應的時間段“td”的時刻“T15”處,可以生成延遲的移位讀取信號SFT_RDd。當生成延遲的移位讀取信號SFT_RDd時,可以生成用於由位址ADD選擇的庫的自動預充電操作的合成預充電信號S_BK。
如圖8中所示,當在時刻“T21”處生成讀取命令RCMD並且未創建自動預充電標誌AP_F時,不生成自動預充電命令APCG。讀取命令RCMD可以由時脈信號移位CLK,以順序地生成第一移位信號SFT1和第二移位信號SFT2。因為在生成第二移位信號SFT2時未生成自動預充電命令APCG,所以可以生成移位復位信號SFT_RST。如果生成了移位復位信號SFT_RST,則因為移位讀取信號SFT_RD被復位,所以不生成延遲的移位讀取信號SFT_RDd和合成預充電信號S_BK。
如上所述,半導體裝置13可以將讀取命令RCMD移位以生成移位讀取信號SFT_RD,從而辨別是否生成了自動預充電命令APCG,並且可以在未生成自動預充電命令APCG時將延遲的移位讀取信號SFT_RDd立即復位。因此,可以迅速地中斷由自動預充電命令APCG生成合成預充電信號S_BK的操作。另外,當自動預充電命令APCG被視為不是由移位讀取信號SFT_RD生成時,半導體裝置13可以根據預充電命令來控制自動預充電操作的執行,而與自動預充電命令APCG無關。
儘管結合在伴隨自動預充電操作的讀取操作期間半導體裝置13控制自動預充電操作的情況描述了本實施例,但是本公開不限於此。例如,在一些其它實施例中,半導體裝置13可以被實現在伴隨自動預充電操作的寫入操作期間控制自動預充電操作。
圖9是圖示了包括半導體裝置13的電子系統1000的配置的方塊圖。如圖9中所示,電子系統1000可以包括主機1100和半導體系統1200。
主機1100和半導體系統1200可以利用介面協定來互相發送信號。用於主機1100與半導體系統1200之間的通信的介面協定可以包括諸如以下各種介面協定中的任何一種:多媒體卡(MMC)、增強型小型裝置介面(ESDI)、整合驅動電子(IDE)、快捷週邊組件互連介面(PCI-E)、先進技術附件(ATA)、序列ATA(SATA)、並列ATA(PATA)、序列SCSI(SAS)和通用串列匯流排(USB)。
半導體系統1200可以包括控制器1300和半導體裝置1400(K:1)。半導體裝置1400(K:1)和半導體裝置1400(1:K)只是輸入方法不同,但具有相同的含義。控制器1300可以控制半導體裝置1400(K:1),使得半導體裝置1400(K:1)執行伴隨自動預充電操作的讀取操作或伴隨自動預充電操作的寫入操作。當未生成自動預充電命令APCG時,每個半導體裝置1400(K:1)可以立即中斷根據自動預充電命令APCG而生成合成預充電信號S_BK的操作。
控制器1300可以利用圖1中所示的控制器11來實現。可以利用圖1和圖2中所示的半導體裝置13來實現每個半導體裝置1400(K:1)。在一些實施例中,每個半導體裝置1400(K:1)可以利用如下中的任意一種來實現:動態隨機存取記憶體(DRAM)、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)和鐵電隨機存取記憶體(FRAM)。
1:半導體系統
11:控制器
111:第一控制引腳
113:第二控制引腳
114:第三控制引腳
13:半導體裝置
131:第一半導體引腳
133:第二半導體引腳
135:第三半導體引腳
200:命令解碼器
210:自動預充電命令生成電路
230:移位控制電路
231:移位復位信號生成電路
233:移位讀取信號生成電路
250:合成預充電信號生成電路
251:時段選擇延遲電路
253:庫自動預充電信號生成電路
255:預充電信號合成電路
270:預充電控制電路
290:核心區域
31:延遲電路
32:命令輸出電路
41:鎖存脈衝生成電路
43:預命令鎖存器
45:命令鎖存器
47:延遲鎖存信號生成電路
48:復位信號合成電路
49:復位信號輸出電路
51~53:D正反器
61(N):第N時段延遲電路
63:延遲時段選擇器
1000:電子系統
1100:主機
1200:半導體系統
1300:控制器
1400(K):第K半導體裝置
L11:第一傳輸線
L13:第二傳輸線
L15:第三傳輸線
ADD:位址
AP_BK:庫自動預充電信號
AP_F:自動預充電標誌
APCG:自動預充電命令
CLK:時脈信號
CMD:命令
GRST:復位信號
LAT_P:鎖存脈衝
MRC:模式暫存器碼
P_BK:庫預充電信號
PDdN:第N時段信號
PLAT:預鎖存信號
RCMD:生成讀取命令
S_BK:合成預充電信號
SFT_RD:移位讀取信號
SFT_RDd:延遲的移位讀取信號
SFT_RST:移位復位信號
SFT2:第二移位信號
SLAT:鎖存信號
SLATd:延遲的鎖存信號
tRTP:讀取到預充電時間
圖1是圖示了根據本公開的一個實施例的半導體系統的配置的方塊圖。
圖2是圖示了包括在圖1的半導體系統中的半導體裝置的配置的方塊圖。
圖3圖示了包括在圖2的半導體裝置中的自動預充電命令生成電路的配置。
圖4圖示了包括在圖2的半導體裝置中的移位復位信號生成電路的配置。
圖5是圖示了包括在圖2的半導體裝置中移位讀取信號生成電路的配置的電路圖。
圖6是圖示了包括在圖2的半導體裝置中的時段選擇延遲電路的配置的方塊圖。
圖7和圖8是圖示了圖2中所示的半導體裝置的操作的時序圖。
圖9是圖示了採用根據本公開的實施例的半導體裝置的電子系統的配置的方塊圖。
無
11:控制器
111:第一控制引腳
113:第二控制引腳
114:第三控制引腳
13:半導體裝置
131:第一半導體引腳
133:第二半導體引腳
135:第三半導體引腳
210:自動預充電命令生成電路
230:移位控制電路
250:合成預充電信號生成電路
270:預充電控制電路
L11:第一傳輸線
L13:第二傳輸線
L15:第三傳輸線
CMD:命令
CLK:時脈信號
ADD:位址
Claims (20)
- 一種半導體裝置包含: 移位控制電路,其被配置為基於讀取命令來生成移位信號和移位讀取信號,並且被配置為基於所述移位信號和自動預充電命令來控制所述移位讀取信號的復位狀態;以及 合成預充電信號生成電路,其被配置為基於所述移位讀取信號和位址來生成用於由所述位址選擇的庫的自動預充電操作的合成預充電信號。
- 如請求項1所述的半導體裝置,還包括命令解碼器,其被配置為通過對命令進行解碼來生成所述讀取命令。
- 如請求項1所述的半導體裝置,還包括自動預充電命令生成電路,其被配置為在生成所述讀取命令時,基於自動預充電標誌來生成所述自動預充電命令。
- 如請求項1所述的半導體裝置,其中,所述移位控制電路包括移位讀取信號生成電路,其被配置為將所述讀取命令移位以生成所述移位信號和所述移位讀取信號,以及其中,當生成移位復位信號時,將所述移位信號和所述移位讀取信號復位。
- 如請求項1所述的半導體裝置,其中,所述移位控制電路包括移位復位信號生成電路,(復位)其被配置為基於所述移位信號來鎖存所述自動預充電命令以生成移位復位信號。
- 如請求項5所述的半導體裝置,其中,所述移位復位信號生成電路包括: 預命令鎖存器,其被配置為鎖存所述自動預充電命令以生成預鎖存信號;以及 命令鎖存器,其被配置為同步於基於所述移位信號生成的鎖存脈衝來鎖存所述預鎖存信號,以生成鎖存信號。
- 如請求項6所述的半導體裝置,其中,所述移位復位信號生成電路還包括復位信號合成電路,(復位)其被配置為基於所述鎖存信號和復位信號來生成用於將所述預鎖存信號復位的合成復位信號。
- 如請求項1所述的半導體裝置,其中,所述合成預充電信號生成電路包括時段選擇延遲電路,其被配置為基於模式暫存器碼來將所述移位讀取信號延遲,以生成延遲的移位讀取信號。
- 如請求項8所述的半導體裝置,其中,所述模式暫存器碼由模式暫存器組設定,以將所述移位讀取信號延遲與讀取到預充電時間相對應的時段。
- 如請求項8所述的半導體裝置,其中,所述合成預充電信號生成電路還包括: 庫自動預充電信號生成電路,其被配置為基於所述位址和所述延遲的移位讀取信號來生成庫自動預充電信號;以及 預充電信號合成電路,其被配置為基於所述庫自動預充電信號和庫預充電信號來生成所述合成預充電信號。
- 如請求項10所述的半導體裝置,其中,生成所述庫預充電信號,以對由所述位址選擇的庫執行預充電操作。
- 一種半導體裝置,包括: 移位讀取信號生成電路,其被配置為將讀取命令移位以生成移位信號和移位讀取信號; 移位復位信號生成電路,其被配置為基於所述移位信號來鎖存自動預充電命令,以生成用於將所述移位讀取信號復位的移位復位信號;以及 合成預充電信號生成電路,其被配置為基於所述移位讀取信號和位址來生成用於由所述位址選擇的庫的自動預充電操作的合成預充電信號。
- 如請求項12所述的半導體裝置,還包括命令解碼器,其被配置為通過對命令進行解碼來生成所述讀取命令。
- 如請求項12所述的半導體裝置,還包括自動預充電命令生成電路,其被配置為在生成所述讀取命令時,基於自動預充電標誌來生成所述自動預充電命令。
- 如請求項12所述的半導體裝置,其中,所述移位復位信號生成電路包括: 預命令鎖存器,其被配置為鎖存所述自動預充電命令以生成預鎖存信號;以及 命令鎖存器,其被配置為同步於基於所述移位信號生成的鎖存脈衝來鎖存所述預鎖存信號,以生成鎖存信號。
- 如請求項15所述的半導體裝置,其中,所述移位復位信號生成電路還包括復位信號合成電路,其被配置為基於所述鎖存信號和復位信號來生成用於將所述預鎖存信號復位的合成復位信號。
- 如請求項12所述的半導體裝置,其中,所述合成預充電信號生成電路包括時段選擇延遲電路,其被配置為基於模式暫存器碼來將所述移位讀取信號延遲,以生成延遲的移位讀取信號。
- 如請求項17所述的半導體裝置,其中,所述模式暫存器碼由模式暫存器組設定,以將所述移位讀取信號延遲與讀取到預充電時間相對應的時段。
- 如請求項17所述的半導體裝置,其中,所述合成預充電信號生成電路還包括: 庫自動預充電信號生成電路,其被配置為基於所述位址和所述延遲的移位讀取信號來生成庫自動預充電信號;以及 預充電信號合成電路,其被配置為基於所述庫自動預充電信號和庫預充電信號來生成所述合成預充電信號。
- 如請求項19所述的半導體裝置,其中, 生成所述庫預充電信號,以對由所述位址選擇的庫執行預充電操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0148124 | 2019-11-18 | ||
KR1020190148124A KR20210060269A (ko) | 2019-11-18 | 2019-11-18 | 반도체장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202121411A TW202121411A (zh) | 2021-06-01 |
TWI845651B true TWI845651B (zh) | 2024-06-21 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070115751A1 (en) | 2005-11-19 | 2007-05-24 | Joung-Yeol Kim | Latency control circuit and method thereof and an auto-precharge control circuit and method thereof |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070115751A1 (en) | 2005-11-19 | 2007-05-24 | Joung-Yeol Kim | Latency control circuit and method thereof and an auto-precharge control circuit and method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10026463B1 (en) | Semiconductor device and method of operation | |
CN108231111A (zh) | 半导体器件 | |
US20220059146A1 (en) | Electronic devices executing a termination operation | |
US11133055B1 (en) | Electronic device to perform read operation and mode register read operation | |
JP4383028B2 (ja) | 半導体記憶装置及びその制御方法 | |
TWI845651B (zh) | 半導體裝置 | |
US10910022B1 (en) | Semiconductor devices | |
KR20210077081A (ko) | 반도체시스템 및 반도체장치 | |
US11227643B1 (en) | Electronic devices configured to execute a burst operation | |
US11462251B2 (en) | Semiconductor device capable of performing an auto-precharge operation | |
US10991405B1 (en) | Semiconductor devices | |
US20210327478A1 (en) | System for performing phase matching operation | |
US20210183419A1 (en) | Data output method and semiconductor device using the data output method | |
CN113012735A (zh) | 半导体器件 | |
CN113257299A (zh) | 半导体器件 | |
US10613577B2 (en) | Semiconductor device | |
CN113674778A (zh) | 用于执行相位控制操作的系统 | |
US11763862B2 (en) | Electronic device for performing read operation using pipe circuit | |
US11443782B2 (en) | Electronic device to perform read operation and mode register read operation | |
US11328756B1 (en) | Semiconductor device and semiconductor system performing auto-precharge operation | |
US11495277B2 (en) | Apparatus performing read operation | |
US11495272B2 (en) | Electronic device configured to perform an auto-precharge operation | |
US11328753B2 (en) | Methods of performing self-write operation and semiconductor devices used therefor | |
US20240185902A1 (en) | Semiconductor system | |
CN113936708A (zh) | 执行激活操作的电子设备 |