TWI842361B - 應用於膽固醇液晶顯示裝置的時序控制器 - Google Patents

Abstract

本發明揭露一種應用於膽固醇液晶顯示裝置的時序控制器。時序控制器包括接收端單元、傳送端單元、控制單元及線緩衝器。接收端單元用以接收高速差分信號。傳送端單元耦接接收端單元，用以輸出高速差分信號。控制單元耦接於接收端單元與傳送端單元之間，用以根據時序控制器與主機之間的交握控制產生控制信號。線緩衝器耦接控制單元，用以根據控制信號進行水平/垂直線掃描。

Description

應用於膽固醇液晶顯示裝置的時序控制器

本發明係與時序控制器有關，特別是關於一種應用於膽固醇液晶顯示裝置的時序控制器。

請參照圖1，圖1繪示傳統上應用於膽固醇液晶顯示裝置的時序控制器的示意圖。如圖1所示，傳統的膽固醇液晶顯示裝置1的時序控制器10仍需外接幀緩衝器12(例如靜態隨機存取記憶體(Static Random Access Memory，SRAM))，用以先將整幀的影像資料儲存起來後再透過行/列驅動裝置14將其顯示於膽固醇液晶顯示面板16，但這也導致傳統的膽固醇液晶顯示裝置1運作所需的功耗及成本大增，亟待改善。

因此，本發明提出一種應用於膽固醇液晶顯示裝置的時序控制器，藉以有效解決先前技術所遭遇到之上述問題。

根據本發明之一較佳具體實施例為一種應用於膽固醇液晶顯示裝置的時序控制器。於此實施例中，時序控制器包括接收端單元、傳送端單元、控制單元及線緩衝器。接收端單元用以接收高速差分信號。傳送端單元耦接接收端單元，用以輸出高速差分信號。控制單元耦接於接收端單元與傳送端單元之間，用以根據時序控制器與主機之間的交握控制產生控制信號。線緩衝器耦接控制單元，用以根據控制信號進行水平/垂直線掃描。

於一實施例中，膽固醇液晶顯示裝置還包括行驅動裝置、列驅動裝置及膽固醇液晶顯示面板。行驅動裝置耦接時序控制器，用以根據高速差分信號提供行驅動信號。列驅動裝置耦接時序控制器，用以根據高速差分信號提供列驅動信號。膽固醇液晶顯示面板分別耦接行驅動裝置及列驅動裝置，用以受行驅動信號及列驅動信號驅動而顯示畫面。

於一實施例中，水平線掃描包括由上至下或由下至上依序對該膽固醇液晶顯示面板進行高速差分信號的線掃描。

於一實施例中，垂直線掃描包括由左至右或由右至左依序對該膽固醇液晶顯示面板進行高速差分信號的線掃描。

於一實施例中，接收端單元及傳送端單元分別為高速差分信號接收器及高速差分信號傳送器。

於一實施例中，高速差分信號包括顯示資料。

於一實施例中，時序控制器還包括另一接收端單元，用以接收一低速串行信號。

於一實施例中，另一接收端單元為低速串行信號接收器。

於一實施例中，低速串行信號包括寫入指令及讀取指令。

於一實施例中，水平線掃描包括由上至下或由下至上依序對該膽固醇液晶顯示面板進行該低速串行信號的線掃描。

於一實施例中，垂直線掃描包括由左至右或由右至左依序對該膽固醇液晶顯示面板進行該低速串行信號的線掃描。

於一實施例中，當時序控制器對高速差分信號進行任意掃描顯示時，於第一期間內，控制信號為從p條線資料中取n0條線資料寫入線緩衝器的第一儲存區的寫入指令；於第二期間內，控制信號為從(p-n0)條線資料中取n1條線資料寫入線緩衝器的第二儲存區的寫入指令；於第三期間內，控制信號為從(p-n0-n1)條線資料中取n2條線資料寫入線緩衝器的第一儲存區的寫入指令；於第四期間內，控制信號為從(p-n0-n1-n2)條線資料中取n3條線資料寫入線緩衝器的第二儲存區的寫入指令，其中p、n0、n1、n2、n3均為正整數且p大於n0、n1、n2、n3。

於一實施例中，線緩衝器為靜態隨機存取記憶體(Static Random Access Memory，SRAM)。

於一實施例中，膽固醇液晶顯示裝置無需設置有幀緩衝器，以降低功耗及成本。

相較於先前技術，本發明所揭露之應用於膽固醇液晶顯示裝置的時序控制器係藉由其與主機(Host)之間的交握控制實現以時序控制器內部的線緩衝器(Line buffers)取代傳統上外接的幀緩衝器(Frame buffers)，藉以達到縮減晶片面積及接腳數量、降低功耗及成本等實質功效。

根據本發明之一較佳具體實施例為一種應用於膽固醇液晶顯示裝置的時序控制器。於此實施例中，時序控制器可藉由其與主機(Host)之間的交握控制實現以其內部的線緩衝器(Line buffers)取代傳統上外接的幀緩衝器(Frame buffers)，藉以達到縮減晶片面積及接腳數量、降低功耗及成本等實質功效，故能有效解決先前技術所遭遇到之問題。

請參照圖2，圖2繪示此實施例中的應用於膽固醇液晶顯示裝置的時序控制器的示意圖。如圖2所示，膽固醇液晶顯示裝置2包括時序控制器20、行/列驅動裝置22及膽固醇液晶顯示面板24。時序控制器20耦接行/列驅動裝置22。行/列驅動裝置22耦接膽固醇液晶顯示面板24。其中，膽固醇液晶顯示面板24包括複數行像素與複數列像素；行/列驅動裝置22包括行驅動器與列驅動器，分別用以驅動膽固醇液晶顯示面板24的複數行像素與複數列像素顯示畫面。

時序控制器20包括接收端單元200~201、傳送端單元202、控制單元204及線緩衝器206。接收端單元200耦接控制單元204。接收端單元201耦接控制單元204。控制單元204分別耦接傳送端單元202及線緩衝器206。傳送端單元202耦接行/列驅動裝置22。接收端單元200用以接收高速差分信號DIF後傳送至控制單元204。接收端單元201用以接收低速串行信號SER後傳送至控制單元204。

實際上，接收端單元200可以是高速差分信號接收器且傳送端單元202可以是高速差分信號傳送器，接收端單元201可以是低速串行信號接收器，但不以此為限；線緩衝器206可以是靜態隨機存取記憶體(Static Random Access Memory，SRAM)，但不以此為限；高速差分信號DIF及低速串行信號SER可來自於主機(Host，圖未示)，但不以此為限；高速差分信號DIF可包括顯示資料且低速串行信號SER可包括寫入指令、讀取指令以及時序控制器20與主機(圖未示)之間的交握控制資訊，但不以此為限。

控制單元204用以根據低速串行信號SER所包括的時序控制器20與主機(圖未示)之間的交握控制資訊產生控制信號CTL至線緩衝器206。線緩衝器206用以根據控制信號CTL進行水平線掃描或垂直線掃描。

於一實施例中，水平線掃描包括由上至下或由下至上依序對膽固醇液晶顯示面板24進行高速差分信號DIF的線掃描；垂直線掃描包括由左至右或由右至左依序對膽固醇液晶顯示面板24進行高速差分信號DIF的線掃描。

於另一實施例中，水平線掃描包括由上至下或由下至上依序對膽固醇液晶顯示面板24進行低速串行信號SER的線掃描；垂直線掃描包括由左至右或由右至左依序對膽固醇液晶顯示面板24進行低速串行信號SER的線掃描。

傳送端單元202用以將來自控制單元204的高速差分信號DIF輸出至行/列驅動裝置22。行/列驅動裝置22用以分別根據包括顯示資料的高速差分信號DIF提供行/列驅動信號CRD至膽固醇液晶顯示面板24，藉以驅動膽固醇液晶顯示面板24顯示畫面。

請參照圖3，圖3繪示時序控制器所接收的高速差分信號及低速串行信號之一實施例的時序圖。如圖3所示，於此實施例中，高速差分信號DIF依時間順序包括彼此間隔的空白(Blanking)期間BK及幀資料(frame data)FD，但不以此為限。低速串行信號SER則包括寫入指令W及參數PM，但不以此為限。至於圖4則係繪示膽固醇液晶顯示裝置可分別進行由上至下的水平線掃描及由左至右的垂直線掃描以顯示畫面IMG的示意圖。

請參照圖5，圖5繪示時序控制器所接收的低速串行信號包括寫入指令及參數的時序圖。如圖5所示，低速串行信號SER包括於時間t0至t1期間的寫入指令CMD及於時間t1至tn期間的參數PM。其中，參數PM還可包括於時間t1至t2期間的第一參數PM1、於時間t2至t3期間的第二參數PM2、…、於時間t(n-1)至tn期間的第(n-1)參數PM(n-1)。受到時脈信號SCLK的控制，時間t0至t1期間、時間t1至t2期間…、時間t(n-1)至tn期間的時間長度均為八個單位時間0至7，但不以此為限。

請分別參照圖6至圖8。如圖6所示，當膽固醇液晶顯示裝置處於重設模式(Reset mode)下時，起始線指標(Start line index)SLI係指示於膽固醇液晶顯示面板最上方的水平線，亦即在重設模式下的總掃描線數係從膽固醇液晶顯示面板最上方的水平線開始計數至最下方的水平線為止。

如圖7所示，當膽固醇液晶顯示裝置進行由上至下的水平掃描顯示時，起始線指標SLI係指示於膽固醇液晶顯示面板的顯示區域(白色)最上方的水平線，亦即在水平掃描顯示期間的總掃描線數係從顯示區域(白色)最上方的水平線開始計數至顯示區域(白色)最下方的水平線為止。

如圖8所示，當膽固醇液晶顯示裝置進行由左至右的垂直掃描顯示時，起始線指標SLI係指示於膽固醇液晶顯示面板的顯示區域(白色)最左方的水平線，亦即在垂直掃描顯示期間的總掃描線數係從顯示區域(白色)最左方的垂直線開始計數至顯示區域(白色)最右方的垂直線為止。

請參照圖9，圖9繪示對高速差分信號進行由上至下的水平掃描顯示之時序圖。如圖9所示，高速差分信號DIF依時間順序包括彼此間隔的空白(Blanking)期間BK及幀資料(frame data)FD。亦即高速差分信號DIF於時間t0至t1期間、時間t2至t3期間、時間t4至t5期間、…、時間t12至t13期間、時間t14至t15期間均為空白期間BK且高速差分信號DIF於時間t1至t2期間、時間t3至t4期間、時間t5至t6期間、…、時間t11至t12期間、時間t13至t14期間均為幀資料FD，但不以此為限。

序列周邊介面信號SPI於時間t1至t2期間傳送寫入指令W並於時間t15之後傳送讀取指令R。接收端單元RX係於偵測期間DET(亦即時間t2至t3期間、時間t4至t5期間、…、時間t12至t13期間、時間t14至t15期間等空白期間BK)偵測有效顯示數據選通信號(DE)及垂直同步信號(VSYN)。

當接收端單元RX於時間t3結束偵測期間DET時，控制信號CTL為寫入指令W，執行對線緩衝器的儲存區SRAM0的寫入動作，接著再執行對線緩衝器的儲存區SRAM1的寫入動作。當儲存區SRAM0的寫入動作結束後，控制信號CTL為讀取指令R，執行對儲存區SRAM0的讀取動作。當儲存區SRAM0的讀取動作結束後，控制信號CTL為讀取指令R，執行對儲存區SRAM1的讀取動作。

在讀取儲存區SRAM1的期間，控制信號CTL會再次變為寫入指令W，執行對儲存區SRAM0的寫入動作。當儲存區SRAM1的讀取動作結束後，控制信號CTL為讀取指令R，執行對儲存區SRAM0的讀取動作。其餘可依此類推，於此不另行贅述。當儲存區SRAM1的寫入動作結束後，傳送端單元TX會開始產生資料及時序信號，直至信號INT從原本的低準位變為高準位為止。

請參照圖10A至圖11D。圖10A係繪示膽固醇液晶顯示裝置處於重設模式下的示意圖。圖10B至圖10D分別繪示膽固醇液晶顯示裝置由上至下開始水平掃描顯示直至完成的示意圖。圖11A係繪示膽固醇液晶顯示裝置處於重設模式下的示意圖。圖11B至圖11D分別繪示膽固醇液晶顯示裝置由下至上開始水平掃描顯示直至完成的示意圖。

請參照圖12，圖12繪示對高速差分信號進行由左至右的垂直掃描顯示之時序圖。如圖12所示，高速差分信號DIF依時間順序分別為彼此間隔的空白(Blanking)期間BK及幀資料(frame data)FD。亦即高速差分信號DIF於時間t0至t1期間、時間t2至t3期間、時間t4至t5期間、…、時間t12至t13期間、時間t14至t15期間均為空白期間BK且高速差分信號DIF於時間t1至t2期間、時間t3至t4期間、時間t5至t6期間、…、時間t11至t12期間、時間t13至t14期間、時間t15至t16期間均為幀資料FD，但不以此為限。

序列周邊介面信號SPI於時間t1至t2期間傳送寫入指令W並於時間t16之後傳送讀取指令R。接收端單元RX係於偵測期間DET(亦即時間t2至t3期間、時間t4至t5期間、…、時間t12至t13期間、時間t14至t15期間等空白期間BK)偵測有效顯示數據選通信號(DE)及垂直同步信號(VSYN)。

當接收端單元RX於時間t3結束偵測期間DET時，控制信號CTL於時間t3至t4期間(亦即幀資料FD期間)對線緩衝器的儲存區SRAM0及SRAM1分別為寫入指令W(VL B0)及W(VL B1)，同時將垂直線VL的區塊B0寫入至儲存區SRAM0以及將垂直線VL的區塊B1寫入至儲存區SRAM1。當儲存區SRAM0的寫入動作結束(亦即時間t4)時，控制信號CTL為讀取指令R(VL B0)，開始從儲存區SRAM0讀取垂直線VL的區塊B0，直至時間t6為止。當儲存區SRAM0的讀取動作結束(亦即時間t6)時，控制信號CTL為讀取指令R(VL B1)，開始從儲存區SRAM1讀取垂直線VL的區塊B1，直至時間t8為止。

當接收端單元RX於時間t7結束偵測期間DET時，控制信號CTL於時間t7至t8期間對線緩衝器的儲存區SRAM0為寫入指令W(VL B2)，將垂直線VL的區塊B2寫入至儲存區SRAM0，以取代原本儲存的垂直線VL的區塊B0。當儲存區SRAM0的寫入動作結束(亦即時間t8)時，控制信號CTL對線緩衝器的儲存區SRAM0變為讀取指令R(VL B2)，開始從儲存區SRAM0讀取垂直線VL的區塊B2，直至時間t10為止。

當接收端單元RX於時間t9結束偵測期間DET時，控制信號CTL於時間t9至t10期間對線緩衝器的儲存區SRAM1為寫入指令W(VL B3)，將垂直線VL的區塊B3寫入至儲存區SRAM1，以取代原本儲存的垂直線VL的區塊B1。當儲存區SRAM1的寫入動作結束(亦即時間t10)時，控制信號CTL對線緩衝器的儲存區SRAM1變為讀取指令R(VL B3)，開始從儲存區SRAM1讀取垂直線VL的區塊B3，直至時間t12為止。其餘可依此類推，於此不另行贅述。傳送端單元TX則會從時間t4至t5期間開始產生資料及時序信號，直至信號INT從原本的低準位變為高準位為止。

請參照圖13A至圖14D。圖13A至圖13D分別繪示膽固醇液晶顯示裝置由左至右開始垂直掃描顯示直至完成的示意圖。圖14A至圖14D分別繪示膽固醇液晶顯示裝置由右至左開始垂直掃描顯示直至完成的示意圖。

請參照圖15，圖15繪示對高速差分信號DIF進行任意掃描顯示之時序圖。如圖15所示，高速差分信號DIF依時間順序分別為彼此間隔的空白(Blanking)期間BK及幀資料(frame data)FD。亦即，高速差分信號DIF於時間t0至t1期間、時間t2至t3期間、時間t4至t5期間、…、時間t12至t13期間、時間t14至t15期間均為空白期間BK且高速差分信號DIF於時間t1至t2期間、時間t3至t4期間、時間t5至t6期間、…、時間t11至t12期間、時間t13至t14期間、時間t15至t16期間均為幀資料FD，但不以此為限。

序列周邊介面信號SPI於時間t1至t2期間傳送寫入指令W並於時間t16之後傳送讀取指令R。接收端單元RX係於偵測期間DET(亦即時間t2至t3期間、時間t4至t5期間、…、時間t12至t13期間、時間t14至t15期間等空白期間BK)偵測有效顯示數據選通信號(DE)及垂直同步信號(VSYN)。

接收端單元RX於時間t2至t3期間進行偵測。當接收端單元RX於時間t3結束偵測期間DET時，控制信號CTL於時間t3至t4期間(亦即幀資料FD期間)為從p條線資料中取n0條線資料寫入線緩衝器的儲存區SRAM0的寫入指令W(p,n0)，並於傳送端單元TX產生對應的掃描信號。當儲存區SRAM0的寫入動作結束時(亦即時間t4)，控制信號CTL變為從儲存區SRAM0讀取n0條線資料的讀取指令R，直至時間t6為止。

接收端單元RX於時間t4至t5期間進行偵測。當接收端單元RX於時間t5結束偵測期間DET時，控制信號CTL於時間t5至t6期間(亦即幀資料FD期間)為從(p-n0)條線資料中取n1條線資料寫入線緩衝器的儲存區SRAM1的寫入指令W(p-n0,n1)，並於傳送端單元TX產生對應的掃描信號。當儲存區SRAM1的寫入動作結束時(亦即時間t6)，控制信號CTL變為從儲存區SRAM1讀取n1條線資料的讀取指令R，直至時間t8為止。

接收端單元RX於時間t6至t7期間進行偵測。當接收端單元RX於時間t7結束偵測期間DET時，控制信號CTL於時間t7至t8期間(亦即幀資料FD期間)為從(p-n0-n1)條線資料中取n2條線資料寫入線緩衝器的儲存區SRAM0的寫入指令W(p-n0-n1,n2)，並於傳送端單元TX產生對應的掃描信號。當儲存區SRAM0的寫入動作結束時(亦即時間t8)，控制信號CTL變為從儲存區SRAM0讀取n2條線資料的讀取指令R，直至時間t10為止。

接收端單元RX於時間t7至t8期間進行偵測。當接收端單元RX於時間t8結束偵測期間DET時，控制信號CTL於時間t8至t9期間(亦即幀資料FD期間)為從(p-n0-n1-n2)條線資料中取n3條線資料寫入線緩衝器的儲存區SRAM0的寫入指令W(p-n0-n1-n2,n3)，並於傳送端單元TX產生對應的掃描信號。當儲存區SRAM1的寫入動作結束時(亦即時間t9)，控制信號CTL變為從儲存區SRAM1讀取n3條線資料的讀取指令R，直至時間t12為止。其中，p、n0、n1、n2、n3均為正整數且p大於n0、n1、n2、n3。其餘可依此類推，於此不另行贅述。

請參照圖16，圖16繪示對低速串行信號進行由上至下的水平掃描顯示之時序圖。如圖16所示，低速串行信號SER在時間t0至t1期間為寫入指令W、在時間t1至t2期間為資料DL0、在時間t3至t4期間為寫入指令W、在時間t4至t5期間為資料DL1、在時間t6至t7期間為讀取指令R、在時間t8至t9期間為寫入指令W、在時間t9至t10期間為資料DL2、在時間t11至t12期間為讀取指令R、在時間t13至t14期間為寫入指令W、在時間t14至t15期間為資料DL3。其餘可依此類推，於此不另行贅述。

控制信號CTL於時間t1至t2期間對線緩衝器的儲存區SRAM0為寫入指令W(DL0)，將資料DL0寫入至儲存區SRAM0。於時間t2，控制信號CTL對儲存區SRAM0變為讀取指令R(DL0)，開始從儲存區SRAM0讀取資料DL0。控制信號CTL於時間t4至t5期間對線緩衝器的儲存區SRAM1為寫入指令W(DL1)，將資料DL1寫入至儲存區SRAM1。當儲存區SRAM0的讀取動作結束時，控制信號CTL對線緩衝器的儲存區SRAM1變為讀取指令R(DL1)，開始從儲存區SRAM1讀取資料DL1直至時間t10為止。

控制信號CTL於時間t9至t10期間對線緩衝器的儲存區SRAM0為寫入指令W(DL2)，將資料DL2寫入至儲存區SRAM0，以取代原來儲存的資料DL0。上述寫入動作結束後，控制信號CTL對儲存區SRAM0變為讀取指令R(DL2)，開始從儲存區SRAM0讀取資料DL2。其餘可依此類推，於此不另行贅述。

於時間t2之後，傳送端單元TX會開始傳送資料DL0及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t6，傳送端單元TX會開始傳送資料DL1及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t11，傳送端單元TX會開始傳送資料DL2及時序信號，直至信號INT從原本的低準位變為高準位為止。其餘可依此類推，於此不另行贅述。

請參照圖17，圖17繪示對低速串行信號進行任意水平掃描顯示之時序圖。如圖17所示，低速串行信號SER在時間t0至t1期間為寫入指令W、在時間t1至t2期間為資料DLa、在時間t3至t4期間為寫入指令W、在時間t4至t5期間為資料DLb、在時間t6至t7期間為讀取指令R、在時間t8至t9期間為寫入指令W、在時間t9至t10期間為資料DLc、在時間t11至t12期間為讀取指令R、在時間t13至t14期間為寫入指令W、在時間t14至t15期間為資料DLd。其餘可依此類推，於此不另行贅述。

控制信號CTL於時間t1至t2期間對線緩衝器的儲存區SRAM0為寫入指令W(DLa)，將資料DLa寫入至儲存區SRAM0。於時間t2，控制信號CTL對儲存區SRAM0變為讀取指令R(DLa)，開始從儲存區SRAM0讀取資料DLa。控制信號CTL於時間t4至t5期間對線緩衝器的儲存區SRAM1為寫入指令W(DLb)，將資料DLb寫入至儲存區SRAM1。當儲存區SRAM0的讀取動作結束時，控制信號CTL對線緩衝器的儲存區SRAM1變為讀取指令R(DLb)，開始從儲存區SRAM1讀取資料DLb直至時間t10為止。

控制信號CTL於時間t9至t10期間對線緩衝器的儲存區SRAM0為寫入指令W(DLc)，將資料DLc寫入至儲存區SRAM0，以取代原來儲存的資料DLa。上述寫入動作結束後，控制信號CTL對儲存區SRAM0變為讀取指令R(DLc)，開始從儲存區SRAM0讀取資料DLc。其餘可依此類推，於此不另行贅述。

於時間t2之後，傳送端單元TX會開始傳送資料DLa及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t6，傳送端單元TX會開始傳送資料DLb及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t11，傳送端單元TX會開始傳送資料DLc及時序信號，直至信號INT從原本的低準位變為高準位為止。其餘可依此類推，於此不另行贅述。

請參照圖18，圖18繪示對低速串行信號進行由左至右的垂直掃描顯示之時序圖。如圖18所示，低速串行信號SER在時間t0至t1期間為寫入指令W、在時間t1至t2期間為資料DVL0、在時間t3至t4期間為寫入指令W、在時間t4至t5期間為資料DVL1、在時間t6至t7期間為讀取指令R、在時間t8至t9期間為寫入指令W、在時間t9至t10期間為資料DVL2、在時間t11至t12期間為讀取指令R、在時間t13至t14期間為寫入指令W、在時間t14至t15期間為資料DVL3。其餘可依此類推，於此不另行贅述。

控制信號CTL於時間t1至t2期間對線緩衝器的儲存區SRAM0為寫入指令W(DVL0)，將資料DVL0寫入至儲存區SRAM0。於時間t2，控制信號CTL對儲存區SRAM0變為讀取指令R(DVL0)，開始從儲存區SRAM0讀取資料DVL0。控制信號CTL於時間t4至t5期間對線緩衝器的儲存區SRAM1為寫入指令W(DVL1)，將資料DVL1寫入至儲存區SRAM1。當儲存區SRAM0的讀取動作結束時，控制信號CTL對線緩衝器的儲存區SRAM1變為讀取指令R(DVL1)，開始從儲存區SRAM1讀取資料DVL1直至時間t10為止。

控制信號CTL於時間t9至t10期間對線緩衝器的儲存區SRAM0為寫入指令W(DVL2)，將資料DVL2寫入至儲存區SRAM0，以取代原來儲存的資料DVL0。上述寫入動作結束後，控制信號CTL對儲存區SRAM0變為讀取指令R(DVL2)，開始從儲存區SRAM0讀取資料DVL2。其餘可依此類推，於此不另行贅述。

於時間t2之後，傳送端單元TX會開始傳送資料DVL0及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t6，傳送端單元TX會開始傳送資料DVL1及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t11，傳送端單元TX會開始傳送資料DVL2及時序信號，直至信號INT從原本的低準位變為高準位為止。其餘可依此類推，於此不另行贅述。

請參照圖19，圖19繪示對低速串行信號進行任意垂直掃描顯示之時序圖。如圖19所示，低速串行信號SER在時間t0至t1期間為寫入指令W、在時間t1至t2期間為資料DVLa、在時間t3至t4期間為寫入指令W、在時間t4至t5期間為資料DVLb、在時間t6至t7期間為讀取指令R、在時間t8至t9期間為寫入指令W、在時間t9至t10期間為資料DVLc、在時間t11至t12期間為讀取指令R、在時間t13至t14期間為寫入指令W、在時間t14至t15期間為資料DVLd。其餘可依此類推，於此不另行贅述。

控制信號CTL於時間t1至t2期間對線緩衝器的儲存區SRAM0為寫入指令W(DVLa)，將資料DVLa寫入至儲存區SRAM0。於時間t2，控制信號CTL對儲存區SRAM0變為讀取指令R(DVLa)，開始從儲存區SRAM0讀取資料DVLa。控制信號CTL於時間t4至t5期間對線緩衝器的儲存區SRAM1為寫入指令W(DVLb)，將資料DVLb寫入至儲存區SRAM1。當儲存區SRAM0的讀取動作結束時，控制信號CTL對線緩衝器的儲存區SRAM1變為讀取指令R(DVLb)，開始從儲存區SRAM1讀取資料DVLb直至時間t10為止。

控制信號CTL於時間t9至t10期間對線緩衝器的儲存區SRAM0為寫入指令W(DVLc)，將資料DVLc寫入至儲存區SRAM0，以取代原來儲存的資料DVLa。當上述寫入動作結束後，控制信號CTL對儲存區SRAM0變為讀取指令R(DVLc)，開始從儲存區SRAM0讀取資料DVLc。其餘可依此類推，於此不另行贅述。

於時間t2之後，傳送端單元TX會開始傳送資料DVLa及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t6，傳送端單元TX會開始傳送資料DVLb及時序信號，直至信號INT從原本的低準位變為高準位為止。於時間t11，傳送端單元TX會開始傳送資料DVLc及時序信號，直至信號INT從原本的低準位變為高準位為止。其餘可依此類推，於此不另行贅述。

相較於先前技術，本發明所揭露之應用於膽固醇液晶顯示裝置的時序控制器藉由其與主機之間的交握控制實現以時序控制器內部的線緩衝器取代傳統上外接的幀緩衝器，藉以達到縮減晶片面積及接腳數量、降低功耗及成本等實質功效。

1:膽固醇液晶顯示裝置

10:時序控制器

12:幀緩衝器

14:行/列驅動裝置

16:膽固醇液晶顯示面板

2:膽固醇液晶顯示裝置

20:時序控制器

22:行/列驅動裝置

24:膽固醇液晶顯示面板

200~201:接收端單元

202:傳送端單元

204:控制單元

206:線緩衝器

DIF:高速差分信號

SER:低速串行信號

CTL:控制信號

CRD:行/列驅動信號

BK:空白期間

FD:幀資料

W:寫入指令

R:讀取指令

PM:參數

PM1~PM(n-1):第一參數~第(n-1)參數

IMG:畫面

SCLK:時脈信號

t0~tn:時間

SLI:起始線指標

SPI:序列周邊介面信號

RX:接收端單元

TX:傳送端單元

INT:信號

SRAM0:儲存區

SRAM1:儲存區

DET:偵測期間

VL:垂直線

B0~B(n-1):區塊

DL(0)~DL(n-1):資料

DLa~DLx:資料

DVL0~DVLN:資料

DVLa~DVLx:資料

p、n0、n1、n2、n3、n:線數量

W(p,n0):寫入指令

W(p-n0,n1):寫入指令

W(p-n0-n1,n2):寫入指令

W(p-n0-n1-n2,n3):寫入指令

圖1繪示傳統上應用於膽固醇液晶顯示裝置的時序控制器仍需外接幀緩衝器的示意圖。

圖2繪示本發明的一較佳具體實施例中的應用於膽固醇液晶顯示裝置的時序控制器無需外接幀緩衝器的示意圖。

圖3繪示時序控制器所接收的高速差分信號及低速串行信號之一實施例的時序圖。

圖4繪示膽固醇液晶顯示裝置進行由上至下的水平線掃描及由左至右的垂直線掃描以顯示影像的示意圖。

圖5繪示時序控制器所接收的低速串行信號包括寫入指令及參數的時序圖。

圖6繪示當膽固醇液晶顯示裝置處於重設模式(Reset mode)下的總掃描線數的示意圖。

圖7繪示對膽固醇液晶顯示裝置進行由上至下的水平掃描顯示的總掃描線數的示意圖。

圖8繪示對膽固醇液晶顯示裝置進行由左至右的垂直掃描顯示的總掃描線數的示意圖。

圖9繪示對高速差分信號進行由上至下的水平掃描顯示之時序圖。

圖10A至圖10D分別繪示膽固醇液晶顯示裝置處於重設模式後由上至下進行水平掃描顯示的示意圖。

圖11A至圖11D分別繪示膽固醇液晶顯示裝置處於重設模式後由下至上進行水平掃描顯示的示意圖。

圖12繪示對高速差分信號進行由左至右的垂直掃描顯示之時序圖。

圖13A至圖13D分別繪示膽固醇液晶顯示裝置由左至右進行垂直掃描顯示的示意圖。

圖14A至圖14D分別繪示膽固醇液晶顯示裝置由右至左進行垂直掃描顯示的示意圖。

圖15繪示對高速差分信號進行任意掃描顯示之時序圖。

圖16繪示對低速串行信號進行由上至下的水平掃描顯示之時序圖。

圖17繪示對低速串行信號進行任意水平掃描顯示之時序圖。

圖18繪示對低速串行信號進行由左至右的垂直掃描顯示之時序圖。

圖19繪示對低速串行信號進行任意垂直掃描顯示之時序圖。

2:膽固醇液晶顯示裝置

20:時序控制器

200~201:接收端單元

202:傳送端單元

204:控制單元

206:線緩衝器

22:行/列驅動裝置

24:膽固醇液晶顯示面板

DIF:高速差分信號

SER:低速串行信號

CTL:控制信號

CRD:行/列驅動信號

Claims (14)

1. 一種時序控制器，應用於一膽固醇液晶顯示裝置，該時序控制器包括：一接收端單元，用以接收一高速差分信號；一傳送端單元，耦接該接收端單元，用以輸出該高速差分信號；一控制單元，耦接於該接收端單元與該傳送端單元之間，用以根據該時序控制器與一主機之間的交握控制產生一控制信號；以及一線緩衝器，耦接該控制單元，用以根據該控制信號進行水平/垂直線掃描。
2. 如請求項1所述的時序控制器，其中該膽固醇液晶顯示裝置還包括：一行驅動裝置，耦接該時序控制器，用以根據該高速差分信號提供一行驅動信號；一列驅動裝置，耦接該時序控制器，用以根據該高速差分信號提供一列驅動信號；以及一膽固醇液晶顯示面板，分別耦接該行驅動裝置及該列驅動裝置，用以受該行驅動信號及該列驅動信號驅動而顯示畫面。
3. 如請求項2所述的時序控制器，其中該水平線掃描包括由上至下或由下至上依序對該膽固醇液晶顯示面板進行該高速差分信號的線掃描。
4. 如請求項2所述的時序控制器，其中該垂直線掃描包括由左至右或由右至左依序對該膽固醇液晶顯示面板進行該高速差分信號的線掃描。
5. 如請求項1所述的時序控制器，其中該接收端單元及該傳送端單元分別為高速差分信號接收器及高速差分信號傳送器。
6. 如請求項1所述的時序控制器，其中該高速差分信號包括顯示資料。
7. 如請求項1所述的時序控制器，其中該時序控制器還包括另一接收端單元，用以接收一低速串行信號。
8. 如請求項7所述的時序控制器，其中該另一接收端單元為低速串行信號接收器。
9. 如請求項7所述的時序控制器，其中該低速串行信號包括寫入指令及讀取指令。
10. 如請求項7所述的時序控制器，其中該水平線掃描包括由上至下或由下至上依序對一膽固醇液晶顯示面板進行該低速串行信號的線掃描。
11. 如請求項7所述的時序控制器，其中該垂直線掃描包括由左至右或由右至左依序對一膽固醇液晶顯示面板進行該低速串行信號的線掃描。
12. 如請求項7所述的時序控制器，其中當該時序控制器對該高速差分信號進行任意掃描顯示時，於一第一期間內，該控制信號為從p條線資料中取n0條線資料寫入該線緩衝器的一第一儲存區的寫入指令；於一第二期間內，該控制信號為從(p-n0)條線資料中取n1條線資料寫入該線緩衝器的一第二儲存區的寫入指令；於一第三期間內，該控制信號為從(p-n0-n1)條線資料中取n2條線資料寫入該線緩衝器的該第一儲存區的寫入指令；於一第四期間內，該控制信號為從(p-n0-n1-n2)條線資料中取n3條線資料寫入該線緩衝器的該第二儲存區的寫入指令，其中p、n0、n1、n2、n3均為正整數且p大於n0、n1、n2、n3。
13. 如請求項1所述的時序控制器，其中該線緩衝器為靜態隨機存取記憶體(Static Random Access Memory，SRAM)。
14. 如請求項1所述的時序控制器，其中該膽固醇液晶顯示裝置無需設置有幀緩衝器，以降低功耗及成本。

Images