TWI840816B - Genz連接埠結構 - Google Patents
Genz連接埠結構 Download PDFInfo
- Publication number
- TWI840816B TWI840816B TW111119540A TW111119540A TWI840816B TW I840816 B TWI840816 B TW I840816B TW 111119540 A TW111119540 A TW 111119540A TW 111119540 A TW111119540 A TW 111119540A TW I840816 B TWI840816 B TW I840816B
- Authority
- TW
- Taiwan
- Prior art keywords
- pins
- genz
- port structure
- parameter setting
- speed
- Prior art date
Links
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 12
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 12
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 12
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Abstract
本發明為一種GENZ連接埠結構,包括本體、複數之高速輸入針腳、複數之高速輸出針腳、複數之接地針腳、電源針腳、複數之差動時脈針腳及複數之參數設定針腳。本體包括第一側及第二側,第一側係與第二側並排。複數之高速輸入針腳係設置於第一側。複數之高速輸出針腳係設置於第二側。複數之接地針腳係穿插設置於複數之高速輸入針腳及複數之高速輸出針腳之間。電源針腳、複數之差動時脈針腳及複數之參數設定針腳係分別設置於第一側或第二側之其中一側。複數之參數設定針腳用以調整GENZ連接埠結構之內部參數設定。
Description
本發明係關於一種GENZ連接埠結構,特別是一種能進行內部參數設定調整的GENZ連接埠結構。
隨著科技的進步,資料通訊傳輸速率也越來越快。對於通訊設備或是資料伺服設備等來說,都需具有資料高速傳輸的需求。所以現在已經具有一種新的GENZ連接埠,GENZ連接埠相較於舊的連接埠具有更小的間距及更快的傳輸速度。GENZ連接埠可以具有1C、2C、4C等規格。然而於先前技術中,GENZ 1C只具有4組高速傳輸通道,所以在使用上會有許多限制。再者,每條線材加工時可能會有誤差,這會導致線材無法達到客戶的要求。
於先前技術中,有誤差的線材無法在成品階段進行參數調整以達到客戶的需求。所以只能在最後的品質管制階段進行篩選,來將不良的GENZ連接埠剃除,這就會導致成本過高不利生產。此外,GENZ連接埠的參數無法調整的缺失亦造成無法提供良好的客製化服務。
因此,有必要發明一種新的GENZ連接埠結構,以解決先前技術的缺失。
本發明之主要目的係在提供一種GENZ連接埠結構,其具有能進行內部參數設定調整的技術。
為達成上述之目的,本發明之GENZ連接埠結構包括本體、複數之高速輸入針腳、複數之高速輸出針腳、複數之接地針腳、電源針腳、複數之差動時脈針腳及複數之參數設定針腳。本體包括第一側及第二側,第一側係與第二側並排。複數之高速輸入針腳係設置於第一側。複數之高速輸出針腳係設置於第二側,其中複數之高速輸入針腳及複數之高速輸出針腳係互相對稱設置。複數之接地針腳係穿插設置於複數之高速輸入針腳及複數之高速
輸出針腳之間。電源針腳係設置於第一側或第二側之其中一側。複數之參數設定針腳及複數之差動時脈針腳係分別對稱設置於第一側及第二側,複數之參數設定針腳用以調整GENZ連接埠結構之內部參數設定。
1a、1b、1c、1d:GENZ連接埠結構
10:本體
11:第一側
12:第二側
CLK1、CLK2:差動時脈針腳
GND:接地針腳
RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N:高速輸入針腳
TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N:高速輸出針腳
CTRL1、CTRL2:參數設定針腳
VCC:電源針腳
圖1係本發明之GENZ連接埠結構之第一實施例之針腳布局之示意圖。
圖2係本發明之GENZ連接埠結構之第二實施例之針腳布局之示意圖。
圖3係本發明之GENZ連接埠結構之第三實施例之針腳布局之示意圖。
圖4係本發明之GENZ連接埠結構之第四實施例之針腳布局之示意圖。
為能讓 貴審查委員能更瞭解本發明之技術內容,特舉較佳具體實施例說明如下。
以下請參考圖1係本發明之GENZ連接埠結構之第一實施例之針腳布局之示意圖。
於本發明之實施例中,GENZ連接埠結構1a得以至少與其他的電子模組電性連接,藉以傳輸電子訊號。電子訊號之傳遞方式可以為單端訊號(Single-End Signal)或差動訊號(Differential Signal)之形式,本發明並不限於此,於本發明之實施例中係以差動訊號之形式進行說明。需注意的是,儘管本發明之描述使用術語「第一」、「第二」等來描述各種元件,但此等元件不應被該等術語限制。此等術語僅用以將一元件與另一元件進行區分。舉例而言,在不脫離各種所描述實施例之範疇的情況下,第一輸入針腳可被稱為第二輸入針腳,且類似地,第二輸入針腳可被稱為第一輸入針腳。第一輸入針腳及第二輸入針腳皆為輸入針腳,但其並非同一輸入針腳。
於本發明之第一實施例中,GENZ連接埠結構1a可以設置於電路板上,其包括一本體10,本體10包括一第一側11及一第二側12,該第一側11係與該第二側12並排。於本發明之各個實施例中,係以1C規格為例進行說明,但是本發明並不限定所述的GENZ連接埠結構1a內之各針腳設定只能用於1C規格。GENZ連接埠結構1a為1C規格,故GENZ連接埠結構1a之第一側11及第二側12接具有28隻針腳,其各針腳包括複數之高速輸入針
腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N、複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N、複數之接地針腳GND、電源針腳VCC、複數之差動時脈針腳CLK1、CLK2及複數之參數設定針腳CTRL1、CTRL2。
GENZ連接埠結構1a具有八組之複數之高速輸入針腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N及八組之複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N,所以可以增加資料的傳輸量。複數之高速輸入針腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N皆設置於該第一側11,複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N皆設置於該第二側12。且各組複數之高速輸入針腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、
RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N,以及各組複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N之間都會具有接地針腳GND來做間隔,以避免各組高速訊號間的互相干擾。如此一來,上述的複數之高速輸入針腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N及複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N係互相對稱設置。
電源針腳VCC係設置於該第一側11,用以供應電源訊號。複數之差動時脈針腳CLK1、CLK2係設置於第二側12,用以提供差動時脈訊號。複數之參數設定針腳CTRL1、CTRL2係設置於第一側11,且複數之參數設定針腳CTRL1、CTRL2及該複數之差動時脈針腳CLK1、CLK2係分別對稱設置於該第一側11及該第二側12。以圖1為例,GENZ連接埠結構1a之電源針腳VCC、該複數之參數設定針腳CTRL1、CTRL2及該複數之差動時脈針腳CLK1、CLK2係集中設置於本體10之左端,複數之高速輸入針腳
RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N及複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N係集中設置於本體10之右端。
需注意的是,工程師可以利用複數之參數設定針腳CTRL1、CTRL2來藉由燒錄修改韌體的方式,調整GENZ連接埠結構1a之一內部參數設定。使得GENZ連接埠結構1a可以在生產後,利用複數之參數設定針腳CTRL1、CTRL2進行調整,以符合客戶的需求。如此一來,就可以先批量製造GENZ連接埠結構1a之成品,之後再依照不同客戶以及不同訂單需求利用複數之參數設定針腳CTRL1、CTRL2進行不同的參數調整,可以減少不良品的情況發生。
接著請參考圖2係本發明之GENZ連接埠結構之第二實施例之針腳布局之示意圖。。
GENZ連接埠結構1b,或下面所述的GENZ連接埠結構1c(如圖3所示)、GENZ連接埠結構1d(如圖4所示)與GENZ連接埠結構1a的各針腳的功能相同,但針腳的設置位置可以改變。於
本發明之第二實施例中,GENZ連接埠結構1b之電源針腳VCC、該複數之參數設定針腳CTRL1、CTRL2及該複數之差動時脈針腳CLK1、CLK2係集中設置於本體10之右端,複數之高速輸入針腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N及複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N係集中設置於本體10之左端。而電源針腳VCC複數之參數設定針腳CTRL1、CTRL2及係設置於該第一側11,複數之差動時脈針腳CLK1、CLK2係設置於第二側12。
請參考圖3係本發明之GENZ連接埠結構之第三實施例之針腳布局之示意圖。
於本發明之第三實施例中,GENZ連接埠結構1c之電源針腳VCC、該複數之參數設定針腳CTRL1、CTRL2及該複數之差動時脈針腳CLK1、CLK2係集中設置於本體10之左端,複數之高速輸入針腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N及複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、
TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N係集中設置於本體10之右端。而電源針腳VCC複數之參數設定針腳CTRL1、CTRL2及係設置於第二側12,複數之差動時脈針腳CLK1、CLK2係設置於第一側11。
圖4係本發明之GENZ連接埠結構之第四實施例之針腳布局之示意圖。
於本發明之第四實施例中,GENZ連接埠結構1d之電源針腳VCC、該複數之參數設定針腳CTRL1、CTRL2及該複數之差動時脈針腳CLK1、CLK2係集中設置於本體10之右端,複數之高速輸入針腳RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N及複數之高速輸出針腳TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N係集中設置於本體10之左端。而電源針腳VCC複數之參數設定針腳CTRL1、CTRL2及係設置於第二側12,複數之差動時脈針腳CLK1、CLK2係設置於第一側11。
由上述的說明可知,本發明之GENZ連接埠結構1a~1d內部不同種類的針腳可以互相排列組合,皆可以達到利用複數之
參數設定針腳CTRL1、CTRL2對內部參數設定進行調整的技術,明顯優於先前技術的設計。
需注意的是,上述僅為實施例,而非限制於實施例。譬如不脫離本發明基本架構者,皆應為本專利所主張之權利範圍,而應以專利申請範圍為準。
1a:GENZ連接埠結構
10:本體
11:第一側
12:第二側
CLK1、CLK2:差動時脈針腳
GND:接地針腳
RX0P、RX0N、RX1P、RX1N、RX2P、RX2N、RX3P、RX3N、RX4P、RX4N、RX5P、RX5N、RX6P、RX6N、RX7P、RX7N:高速輸入針腳
TX0P、TX0N、TX1P、TX1N、TX2P、TX2N、TX3P、TX3N、TX4P、TX4N、TX5P、TX5N、TX6P、TX6N、TX7P、TX7N:高速輸出針腳
CTRL1、CTRL2:參數設定針腳
VCC:電源針腳
Claims (4)
- 一種GENZ連接埠結構,該GENZ連接埠結構包括:一本體,包括一第一側及一第二側,該第一側係與該第二側並排;複數之高速輸入針腳,係設置於該第一側;複數之高速輸出針腳,係設置於該第二側,其中該複數之高速輸入針腳及該複數之高速輸出針腳係互相對稱設置;複數之接地針腳,係穿插設置於該複數之高速輸入針腳及該複數之高速輸出針腳之間;一電源針腳,係設置於該第一側或該第二側之其中一側;複數之差動時脈針腳;以及複數之參數設定針腳,其中該複數之參數設定針腳及該複數之差動時脈針腳係分別對稱設置於該第一側及該第二側,該複數之參數設定針腳用以調整該GENZ連接埠結構之一內部參數設定。
- 如請求項1所述之GENZ連接埠結構,其中該電源針腳、該複數之參數設定針腳及該複數之差動時脈針腳係集中 設置於該本體之同一端,該複數之高速輸入針腳及該複數之高速輸出針腳係集中設置於該本體之另一端。
- 如請求項1所述之GENZ連接埠結構,其中該複數之參數設定針腳藉由修改韌體方式以調整該GENZ連接埠結構之該內部參數設定。
- 如請求項1所述之GENZ連接埠結構,其中包括八組之該複數之高速輸入針腳及該複數之高速輸出針腳。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111119540A TWI840816B (zh) | 2022-05-25 | Genz連接埠結構 | |
CN202210677207.7A CN117175287A (zh) | 2022-05-25 | 2022-06-15 | Genz连接端口结构 |
US17/950,782 US11892962B2 (en) | 2022-05-25 | 2022-09-22 | GENZ port structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111119540A TWI840816B (zh) | 2022-05-25 | Genz連接埠結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202347901A TW202347901A (zh) | 2023-12-01 |
TWI840816B true TWI840816B (zh) | 2024-05-01 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210225426A1 (en) | 2020-01-21 | 2021-07-22 | Samsung Electronics Co., Ltd. | Memory device transmitting and receiving data at high speed and low power |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210225426A1 (en) | 2020-01-21 | 2021-07-22 | Samsung Electronics Co., Ltd. | Memory device transmitting and receiving data at high speed and low power |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7239216B2 (en) | Semiconductor memory device with data bus scheme for reducing high frequency noise | |
US9515031B2 (en) | Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects | |
CN104242907A (zh) | 可编程高速电压模式差分驱动器 | |
US11019724B2 (en) | Printed circuit board and communications device | |
TWI459867B (zh) | 電子裝置 | |
TWI840816B (zh) | Genz連接埠結構 | |
US7482832B2 (en) | Termination circuit and semiconductor device comprising that termination circuit | |
TW202347901A (zh) | Genz連接埠結構 | |
TW202217865A (zh) | 雙向訊號傳輸連接線 | |
TWI685282B (zh) | 高速電路及低頻減少被動等化器 | |
US8436640B1 (en) | Area optimized output impedance controlled driver | |
TWI785561B (zh) | 路由積體電路元件 | |
TWI683613B (zh) | 電路佈設結構 | |
TWI769063B (zh) | 訊號傳輸電路封裝結構 | |
TWI777570B (zh) | 訊號傳輸電路封裝結構 | |
TWI593323B (zh) | 電路佈局方法以及兩層式印刷電路板 | |
US11955975B2 (en) | Routing integrated circuit element | |
CN217064111U (zh) | 芯片的供电网络和电子设备 | |
TWI518868B (zh) | 積體電路 | |
CN109743834B (zh) | 一种优化usb链路阻抗的方法 | |
TW201141332A (en) | Printed circuit board and layout method thereof | |
US7808338B1 (en) | Circuit topology for multiple loads | |
US20130007327A1 (en) | Using power dividing matching nodes to optimize interconnects | |
CN1988762A (zh) | 基板通孔残段效应的抑制方法及其结构 | |
TW201620341A (zh) | 電源及訊號延伸器及電路板 |