TWI839937B - 差動放大器電路 - Google Patents
差動放大器電路 Download PDFInfo
- Publication number
- TWI839937B TWI839937B TW111142294A TW111142294A TWI839937B TW I839937 B TWI839937 B TW I839937B TW 111142294 A TW111142294 A TW 111142294A TW 111142294 A TW111142294 A TW 111142294A TW I839937 B TWI839937 B TW I839937B
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- differential amplifier
- differential output
- amplifier circuit
- control transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 230000002596 correlated effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 12
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Abstract
本發明提供一種差動放大器電路。差動放大器電路包括差動放大器、第一主動電感器、第二主動電感器以及參數電路。差動放大器包括第一差動輸出端以及第二差動輸出端。第一主動電感器耦接於第一差動輸出端。第二主動電感器耦接於第二差動輸出端。參數電路耦接於第一主動電感器與第二主動電感器之間。參數電路提供至少一參數。差動放大器電路的低頻增益、等效阻抗以及頻寬反應於所述至少一參數被調整。
Description
本發明是有關於一種放大器電路,且特別是有關於一種差動放大器電路。
放大器電路在不同的操作頻率下會具有不同阻抗以及不同頻寬的需求。因此,現行的放大器電路可搭載主動電感器(active inductor)以提高放大器電路在高頻時的阻抗。然而,主動電感器並無法依據不同操作頻率來調整增益、等效阻抗以及頻寬。因此,如何提供具有增益、等效阻抗以及頻寬的靈活調整功能的放大器電路,是本領域技術人員的研究重點之一。
本發明提供一種差動放大器電路,具有增益、等效阻抗以及頻寬的靈活調整功能。
本發明的差動放大器電路包括差動放大器、第一主動電感器、第二主動電感器以及參數電路。差動放大器包括第一差動輸出端以及第二差動輸出端。第一主動電感器耦接於第一差動輸
出端。第二主動電感器耦接於第二差動輸出端。參數電路耦接於第一主動電感器與第二主動電感器之間。參數電路提供至少一參數。差動放大器電路的低頻增益、等效阻抗以及頻寬反應於所述至少一參數被調整。
基於上述,參數電路耦接於第一主動電感器與第二主動電感器之間。參數電路提供位於第一主動電感器與第二主動電感器之間的參數。差動放大器電路的低頻增益、等效阻抗以及頻寬能夠反應於所述至少一參數被調整。因此,本發明的差動放大器電路具有增益、等效阻抗以及頻寬的靈活調整功能。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200、300、400、500:差動放大器電路
110:差動放大器
120、220:第一主動電感器
130、230:第二主動電感器
140、240、340:參數電路
450、550:輔助電路
A1、GN:增益
A2、A3:低頻增益
CC1、CC2:輔助電容器
CS:電容器
CV、CV1、CV2:增益曲線
f:頻率
FC:轉折頻率
I1、I2:電流
IBB、IB1、IB2:電流源
MC1、MC2:控制電晶體
MD1、MD2:電晶體
ML1、ML2:負載電晶體
P1、P2:參數
RS:電阻器
RC1、RC2:輔助電阻器
TI1、TI2:差動輸入端
TOI、TO2:差動輸出端
VDD:參考高電壓
VIN1、VIN2:差動輸入訊號
VO1、VO2:差動輸出訊號
圖1是依據本發明第一實施例所繪示的差動放大器電路的示意圖。
圖2是依據本發明第二實施例所繪示的差動放大器電路的示意圖。
圖3是依據本發明第三實施例所繪示的差動放大器電路的示意圖。
圖4是依據本發明一實施例所繪示的增益示意圖。
圖5是依據本發明第四實施例所繪示的差動放大器電路的示
意圖。
圖6是依據本發明第五實施例所繪示的差動放大器電路的示意圖。
本發明的部份實施例接下來將會配合附圖來詳細描述,以下的描述所引用的元件符號,當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份,並未揭示所有本發明的可實施方式。更確切的說,這些實施例只是本發明的專利申請範圍中的範例。
請參考圖1,圖1是依據本發明第一實施例所繪示的差動放大器電路的示意圖。在本實施例中,差動放大器電路100包括差動放大器110、第一主動電感器120、第二主動電感器130以及參數電路140。差動放大器110包括差動輸入端TI1、TI2、差動輸出端TO1、TO2。差動放大器110透過差動輸入端TI1接收差動輸入訊號VIN1。差動放大器110透過差動輸入端TI2接收差動輸入訊號VIN2。差動放大器110透過差動輸出端TO1輸出差動輸出訊號VO1並透過差動輸出端TO2輸出差動輸出訊號VO2。
在本實施例中,第一主動電感器120耦接於第一差動輸出端TO1。第二主動電感器130耦接於第二差動輸出端TO2。參數電路140耦接於第一主動電感器120與第二主動電感器之間130之間。參數電路140提供參數P1、P2的至少其中之一。差動放大
器電路100的低頻增益(gain)、等效阻抗(equivalent impedance)以及頻寬(bandwidth)反應於參數P1、P2的至少其中之一被調整。
舉例來說,參數P1可以是電阻值。參數P2可以是電容值。差動放大器電路100的等效阻抗與參數P1(即,電阻值)呈現正相關。差動放大器電路100的低頻增益與參數P1呈現負相關。位於第一主動電感器120與第二主動電感器之間130之間的參數P1。差動放大器電路100的頻寬與參數P1(即,電阻值)呈現正相關。
由此可知,位於第一主動電感器120與第二主動電感器之間130之間的參數P1、P2可用以調整差動放大器電路100的低頻增益、等效阻抗以及頻寬。如此一來,差動放大器電路100的低頻增益、等效阻抗以及頻寬能夠被靈活調整。
在本實施例中,差動放大器110還包括電晶體MD1、MD2以及電流源IBB。本發明並不以差動放大器110的實施態樣為限。電晶體MD1的第一端耦接於差動輸出端TO1。電晶體MD1的控制端耦接於差動輸入端TI1。電晶體MD2的第一端耦接於差動輸出端TO2。電晶體MD2的控制端耦接於差動輸入端TI2。電流源IBB的第一端耦接於電晶體MD1的第二端以及電晶體MD2的第二端。電流源IBB的第二端耦接至參考低電壓(例如是接地)。電流源IBB用以提供偏置電流。
以本實施例為例,電晶體MD1、MD2分別以N型場效電
晶體(field-effect transistor,FET)來實現。本實施例的電晶體MD1、MD2分別以N型金氧半場效電晶體(MOSFET)來實施。在一些實施例中,電晶體MD1、MD2分別以NPN型雙極性電晶體(bipolar transistor,BJT)來實施。
請參考圖2,圖2是依據本發明第二實施例所繪示的差動放大器電路的示意圖。在本實施例中,差動放大器電路200包括差動放大器110、第一主動電感器220、第二主動電感器230以及參數電路240。差動放大器110的實施方式已經在圖1的實施例中清楚說明,故不在此重述。第一主動電感器220包括控制電晶體MC1、負載電晶體ML1以及電流源IB1。控制電晶體MC1的第一端耦接至參考高電壓VDD。控制電晶體MC1的控制端耦接於差動輸出端TO1。負載電晶體ML1的第一端耦接至一參考高電壓。負載電晶體ML1的第二端耦接於差動輸出端TO1。負載電晶體ML1的控制端耦接於控制電晶體MC1的第二端。電流源IB1耦接於控制電晶體MC1的第二端與參考低電壓之間。
第二主動電感器230包括控制電晶體MC2、負載電晶體ML2以及電流源IB2。控制電晶體MC2的第一端耦接至參考高電壓VDD。控制電晶體MC2的控制端耦接於差動輸出端TO2。負載電晶體ML2的第一端耦接至參考高電壓VDD。負載電晶體ML2的第二端耦接於差動輸出端TO2。負載電晶體ML2的控制端耦接於控制電晶體MC2的第二端。電流源IB2耦接於控制電晶體MC2的第二端與參考低電壓之間。
當差動放大器電路200操作在低頻(小於差動放大器電路200的設定頻率)時,控制電晶體MC1會基於差動輸出訊號VO1的頻率來進行操作。因此,負載電晶體ML1也會基於差動輸出訊號VO1的頻率來進行操作。在低頻下,負載電晶體ML1會提供關聯於差動輸出訊號VO1的頻率的阻抗。相似地,當差動放大器電路200操作在低頻(小於差動放大器電路200的設定頻率)時,負載電晶體ML2會提供關聯於差動輸出訊號VO2的頻率的阻抗。
當差動放大器電路200操作在接近設定頻率時,負載電晶體ML1內部的寄生電容。位於負載電晶體ML1的控制端的電壓會因為負載電晶體ML1內部的寄生電容而處於較高準位。因此,負載電晶體ML1會提供較大的阻抗。相似地,當差動放大器電路200操作在接近設定頻率時,負載電晶體ML2也會提供較大的阻抗。
在本實施例中,參數電路240包括電阻器RS。電阻器RS耦接於控制電晶體MC1的第二端與控制電晶體MC2的第二端之間。電阻器RS提供電阻值(如第一實施例所示的參數P1)。在本實施例中,電阻器RS可以是由可變電阻器或固定電阻器來實施。
在本實施例中,控制電晶體MC1、MC2分別以N型FET來實現。本實施例的控制電晶體MC1、MC2分別以N型MOSFET來實施。在一些實施例中,控制電晶體MC1、MC2分別以NPN型BJT來實施。負載電晶體ML1、ML2分別以P型FET來實現。
本實施例的負載電晶體ML1、ML2分別以P型MOSFET來實施。在一些實施例中,負載電晶體ML1、ML2分別以PNP型BJT來實施。
請參考圖3,圖3是依據本發明第三實施例所繪示的差動放大器電路的示意圖。在本實施例中,差動放大器電路300包括差動放大器110、第一主動電感器220、第二主動電感器230以及參數電路340。差動放大器110的實施方式已經在圖1的實施例中清楚說明,故不在此重述。第一主動電感器220以及第二主動電感器230的實施方式已經在圖2的實施例中清楚說明,故不在此重述。
參數電路340包括電阻器RS以及電容器CS。電阻器RS耦接於控制電晶體MC1的第二端與控制電晶體MC2的第二端之間。電阻器RS提供電阻值(如第一實施例所示的參數P1)。電容器CS耦接於控制電晶體MC1的第二端與控制電晶體MC2的第二端之間。電容器CS提供電容值(如第一實施例所示的參數P2)。在本實施例中,電阻器RS可以是由可變電阻器或固定電阻器來實施。電容器CS可以是由可變電容器、變容器(varactor)或固定電容器來實施。在本實施例中,差動放大器電路300的設定頻率可以是由電阻器RS的電阻值以及電容器CS的電容值來決定。換言之,本實施例的參數電路340可以是諧振槽(resonant tank)。
在一些實施例中,電容器CS耦接於控制電晶體MC1的第一端與控制電晶體MC2的第一端之間。
請參考圖3以及圖4。圖4是依據本發明一實施例所繪示的增益示意圖。圖4示出了增益曲線CV、CV1、CV2。在本實施例中,增益曲線CV是未搭載主動電感器的差動放大器電路。增益曲線CV具有增益A1。在頻率較高的情況下,增益曲線CV的增益A1會下降。
增益曲線CV1是本實施例的差動放大器電路300的第一增益曲線。在本實施例中,差動放大器電路300搭載了第一主動電感器220以及第二主動電感器230。因此,當頻率大於轉折頻率(corner frequency)FC時,增益會被抬升。在本實施例中,當電阻器RS的電阻值被上升時,低頻增益A2會被下降。被降低的低頻增益A2提供了低頻率波的效果。此外,當頻率大於轉折頻率FC時的增益會被凸顯。因此,電阻器RS的電阻值的上升提供了高頻等效補償。此外,當電容器CS的電容值被上升時,增益曲線CV1的增益轉折點會朝低頻偏移。因此,頻寬會被增加。當電容器CS的電容值被下降時,增益曲線CV1的增益轉折點會朝高頻偏移。因此,頻寬會被下降。換言之,增益曲線CV1的高頻增益頻寬與電容器CS的電容值呈現正相關。
增益曲線CV2是本實施例的差動放大器電路300的第二增益曲線。在本實施例中,當電阻器RS的電阻值被下降時,低頻增益A2會被上升為低頻增益A3,從而形成增益曲線CV2。換言之,增益曲線CV1的高頻增益頻寬與電容器CS的電容值呈現正相關。差動放大器電路300的低頻增益與電阻器RS的電阻值呈現
負相關。
應注意的是,透過電阻器RS的電阻值以及電容器CS的電容值的調整,差動放大器電路300的增益以及頻寬能夠在不同頻率下產生顯著的改變。因此,差動放大器電路300具有增益、等效阻抗以及頻寬的靈活調整功能。
應能理解的是,如圖2所示的差動放大器電路200也能夠實現低頻增益A2、A3之間的增益轉換。
請參考圖5,圖5是依據本發明第四實施例所繪示的差動放大器電路的示意圖。在本實施例中,差動放大器電路400包括差動放大器110、第一主動電感器120、第二主動電感器130、參數電路140以及輔助電路450。差動放大器110、第一主動電感器120、第二主動電感器130、參數電路140的實施方式至少已經在圖1的實施例中清楚說明,故不在此重述。在本實施例中,輔助電路450耦接於耦接於第一主動電感器120與第二主動電感器130之間。當位於差動輸出端TO1的差動輸出訊號VO1的頻率以及位於差動輸出端TO2的差動輸出訊號VO2的頻率大於設定頻率時,輔助電路450增益差動輸出訊號VO1、VO2。
請參考圖6,圖6是依據本發明第五實施例所繪示的差動放大器電路的示意圖。在本實施例中,差動放大器電路500包括差動放大器110、第一主動電感器220、第二主動電感器230、參數電路340以及輔助電路550。差動放大器110、第一主動電感器220、第二主動電感器230、參數電路340的實施方式已經在圖1
至圖4的多個實施例中清楚說明,故不在此重述。在本實施例中,輔助電路包括輔助電阻器RC1、RC2以及輔助電容器CC1、CC2。輔助電阻器RC1耦接於參考高電壓VDD與控制電晶體MC1的第一端之間。輔助電阻器RC2耦接於參考高電壓VDD與控制電晶體MC2的第一端之間。輔助電容器CC1耦接於控制電晶體MC1的第一端與控制電晶體MC2的控制端之間。輔助電容器CC2耦接於控制電晶體MC2的第一端與控制電晶體MC1的控制端之間。
在本實施例中,當差動輸出訊號VO1、VO2的頻率大於設定頻率時,輔助電容器CC1、CC2的阻抗被降低。輔助電容器CC1將流經輔助電阻器RC1的電流I1的至少部分(流經輔助電容器CC1的電流)傳送至差動輸出端TO2。因此,差動輸出訊號VO2會透過流經輔助電容器CC1的電流被增益。相似地,輔助電容器CC2將流經輔助電阻器RC2的電流I2的至少部分(流經輔助電容器CC2的電流)傳送至差動輸出端TO1。因此,差動輸出訊號VO1會透過流經輔助電容器CC2的電流被增益。由此可知,當位於差動輸出端TO1的差動輸出訊號VO1的頻率以及位於差動輸出端TO2的差動輸出訊號VO2的頻率大於設定頻率時,輔助電路550自動地提高了差動放大器電路500的高頻增益。
在一些實施例中,參數電路340可以置換成如圖2所示的參數電路240。
綜上所述,差動放大器電路包括差動放大器、第一主動電感器、第二主動電感器以及參數電路。參數電路耦接於第一主
動電感器與第二主動電感器之間。參數電路提供位於第一主動電感器與第二主動電感器之間的參數。差動放大器電路的低頻增益、等效阻抗以及頻寬能夠反應於所述至少一參數被調整。如此一來,本發明的差動放大器電路具有增益、等效阻抗以及頻寬的靈活調整功能。此外,在一些實施例中,差動放大器電路還包括輔助電路。輔助電路提高了差動放大器電路的高頻增益。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:差動放大器電路
110:差動放大器
120:第一主動電感器
130:第二主動電感器
140:參數電路
IBB:電流源
MD1、MD2:電晶體
P1、P2:參數
TI1、TI2:差動輸入端
TO1、TO2:差動輸出端
VIN1、VIN2:差動輸入訊號
VO1、VO2:差動輸出訊號
Claims (9)
- 一種差動放大器電路,包括:一差動放大器,包括一第一差動輸出端以及一第二差動輸出端;一第一主動電感器,耦接於該第一差動輸出端;一第二主動電感器,耦接於該第二差動輸出端;以及一參數電路,耦接於該第一主動電感器與該第二主動電感器之間,經配置以提供至少一參數,其中該差動放大器電路的一低頻增益、一等效阻抗以及一頻寬反應於該至少一參數被調整,其中該至少一參數包括一電阻值,其中該等效阻抗與該電阻值呈現正相關,以及其中該低頻增益與該電阻值呈現負相關。
- 如請求項1所述的差動放大器電路,其中:該至少一參數還包括一電容值,以及該頻寬與該電容值呈現正相關。
- 如請求項1所述的差動放大器電路,其中該第一主動電感器包括:一第一控制電晶體,該第一控制電晶體的第一端耦接至一參考高電壓,該第一控制電晶體的控制端耦接於該第一差動輸出端;一第一負載電晶體,該第一負載電晶體的第一端耦接至該參考高電壓,該第一負載電晶體的第二端耦接於該第一差動輸出端,該第一負載電晶體的控制端耦接於該第一控制電晶體的第二 端;以及一第一電流源,耦接於該第一控制電晶體的第二端與一參考低電壓之間。
- 如請求項3所述的差動放大器電路,其中該第二主動電感器包括:一第二控制電晶體,該第二控制電晶體的第一端耦接至該參考高電壓,該第二控制電晶體的控制端耦接於該第一差動輸出端;一第二負載電晶體,該第二負載電晶體的第一端耦接至該參考高電壓,該第二負載電晶體的第二端耦接於該第一差動輸出端,該第二負載電晶體的控制端耦接於該第二控制電晶體的第二端;以及一第二電流源,耦接於該第二控制電晶體的第二端與該參考低電壓之間。
- 如請求項4所述的差動放大器電路,其中該參數電路包括:一電阻器,耦接於該第一控制電晶體的第二端與該第二控制電晶體的第二端之間,經配置以提供該至少一參數的該電阻值。
- 如請求項5所述的差動放大器電路,其中該參數電路還包括:一電容器,耦接於該第一控制電晶體的第二端與該第二控制電晶體的第二端之間,經配置以提供該至少一參數的一電容值。
- 如請求項4所述的差動放大器電路,還包括: 一輔助電路,耦接於該第一主動電感器與該第二主動電感器之間,其中當位於該第一差動輸出端的一第一差動輸出訊號的頻率以及位於該第二差動輸出端的一第二差動輸出訊號的頻率大於一設定頻率時,輔助電路增益該第一差動輸出訊號以及該第二差動輸出訊號。
- 如請求項7所述的差動放大器電路,其中該輔助電路包括:一第一輔助電阻器,耦接於該參考高電壓與該第一控制電晶體的第一端之間;一第二輔助電阻器,耦接於該參考高電壓與該第二控制電晶體的第一端之間;一第一輔助電容器,耦接於該第一控制電晶體的第一端與該第二控制電晶體的控制端之間;以及一第二輔助電容器,耦接於該第二控制電晶體的第一端與該第一控制電晶體的控制端之間。
- 如請求項8所述的差動放大器電路,其中當該第一差動輸出訊號的頻率以及該第二差動輸出訊號的頻率大於該設定頻率時,該第一輔助電容器將流經該第一輔助電阻器的電流的至少部分傳送至該第二差動輸出端,並且該第二輔助電容器將流經該第二輔助電阻器的電流的至少部分傳送至該第一差動輸出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/088,618 US20240154589A1 (en) | 2022-11-04 | 2022-12-26 | Differential amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI839937B true TWI839937B (zh) | 2024-04-21 |
TW202420733A TW202420733A (zh) | 2024-05-16 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11424725B2 (en) | 2018-08-01 | 2022-08-23 | Argo Semiconductors Fs Ltd (He 359654) | Digital power amplifier with filtered output |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11424725B2 (en) | 2018-08-01 | 2022-08-23 | Argo Semiconductors Fs Ltd (He 359654) | Digital power amplifier with filtered output |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11043922B2 (en) | Amplification circuit | |
JP6026514B2 (ja) | 正帰還共通ゲート低雑音増幅器 | |
US20100315164A1 (en) | Constant-Bandwidth Variable Gain Amplifier | |
JP2004343244A (ja) | 高周波増幅回路 | |
US20050248408A1 (en) | Ultra-wideband constant gain CMOS amplifier | |
CN112398449A (zh) | 射频放大器电路 | |
JP2014175675A (ja) | 高周波増幅回路、無線通信装置、及び高周波増幅回路の制御方法 | |
TWI839937B (zh) | 差動放大器電路 | |
JP2004304330A (ja) | 周波数特性可変増幅回路及び半導体集積回路装置 | |
JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
JP4733560B2 (ja) | 電力増幅器及び無線通信装置 | |
CN112214061B (zh) | 偏置电路 | |
JP2019154012A (ja) | 電力増幅回路及び電力増幅器 | |
US9252744B2 (en) | Low-noise electronic circuit simulating the behavior of an inductance | |
JP2006245843A (ja) | 可変利得増幅器 | |
US20240154589A1 (en) | Differential amplifier circuit | |
JP2001068951A (ja) | 小型の相互コンダクタンス差動増幅器及びその駆動方法 | |
JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
CN110661494A (zh) | 高频放大电路及半导体设备 | |
WO2023238818A1 (ja) | 電力増幅回路 | |
JP6036564B2 (ja) | 可変インダクタ回路及び高周波回路 | |
CN111371416B (zh) | 一种可切换输出阻抗的偏置网络、控制方法及功率放大器系统 | |
US11646700B2 (en) | Amplifiers with feedforward cancellation | |
US11309842B2 (en) | Power amplifier circuit | |
JP7116608B2 (ja) | 自動利得制御増幅器 |