TWI839601B - 晶片封裝結構及其製作方法 - Google Patents
晶片封裝結構及其製作方法 Download PDFInfo
- Publication number
- TWI839601B TWI839601B TW110110301A TW110110301A TWI839601B TW I839601 B TWI839601 B TW I839601B TW 110110301 A TW110110301 A TW 110110301A TW 110110301 A TW110110301 A TW 110110301A TW I839601 B TWI839601 B TW I839601B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- chip
- metal layer
- forming
- carrier
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 159
- 239000002184 metal Substances 0.000 claims abstract description 159
- 229910001220 stainless steel Inorganic materials 0.000 claims abstract description 60
- 239000010935 stainless steel Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 476
- 238000004806 packaging method and process Methods 0.000 claims description 82
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 43
- 229910052802 copper Inorganic materials 0.000 claims description 38
- 239000010949 copper Substances 0.000 claims description 38
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000000084 colloidal system Substances 0.000 claims description 10
- 239000002335 surface treatment layer Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000011889 copper foil Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 239000012792 core layer Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000003365 glass fiber Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
一種晶片封裝結構的製作方法。提供已形成有多個導電塊與至少一金屬層的載板。載板包括基材以及濺鍍於基材上的不銹鋼層。基材具有多個第一凹槽以及環繞第一凹槽的至少一第二凹槽。不銹鋼層共形地覆蓋第一凹槽與第二凹槽,而定義出多個第三凹槽與至少一第四凹槽。導電塊填滿第三凹槽。金屬層覆蓋不銹鋼層、導電塊以及第四凹槽而定義出至少一第五凹槽。配置至少一晶片於第五凹槽內。形成至少一線路結構層於載板上。線路結構層的圖案化線路層與晶片的多個電極電性連接。分離載板與線路結構層,以暴露出導電塊與金屬層。
Description
本發明是有關於一種封裝結構及其製作方法,且特別是有關於一種晶片封裝結構及其製作方法。
在熟知的無核心製程中,是先以黏著膠或用鍍銅封邊方式結合局部的載板的邊緣與局部的線路板的邊緣。另一習知做法為用一內含玻纖布的薄基板(厚度例如是100微米),雙面各接著一片銅箔以及附著於其上的可剝除的超薄銅箔(厚度例如是3微米至5微米)作為載板。在線路板經過多道製程後,切除載板與線路板之間具有黏著膠或鍍銅封邊的部分,以獲得用於封裝製程的線路板。然而,在熟知的無核心製程中,部分的載板與部分的線路板需切除,因此,將縮小線路板的尺寸且切除後的載板無法重複使用,導致製造成本增加。
為了解決上述的問題,習知以不銹鋼板來作為載體的基礎,在線路結構的製作過程中,不銹鋼板除了能夠提供良好的穩定性外,於拆板時不須經過裁切,因此可以重複使用,進而能夠有效地節省製造成本。然而,不銹鋼板的體積很大也很重,於製作過程中,常常不易搬運,且其邊角較為銳利,常造成基板本身或基台的損傷。
此外,對於大多數的封裝結構而言,電磁干擾(electromagnetic interference, EMI)是一種共同但卻不受歡迎的干擾,其中所謂的干擾也許是中斷、阻礙、降低或限制整體電路的效能表現。因此,於高頻裝置的封裝結構需求不斷的提高之下,更好的電磁干擾屏蔽效能也被提升。在習知技術中,通常是在封裝完成後,在封裝膠體外部用電鍍或濺鍍方式製作金屬鍍膜,來作為提升封裝結構的電磁干擾屏蔽的效能,但此卻會導致封裝結構的厚度加厚且製程費用也較高。
本發明提供一種晶片封裝結構及其製作方法,其在製作上較為安全且簡便,且可有效降低製造成本及提升產品良率,並可具有較佳的散熱及防電磁干擾的效果。
本發明的晶片封裝結構的製作方法,其包括以下步驟。提供已形成有多個導電塊與至少一金屬層的載板。載板包括基材以及濺鍍於基材上的不銹鋼層。基材具有多個第一凹槽以及環繞第一凹槽的至少一第二凹槽。不銹鋼層共形地覆蓋第一凹槽與第二凹槽,而定義出多個第三凹槽與至少一第四凹槽。導電塊填滿第三凹槽。金屬層覆蓋不銹鋼層、導電塊以及第四凹槽而定義出至少一第五凹槽。配置至少一晶片於第五凹槽內。形成至少一線路結構層於載板上。線路結構層的圖案化線路層與晶片的多個電極電性連接。分離載板與線路結構層,以暴露出導電塊與金屬層。
在本發明的一實施例中,上述的載板包括片狀或卷狀的核心基板、片狀或卷狀的不銹鋼板、軟性銅箔基板或已鍍有鈦層與銅層的玻璃基板。
在本發明的一實施例中,上述的不銹鋼層具有中央區域以及圍繞中央區域的周圍區域。在形成至少一金屬層於載板上之前,還包括形成絕緣層以覆蓋不銹鋼層的周圍區域。絕緣層自不銹鋼層的上表面延伸並覆蓋載板的側邊。絕緣層暴露出中央區域。
在本發明的一實施例中,上述的晶片封裝結構的製作方法還包括:配置至少一晶片於載板的至少一第五凹槽內之前,形成多個第一銅柱於對應於導電塊的至少一金屬層上。配置至少一晶片於載板的至少一第五凹槽內之前,形成多個第二銅柱於至少一晶片的電極上。
在本發明的一實施例中,上述的形成至少一線路結構層於載板上的步驟,包括:形成介電層於金屬層上。介電層覆蓋金屬層與晶片,且包覆第一銅柱與第二銅柱。形成圖案化線路層於介電層上。圖案化線路層透過第一銅柱與金屬層電性連接。圖案化線路層透過第二銅柱與晶片的電極電性連接。形成防焊層於圖案化線路層上。防焊層具有多個開口,且開口暴露出部分圖案化線路層。
在本發明的一實施例中,上述的形成線路結構層於載板上的步驟,包括:形成介電層於金屬層上。介電層覆蓋金屬層與晶片。形成多個通孔於介電層。通孔暴露出部分金屬層與晶片的電極。分別形成導電通孔於通孔內。形成圖案化線路層於介電層上。圖案化線路層透過導電通孔與金屬層及電極電性連接。形成防焊層於圖案化線路層上。防焊層具有多個開口,且開口暴露出部分圖案化線路層。
在本發明的一實施例中,上述的晶片的電極包括多個銅電極或多個鋁電極該至少一晶片的該些電極包括多個銅電極或多個鋁電極,而該介電層的材質包括光敏介電材或半固化片。介電層的材質包括光敏介電材(Photo-Imageable Dielectric,PID)或半固化片(Pre-preg,PP)。
在本發明的一實施例中,上述的分離載板與線路結構層,以暴露出導電塊與金屬層之後,還包括:移除金屬層,以至少暴露出晶片的背面與部分線路結構層。
在本發明的一實施例中,上述的形成該至少一線路結構層於該載板上的步驟,包括:形成介電層於金屬層上。介電層覆蓋金屬層的第一部分與晶片。形成多個通孔於介電層。通孔暴露出金屬層的部分第一部分與晶片的電極。分別形成導電通孔於通孔內。形成圖案化線路層於介電層上。圖案化線路層透過導電通孔與金屬層及電極電性連接。形成封裝膠體於圖案化線路層及金屬層的第二部分上。
在本發明的一實施例中,上述的分離載板與線路結構層,以暴露出導電塊與金屬層之後,還包括:移除金屬層的第二部分及部分第一部分,以暴露出介電層以及封裝膠體。殘留的金屬層的第三部分覆蓋晶片的背面,而殘留的金屬層的第四部分位於導電塊與介電層之間。形成表面處理層於導電塊的表面上及殘留的金屬層的第三部分上。
本發明的晶片封裝結構的製作方法,其包括以下步驟。提供已形成有至少一金屬層的載板。載板包括基材以及濺鍍於基材上的不銹鋼層。基材具有至少一第一凹槽,而不銹鋼層共形地覆蓋第一凹槽而定義出至少一第二凹槽。金屬層覆蓋不銹鋼層而定義出至少一第三凹槽。配置至少一晶片於第三凹槽內。形成至少一線路結構層於載板上,其中線路結構層的圖案化線路層與晶片的多個電極電性連接。分離載板與線路結構層,以暴露出金屬層。
本發明的晶片封裝結構包括晶片、線路結構層、金屬層以及多個導電塊。線路結構層包括至少一介電層以及至少一圖案化線路層。圖案化線路層與晶片的多個電極電性連接。金屬層的一部分覆蓋晶片的背面。導電塊透過金屬層的另一部分與圖案化線路層電性連接。
在本發明的一實施例中,上述的晶片封裝結構還包括封裝膠體,以覆蓋介電層、導電塊以及金屬層。
在本發明的一實施例中,上述的至少一介電層包括第一介電層與第二介電層。至少一圖案化線路層包括第一圖案化線路層與第二圖案化線路層。線路結構層還包括多個第一導電通孔、多個第二導電通孔以及封裝膠體。第一圖案化線路層透過第一導電通孔與晶片的電極電性連接。第一圖案化線路層透過第一導電通孔及金屬層的另一部分與導電塊電性連接。第二圖案化線路層透過第二導電通孔與第一圖案化線路層電性連接。封裝膠體包覆第一介電層、第二介電層及第二圖案化線路層。
在本發明的一實施例中,上述的晶片封裝結構還包括表面處理層,覆蓋金屬層。
基於上述,在本發明的晶片封裝結構的製作方法中,是透過濺鍍的方式來形成不銹鋼層於載板的基材,以便利用不銹鋼層和其上電鍍銅層(即金屬層)間可以分離的特性,來達到製作出產品板和載板分離的效果。再者,透過濺鍍方式所形成的不銹鋼層,相較於習知的不銹鋼板而言,可具有較小的積體與重量,且在操作上可應用習知的玻纖樹脂基板較為安全且簡便。此外,分離載板與線路結構層時不須經過裁切,因此載板可以重複使用,進而能夠有效地節省製造成本。另外,分離載板與線路結構層後所暴露出的金屬層,可直接作為防電磁干擾的屏蔽層,相較於習知須在封裝完成後須在封裝膠體外部用電鍍或濺鍍方式製作金屬鍍膜而言,本發明的晶片封裝結構可具有較薄的封裝厚度且可降低製程費用
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例,示範性實施例的實例說明於附圖中。只要有可能,相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1A至圖1J為本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。關於本實施例的晶片封裝結構的製作方法,首先,請先參考圖1F,提供已形成有多個導電塊210與至少一金屬層220(示意地繪示二層金屬層220)的載板100 。詳細來說,請參考圖1A,提供基材110,其中基材110包括核心層112、第一導電層114與第二導電層116。第一導電層114與第二導電層116分別配置於核心層112的相對兩表面上,其中核心層112的材質例如是玻纖樹脂基材,而第一導電層114與第二導電層116的材質例如是銅箔,則基材110例如是可視為是核心(core)基板。於另一實施例中,核心層112的材質亦可例如是聚醯亞胺(polyimide,PI)基材,則基材110可視為是軟性銅箔基板(Flexible Copper Clad Laminate, FCCL)。於又一未繪示的實施例中,基材亦可以是已電鍍有鈦層與銅層的玻璃基板或片狀或卷狀的不銹鋼板,此仍屬於本發明所欲保護的範圍。
接著,請參考圖1B,分別形成圖案化導電層120於基材110的第一表面111與第二表面113上,其中圖案化導電層120暴露出基材110的部分第一表面111與部分第二表面113,而定義出多個第一凹槽C1與至少一第二凹槽(示意地繪示二個第二凹槽C2)。此處,第一凹槽C1環繞第二凹槽C2,且第一凹槽C1的口徑小於第二凹槽C2的口徑,其中第二凹槽C2的深度例如是70微米至100微米,但不以此為限。
接著,請同時參考圖1B與圖1C,濺鍍不銹鋼層130於基材110上,其中不銹鋼層130共形地覆蓋第一凹槽C1、第二凹槽C2以及圖案化導電層120,而定義出多個第三凹槽C3與至少一第四凹槽(示意地繪示二個第四凹槽C4)。不銹鋼層130的材料例如是使用SUS 304或其他適合的型號等,其中不銹鋼層130的厚度例如是介於0.05微米至0.5微米之間。換言之,不銹鋼層130可視為是不銹鋼薄膜。至此,已完成載板100的製作。
接著,請參考圖1D,形成導電塊210於載板100上,其中導電塊210填滿第三凹槽C3。此處,導電塊210的表面切齊於不銹鋼層130。
接著,請參考圖1E,形成絕緣層230於不銹鋼層130上,其中不銹鋼層130具有中央區域132以及圍繞中央區域132的周圍區域134,而絕緣層230以覆蓋不銹鋼層130的周圍區域134。絕緣層230自不銹鋼層130的上表面131延伸並覆蓋載板100的側邊101,且絕緣層230暴露出不銹鋼層130的中央區域132。
接著,請同時參考圖1E與圖1F,形成金屬層220以覆蓋不銹鋼層130、導電塊210以及第四凹槽C4而定義出至少一第五凹槽C5(示意地繪示二個第五凹槽C5)。此處,金屬層220可是為底銅,其厚度例如是5微米至10微米,但不以此為限。
接著,請同時參考圖1F與圖1G,形成多個第一銅柱240於對應於導電塊210的金屬層220上。此處,第一銅柱240於金屬層220上的正投影完全重迭於導電塊210於金屬層220上的正投影。緊接著,配置至少一晶片(示意地繪示二個晶片300a)於第五凹槽C5內。此處,晶片300a的多個電極310a暴露於外側,且電極310a約略切齊於金屬層220,並具有多個第二銅柱250於晶片300a的電極310a上。
接著,請參考圖1H,形成至少一線路結構層400a於載板100上。詳細來說,形成介電層410a於金屬層220上,其中介電層410a覆蓋金屬層220、晶片300a與絕緣層230,且包覆第一銅柱240與第二銅柱250。此處,形成介電層410a的方式例如是透過壓合,但不以此為限。緊接著,形成圖案化線路層420於介電層410a上,其中圖案化線路層420透過第一銅柱240與金屬層220電性連接,而圖案化線路層420透過第二銅柱250與晶片300a的電極310a電性連接。之後,形成防焊層430於圖案化線路層420上,其中防焊層430具有多個開口432,且開口432暴露出部分圖案化線路層420。至此,已完成線路結構層400a的製作。
值得一提的是,於一些未繪示的實施例中,亦可再形成表面處理層於開口所暴露出的部分圖案化線路層,以避免圖案化線路層氧化,可具有較佳地結構可靠度與電性表現,此仍屬於本發明所欲保護的範圍。
之後,請參考圖1I,分離載板100與線路結構層400a,以暴露出導電塊210與金屬層220。
最後,請參考圖1J,分離載板100與線路結構層400a後所暴露出的金屬層220,可保留局部對應晶片300a部分的金屬層220a,其他暴露於導電塊210之外的金屬層220的可完全去除。之後,形成封裝膠體600以覆蓋介電層410a、導電塊210以及金屬層220a。至此,已完成晶片封裝結構10a的製作。由於金屬層220a可直接作為防電磁干擾的屏蔽層,因此相較於習知在封裝完成後須在封裝膠體外部用電鍍或濺鍍方式製作金屬鍍膜而言,本實施例的晶片封裝結構10a可具有較薄的封裝厚度且可降低製程費用。
簡言之,在本實施例的晶片封裝結構10a的製作方法中,是透過濺鍍的方式來形成不銹鋼層130於載板100的基材110,以便利用不銹鋼層130和其上電鍍銅層(即金屬層)間可以分離的特性,來達到製作出產品板和載板100分離的效果。再者,透過濺鍍方式所形成的不銹鋼層130,相較於習知的不銹鋼板而言,可具有較小的積體與重量,且在操作上可應用習知的玻纖樹脂基板較為安全且簡便。此外,分離載板100與線路結構層400a時不須經過裁切,因此載板100可以重複使用,進而能夠有效地節省製造成本。
值得一提的是,於另一實施例中,亦可於圖1I的步驟後,即分離載板100與線路結構層400a以暴露出導電塊210與金屬層220之後,請參考圖1K,以蝕刻的方式移除暴露於導電塊210之外的金屬層220,以至少暴露出晶片300a的背面301a與線路結構層400a的介電層410a。之後,形成封裝膠體600以覆蓋介電層410a、導電塊210以及晶片300a的背面301a。至此,而完成晶片封裝結構10a’的製作。
圖2A至圖2D為本發明的另一實施例的一種晶片封裝結構的製作方法的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
於圖1F的步驟後,即形成金屬層220以覆蓋不銹鋼層130、導電塊210以及第四凹槽C4而定義出第五凹槽C5之後,請同時參考圖1F與圖2A,配置至少一晶片(示意地繪示二個晶片300b)於第五凹槽C5內。此處,晶片300b的多個電極310b暴露於外側,且電極310b約略切齊於金屬層220。此處,晶片300b的電極310b例如是銅電極,但不以此為限。
接著,請參考圖2B,形成線路結構層400b於載板100上。首先,形成介電層410b於金屬層220上,其中介電層410b覆蓋金屬層220、晶片300b以及絕緣層230。此處,形成介電層410b的方式例如是壓合,而介電層410b的材質例如是半固化片(Pre-preg,PP),但不以此為限。接著,形成多個通孔T1於介電層410b,其中通孔T1暴露出部分金屬層220與晶片300b的電極310b。此處,形成通孔T1的方式例如是以雷射燒蝕,但不以此為限。緊接著,分別形成導電通孔440b於通孔T1內,其中導電通孔440b填滿通孔T1且連接金屬層220與晶片300b的電極310b。接著,形成圖案化線路層420於介電層410b上,其中圖案化線路層420透過導電通孔440b與金屬層220及電極310b電性連接。形成防焊層430於圖案化線路層420上,其中防焊層430具有多個開口432,且開口432暴露出部分圖案化線路層420。至此,已完成線路結構層400b的製作。
值得一提的是,於一些未繪示的實施例中,亦可再形成表面處理層於開口所暴露出的部分圖案化線路層,以避免圖案化線路層氧化,可具有較佳地結構可靠度與電性表現,此仍屬於本發明所欲保護的範圍。
之後,請參圖2C,分離載板100與線路結構層400b,以暴露出導電塊210與金屬層220。
最後,請參考圖2D,分離載板100與線路結構層400b後所暴露出的金屬層220,可保留局部對應晶片300b部分的金屬層220b,其他暴露於導電塊210之外的金屬層220的可完全去除。之後,形成封裝膠體600以覆蓋介電層410b、導電塊210以及金屬層220b。至此,已完成晶片封裝結構10b的製作。由於金屬層220b可直接作為防電磁干擾的屏蔽層,因此相較於習知在封裝完成後須在封裝膠體外部用電鍍或濺鍍方式製作金屬鍍膜而言,本實施例的晶片封裝結構10b可具有較薄的封裝厚度且可降低製程費用。
值得一提的是,於另一實施例中,亦可於圖2C的步驟後,即分離載板100與線路結構層400b以暴露出導電塊210與金屬層220之後,請參考圖2E,以蝕刻的方式移除暴露於導電塊210之外的金屬層220,以至少暴露出晶片300b的背面301b與線路結構層400b的介電層410b。之後,形成封裝膠體600以覆蓋介電層410b、導電塊210以及晶片300b的背面301b。至此,而完成晶片封裝結構10b’的製作。
圖3A至圖3D為本發明的另一實施例的一種晶片封裝結構的製作方法的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
於圖1F的步驟後,即形成金屬層220以覆蓋不銹鋼層130、導電塊210以及第四凹槽C4而定義出第五凹槽C5之後,請同時參考圖1F與圖3A,配置至少一晶片(示意地繪示二個晶片300c)於第五凹槽C5內。此處,晶片300c的多個電極310c暴露於外側,且電極310c約略切齊於金屬層220。此處,晶片300c的電極310c例如是鋁電極,但不以此為限。
接著,請參考圖3B,形成線路結構層400c於載板100上。首先,形成介電層410c於金屬層220上,其中介電層410c覆蓋金屬層220、晶片300c以及絕緣層230。此處,形成介電層410c的方式例如是塗佈或壓貼,而介電層410c的材質例如是光敏介電(Photo-Imageable Dielectric,PID)材,但不以此為限。接著,對介電層410c直接曝光及顯影而形成多個通孔T2於介電層410c,其中通孔T2暴露出部分金屬層220與晶片300c的電極310c。緊接著,分別形成導電通孔440c於通孔T2內,利用濺鍍鈦/銅為電鍍底銅,並用電鍍銅製作導電通孔440c填滿通孔T2且連接金屬層220與晶片300c的電極310c。接著,形成圖案化線路層420於介電層410c上,其中圖案化線路層420透過導電通孔440c與金屬層220及電極310c電性連接。形成防焊層430於圖案化線路層420上,其中防焊層430具有多個開口432,且開口432暴露出部分圖案化線路層420。至此,已完成線路結構層400c的製作。
值得一提的是,於一些未繪示的實施例中,亦可再形成表面處理層於開口所暴露出的部分圖案化線路層,以避免圖案化線路層氧化,可具有較佳地結構可靠度與電性表現,此仍屬於本發明所欲保護的範圍。
之後,請參圖3C,分離載板100與線路結構層400c,以暴露出導電塊210與金屬層220。
最後,請參考圖3D,分離載板100與線路結構層400c後所暴露出的金屬層220,可保留局部對應晶片300c部分的金屬層220c,其他暴露於導電塊210之外的金屬層220的可完全去除。之後,形成封裝膠體600以覆蓋介電層410c、導電塊210以及金屬層220c。至此,已完成晶片封裝結構10c的製作。由於金屬層220c可直接作為防電磁干擾的屏蔽層,因此相較於習知在封裝完成後須在封裝膠體外部用電鍍或濺鍍方式製作金屬鍍膜而言,本實施例的晶片封裝結構10c可具有較薄的封裝厚度且可降低製程費用。
值得一提的是,於另一實施例中,亦可於圖3C的步驟後,即分離載板100與線路結構層400c以暴露出導電塊210與金屬層220之後,請參考圖3E,以蝕刻的方式移除暴露於導電塊210之外的金屬層220,以至少暴露出晶片300c的背面301c與線路結構層400c的介電層410c。之後,形成封裝膠體600以覆蓋介電層410c、導電塊210以及晶片300c的背面301c。至此,而完成晶片封裝結構10c’的製作。
圖4A至圖4D為本發明的再一實施例的一種晶片封裝結構的製作方法的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
於圖1D的步驟後,即形成導電塊210於載板100上之後,請同時參考圖1D與圖4A,形成金屬層220'以覆蓋不銹鋼層130、導電塊210以及第四凹槽C4而定義出第五凹槽C5。緊接著,配置至少一晶片(示意地繪示二個晶片300d)於第五凹槽C5內。此處,晶片300d的多個電極310d暴露於外側,且電極310d約略切齊於金屬層220。
接著,請參考圖4B,形成線路結構層400d於載板100上。首先,形成介電層410d於金屬層220上,其中介電層410d覆蓋金屬層220’的第一部分222與晶片310d。此處,形成介電層410d的方式例如是壓合,而介電層410d的材質例如是半固化片(Pre-preg,PP),但不以此為限。接著,形成多個通孔T3於介電層410d,其中通孔T3暴露出金屬層220’的部分第一部分212與晶片300d的電極310d。接著,分別形成導電通孔440d於通孔T3內,其中導電通孔440d填滿通孔T3且連接金屬層220與晶片300d的電極310d。緊接著,形成圖案化線路層420於介電層410d上,其中圖案化線路層420透過導電通孔440d與金屬層220’及電極310d電性連接。之後,形成封裝膠體450於圖案化線路層420及金屬層220’的第二部分224上,其中封裝膠體450覆蓋介電層410d、圖案化線路層420以及金屬層220的第二部分224。至此,已完成線路結構層400d的製作。
之後,請參圖4C,分離載板100與線路結構層400d,以暴露出導電塊210與金屬層220。接著,請同時參考圖4C與圖4D,以蝕刻的方式移除金屬層220的第二部分224及部分第一部分222,以暴露出介電層410d以及封裝膠體450。殘留的金屬層220’的第三部分226覆蓋晶片330d的背面310d,而殘留的金屬層220’的第四部分228位於導電塊210與介電層410d之間。之後,形成表面處理層500於導電塊210的表面上及殘留的金屬層220’的第三部分226上,其中表面處理層500的材質例如是錫,但不以此為限。至此,已完成晶片封裝結構10d的製作。
圖5為本發明的一實施例的一種晶片封裝結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請同時參考圖4D以及圖5,本實施例的晶片封裝結構10e與圖4D的晶片封裝結構10d’相似,兩者的差異在於:本實施例的晶片封裝結構10e的線路結構層400是由兩介電層410e1、410e2、兩圖案化線路層420e1、420e2、多個第一導電通孔440e1、多個第二導電通孔440e2以及封裝膠體450所組成。圖案化線路層420e1透過第一導電通孔440e1與晶片310d的電極310d電性連接,且圖案化線路層420e1透過第一導電通孔440e1及金屬層220’的第四部分228與導電塊210電性連接。圖案化線路層420e2透過第二導電通孔440e2與圖案化線路層420e1電性連接。封裝膠體450包覆介電層410e1、410e2及圖案化線路層420e2。
圖6A至圖6B為本發明的另一實施例的一種晶片封裝結構的製作方法的局部步驟的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請先參考圖6A,提供已形成有金屬層220’’的載板100’。載板100’包括基材110’以及濺鍍於基材110’上的不銹鋼層130。基材110’具有至少一第一凹槽C1’,而不銹鋼層130共形地覆蓋第一凹槽C1’而定義出至少一第二凹槽C2’。金屬層220’’覆蓋不銹鋼層130而定義出至少一第三凹槽C3’。接著,請接續圖1F後的步驟,意即配置至晶片300f(請參考圖6B)於第三凹槽C3’(請參考圖6A)內、形成線路結構層400f(請參考圖6B)於載板100’(請參考圖6A)上以及分離載板100’(請參考圖6A)與線路結構層400f(請參考圖6B),以暴露出金屬層220”(請參考圖6B)。
接著,分離載板100’與線路結構層400f後所暴露出的金屬層220”,請參考圖6B,可保留局部對應晶片300f部分的金屬層220f,其他的金屬層220”可完全去除。之後,形成封裝膠體600以覆蓋線路結構層400f以及金屬層220f。至此,已完成晶片封裝結構10f的製作。由於金屬層220f可直接作為防電磁干擾的屏蔽層,因此相較於習知在封裝完成後須在封裝膠體外部用電鍍或濺鍍方式製作金屬鍍膜而言,本實施例的晶片封裝結構10f可具有較薄的封裝厚度且可降低製程費用。
值得一提的是,於另一實施例中,亦可於圖6B的步驟後,即分離載板100”與線路結構層400f以暴露出金屬層220”之後,請參考圖6C,以蝕刻的方式移除金屬層220”,以至少暴露出晶片300f的背面301f與線路結構層400f。之後,形成封裝膠體600以覆蓋線路結構層400f以及晶片300f的背面301f。至此,而完成晶片封裝結構10f’的製作。
綜上所述,在本發明的晶片封裝結構的製作方法中,是透過濺鍍的方式來形成不銹鋼層於載板的基材,以便利用不銹鋼層和其上電鍍銅層(即金屬層)間可以分離的特性,來達到製作出產品板和載板分離的效果。再者,透過濺鍍方式所形成的不銹鋼層,相較於習知的不銹鋼板而言,可具有較小的積體與重量,且在操作上可應用習知的玻纖樹脂基板較為安全且簡便。此外,分離載板與線路結構層時不須經過裁切,因此載板可以重複使用,進而能夠有效地節省製造成本。另外,分離載板與線路結構層後所暴露出的金屬層,可直接作為防電磁干擾的屏蔽層,相較於習知在封裝完成後須在封裝膠體外部用電鍍或濺鍍方式製作金屬鍍膜而言,本發明的晶片封裝結構可具有較薄的封裝厚度且可降低製程費用。
最後應說明的是:以上各實施例僅用以說明本發明的技術方案,而非對其限制;儘管參照前述各實施例對本發明進行了詳細的說明,本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改,或者對其中部分或者全部技術特徵進行等同替換;而這些修改或者替換,並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。
10a、10a’、10b、10b’、10c、10c’、10d、10e、10f、10f’:晶片封裝結構
100、100’:載板
101:側邊
110、110’:基材
111:第一表面
112:核心層
113:第二表面
114:第一導電層
116:第二導電層
120:圖案化導電層
130:不銹鋼層
131:上表面
132:中央區域
134:周圍區域
210:導電塊
220、220’、220’’、220a、220b、220c、200f:金屬層
222:第一部分
224:第二部分
226:第三部分
228:第四部分
230:絕緣層
240:第一銅柱
250:第二銅柱
300a、300b、300c、300d、300f:晶片
301a、301b、301c、301d、301f:背面
310a、310b、310c、310d:電極
400a、400b、400c、400d、400f:線路結構層
410a、410b、410c、410d、410e1、410e2:介電層
420、420e1、420e2:圖案化線路層
430:防焊層
432:開口
440b、440c、440d:導電通孔
440e1:第一導電通孔
440e2:第二導電通孔
450、600:封裝膠體
500:表面處理層
C1、C1’:第一凹槽
C2、C2’:第二凹槽
C3、C3’:第三凹槽
C4:第四凹槽
C5:第五凹槽
T1、T2、T3:通孔
包含附圖以便進一步理解本發明,且附圖併入本說明書中並構成本說明書的一部分。附圖說明本發明的實施例,並與描述一起用於解釋本發明的原理。
圖1A至圖1J為本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。
圖1K為本發明的一實施例的一種晶片封裝結構的剖面示意圖。
圖2A至圖2D為本發明的另一實施例的一種晶片封裝結構的製作方法的剖面示意圖。
圖2E為本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
圖3A至圖3D為本發明的又一實施例的一種晶片封裝結構的製作方法的剖面示意圖。
圖3E為本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
圖4A至圖4D為本發明的再一實施例的一種晶片封裝結構的製作方法的剖面示意圖。
圖5為本發明的一實施例的一種晶片封裝結構的剖面示意圖。
圖6A至圖6B為本發明的另一實施例的一種晶片封裝結構的製作方法的局部步驟的剖面示意圖。
圖6C為本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
100:載板
130:不銹鋼層
210:導電塊
220:金屬層
230:絕緣層
C5:第五凹槽
Claims (12)
- 一種晶片封裝結構的製作方法,包括:提供已形成有多個導電塊與至少一金屬層的一載板,該載板包括一基材以及濺鍍於該基材上的一不銹鋼層,該基材具有多個第一凹槽以及環繞該些第一凹槽的至少一第二凹槽,該不銹鋼層共形地覆蓋該些第一凹槽與該至少一第二凹槽而定義出多個第三凹槽與至少一第四凹槽,該些導電塊填滿該些第三凹槽,而該至少一金屬層覆蓋該不銹鋼層、該些導電塊以及該至少一第四凹槽而定義出至少一第五凹槽;配置至少一晶片於該至少一第五凹槽內;形成至少一線路結構層於該載板上,其中該至少一線路結構層的一圖案化線路層與該至少一晶片的多個電極電性連接,且該至少一線路結構層與該至少一晶片直接接觸;以及分離該載板與該至少一線路結構層,以暴露出該些導電塊與該至少一金屬層;以及保留對應該至少一晶片的部分該至少一金屬層並移除暴露於該些導電塊之外的該至少一金屬層,其中保留的該至少一金屬層完全覆蓋該至少一晶片的背面及周圍表面。
- 如請求項1所述的晶片封裝結構的製作方法,其中該載板包括片狀或卷狀的核心基板、片狀或卷狀的不銹鋼板、軟性銅箔基板或已鍍有鈦層與銅層的玻璃基板。
- 如請求項1所述的晶片封裝結構的製作方法,其中該不銹鋼層具有一中央區域以及圍繞該中央區域的一周圍區域,在形成該至少一金屬層於該載板上之前,還包括:形成一絕緣層以覆蓋該不銹鋼層的該周圍區域,其中該絕緣層自該不銹鋼層的上表面延伸並覆蓋該載板的側邊,且該絕緣層暴露出該中央區域。
- 如請求項1所述的晶片封裝結構的製作方法,還包括:配置該至少一晶片於該載板的該至少一第五凹槽內之前,形成多個第一銅柱於對應於該些導電塊的該至少一金屬層上;以及配置該至少一晶片於該載板的該至少一第五凹槽內之前,形成多個第二銅柱於該至少一晶片的該些電極上。
- 如請求項4所述的晶片封裝結構的製作方法,其中形成該至少一線路結構層於該載板上的步驟,包括:形成一介電層於該至少一金屬層上,該介電層覆蓋該至少一金屬層與該至少一晶片,且包覆該些第一銅柱與該些第二銅柱;形成該圖案化線路層於該介電層上,該圖案化線路層透過該些第一銅柱與該至少一金屬層電性連接,且該圖案化線路層透過該些第二銅柱與該至少一晶片的該些電極電性連接;以及形成一防焊層於該圖案化線路層上,該防焊層具有多個開口,該些開口暴露出部分該圖案化線路層。
- 如請求項1所述的晶片封裝結構的製作方法,其中形成該至少一線路結構層於該載板上的步驟,包括:形成一介電層於該至少一金屬層上,該介電層覆蓋該至少一金屬層與該至少一晶片;形成多個通孔於該介電層,該些通孔暴露出部分該至少一金屬層與該至少一晶片的該些電極;分別形成該些導電通孔於該些通孔內;形成該圖案化線路層於該介電層上,該圖案化線路層透過該些導電通孔與該至少一金屬層及該些電極電性連接;以及形成一防焊層於該圖案化線路層上,該防焊層具有多個開口,該些開口暴露出部分該圖案化線路層。
- 如請求項6所述的晶片封裝結構的製作方法,其中該至少一晶片的該些電極包括多個銅電極或多個鋁電極,而該介電層的材質包括光敏介電材或半固化片。
- 如請求項1所述的晶片封裝結構的製作方法,其中形成該至少一線路結構層於該載板上的步驟,包括:形成一介電層於該至少一金屬層上,該介電層覆蓋該至少一金屬層的一第一部分與該至少一晶片;形成多個通孔於該介電層,該些通孔暴露出該至少一金屬層的部分該第一部分與該至少一晶片的該些電極;分別形成該些導電通孔於該些通孔內; 形成該圖案化線路層於該介電層上,該圖案化線路層透過該些導電通孔與該至少一金屬層及該些電極電性連接;以及形成一封裝膠體於該圖案化線路層及該至少一金屬層的一第二部分上。
- 如請求項8所述的晶片封裝結構的製作方法,其中分離該載板與該至少一線路結構層,以暴露出該些導電塊與該至少一金屬層之後,還包括:移除該至少一金屬層的該第二部分及部分該第一部分,以暴露出該介電層以及該封裝膠體,其中殘留的該至少一金屬層的一第三部分完全覆蓋該至少一晶片的該背面與該周圍表面,而殘留的該至少一金屬層的一第四部分位於該些導電塊與該介電層之間;以及形成一表面處理層於該些導電塊的表面上及殘留的該至少一金屬層的該第三部分上。
- 一種晶片封裝結構的製作方法,包括:提供已形成有至少一金屬層的一載板,該載板包括一基材以及濺鍍於該基材上的一不銹鋼層,該基材具有至少一第一凹槽,該不銹鋼層共形地覆蓋該至少一第一凹槽而定義出至少一第二凹槽,而該至少一金屬層覆蓋該不銹鋼層而定義出至少一第三凹槽;配置至少一晶片於該至少一第三凹槽內; 形成至少一線路結構層於該載板上,其中該至少一線路結構層的一圖案化線路層與該至少一晶片的多個電極電性連接,且該至少一線路結構層與該至少一晶片直接接觸;分離該載板與該至少一線路結構層,以暴露出該至少一金屬層;以及保留對應該至少一晶片的部分該至少一金屬層並移除暴露於該些導電塊之外的該至少一金屬層,其中保留的該至少一金屬層完全覆蓋該至少一晶片的背面及周圍表面。
- 一種晶片封裝結構,包括:一晶片;一線路結構層,包括至少一介電層以及至少一圖案化線路層,其中該至少一圖案化線路層與該晶片的多個電極電性連接,且該至少一線路結構層與該晶片直接接觸;一金屬層,該金屬層的一部分完全覆蓋該晶片的背面與周圍表面;以及多個導電塊,透過該金屬層的另一部分與該至少一圖案化線路層電性連接;其中,該至少一介電層包括一第一介電層與一第二介電層,該至少一圖案化線路層包括一第一圖案化線路層與一第二圖案化線路層,該線路結構層還包括多個第一導電通孔、多個第二導電通孔以及一封裝膠體,其中該第一圖案化線路層透過該些第一導電通孔與該晶片的該些電極電性連接,且該第一圖案化線路層透 過該些第一導電通孔及該金屬層的該另一部分與該些導電塊電性連接,該第二圖案化線路層透過該些第二導電通孔與該第一圖案化線路層電性連接,且該封裝膠體包覆該第一介電層、該第二介電層及該第二圖案化線路層。
- 如請求項11所述的晶片封裝結構,還包括一表面處理層,覆蓋該金屬層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110110301A TWI839601B (zh) | 2021-03-23 | 2021-03-23 | 晶片封裝結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110110301A TWI839601B (zh) | 2021-03-23 | 2021-03-23 | 晶片封裝結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202238752A TW202238752A (zh) | 2022-10-01 |
TWI839601B true TWI839601B (zh) | 2024-04-21 |
Family
ID=85460323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110110301A TWI839601B (zh) | 2021-03-23 | 2021-03-23 | 晶片封裝結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI839601B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201715691A (zh) * | 2015-10-22 | 2017-05-01 | 力成科技股份有限公司 | 半導體封裝體及其製作方法 |
TW201737437A (zh) * | 2016-01-26 | 2017-10-16 | Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd | 新型嵌入式封裝 |
-
2021
- 2021-03-23 TW TW110110301A patent/TWI839601B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201715691A (zh) * | 2015-10-22 | 2017-05-01 | 力成科技股份有限公司 | 半導體封裝體及其製作方法 |
TW201737437A (zh) * | 2016-01-26 | 2017-10-16 | Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd | 新型嵌入式封裝 |
Also Published As
Publication number | Publication date |
---|---|
TW202238752A (zh) | 2022-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI507096B (zh) | 多層電路板及其製作方法 | |
US9603263B2 (en) | Manufacturing method of circuit substrate | |
KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
CN104576596B (zh) | 半导体基板及其制造方法 | |
TWI478642B (zh) | 具有內埋元件的電路板及其製作方法 | |
TWI538584B (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
JP2015070263A (ja) | パッケージキャリアおよびその製造方法 | |
TW201427509A (zh) | 具有內埋元件的電路板及其製作方法 | |
TW201401942A (zh) | 多層電路板及其製作方法 | |
TW201414372A (zh) | 晶片封裝基板和結構及其製作方法 | |
TWI586237B (zh) | 線路板及其製作方法 | |
TWI839601B (zh) | 晶片封裝結構及其製作方法 | |
JP5860303B2 (ja) | 配線基板およびその製造方法 | |
TWI599283B (zh) | 印刷電路板及其製作方法 | |
TW201417663A (zh) | 承載板的製作方法 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
CN113192895A (zh) | 芯片封装结构及其制作方法 | |
US11189501B1 (en) | Chip package structure and manufacturing method thereof | |
US11178774B1 (en) | Method for manufacturing circuit board | |
TWI757157B (zh) | 線路基板的製作方法 | |
TWI477212B (zh) | 軟硬複合線路板及其製造方法 | |
TWI804873B (zh) | 電路板及其製作方法 | |
TWI758138B (zh) | 晶片封裝結構及其製作方法 | |
CN112151433B (zh) | 基板结构、封装结构及其制作方法 |