TWI839384B - 用於檢測研磨製程的終點的設備及方法 - Google Patents

用於檢測研磨製程的終點的設備及方法 Download PDF

Info

Publication number
TWI839384B
TWI839384B TW108133685A TW108133685A TWI839384B TW I839384 B TWI839384 B TW I839384B TW 108133685 A TW108133685 A TW 108133685A TW 108133685 A TW108133685 A TW 108133685A TW I839384 B TWI839384 B TW I839384B
Authority
TW
Taiwan
Prior art keywords
thickness
type
grains
thicknesses
signal
Prior art date
Application number
TW108133685A
Other languages
English (en)
Other versions
TW202021727A (zh
Inventor
茅一超
張進傳
盧思維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202021727A publication Critical patent/TW202021727A/zh
Application granted granted Critical
Publication of TWI839384B publication Critical patent/TWI839384B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

一種用於檢測研磨製程的終點的設備，其包含連接器件、 計時器以及控制器。連接器件連接到感測器，所述感測器週期性地感測包括至少兩種類型的多個晶粒的重建晶圓的介面以產生厚度信號，所述厚度信號包括從重建晶圓的絕緣層的表面到重建晶圓的介面的厚度。計時器配置以產生具有帶時間間隔的多個脈衝的時鐘信號。控制器耦合到感測器和計時器，且配置以根據時鐘信號對厚度信號進行濾波以輸出在每一時間間隔內的厚度信號中的厚度當中的厚度極值，其中在濾波之後的厚度信號用以確定正對重建晶圓執行的研磨製程的終點。

Description

用於檢測研磨製程的終點的設備及方法
本發明的實施例是有關於一種用於檢測的設備，且特別是有關於一種用於檢測研磨製程的終點的設備。
半導體器件使用於多種電子應用中，例如個人電腦、手機、數位相機及其它電子設備。半導體器件通常通過在半導體襯底上依序沉積絕緣或介電層、導電層以及半導體材料層並使用光刻來圖案化各種材料層來製造，以在上面形成電路組件和元件。
在半導體器件的製造中，可執行研磨製程以去除重建晶圓的層上的模製化合物的部分和其它介電材料，進而減小重建晶圓的厚度。
由於經受研磨的層通常是薄層，在適當的時間精確停止研磨製程對製造製程的產率是重要的。
本發明實施例提供一種用於檢測研磨製程的終點的設備，包括：連接器件，配置以與感測器連接，所述感測器週期性地感測包括至少兩種類型的多個晶粒的重建晶圓的介面以產生厚度信號，所述厚度信號包括從所述重建晶圓的絕緣層的表面到通過所述感測器感測的所述重建晶圓的所述介面的厚度；計時器，配置以產生具有帶時間間隔的多個脈衝的時鐘信號；以及控制器，耦合到所述感測器以及所述計時器，且配置以根據所述時鐘信號對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度極值，其中在所述濾波之後，所述厚度信號用以確定正對所述重建晶圓執行的所述研磨製程的所述終點。
100:晶圓
100':薄化晶圓
110、110a:半導體襯底
110':薄化半導體襯底
120:導電墊
130、130a:鈍化層
132、142:接觸開口
140、140a:後鈍化層
150:導電柱
160、160a:保護層
200:半導體晶粒/第一晶粒/晶粒
210:絕緣材料
300:第二晶粒/晶粒
310:絕緣層
311:部分
1000、2000:終點檢測系統
1010:檢測設備
1012、2012:終點檢測(EPD)感測器
1014、2014:EPD控制器
1016:計時器
1020:磨具
1030、2030:EPD軟體
1040:重建晶圓
2020:研磨設備
2022:研磨控制器
2024:計時器
2026:連接器件
C:載體
CLK:時鐘信號
DB:剝離層
DI:介電層
DS1、DS2:介面
MAX1:厚度最大值
STHK1、STHK3:厚度信號
STHK2:經濾波厚度信號
S:入射信號/信號
S1、S2:反射信號/信號
S610、S620、S630、S710、S720、S730、S740、S750:步驟
THK、THK1、THK2、THK3:厚度
T:時間間隔
t0、t1、tn:時間點
Tn:預定厚度閾值
WS1、WS2:表面
在結合附圖閱讀時從以下詳細描述最好地理解本發明的各方面。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為了論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A到圖1G示出根據本發明的一些實施例的用於製造集成扇出型封裝件的製程流程。
圖1H示出根據本公開的示例性實施例的包含用於檢測研磨製程的終點的設備的終點檢測系統的示意性框圖。
圖2示出根據本公開的另一示例性實施例的包含用於檢測研磨製程的終點的設備的終點檢測系統的示意性框圖。
圖3A示出根據本公開的示例性實施例的包含多個在研磨製程之前的晶粒的重建晶圓部分的橫截面視圖。
圖3B示出根據本公開的示例性實施例的包含多個在研磨製程期間的晶粒的重建晶圓部分的橫截面視圖。
圖3C示出根據本公開的示例性實施例的通過感測重建晶圓獲得的厚度信號的實例。
圖4示出根據本公開的示例性實施例的時間間隔和在時間間隔中的每一個中的厚度極值。
圖5A到5C示出根據本公開的例示性實施例的厚度信號。
圖6示出根據本公開的示例性實施例的用於檢測研磨製程的終點的流程圖。
圖7示出根據本公開的示例性實施例的用於製造半導體結構的方法的流程圖。
以下公開內容提供用於實施本公開的不同特徵的許多不同實施例或實例。下文描述組件和佈置的特定示例以簡化本公開。當然，這些只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵和第二特徵直接接觸地形成的實施例，並且還可包含 額外特徵可在第一特徵與第二特徵之間形成，使得第一特徵和第二特徵可不直接接觸的實施例。另外，本公開可以在各種實例中重複參考標號及/或字母。此重複是出於簡單和清晰的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，空間相對術語，例如「底下」、「下方」、「下部」、「上方」、「上部」和其類似者可在本文中使用以描述如圖中所示的元件或特徵與另一元件或特徵的關聯。除圖中所描繪的定向之外，空間上相對的術語意圖涵蓋器件在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
還可包含其它特徵和製程。舉例來說，可包含測試結構以說明校驗3D封裝或3DIC器件的測試。測試結構可包含例如形成於重佈線層中或襯底上的測試墊，所述襯底允許測試3D封裝或3DIC、使用探針和/或探針卡等等。可對中間結構以及最終結構執行校驗測試。另外，本文中所公開的結構和方法可與併入有已知良好晶粒的中間校驗的測試方法結合使用以提高產率並降低成本。
圖1A到圖1G示出根據本發明的一些實施例的用於製造集成扇出型封裝件的製程流程。參看圖1A，提供包含例如以陣列佈置的多個半導體晶粒200的晶圓100。在對晶圓100執行晶圓切割製程之前，晶圓100的半導體晶粒200彼此連接。在一些實施例中，晶圓100包含半導體襯底110、形成於半導體襯底110上的 多個導電墊120以及鈍化層130。鈍化層130形成於襯底110上方且具有多個接觸開口132，使得導電墊120通過鈍化層130的接觸開口132部分暴露。舉例來說，半導體襯底110可為包含形成於其中的有源元件(例如，電晶體等等)和無源元件(例如，電阻器、電容器、感測器等等)的矽襯底；導電墊120可為鋁墊、銅墊或其它合適的金屬墊；且鈍化層130可為氧化矽層、氮化矽層、氮氧化矽層或由其它合適的介電材料形成的介電層。
如圖1A中所示，在一些實施例中，晶圓100可任選地包含形成於鈍化層130上方的後鈍化層140。後鈍化層140覆蓋鈍化層130且具有多個接觸開口142。通過鈍化層130的接觸開口132暴露的導電墊120通過後鈍化層140的接觸開口142部分暴露。舉例來說，後鈍化層140可為聚醯亞胺(polyimide，PI)層、聚苯並噁唑(polybenzoxazole，PBO)層或由其它合適的聚合物形成的介電層。
參看圖1B，多個導電柱150形成於導電墊120上。在一些實施例中，導電柱150電鍍在導電墊120上。下文詳細描述導電柱150的電鍍過程。首先，將晶種層濺鍍在後鈍化層140和通過接觸開口142暴露的導電墊120上。經圖案化光刻膠層(未圖示)隨後通過光刻形成於晶種層上方，其中經圖案化光刻膠層暴露晶種層的對應於導電墊120的部分。包含形成於其上的經圖案化光刻膠層的晶圓100隨後浸入到電鍍浴的電鍍液中，使得導電柱150電鍍在晶種層的對應於導電墊120的部分上。在形成電鍍 導電柱150之後，剝除圖案化光刻膠層。其後，舉例來說，通過使用導電柱150作為硬掩模，晶種層的未由導電柱150覆蓋的部分可通過蝕刻去除直到暴露後鈍化層140。在一些實施例中，導電柱150是電鍍銅柱。
參看圖1C，在形成導電柱150之後，保護層160形成於後鈍化層140上以便覆蓋導電柱150。在一些實施例中，保護層160可為具有足以密封和保護導電柱150的厚度的聚合物層。舉例來說，保護層160可以是聚苯並噁唑(PBO)層、聚醯亞胺(PI)層或其它合適的聚合物。在一些替代性實施例中，保護層160可由無機材料製成。
參看圖1D，在形成保護層160之後，對晶圓100的後表面執行背側研磨製程。在背側研磨製程期間，半導體襯底110接地以使得形成包含薄化半導體襯底110'的薄化晶圓100'。
參考圖1E，在進行背側研磨製程之後，對薄化晶圓100'執行晶圓切割製程，使得晶圓100'中的半導體晶粒200彼此單體化。單體化的半導體晶粒200中的每一個包含半導體襯底110a、形成於半導體襯底110a上的導電墊120、鈍化層130a、後鈍化層140a、導電柱150以及保護層160a。如圖1D和圖1E中所示，半導體襯底110a、鈍化層130a、後鈍化層140a以及保護層160a的材料和特性與半導體襯底110、鈍化層130、後鈍化層140以及保護層160的材料和特性相同。因此，省略對半導體襯底110a、鈍化層130a、後鈍化層140a以及保護層160a的詳細描述。
如圖1D和圖1E所示，在背側研磨和晶圓切割製程期間，保護層160和保護層160a可保護半導體晶粒200的導電柱150。另外，可通過依序執行製程(例如半導體晶粒200的拾取和放置製程、模製製程等)來保護半導體晶粒200的導電柱150免受損壞。
參考圖1F，在由薄化晶圓100'(圖1D中所示)單體化半導體晶粒200之後，提供具有形成於其上的剝離層DB和介電層DI的載體C，其中剝離層DB在載體C與介電層DI之間。在一些實施例中，舉例來說，載體C是玻璃襯底，剝離層DB是形成於玻璃襯底上的光熱轉換(light-to-heat conversion，LTHC)釋放層，且介電層DI是形成於剝離層DB上的聚苯並噁唑(PBO)層。
如圖1F中所示，在一些實施例中，包含導電墊120、導電柱150以及形成於其上的保護層160a的半導體晶粒200中的一個被挑選且放置在介電層DI上。半導體晶粒200通過晶粒貼合膜(die attach film，DAF)、黏合膏等等附著或黏合在介電層DI上。在一些替代性實施例中，半導體晶粒200中的多於一個被挑選且放置在介電層DI上，其中放置在介電層DI上的半導體晶粒200可以陣列佈置。
參看圖1G，絕緣材料210形成於介電層DI上以覆蓋半導體晶粒200。在一些實施例中，絕緣材料210是通過模製製程形成的模製化合物。半導體晶粒200的導電柱150及保護層160a由絕緣材料210覆蓋。換句話說，半導體晶粒200的導電柱150及 保護層160a未暴露且通過絕緣材料210很好地保護。在一些實施例中，絕緣材料210包含環氧樹脂或其它合適的介電材料。
在一些替代性實施例中，至少兩種類型的多個半導體晶粒放置在介電層DI上，其中所述類型中的一種與半導體晶粒200的類型相同並且類型中的另一種與半導體晶粒200的類型不同。絕緣材料210形成於介電層DI上以覆蓋至少兩種類型的半導體晶粒。在一些實施例中，至少兩種類型的半導體晶粒放置在介電層DI上，且絕緣材料210形成於至少兩種類型的半導體晶粒上以產生重建晶圓。重建晶圓可用於研磨製程中，其中研磨製程的終點在本公開的實施例中檢測。
在一些實施例中，圖1H示出根據本公開的示例性實施例的包含用於檢測研磨製程的終點的設備的終點檢測系統的示意性框圖。參看圖1H，本實施例的終點檢測系統1000可包含檢測設備1010和磨具1020。磨具1020配置以對重建晶圓1040執行研磨製程以去除由模製化合物和重建晶圓1040的其它材料形成的絕緣層的部分。在一些實施例中，磨具1020可包含經驅動以執行研磨製程的一或多個研磨元件(未圖示)。磨具1020在研磨製程的終點處停止研磨製程。
在一些實施例中，檢測設備1010配置以檢測磨具1020的研磨製程的終點。檢測設備1010可包含終點檢測(endpoint detection，EPD)感測器1012、EPD控制器1014以及計時器1016。EPD控制器1014通過連接器件(例如系統匯流排、USB、火線、 雷電、通用非同步收/發器(universal asynchronous receiver/transmitter，UART)、串列週邊介面匯流排(serial peripheral interface bus，SPI))連接到EPD感測器1012，所述連接器件在本文中不以此為限。EPD感測器1012配置以定期感測重建晶圓1040的介面以在預定時段(例如1微秒(μs))或在0.1微秒到100微秒範圍內的時段中產生厚度信號STHK1。在一些實施例中，重建晶圓1040可包含至少兩種類型的多個晶粒和已填充到晶粒與晶粒上方之間的空間中的絕緣材料。絕緣材料可形成重建晶圓1040的絕緣層。通過EPD感測器1012感測的厚度信號STHK1指示從重建晶圓1040的絕緣層的表面到晶粒的介面的厚度。在一些實施例中，厚度信號STHK1可包含從重建晶圓的絕緣層的表面到晶粒的介面的厚度的時間序列資料。換句話說，厚度信號STHK1可包含對應於研磨製程的每一時間點的厚度。
在一些實施例中，EPD感測器1012根據從重建晶圓1040的表面散射的光學信號感測重建晶圓1040的介面。EPD感測器1012可將入射光學信號發射到重建晶圓1040且從重建晶圓1040接收反射的光學信號。通過分析入射光學信號和反射光學信號的特性，例如光學信號的飛行時間、反射光學信號的強度(自反性)等等，獲得厚度信號。
計時器1016配置以產生具有帶時間間隔的多個脈衝的時鐘信號CLK。在一些實施例中，計時器1016可包含用於產生具有週期性波形的時鐘信號CLK的時鐘產生器(未圖示)。時間間隔 可包含時鐘信號CLK的預定數目的脈衝。
在一些實施例中，EPD控制器1014耦合到EPD感測器1012和計時器1016以接收來自EPD感測器1012的厚度信號STHK1和來自計時器1016的時鐘信號CLK。EPD控制器1014配置以根據時鐘信號CLK對厚度信號STHK1進行濾波以輸出經濾波厚度信號STHK2。特定來說，EPD控制器1014確定在每一時間間隔內的厚度信號STHK1中的厚度當中的厚度極值。經濾波厚度信號STHK2包含在時間間隔內確定的厚度極值。
在一些實施例中，厚度極值可以是厚度最大值或厚度最小值。當厚度極值是厚度最大值時，EPD控制器1014確定在每一時間間隔內的厚度信號STHK1的厚度當中的厚度最大值，並通過經濾波厚度信號STHK2將所確定的厚度最大值輸出到磨具1020。替代地，當厚度極值是厚度最小值時，EPD控制器1014確定在每一時間間隔內的厚度信號STHK1的厚度當中的厚度最小值，並通過經濾波厚度信號STHK2將所確定的厚度最小值輸出到磨具1020。
在一些實施例中，對厚度極值是厚度最大值還是厚度最小值的確定可根據在包含於重建晶圓1040中的不同類型的晶粒當中選擇目標晶粒而進行。舉例來說，如果目標晶粒的平均厚度大於重建晶圓1040中的其它類型的晶粒的平均厚度，那麼厚度極值確定為厚度最大值，且厚度信號STHK1經濾波以輸出在每一時間間隔內產生的厚度信號STHK1中的厚度當中的厚度最大值。替代性地，如果目標晶粒的平均厚度小於重建晶圓1040中的其它類型的 晶粒的平均厚度，那麼厚度極值確定為厚度最大值，且厚度信號STHK1被濾除以輸出在每一時間間隔內產生的厚度信號STHK1中的厚度當中的厚度最小值。
在一些實施例中，終點檢測系統1000更包含EPD軟體1030，其可包含用於在不同操作模式中操作磨具1020的指令集和程式碼。磨具1020的操作模式可包含時間模式，其中磨具1020執行研磨製程直到達到終點。研磨製程的終點根據經濾波厚度信號(例如STHK2)的厚度極值確定。除時間模式之外，EPD軟體1030可用於在例如平均目標模式的不同操作模式中操作磨具1020。
在本公開的替代性實施例中，研磨製程的終點根據對應於目標晶粒的厚度信號和第一類型的晶粒與第二類型的晶粒之間的厚度差確定。在一些實施例中，如果第一類型的晶粒與第二類型的晶粒之間的厚度差在恰當範圍內(例如5微米到50微米)，那麼厚度差進一步考慮為確定研磨製程的終點。那是因為在研磨製程期間，將首先研磨具有較小厚度的晶粒，且如果厚度最大值用於確定研磨製程的終點，那麼兩種類型的晶粒之間的厚度差可用作對研磨製程的終點的限制，以便確保具有較小厚度的晶粒將不被磨碎。應注意，如果厚度差相對較小(例如小於5微米)，那麼厚度差對於判定終點來說可能不是問題並且將不考慮。如果厚度差較大(例如大於50微米)，那麼將厚度最小值用於確定研磨製程的終點以便增加研磨製程的精確度，而非使用厚度最大值來確定研磨製程的終點。
在一些實施例中，圖2示出根據本公開的另一示例性實施例的包含用於檢測研磨製程的設備的終點檢測系統的示意性框圖。參看圖2，本實施例的終點檢測系統2000可包含EPD感測器2012、EPD控制器2014以及研磨設備2020。EPD感測器2012配置以感測重建晶圓1040的表面以輸出厚度信號STHK1。圖2中的EPD感測器2012類似於繪示於圖1H中的EPD感測器1012，因此關於EPD感測器2012的詳細描述在下文省略。
在一些實施例中，EPD控制器2014耦合到EPD感測器2012，且配置以控制EPD感測器2012的操作。EPD控制器2014可接收通過EPD感測器2012產生的厚度信號STHK1，且執行一些預處理操作，例如對厚度信號STHK1求平均值或抽樣以產生厚度信號STHK3。替代地，EPD控制器2014可僅將厚度信號STHK1作為厚度信號STHK3轉送到研磨設備2020。換句話說，厚度信號STHK3可相同於或可不同於厚度信號STHK1。
研磨設備2020包含研磨控制器2022、計時器2024以及連接器件2026。連接器件2026為例如與EPD控制器2014相容的任何有線或無線介面，例如USB、火線、雷電、通用非同步收/發器(UART)、串列週邊介面匯流排(SPI)、WiFi或藍牙，所述介面在本文中不以此為限。連接器件2026用於連接研磨設備2020與EPD控制器2014，使得厚度信號STHK3通過連接器件2026從EPD控制器2014提供到研磨設備2020。
計時器2024配置以產生具有帶時間間隔的多個脈衝的時 鐘信號CLK。計時器2024可具有與計時器1016類似的功能、結構以及操作，因此關於計時器2024的詳細描述在下文省略。
研磨控制器2022耦合到連接器件2026和計時器2024以通過連接器件2026接收厚度信號STHK3且從計時器2024接收時鐘信號CLK。研磨控制器2022配置以根據時鐘信號CLK對厚度信號STHK3進行濾波以輸出經濾波厚度信號STHK2。經濾波厚度信號STHK2用於確定研磨製程的終點。特定來說，研磨控制器2022確定每一時間間隔內的厚度信號STHK3中的厚度當中的厚度極值。經濾波厚度信號STHK2包含在時間間隔內確定的厚度極值。
在一些實施例中，厚度極值可以是厚度最大值或厚度最小值。當厚度極值是厚度最大值時，研磨控制器2022確定每一時間間隔內的厚度信號STHK3的厚度當中的厚度最大值以產生經濾波厚度信號STHK2。替代地，當厚度極值是厚度最小值時，研磨控制器2022確定每一時間間隔內的厚度信號STHK3的厚度當中的厚度最小值以產生經濾波厚度信號STHK2。
在一些實施例中，包含於重建晶圓1040中的不同類型的晶粒當中的目標晶粒可用於確定厚度信號STHK3的厚度最大值或厚度最小值是否用於產生經濾波厚度信號STHK2。舉例來說，如果目標晶粒的平均厚度大於特定類型的晶粒的平均厚度，那麼厚度極值是厚度最大值，且根據每一時間間隔內產生的厚度信號STHK3中的厚度當中的厚度最大值產生經濾波厚度信號STHK2。替代地，如果目標晶粒的平均厚度小於特定類型的晶粒的平均厚度，那麼 厚度極值是厚度最小值，且根據每一時間間隔內產生的厚度信號STHK3中的厚度當中的厚度最小值產生經濾波厚度信號STHK2。
在一些實施例中，終點檢測系統2000更包含EPD軟體2030，其可包含用於操作研磨設備2020的指令集和程式碼。圖2中所繪示的EPD軟體2030類似於圖1H中所繪示的EPD軟體1030，因此關於圖2中的EPD軟體2030的詳細描述在下文省略。
在一些實施例中，用於檢測應用的研磨製程的終點的設備包含如圖1H和圖2中所公開的終點檢測系統中的所有元件，例如EPD控制器、EPD感測器、計時器、連接器件、磨具以及EPD軟體，所述元件在本文中不以此為限。也就是說，用於檢測應用的研磨製程的終點的設備可集成圖1H中的檢測設備1010、圖2中的研磨設備2020以及EPD軟體的功能。
圖3A示出根據本公開的示例性實施例的包含多個在研磨製程之前的晶粒的重建晶圓部分的橫截面視圖。圖3B示出根據本公開的示例性實施例的包含多個在研磨製程期間的晶粒的重建晶圓部分的橫截面視圖。參看圖3A，重建晶圓1040的部分包含如在圖1G中示例的第一晶粒200和第二晶粒300，以及絕緣層310。在一些實施例中，第一晶粒200和第二晶粒300是邏輯、控制器IC、記憶體、應用程式處理器等中的一個，且第一晶粒200的類型不同於第二晶粒300的類型。第二晶粒300可通過如圖1A到圖1G中所示的製造，其在本文中不重複。絕緣層310由填充晶粒200與晶粒300之間的空間並覆蓋晶粒200、晶粒300的絕緣材 料形成。
參看圖1H和圖3A，在一些實施例中，EPD感測器1012可將入射信號S發射到重建晶圓1040且接收從重建晶圓1040反射的信號S1和信號S2以產生厚度信號STHK1。信號S1是入射信號S在第一晶粒200的介面DS1上的反射信號，且信號S2是入射信號S在第二晶粒300的介面DS2上的反射信號。入射信號S和反射信號S1以及反射信號S2可操縱以相應地計算從絕緣層310的表面WS1到第一晶粒200和第二晶粒300的介面的厚度。特定來說，入射信號S和反射信號S1可操縱以計算從絕緣層310的表面WS1到第一晶粒200的介面DS1的厚度，且入射信號S和反射信號S2可操縱以計算從絕緣層310的表面WS1到第二晶粒300的介面DS2的厚度。厚度信號STHK1可包含根據入射信號S和反射信號S1以及反射信號S2產生的厚度。在一些實施例中，信號S、信號S1以及信號S2是光學信號，但能夠檢測厚度的任何其它類型的信號可應用於實施例中。
參看圖3A和圖3B，在一些實施例中，當對重建晶圓1040執行研磨製程時，研磨絕緣層310的部分311且絕緣層310的表面從表面WS1改變成表面WS2。研磨製程根據終點而結束，所述終點根據本公開的實施例而檢測。
參看圖3A到圖3C，繪示包含多個厚度THK1和多個厚度THK2的示例性厚度信號，其中x軸表示測量時間(秒)且y軸表示測量厚度THK(微米)。厚度THK2是從絕緣層310的表面WS1 到第一晶粒200的介面DS1測量的厚度；且厚度THK1是從絕緣層310的表面WS1到第二晶粒300的介面DS2測量的厚度。在一些實施例中，厚度信號週期性地從EPD感測器所感測，且厚度THK1和厚度THK2是時間序列資料。
圖4示出根據本公開的示例性實施例的時間間隔和在時間間隔中的每一個中的厚度極值。參看圖4，x軸代表測量時間(秒)，y軸代表測量厚度THK(微米)，且包含多個測量厚度的厚度信號由多個時間間隔T分隔開。時間間隔T可根據由計時器提供的時鐘信號而確定。舉例來說，時間間隔T可根據通過繪示於圖1H中的計時器1016產生的時鐘信號CLK而確定。厚度信號中的厚度中的每一個表示在特定時間點處的從重建晶圓的絕緣層的表面到重建晶圓中的晶粒的表面的厚度。在每一時間間隔T內，確定在時間間隔T內的厚度當中的厚度極值(例如，厚度最大值或厚度最小值)。在圖4中示出的實施例中，厚度極值是厚度最大值MAX1，但在另一實施例中，厚度極值可以是厚度最小值。時間間隔T中的每一個內的厚度最大值MAX1組合以產生經濾波厚度信號，所述經濾波厚度信號用於檢測對重建晶圓執行的研磨製程的終點。
在一些實施例中，圖5A到圖5C示出根據本公開的一些示例性實施例的厚度信號，其中x軸表示測量時間(秒)且y軸表示測量厚度THK(微米)。參看圖5A，示出包含多個厚度THK1和多個厚度THK2的厚度信號。在一些實施例中，厚度THK1表 示從重建晶圓的絕緣層的表面到第一晶粒的介面的厚度，且厚度THK2表示從重建晶圓的絕緣層的表面到第二晶粒的介面的厚度。在一些實施例中，繪示於圖5A中的厚度信號是通過EDP感測器輸出的厚度信號。舉例來說，繪示於圖5A中的厚度信號可以是通過繪示於圖1H中的EPD感測器1012輸出的厚度信號STHK1。替代地，繪示於圖5A中的厚度信號可以是通過圖2中繪示的EPD感測器2012輸出的厚度信號STHK1。
參看圖5B，示出包含厚度信號STHK1的厚度極值的經濾波厚度信號STHK2。經濾波厚度信號STHK2可包含厚度信號STHK1的厚度極大值，其中厚度極大值中的每一個是在多個時間間隔中的一個內的厚度信號STHK1的厚度最大值。替代地，在一些實施例中，經濾波厚度信號可包含厚度信號的厚度最小值，其中厚度極小值中的每一個是在多個時間間隔中之一個內的厚度信號的厚度最小值。經濾波厚度信號STHK2用於確定研磨製程的終點。
圖5C示出根據本公開的示例性實施例的厚度信號。參看圖5C，示出在不同時序中的厚度信號。在從t0到t1的時間段中，厚度信號包含多個厚度THK1、多個厚度THK2以及多個厚度THK3。在一些實施例中，厚度THK1是從重建晶圓的絕緣層的表面到第一晶粒的介面的厚度，且厚度THK2是從重建晶圓的絕緣層的表面到第二晶粒的介面的厚度。厚度THK3可以是從重建晶圓的絕緣層的表面到第三晶粒的介面的厚度，或可以是由EPD感測器產生的雜訊。
在從t1到tn的時段中，通過EPD感測器產生的厚度信號經濾波以產生經濾波厚度信號STHK2，其中經濾波厚度信號STHK2包含每一時間間隔內的厚度信號的厚度極值。換句話說，時間間隔中的厚度信號的厚度極值經確定並組合以產生經濾波厚度信號STHK2。在繪示於圖5C中的實施例中，經濾波厚度信號STHK2包含時間間隔內的厚度信號的厚度最大值。在替代性實施例中，經濾波厚度信號STHK2包含時間間隔內的厚度信號的厚度最小值。
經濾波厚度信號STHK2的厚度用於檢測研磨製程的終點。在一些實施例中，將經濾波厚度信號STHK2的厚度與預定厚度閾值Tn相比較以確定研磨製程的終點。當時間點tn處的經濾波厚度信號STHK2的厚度達到預定厚度閾值Tn時，時間點tn確定為研磨製程的終點。
在一些實施例中，從t0到t1的時間段示出在終點檢測系統的第一操作模式中的厚度信號，且從t1到tn的時間段示出在終點檢測系統的第二操作模式中的厚度信號。舉例來說，第一操作模式可以是平均目標模式，且第二操作模式可以是時間模式或峰值模式。
參看圖6，示出用於檢測研磨製程的終點的示例性流程圖。在步驟S610中，重建晶圓的介面經週期性地感測，其中重建晶圓包含至少兩種類型的多個晶粒以產生厚度信號，所述厚度信號包括從重建晶圓的絕緣層的表面到重建晶圓的介面的厚度。在步驟S620中，產生具有帶時間間隔的多個脈衝的時鐘信號。在步 驟S630中，根據時鐘信號對厚度信號進行濾波以輸出在每一時間間隔內產生的厚度信號中的厚度當中的厚度極值以確定對重建晶圓執行的研磨製程的終點。
參看圖7，示出根據本公開的示例性實施例的用於製造半導體結構的方法。在步驟S710中，用絕緣層密封放置在載體上的至少兩種類型的多個晶粒以形成重建晶圓。在步驟S720中，對重建晶圓執行研磨製程且重建晶圓的介面經週期性地感測以產生厚度信號，所述厚度信號包括從重建晶圓的絕緣層的表面到重建晶圓的介面的厚度。在步驟S730中，產生具有帶時間間隔的多個脈衝的時鐘信號。在步驟S740中，根據時鐘信號對厚度信號進行濾波以輸出在每一時間間隔內產生的厚度信號中的厚度當中的厚度極值以確定研磨製程的終點。在步驟S750中，研磨製程在終點處結束。在一些實施例中，方法更包含從載體剝離重建晶圓的晶粒以形成半導體結構的步驟。
根據本公開的一些實施例，用於檢測研磨製程的終點的設備包含連接器件、計時器以及控制器。連接器件配置以與感測器連接，所述感測器週期性地感測包括至少兩種類型的多個晶粒的重建晶圓的介面以產生厚度信號，所述厚度信號包括從重建晶圓的絕緣層的表面到通過感測器感測的重建晶圓的介面的厚度。計時器配置以產生具有帶時間間隔的多個脈衝的時鐘信號。控制器耦合到感測器和計時器，且配置以根據時鐘信號對厚度信號進行濾波以輸出在每一時間間隔內產生的厚度信號中的厚度當中的 厚度極值，並且其中在濾波之後的厚度信號用以確定對重建晶圓執行的研磨製程的終點。
在相關實施例中，所述感測器根據從所述重建晶圓的所述介面散射的光學信號感測所述重建晶圓的所述介面。
在相關實施例中，所述厚度信號中的所述厚度包括從所述絕緣層的所述表面到通過所述感測器感測的第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到通過所述感測器感測的第二類型的所述晶粒的介面的厚度。
在相關實施例中，所述控制器根據所述第一類型和所述第二類型的所述晶粒當中的目標晶粒的平均厚度對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值。
在相關實施例中，所述控制器包括：如果所述目標晶粒的所述平均厚度大於另一類型的所述晶粒的平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最大值；以及如果所述目標晶粒的所述平均厚度小於所述另一類型的所述晶粒的所述平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最小值。
在相關實施例中，對應於所述目標晶粒的所述厚度信號用以確定所述研磨製程的所述終點。
在相關實施例中，對應於所述目標晶粒的所述厚度信號 和所述第一類型的所述晶粒與所述第二類型的所述晶粒之間的厚度差用以確定所述研磨製程的所述終點。
在相關實施例中，如果所述厚度差確定為在5微米到50微米內，所述第一類型的所述晶粒與所述第二類型的所述晶粒之間的所述厚度差用以確定所述研磨製程的所述終點。
在相關實施例中，當在所述濾波之後所述厚度信號中的所述厚度達到目標厚度時，所述控制器對所述重建晶圓執行所述研磨製程以及確定所述研磨製程的所述終點。
在相關實施例中，所述設備更包括所述感測器與所述控制器在所述濾波之後將所述厚度信號進一步饋送到所述重建晶圓的研磨設備以確定正對所述重建晶圓執行的所述研磨製程的所述終點。
根據本公開的一些實施例，檢測研磨製程的終點的方法包含以下步驟：週期性地感測包括至少兩種類型的多個晶粒的重建晶圓的介面以產生厚度信號，所述厚度信號包括從重建晶圓的絕緣層的表面到重建晶圓的介面的厚度；產生具有帶時間間隔的多個脈衝的時鐘信號；以及根據時鐘信號對厚度信號進行濾波以輸出在每一時間間隔內產生的厚度信號中的厚度當中的厚度極值以確定對重建晶圓執行的研磨製程的終點。
在相關實施例中，所述厚度信號根據從所述重建晶圓的所述介面散射的光學信號產生。
在相關實施例中，所述厚度信號中的所述厚度包括從所 述絕緣層的所述表面到第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到第二類型的所述晶粒的介面的厚度。
在相關實施例中，根據所述時鐘信號對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的所述厚度極值包括：根據在所述第一類型以及所述第二類型的所述晶粒當中的目標晶粒的平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值。
在相關實施例中，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的所述厚度最大值或所述厚度最小值包括：如果所述目標晶粒的所述平均厚度大於另一類型的所述晶粒的平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最大值；以及如果所述目標晶粒的所述平均厚度小於所述另一類型的所述晶粒的所述平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最小值。
在相關實施例中，對應於所述目標晶粒的所述厚度信號用以確定所述研磨製程的所述終點。
在相關實施例中，對應於所述目標晶粒的所述厚度信號和所述第一類型的所述晶粒與所述第二類型的所述晶粒之間的厚度差用以確定所述研磨製程的所述終點。
在相關實施例中，如果所述厚度差確定為在5微米到50微米內，所述第一類型的所述晶粒與所述第二類型的所述晶粒之間的所述厚度差用以確定所述研磨製程的所述終點。
根據本公開的一些實施例，方法包含以下步驟：用絕緣層密封放置在載體上的至少兩種類型的多個晶粒以形成重建晶圓；對重建晶圓執行研磨製程且週期性地感測重建晶圓的介面以產生厚度信號，所述厚度信號包括從重建晶圓的絕緣層的表面到重建晶圓的介面的厚度；產生具有帶時間間隔的多個脈衝的時鐘信號；根據時鐘信號對厚度信號進行濾波以輸出在每一時間間隔內產生的厚度信號中的厚度當中的厚度極值以確定研磨製程的終點；以及在終點處結束研磨製程。
在相關實施例中，所述的方法更包括：從所述載體剝離所述重建晶圓的所述晶粒以形成半導體結構。
前文已概述了若干實施例的特徵以使得所屬領域的技術人員可更好地理解以下詳細描述。所屬領域的技術人員應瞭解，其可以易於使用本發明作為設計或修改用於進行本文中所介紹的實施例的相同目的和/或獲得相同優勢的其它製程和結構的基礎。所屬領域的技術人員還應認識到，此類等效構造並不脫離本發明的精神及範圍，且其可在不脫離本發明的精神和範圍的情況下在本文中進行各種改變、替代及更改。
1000:終點檢測系統
1010:檢測設備
1012:終點檢測(EPD)感測器
1014:EPD控制器
1016:計時器
1020:磨具
1030:EPD軟體
1040:重建晶圓
CLK:時鐘信號
STHK1、STHK3:厚度信號
STHK2:經濾波厚度信號

Claims (10)

  1. 一種用於檢測研磨製程的終點的設備，包括：連接器件，配置以與感測器連接，所述感測器週期性地感測用絕緣層密封放置在載體上的至少兩種類型的多個晶粒而形成的重建晶圓的介面以計算從所述重建晶圓的所述絕緣層的表面到通過所述感測器感測的所述重建晶圓的所述介面的多個厚度，並產生包括所述厚度的厚度信號，其中所述厚度信號中的所述厚度包括從所述絕緣層的所述表面到第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到第二類型的所述晶粒的介面的厚度；計時器，配置以產生具有帶時間間隔小於所述厚度信號的時間長度的多個脈衝的時鐘信號；以及控制器，耦合到所述連接器件以及所述計時器，且配置以通過所述連接器件從所述感測器提取所述厚度信號，並根據所述時鐘信號對所述厚度信號進行濾波以根據所述第一類型和所述第二類型的所述晶粒當中的目標晶粒的平均厚度輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值，其中在所述濾波之後，所述厚度信號用以確定正對所述重建晶圓執行的所述研磨製程的所述終點。
  2. 如請求項1所述的設備，其中所述感測器根據從所述重建晶圓的所述介面散射的光學信號感測所述重建晶圓的所述介面。
  3. 如請求項1所述的設備，其中所述控制器包括：如果所述第一類型及所述第二類型的一種類型的所述目標晶粒的所述平均厚度大於所述第一類型及所述第二類型的另一種類型的所述晶粒的平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最大值；以及如果所述一種類型的所述目標晶粒的所述平均厚度小於所述另一種類型的所述晶粒的所述平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最小值。
  4. 一種用於檢測研磨製程的終點的設備，包括：感測器，配置以週期性地感測用絕緣層密封放置在載體上的至少兩種類型的多個晶粒而形成的重建晶圓的介面以計算從所述重建晶圓的所述絕緣層的表面到通過所述感測器感測的所述重建晶圓的所述介面的多個厚度，並產生包括所述厚度的厚度信號，其中所述厚度信號中的所述厚度包括從所述絕緣層的所述表面到第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到第二類型的所述晶粒的介面的厚度；計時器，配置以產生具有帶時間間隔小於所述厚度信號的時間長度的多個脈衝的時鐘信號；以及控制器，耦合到所述感測器以及所述計時器，且配置以根據所述時鐘信號對所述厚度信號進行濾波以根據所述第一類型和所 述第二類型的所述晶粒當中的目標晶粒的平均厚度輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值，其中在所述濾波之後，所述厚度信號用以確定正對所述重建晶圓執行的所述研磨製程的所述終點。
  5. 如請求項4所述的設備，其中所述感測器根據從所述重建晶圓的所述介面散射的光學信號感測所述重建晶圓的所述介面。
  6. 如請求項4所述的設備，其中所述控制器包括：如果所述第一類型及所述第二類型的一種類型的所述目標晶粒的所述平均厚度大於所述第一類型及所述第二類型的另一種類型的所述晶粒的平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最大值；以及如果所述一種類型的所述目標晶粒的所述平均厚度小於所述另一種類型的所述晶粒的所述平均厚度，對所述厚度信號進行濾波以輸出在每一時間間隔內產生的所述厚度信號中所述厚度當中的所述厚度最小值。
  7. 一種用於檢測研磨製程的終點的設備，包括：晶圓製造設備，配置以用絕緣層密封放置在載體上的至少兩種類型的多個晶粒以形成重建晶圓；控制器，配置以控制研磨設備以對所述重建晶圓執行所述研磨製程，並從感測器提取厚度信號，所述感測器週期性地感測所 述重建晶圓的介面以計算從所述重建晶圓的所述絕緣層的表面到所述重建晶圓的所述介面的多個厚度，並產生包括所述厚度的所述厚度信號，其中所述厚度信號中的所述厚度包括從所述絕緣層的所述表面到第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到第二類型的所述晶粒的介面的厚度；以及計時器，配置以產生具有帶時間間隔小於所述厚度信號的時間長度的多個脈衝的時鐘信號，其中所述控制器進一步配置以根據所述時鐘信號對所述厚度信號進行濾波以根據所述第一類型和所述第二類型的所述晶粒當中的目標晶粒的平均厚度輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值以確定所述研磨製程的所述終點，並控制所述研磨設備以在所述終點處結束所述研磨製程。
  8. 一種檢測研磨製程的終點的方法，包括：週期性地感測用絕緣層密封放置在載體上的至少兩種類型的多個晶粒而形成的重建晶圓的介面以計算從所述重建晶圓的所述絕緣層的表面到所述重建晶圓的所述介面的多個厚度，並產生包括所述厚度的厚度信號，其中所述厚度信號中的所述厚度包括從所述絕緣層的所述表面到第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到第二類型的所述晶粒的介面的厚度；產生具有帶時間間隔小於所述厚度信號的時間長度的多個脈衝的時鐘信號；以及 根據所述時鐘信號對所述厚度信號進行濾波以根據所述第一類型和所述第二類型的所述晶粒當中的目標晶粒的平均厚度輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值以確定正對所述重建晶圓執行的所述研磨製程的所述終點。
  9. 一種檢測研磨製程的終點的方法，包括：用絕緣層密封放置在載體上的至少兩種類型的多個晶粒以形成重建晶圓；對所述重建晶圓執行所述研磨製程且週期性地感測所述重建晶圓的介面以計算從所述重建晶圓的所述絕緣層的表面到所述重建晶圓的所述介面的多個厚度，並產生包括所述厚度的厚度信號，其中所述厚度信號中的所述厚度包括從所述絕緣層的所述表面到第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到第二類型的所述晶粒的介面的厚度；產生具有帶時間間隔小於所述厚度信號的時間長度的多個脈衝的時鐘信號；根據所述時鐘信號對所述厚度信號進行濾波以根據所述第一類型和所述第二類型的所述晶粒當中的目標晶粒的平均厚度輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值以確定所述研磨製程的所述終點；以及在所述終點處結束所述研磨製程。
  10. 一種檢測研磨製程的終點的方法，包括： 用絕緣層密封放置在載體上的至少兩種類型的多個晶粒以形成重建晶圓；控制研磨設備以對所述重建晶圓執行所述研磨製程且週期性地感測所述重建晶圓的介面以計算從所述重建晶圓的所述絕緣層的表面到所述重建晶圓的所述介面的多個厚度，並產生包括所述厚度的厚度信號，其中所述厚度信號中的所述厚度包括從所述絕緣層的所述表面到第一類型的所述晶粒的介面的厚度以及從所述絕緣層的所述表面到第二類型的所述晶粒的介面的厚度；產生具有帶時間間隔小於所述厚度信號的時間長度的多個脈衝的時鐘信號；根據所述時鐘信號對所述厚度信號進行濾波以根據所述第一類型和所述第二類型的所述晶粒當中的目標晶粒的平均厚度輸出在每一時間間隔內產生的所述厚度信號中的所述厚度當中的厚度最大值或厚度最小值以確定所述研磨製程的所述終點；以及在所述濾波之後將所述厚度信號饋送到所述重建晶圓的所述研磨設備以確定正對所述重建晶圓執行的所述研磨製程的所述終點。
TW108133685A 2018-11-30 2019-09-18 用於檢測研磨製程的終點的設備及方法 TWI839384B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773186P 2018-11-30 2018-11-30
US62/773,186 2018-11-30
US16/420,186 2019-05-23
US16/420,186 US10964609B2 (en) 2018-11-30 2019-05-23 Apparatus and method for detecting end point

Publications (2)

Publication Number Publication Date
TW202021727A TW202021727A (zh) 2020-06-16
TWI839384B true TWI839384B (zh) 2024-04-21

Family

ID=70848757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133685A TWI839384B (zh) 2018-11-30 2019-09-18 用於檢測研磨製程的終點的設備及方法

Country Status (3)

Country Link
US (2) US10964609B2 (zh)
CN (1) CN111261536B (zh)
TW (1) TWI839384B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050105103A1 (en) * 1999-05-24 2005-05-19 Luxtron Corporation Optical techniques for measuring layer thicknesses and other surface characteristics of objects such as semiconductor wafers
TW201422368A (zh) * 2012-10-23 2014-06-16 Applied Materials Inc 選擇式光譜監控之終點偵測

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6361646B1 (en) * 1998-06-08 2002-03-26 Speedfam-Ipec Corporation Method and apparatus for endpoint detection for chemical mechanical polishing
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
US7226339B2 (en) * 2005-08-22 2007-06-05 Applied Materials, Inc. Spectrum based endpointing for chemical mechanical polishing
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
KR101436557B1 (ko) * 2013-05-02 2014-09-01 주식회사 케이씨텍 산화물층을 갖는 웨이퍼의 연마 엔드 포인트 검출 정확성이 향상된 화학 기계적 연마 방법 및 이를 이용한 화학 기계적 연마 시스템
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9759213B2 (en) * 2015-07-28 2017-09-12 Computational Systems, Inc. Compressor valve health monitor
KR20180089037A (ko) * 2017-01-31 2018-08-08 주식회사 케이씨텍 기판 처리 장치 및 그 제어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050105103A1 (en) * 1999-05-24 2005-05-19 Luxtron Corporation Optical techniques for measuring layer thicknesses and other surface characteristics of objects such as semiconductor wafers
TW201422368A (zh) * 2012-10-23 2014-06-16 Applied Materials Inc 選擇式光譜監控之終點偵測

Also Published As

Publication number Publication date
CN111261536B (zh) 2024-08-23
TW202021727A (zh) 2020-06-16
US20240087964A1 (en) 2024-03-14
US10964609B2 (en) 2021-03-30
US20200176337A1 (en) 2020-06-04
US20210217671A1 (en) 2021-07-15
CN111261536A (zh) 2020-06-09
US11862523B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
TWI585913B (zh) Fingerprint identification chip packaging structure and packaging method
US10276402B2 (en) Semiconductor package and manufacturing process thereof
US10126151B2 (en) Wafer-level chip package structure and packaging method
US10763206B2 (en) Method of fabricating integrated fan-out packages
CN108021867B (zh) 屏幕下方传感器组件
US8828807B1 (en) Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
TWM519281U (zh) 指紋辨識裝置
US20150054108A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
KR102404487B1 (ko) 재배선 회로 구조물을 제조하는 방법
TWI581325B (zh) 晶片封裝體及其製造方法
KR101032546B1 (ko) 집적 회로 장치용 무캐리어 칩 패키지 및 그 제조 방법
CN107492532A (zh) 封装件及其形成方法
CN110299288B (zh) 光学传感器封装系统
TWI582918B (zh) 晶片封裝體及其製造方法
WO2018231130A1 (en) Fingerprint sensor module and method for manufacturing a fingerprint sensor module
KR20180016362A (ko) 인터포저 구조를 갖는 지문감지장치
CN109585403B (zh) 传感器封装件及其制作方法
TW201631716A (zh) 一種晶片尺寸等級的感測晶片封裝模組及其製造方法
TWI839384B (zh) 用於檢測研磨製程的終點的設備及方法
CN111344718B (zh) 具有期望的部件轮廓的指纹传感器封装以及用于制造该指纹传感器封装的方法
KR20140076712A (ko) 지문인식모듈 및 그 제조방법
US12131965B2 (en) Apparatus for detecting end point
WO2019004906A1 (en) METHOD FOR MANUFACTURING DIGITAL FOOTPRINT SENSOR MODULE
Ngo et al. Wafer level packaging technology for optical imaging sensors
CN117913082A (zh) 传感器封装方法、传感器封装结构及电子设备