TWI833401B - 具有通孔內彈性件的半導體結構 - Google Patents

Abstract

本揭露提供一種具有通孔內彈性件的半導體結構。該半導體結構具有一晶圓，包括一基底、在該基底下方的一介電層以及被該介電層所圍繞的一導電墊；一鈍化層，設置在該基底上；一導電通孔，從該導電墊延伸經過該基底與該鈍化層且部分經過該介電層；以及一彈性件，設置在該導電通孔內。

Description

具有通孔內彈性件的半導體結構

本申請案主張美國第17/751,941及17/752,642號專利申請案之優先權(即優先權日為「2022年5月24日」)，其內容以全文引用之方式併入本文中。

本揭露係關於一種半導體結構。特別是有關於一種具有一通孔內彈性件的半導體結構。

半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的製造包含依序地沉積不同材料層在一半導體晶圓上，以及使用微影與蝕刻製程圖案化該等材料層以形成多個微電子元件在該半導體晶圓上或在該半導體晶圓中，該等微電子元件包括電晶體、二極體、電阻器及/或電容器。

半導體產業藉由不斷縮減最小特徵尺寸以繼續改善微電子元件的整合密度，其允許更多的元件整合到一給定的區域中。為了促進不同尺寸的元件的形成與整合，已經開發具有更小之佔位面積的更小的封裝結構來封裝該等半導體元件。然而，這種形成以及整合可能會增加製造程序的複雜性。因此，希望發展解決上述挑戰的改進。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體結構。該半導體結構包括一晶圓，包括一基底、在該基底下方的一介電層以及被該介電層所圍繞的一導電墊；一鈍化層，設置在該基底上；一導電通孔，從該導電墊延伸經過該基底與該鈍化層且部分經過該介電層；以及一彈性件，設置在該導電通孔內。

在一些實施例中，該彈性件被該基底與該鈍化層所圍繞。

在一些實施例中，該彈性件包含有機材料。

在一些實施例中，該半導體結構還包括一介電襯墊，設置在該導電通孔與該晶圓之間，以及在該導電通孔與該鈍化層之間。

在一些實施例中，該介電襯墊圍繞該導電通孔與該彈性件。

在一些實施例中，該導電通孔的一高度大致大於該彈性件的一高度。

在一些實施例中，半導體結構，還包括一導電阻障層，圍繞該導電通孔與該彈性件。

在一些實施例中，該導電阻障層接觸該導電通孔與該導電墊。

在一些實施例中，該介電層的至少一部分設置在該基底與該導電墊之間。

本揭露之另一實施例提供一種半導體結構。該半導體結構包括一第一晶圓，包括一第一基底、在該第一基底下方的一第一介電層以及被該第一介電層所圍繞的一第一導電墊；一第一鈍化層，設置在該第一基底上；一第一導電通孔，從該第一導電墊延伸經過該第一基底與該第一鈍化層且部分經過該第一介電層；一第一彈性件，設置在該第一導電通孔內；一第二晶圓，包括接合在該第一鈍化層上的一第二介電層、在該第二介電層上的一第二基底以及被該第二介電層所圍繞的一第二導電墊；一第二鈍化層，設置在該第二基底上；一第二導電通孔，從該第二導電墊延伸經過該第二基底與該第二鈍化層且部分經過該第二介電層；以及一第二彈性件，設置在該第二導電通孔內。

在一些實施例中，該第二介電層接觸該第一導電通孔。

在一些實施例中，該半導體結構還包括一第三導電墊，電性連接到該第一導電墊且部分經由該第一介電層延伸；以及一第四導電墊，電性連接到該第二導電墊且部分經由該第二介電層而暴露。

在一些實施例中，該第一導電通孔接觸該第四導電通孔。

在一些實施例中，該第三導電墊在該第一導電墊下方，且該第四導電墊在該第二導電墊下方。

在一些實施例中，該第一導電通孔經由該第二導電墊與該第四導電墊而電性連接到該第二導電通孔。

在一些實施例中，該第二導電墊與該第四導電墊設置在該第一導電通孔與該第二導電通孔之間。

在一些實施例中，該第一導電通孔垂直對準該第二導電通孔，且該第一導電墊垂直對準該第二導電墊。

在一些實施例中，該第一彈性件垂直對準該第二彈性件。

在一些實施例中，該第一導電通孔從該第二導電通孔側向偏移，且該第一彈性件從該第二彈性件側向偏移。

在一些實施例中，該第一晶圓的一厚度大致等於該第二晶圓的一厚度。

本揭露之再另一實施例提供一種半導體結構的製備方法。該製備方法包括提供一第一晶圓，該第一晶圓包括一第一基底、在該第一基底下方的一第一介電層以及被該第一介電層所圍繞的一第一導電墊；將一第一鈍化層設置在該第一基底上；移除該第一介電層、該第一基底以及該第一鈍化層的一些部分以形成暴露該第一導電墊之一部分的一第一開口；將一第一導電材料設置在該第一開口內；將一第一彈性材料設置在該第一開口內且被該第一導電材料所圍繞；移除該第一導電材料以及該第一彈性材料鄰近該第一開口之一端的一些部分以形成一第一彈性件；以及將一第二導電材料設置在該第一彈性件與該第一導電材料上以形成一第一導電通孔；其中該第一導電通孔圍繞該第一彈性件。

在一些實施例中，藉由一回蝕製程而移除該第一導電材料與該第一彈性件的一些部分。

在一些實施例中，該製備方法還包括在設置該第一導電材料與該第一彈性材料之後，藉由一平坦化製程而移除該第一導電材料與該第一彈性材料在該第一鈍化層上的一些部分。

在一些實施例中，該第一導電材料與該第二導電材料包含一相同材料。

在一些實施例中，該第一彈性材料包含有機材料。

在一些實施例中，該製備方法還包括在設置該第一鈍化層之前，研磨該第一基底以縮減該第一基底的一厚度。

在一些實施例中，一第三導電墊形成在該第一導電墊下方，而該第三導電墊電性連接到該第一導電墊且至少部份經由該第一介電層而暴露。

在一些實施例中，該製備方法還包括在設置該第一導電材料之前，設置一介電襯墊而共形於該第一開口。

在一些實施例中，移除該介電襯墊在該第一導電墊上的一部分。

在一些實施例中，該製備方法還包括提供一第二晶圓，該第二晶圓包括一第二基底、在該第二基底下方的一第二介電層以及被該第二介電層所圍繞的一第二導電墊；將該第二介電層接合到該第一鈍化層上；將一第二鈍化層設置在該第二基底上；移除該第二介電層、該第二基底與該第二鈍化層的一些部分以形成暴露該第二導電墊之一部分的一第二開口；將一第三導電材料設置在該第二開口內；將一第二彈性材料設置在該第二開口內且被該第三導電材料所圍繞；移除該第三導電材料與該第二彈性材料鄰近該第二開口之一端的一些部分以形成一第二彈性件；以及將一第四導電材料設置在該第二彈性件與該第三導電材料上以形成一第二導電通孔；其中該第二導電通孔圍繞該第二彈性件。

在一些實施例中，在形成該第一導電通孔與該第一彈性件之後，執行將該第二介電層接合在該第一鈍化層上。

在一些實施例中，一第四導電墊形成在該第二導電墊下方，而該第四導電墊電性連接到該第二導電墊且至少部分經由該第二介電 層暴露。

在一些實施例中，該製備方法還包括在將該第二介電層接合到該第一鈍化層上時，將該第四導電墊接合到該第一導電通孔。

在一些實施例中，該第一導電通孔的一寬度大致大於該第四導電墊的一寬度。

在一些實施例中，該第二導電墊的一寬度大致大於該第四導電墊的一寬度。

總之，因為能夠吸收力的一彈性件設置在該通孔內，因此在一晶圓對晶圓的接合期間所產生且施加在該通孔上的一接合力可被彈性元件有效地吸收。此外，在接合期間，該彈性件亦能夠吸收來自例如該通孔之相鄰元件的熱應力。因此，可以最小化或防止在晶圓的接合結構內形成裂縫或對晶圓的接合結構造成損壞。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

100:第一半導體結構

101:第一晶圓

101a:第一基底

101b:第一介電層

101c:第一互連結構

101d:第三導電墊

101e:第一通孔

101f:第一導電墊

101g:第一表面

101h:第二表面

101h’:第二未處理表面

102:第一鈍化層

103:第一介電襯墊

103’:介電襯墊材料

104:第一導電阻障層

104’:第一導電阻障層材料

105:第一導電通孔

105a’:第一導電材料

105b’:第二導電材料

106:第一彈性件

106’:第一彈性材料

107:第一開口

200:第二半導體結構

201:第二晶圓

201a:第二基底

201b:第二介電層

201c:第二互連結構

201d:第四導電墊

201e:第二通孔

201f:第二導電墊

201h:第四表面

201h’:第四未處理表面

202:第二鈍化層

203:第二介電襯墊

204:第二導電阻障層

204’:第二導電阻障層材料

205:第二導電通孔

205a’:第三導電材料

205b’:第四導電材料

206:第二彈性件

206’:第二彈性材料

207:第二開口

300:第三半導體結構

H1:高度

H2:高度

H3:高度

H4:高度

S400:製備方法

S500:製備方法

S401:步驟

S402:步驟

S403:步驟

S404:步驟

S405:步驟

S406:步驟

S407:步驟

S408:步驟

S409:步驟

S410:步驟

S411:步驟

S412:步驟

S413:步驟

S414:步驟

S415:步驟

W1:寬度

W2:寬度

W3:寬度

W4:寬度

藉由參考詳細描述以及申請專利範圍可獲得對本揭露之更完整的理解。本揭露還應理解為與圖式的元件編號相關聯，圖式的元件編號是在整個描述中代表類似的元件。

圖1是剖視示意圖，例示本揭露一些實施例的第一半導體結構。

圖2是剖視示意圖，例示本揭露一些實施例的第二半導體結構。

圖3是剖視示意圖，例示本揭露一些實施例的第三半導體結構。

圖4是流程示意圖，例示本揭露一些實施例之半導體結構的製備方法。

圖5到圖17是剖視示意圖，例示本揭露一些實施例在形成半導體結構中的多個中間階段。

圖18是流程示意圖，例示本揭露一些實施例之半導體結構的製備方法。

圖19到圖28是剖視示意圖，例示本揭露一些實施例在形成半導體結構中的多個中間階段。

現在使用特定語言描述附圖中所示之本揭露的實施例或例子。應當理解，本揭露的範圍無意由此受到限制。所描述之實施例的任何修改或改良，以及本文件中描述之原理的任何進一步應用，所屬技術領域中具有通常知識者都認為是通常會發生的。元件編號可以在整個實施例中重複，但這並不一定意味著一個實施例的特徵適用於另一實施例，即使它們共享相同的元件編號。

應當理解，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此，以下所討論的「第一裝置(first element)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」 可以被稱為第二裝置、部件、區域、層或部分，而不背離本文所教示。

本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。

圖1是剖視示意圖，例示本揭露一些實施例的第一半導體結構100。在一些實施例中，第一半導體結構100是一晶粒、一封裝或是一元件的一部分。在一些實施例中，第一半導體結構100是一晶粒、一封裝或是一元件。在一些實施例中，第一半導體結構100包括一第一晶圓101、在第一晶圓101上的一第一鈍化層102、至少部分延伸經過第一晶圓101的一第一導電通孔105以及被第一導電通孔105所圍繞的一第一彈性件106。

在一些實施例中，第一晶圓101是一工件，包括形成在第一晶圓101中或是在第一晶圓101上的不同特徵。在一些實施例中，第一晶粒101是在不同製造階段中，並使用不同製程進行處理。在一些實施例中，第一晶圓101包括適合於一特定應用的不同電子電路。在一些實施例中，圖1繪示第一晶圓101的一部分。在一些實施例中，第一晶圓101的一上表面具有一圓形形狀或是任何其他適合的形狀。

在一些實施例中，第一晶圓101包括一第一基底101a、一第一介電層101b以及被第一介電層101b所圍繞的一第一互連結構101c。 在一些實施例中，第一基底101a是第一晶圓101的一部分。在一些實施例中，第一基底101a是一半導體層。在一些實施例中，第一基底101a包括半導體材料，例如矽、鍺、鎵、砷或其組合。在一些實施例中，第一基底101a是一矽基底。

在一些實施例中，電子元件或零件(例如不同N型金屬氧化物半導體(NMOS)及/或P型金屬氧化物半導體(PMOS)元件、電容器、電阻器、二極體、光二極體、熔絲及/或類似物)接續地形成在第一基底101a中或是在第一基底101a上，且經配置以電性連接到一外部電路。

在一些實施例中，第一介電層101b設置在第一基底101a下方。在一些實施例中，第一介電層101b包括介電材料，例如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似物。在一些實施例中，第一介電層101b包括多個相互堆疊的介電層。在一些實施例中，每一個介電層所包括的材料是相同於或不同於在其他介電層中的材料。

在一些實施例中，第一晶圓101界定有一第一表面101g以及一第二表面101h，而第二表面101h相對於第一表面101g。在一些實施例中，第一表面101g是第一晶圓101的一前表面，而第二表面101h是第一晶圓101的一後表面。在一些實施例中，不同的特徵形成在第一晶圓101的第一表面101g中或是在第一晶圓101的第一表面101g上。

在一些實施例中，第一互連結構101c包括一第一導電墊101f、一第三導電墊101d以及一第一通孔101e，第一通孔101e在第一導電墊101f與第三導電墊101d之間。在一些實施例中，第一導電墊101f被第一介電層101b所圍繞。在一些實施例中，第一導電墊101f至少部分經由第 一介電層101b而暴露。

在一些實施例中，第一導電墊101f側向地在第一介電層101b中延伸。在一些實施例中，第一介電層101b的一部分設置在第一基底101a與第一導電墊101f之間。在一些實施例中，第一導電墊101f包含導電材料，例如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似物。在一些實施例中，第一導電墊101f的一上表面具有一圓形或多邊形形狀。

在一些實施例中，第三導電墊101d設置在第一導電墊101f下方且被第一介電層101b所圍繞。在一些實施例中，第三導電墊101d至少部分經由第一介電層101b而暴露。在一些實施例中，第三導電墊101d在第一介電層101b中側向延伸。在一些實施例中，第三導電墊101d設置在鄰近第一晶圓101的第一表面101g處。

在一些實施例中，第三導電墊101d經配置以電性連接到一晶粒、一封裝或是在半導體結構100外部的一電路。在一些實施例中，第一導電墊101f的一寬度W1大致大於第三導電墊101d的一寬度W3。在一些實施例中，第三導電墊101d包含導電材料，例如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似物。在一些實施例中，第三導電墊101d的一上表面具有一圓形或多邊形形狀。

在一些實施例中，第一導電墊101f經由第一通孔101e而電性連接到第三導電墊101d。在一些實施例中，第一通孔101e被第一介電層101b所圍繞並接觸第一導電墊101f與第三導電墊101d。在一些實施例中，第一通孔101e包含導電材料，例如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似物。在一些實施例中，第一通孔101e的一上表面具有一圓形或多邊形形狀。

在一些實施例中，第一鈍化層102設置在第一晶圓101上。在一些實施例中，第一鈍化層102設置在第一基底101a上。在一些實施例中，第一鈍化層102設置在第一晶圓101的第二表面101h上。在一些實施例中，第一鈍化層102包含介電材料，例如旋塗玻璃(SOG)、氧化矽、氮氧化矽、氮化矽或類似物。在一些實施例中，第一鈍化層102包含聚合物、BCB、PBO、PI或類似物。

在一些實施例中，第一半導體結構100包括一第一開口107，從第一導電墊101f延伸經過第一基底101a與第一鈍化層102且部分經過第一介電層101b。在一些實施例中，第一開口107在第一互連結構101c上方。

在一些實施例中，第一導電通孔105設置在第一開口107內。在一些實施例中，第一導電通孔105被第一介電層101b、第一基底101a與第一鈍化層102所圍繞。在一些實施例中，第一導電通孔105從第一導電墊101f延伸並電性連接到第一導電墊101f。在一些實施例中，第一導電通孔105大致正交於第一導電墊101f。

在一些實施例中，第一導電通孔105是一貫穿基底通孔(TSV)。在一些實施例中，第一導電通孔105包含導電材料，例如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似物。在一些實施例中，第一導電通孔105的一上表面具有一圓形或多邊形形狀。在一些實施例中，第一導電通孔105具有一圓柱形形狀。在一些實施例中，第一導電通孔105沿著第一導電通孔105的一高度H1而具有一致的寬度。

在一些實施例中，第一彈性件106設置在第一導電通孔105內。在一些實施例中，第一彈性件106被第一基底101a與第一鈍化層102 所圍繞。在一些實施例中，第一彈性件106朝向第一導電墊101f延伸。在一些實施例中，第一彈性件106是在第一互連結構101c上方。在一些實施例中，第一彈性件106包含有機材料。

在一些實施例中，第一彈性件106包含具聚合物、樹脂、環氧樹脂或類似物。在一些實施例中，第一彈性件106是可撓性的且是可壓縮的。在一些實施例中，第一彈性件106經配置以吸收在一製造過程期間的一力或是一應力。在一些實施例中，第一彈性件106的一高度H2大致小於第一導電通孔105的高度H1。

在一些實施例中，第一半導體結構100包括一第一介電襯墊103，設置在第一晶圓101與第一導電通孔105之間。在一些實施例中，第一介電襯墊103設置在第一導電通孔105與第一鈍化層102之間。在一些實施例中，第一介電襯墊103圍繞第一導電通孔105與第一彈性件106。在一些實施例中，設置第一介電襯墊103而共形於第一開口107。在一些實施例中，第一介電襯墊103經由第一介電層101b而暴露的第一導電墊101f。在一些實施例中，第一介電襯墊103包含介電材料，例如氧化物或類似物。

在一些實施例中，第一半導體結構100包括一第一導電阻障層104，圍繞第一導電通孔105與第一彈性件106。在一些實施例中，第一導電阻障層104設置在第一開口107內，共形於介電襯墊103，並接觸經由第一介電層101b而暴露的第一導電墊101f。在一些實施例中，第一導電阻障層104與第一導電通孔105電性連接到第一互連結構101c。在一些實施例中，第一導電阻障層104接觸第一導電通孔105與第一導電墊101f。

在一些實施例中，第一導電阻障層104包含鈦、氮化鈦、 鉭、氮化鉭、鎳或類似物。在一些實施例中，第一導電阻障層104當作用於避免第一導電通孔105擴散的一擴散阻障層。在一些實施例中，一第一晶種層設置在第一導電阻障層104與第一導電通孔105之間。在一些實施例中，第一晶種層包含鈦、銅、鎳、金或類似物。在一些實施例中，第一鈍化層102的一上表面、第一介電襯墊103的一上表面以及第一導電通孔105的一上表面大致呈共面。

圖2是剖視示意圖，例示本揭露一些實施例的第二半導體結構200。在一些實施例中，第二半導體結構200包括圖1的第一半導體結構100。在一些實施例中，類似於第一半導體結構100的一半導體結構堆疊在第一半導體結構100上以形成如圖2所示的第二半導體結構200。

在一些實施例中，一第二晶圓201設置在第一半導體結構100上。在一些實施例中，第二晶圓201具有類似於第一晶圓101的一配置。在一些實施例中，第二晶圓201的一厚度大致等於第一晶圓101的一厚度。

在一些實施例中，第二晶圓201包括接合在第一鈍化層102上的一第二介電層201b、在第二介電層201b上的一第二基底201a以及被第二介電層201b所圍繞的一第二互連結構201c。在一些實施例中，第二基底201a、第二介電層201b以及第二互連結構201c具有分別類似於第一基底101a、第一介電層101b以及第一互連結構101c的配置。在一些實施例中，第二介電層201b接合到第一鈍化層102。在一些實施例中，第二介電層201b接觸第一導電通孔105。

在一些實施例中，第二互連結構201c包括一第二導電墊201f、一第四導電墊201d以及一第二通孔201e，而第二通孔201e在第二 導電墊201f與第四導電墊201d之間。在一些實施例中，第二導電墊201f、第四導電墊201d以及第二通孔201e具有分別類似於第一導電墊101f、第三導電墊101d以及第一通孔101e的配置。在一些實施例中，第四導電墊201d在第二導電墊201f下方。

在一些實施例中，第二導電墊201f垂直對準第一導電墊101f。在一些實施例中，第二導電墊201f的一寬度W2大致大於第四導電墊201d的一寬度W4。在一些實施例中，第四導電墊201d經由第二通孔201e而電性連接到第二導電墊201f，且至少部分經由第二介電層201b而暴露。在一些實施例中，第四導電墊201d接合到第一導電通孔105並接觸第一導電通孔105。

在一些實施例中，一第二鈍化層202設置在第二基底201a上。在一些實施例中，第二鈍化層202具有類似於第一鈍化層102的一配置。在一些實施例中，一第二導電通孔205從第二導電墊201f延伸經過第二基底201a與第二鈍化層202且部分經過第二介電層201b。

在一些實施例中，第二導電通孔205經由第二導電墊201f與第四導電墊201d而電性連接到第一導電通孔105。在一些實施例中，第二導電墊201f與第四導電墊201d設置在第一導電通孔105與第二導電通孔205之間。在一些實施例中，第二導電通孔205垂直對準第一導電通孔105。

在一些實施例中，一第二彈性件206設置在第二導電通孔205內。在一些實施例中，第二彈性件206具有類似於第一彈性件106的一配置。在一些實施例中，第二彈性件206垂直對準第一彈性件106。在一些實施例中，第二導電通孔205的一高度H3大致大於第二彈性件206的一 高度H4。

在一些實施例中，一第二開口207從第二導電墊201f延伸經過第二基底201a與第二鈍化層202且部分經過第二介電層201b。在一些實施例中，第二開口207在第二互連結構201c上方。在一些實施例中，第二開口207具有類似於第一開口107的一配置。

在一些實施例中，設置一第二介電襯墊203而共形於第二開口207並圍繞第二導電通孔205。在一些實施例中，第二介電襯墊203具有類似於第一介電襯墊103的一配置。在一些實施例中，一第二導電阻障層204設置在第二介電襯墊203與第二導電通孔205之間。在一些實施例中，第二導電阻障層204具有類似於第一導電阻障層104的一配置。

圖3是剖視示意圖，例示本揭露一些實施例的第三半導體結構300。在一些實施例中，第三半導體結構300類似於第二半導體結構200，除了第二導電通孔205與第二彈性件206從第一導電通孔105與第一彈性件106側向偏移之外。在一些實施例中，第二導電墊201f並未垂直對準第一導電墊101f。在一些實施例中，從頂視圖來看，第二導電通孔205並未重疊第一導電通孔105。在一些實施例中，第一導電墊101f的一寬度大致小於第二導電墊201f的一寬度。

圖4是流程示意圖，例示本揭露一些實施例之第一半導體結構100的製備方法S400。圖5到圖17是剖視示意圖，例示本揭露一些實施例在形成第一半導體結構100中的多個中間階段。

如圖5到圖17所示的各階段亦示意地繪示在圖4的流程圖中。在以下討論中，參考如圖4所示的處理步驟討論如圖5到圖17所示的各製造階段。製備方法S400包括多個步驟，且描述及說明不被認為是對 步驟順序的限制。製備方法S400包括多個步驟(S401、S402、S403、S404、S405、S406以及S407)。

請參考圖5，依據圖4中的步驟S401，提供一第一晶圓101。在一些實施例中，第一晶圓101包括一第一基底101a、在第一基底101a下方的一第一介電層101b以及被第一介電層101b所圍繞的一第一互連結構101c。在一些實施例中，第一基底101a是一半導體基底。在一些實施例中，第一介電層101b藉由沉積、化學氣相沉積(CVD)或其他適合的操作而形成在第一基底101a下方。

在一些實施例中，第一互連結構101c包括一第一導電墊101f、一第三導電墊101d以及一第一通孔101e，第一通孔101e在第一導電墊101f與第三導電墊101d之間。在一些實施例中，第一導電墊101f的製作技術包含移除第一介電層101b的一部分以形成一凹陷，以及設置一導電材料以填充該凹陷而形成第一導電墊101f。在一些實施例中，藉由電鍍、噴濺或其他適合的操作以沉積導電材料。在一些實施例中，第三導電墊101d形成在第一導電墊101f下方，電性連接到第一導電墊101f，以及至少部分經由第一介電層101b而暴露。

在一些實施例中，第一晶圓101、第一基底101a、第一介電層101b、第一互連結構101c、第一導電墊101f、第三導電墊101d以及第一通孔101e具有類似於如上所述或是在圖1所繪示的配置。在一些實施例中，第一晶圓101具有一第一表面101g以及一第二未處理表面101h’，第二未處理表面101h’相對於第一表面101g。在一些實施例中，在研磨如圖6所示的第一基底101a之後，第二未處理表面101h’變成一第二表面，以便縮減第一基底101a的一厚度。在一些實施例中，藉由研磨、蝕刻、化學 機械平坦化(CMP)或其他適合的操作而縮減第一基底101a的厚度。

請參考圖7，依據圖4中的步驟S402，一第一鈍化層102設置在第一基底101a上。在一些實施例中，在設置第一鈍化層102之前，執行如圖6所示之第一基底101a的研磨。在一些實施例中，第一鈍化層102的製作技術包含沉積、CVD或其他適合的操作。在一些實施例中，第一鈍化層102具有類似於如上所述或是在圖1所繪示的一配置。

請參考圖8，依據圖4中的步驟S403，移除第一介電層101b、第一基底101a以及第一鈍化層102的一些部分以形成一第一開口107。在一些實施例中，第一開口107暴露第一導電墊101f的一部分。在一些實施例中，藉由蝕刻或其他適合的製程而移除第一介電層101b、第一基底101a以及第一鈍化層102的該等部分。在一些實施例中，第一開口107具有類似於如上所述或在圖1所繪示的一配置。

在一些實施例中，如圖9及圖10所示，一第一介電襯墊103形成在第一開口107內。在一些實施例中，第一介電襯墊103的製作技術包含如圖9所示之將一介電襯墊材料103’設置在第一鈍化層102與第一導電墊101f上以及在第一開口107內，然後如圖10所示之移除在第一鈍化層102與第一導電墊101f上的介電襯墊材料103’以形成第一介電襯墊103。在一些實施例中，藉由沉積、原子層沉積(ALD)、CVD或其他適合的製程而設置介電襯墊材料103’。在一些實施例中，介電襯墊材料103’包含氧化物或類似物。在一些實施例中，第一導電墊101f至少部分經由第一介電襯墊103而暴露。

在一些實施例中，如圖11所示，一第一導電阻障層材料104’設置在第一鈍化層102上，共形於第一介電襯墊103，且在第一開口 107內。在一些實施例中，藉由ALD、CVD或類似方法而設置第一導電阻障層材料104’。在一些實施例中，第一導電阻障層材料104’包含鈦、氮化鈦、鉭、氮化鉭、鎳或類似物。

在一些實施例中，在設置第一導電阻障層材料104’之後，一晶種層設置在第一導電阻障層材料104’上。在一些實施例中，藉由噴濺或其他適合的操作而設置晶種層。在一些實施例中，晶種層包含鈦、銅、鎳、金或類似物。

請參考圖12，依據圖4中的步驟S404，一第一導電材料105a’設置在第一開口107內。在一些實施例中，設置第一導電材料105a’而共形於第一導電阻障層材料104’。在一些實施例中，藉由電鍍或其他適合的操作設置第一導電材料105a’。在一些實施例中，第一導電材料105a’包含金、銀、銅、鎳、鎢、鋁、錫、其合金或類似物。在一些實施例中，在設置第一導電材料105a’之前，執行設置共形於第一開口107的第一介電襯墊103。

請參考圖13，依據圖4中的步驟S405，一第一彈性材料106’設置在第一開口107內且被第一導電材料105a’所圍繞。在一些實施例中，第一彈性材料106’設置在第一導電材料105a’上且被第一導電材料105a’所圍繞。在一些實施例中，藉由沉積或任何其他適合製程而設置第一彈性材料106’。在一些實施例中，第一彈性材料106’包含有機材料。在一些實施例中，第一彈性材料106’包含聚合物、樹脂、環氧樹脂或類似物。在一些實施例中，第一彈性材料106’是可撓性的且是可壓縮的。

在一些實施例中，在設置第一導電材料105a’與第一彈性材料106’之後，如圖14所示，移除第一導電材料105a’與第一彈性材料 106’設置在第一鈍化層102上的一些部分。在一些實施例中，藉由平坦化、化學機械研磨(CMP)、蝕刻或任何其他適合製程而移除第一導電材料105a’與第一彈性材料106’設置在第一鈍化層102上的該等部分。在一些實施例中，當暴露第一導電阻障層材料104’時，終止移除第一導電材料105a’與第一彈性材料106’設置在第一鈍化層102上的該等部分。

請參考圖15，依據圖4中的步驟S406，移除第一導電材料105a’與第一彈性材料106’鄰近第一開口107之一端的一些部分。在一些實施例中，在移除第一導電材料105a’與第一彈性材料106’鄰近第一開口107之一端的該等部分之後，形成一第一彈性件106。在一些實施例中，藉由一回蝕製程或任何其他適合製程而移除第一導電材料105a’與第一彈性材料106’鄰近第一開口107之一端的該等部分。

請參考圖16及圖17，依據圖4中的步驟S407，一第二導電材料105b’。在一些實施例中，如圖16所示，第二導電材料105b’設置在第一鈍化層102、第一彈性件106以及第一導電材料105a’上並在第一開口107內。

在一些實施例中，藉由電鍍或其他適合操作而設置第二導電材料105b’。在一些實施例中，第二導電材料105b’包含金、銀、銅、鎳、鎢、鋁、錫、其合金或類似物。在一些實施例中，第一導電材料105a’與第二導電材料105b’包含一相同材料。

在一些實施例中，在如圖16所示設置第二導電材料105b’之後，如圖17所示，藉由平坦化、CMP、蝕刻或任何適合製程而移除在第一鈍化層102上的第二導電材料105b’。在一些實施例中，亦移除在第一鈍化層102上的第一導電阻障層材料104’。在一些實施例中，第一導電通 孔105圍繞第一彈性件106。在一些實施例中，第一導電通孔105與第一彈性件106具有類似於如上所述或是在圖1所繪示的配置。在一些實施例中，如圖1所示的第一半導體結構100形成如圖17所示。

圖18是流程示意圖，例示本揭露一些實施例之第二半導體結構200或是第三半導體結構300的製備方法S500。圖19到圖28是剖視示意圖，例示本揭露一些實施例在形成第二半導體結構200或是第三半導體結構300中的多個中間階段。

圖19到圖28所示的各階段亦示意地繪示在圖18中的流程圖中。在以下討論中，參考圖18所示的處理步驟討論如圖19到圖28所示的製造階段。製備方法S500包括多個步驟，且描述與說明並不被認為是對步驟順序的限制。製備方法S500包括多個步驟(S401、S402、S403、S404、S405、S406、S407、S408、S409、S410、S411、S412、S413、S414以及S415)。製備方法S400的步驟S401到S407顯示在圖4的流程圖中，並在如上所述參考圖5到圖17進行描述；省略對這些步驟的重複描述。在一些實施例中，在完成製備方法S400之後，執行步驟S408到S415。

請參考圖19，依據圖18中的步驟S408，提供一第二晶圓201。在一些實施例中，步驟S408類似於步驟S401。在一些實施例中，第二晶圓201包括一第二基底201a、在第二基底201a下方的一第二介電層201b以及被第二介電層201b所圍繞的一第二互連結構201c。在一些實施例中，第二互連結構201c包括一第二導電墊201f、一第四導電墊201d以及一第二通孔201e，第二通孔201e在第二導電墊201f與第四導電墊201d之間。

在一些實施例中，第四導電墊201d形成在第二導電墊201f下方，其中第四導電墊201d電性連接到第二導電墊201f且至少部分經由第二介電層201b而暴露。在一些實施例中，第二導電墊201f的一寬度大致大於第四導電墊201d的一寬度。

請參考圖20，依據圖18中的步驟S409，第二介電層201b接合在第一鈍化層102上。在一些實施例中，在形成第一導電通孔105與第一彈性件106之後，執行第二介電層201b接合到第一鈍化層102上。在一些實施例中，第一鈍化層102接合到第二介電層201b，且第一導電通孔105接合到第四導電墊201d。在一些實施例中，藉由一氧化物對氧化物接合技術或其他適合操作而接合第一晶圓101與第二晶圓201。

在一些實施例中，第二晶圓201具有一第三表面201g以及一第四未處理表面201h’，第四未處理表面201h’相應於第三表面201g。在一些實施例中，在如圖21所示，研磨第二基底201a之後，第四未處理表面201h’變成一第四表面201h，以便縮減第二基底201a的一厚度。

請參考圖22，依據圖18中的步驟S410，一第二鈍化層202設置在第二基底201a上。在一些實施例中，步驟S410類似於步驟S402。

請參考圖23，依據圖18中的步驟S411，移除第二介電層201b、第二基底201a以及第二鈍化層202的一些部分以形成暴露第二導電墊201f的一第二開口207。在一些實施例中，步驟S411類似於步驟S403。

請參考圖24，如圖24所示，一第二介電襯墊203形成在第二開口207內。在一些實施例中，第二介電襯墊203的形成步驟類似於第一介電襯墊103的形成步驟。

在一些實施例中，如圖24所示，一第二導電阻障層材料 204’設置在第二鈍化層202上，共形於第二介電襯墊203，且在第二開口207內。在一些實施例中，第二導電阻障層材料204’的材料與形成類似於第一導電阻障層材料104’的材料與形成。

在一些實施例中，在設置第二導電阻障層材料204’之後，一晶種層設置在第二導電阻障層材料204’上。在一些實施例中，藉由噴濺或其他適合的操作而設置晶種層。在一些實施例中，晶種層包含鈦、銅、鎳、金或類似物。

請參考圖24，依據圖18中的步驟S412，一第三導電材料205a’設置在第二開口207內。在一些實施例中，步驟S412類似於步驟S404。

請參考圖25，依據圖18中的步驟S413，一第二彈性材料206’設置在第二開口207內且被第三導電材料205a’所圍繞。在一些實施例中，步驟S413類似於步驟S405。

請參考圖26，依據圖18中的步驟S414，移除第三導電材料205a’與第二彈性材料206’在第二導電阻障層材料204’且鄰近第二開口207之一端的一些部分以形成一第二彈性件206。在一些實施例中，步驟S414類似於步驟S406。

請參考圖27及圖28，依據圖18中的步驟S415，一第四導電材料205b’設置在第二彈性件206、第三導電材料205a’以及第二導電阻障層材料204’上以形成一第二導電通孔205。在一些實施例中，步驟S415類似於步驟S407。

在一些實施例中，在設置如圖27所示的第四導電材料205b’之後，如圖28所示，藉由平坦化、CMP、蝕刻或任何其他適合的製 程而移除在第二鈍化層202上的第四導電材料205b’。在一些實施例中，亦移除在第二鈍化層202上的第二導電阻障層材料204’。在一些實施例中，第二導電通孔205圍繞第二彈性件206。在一些實施例中，圖2的第二半導體結構200形成如圖28所示。

總之，因為能夠吸收力的一彈性件設置在該通孔內，因此在一晶圓對晶圓的接合期間所產生且施加在該通孔上的一接合力可被彈性元件有效地吸收。此外，在接合期間，該彈性件亦能夠吸收來自例如該通孔之相鄰元件的熱應力。因此，可以最小化或防止在晶圓的接合結構內形成裂縫或對晶圓的接合結構造成損壞。

本揭露之一實施例提供一種半導體結構。該半導體結構包括一晶圓，包括一基底、在該基底下方的一介電層以及被該介電層所圍繞的一導電墊；一鈍化層，設置在該基底上；一導電通孔，從該導電墊延伸經過該基底與該鈍化層且部分經過該介電層；以及一彈性件，設置在該導電通孔內。

本揭露之另一實施例提供一種半導體結構。該半導體結構包括一第一晶圓，包括一第一基底、在該第一基底下方的一第一介電層以及被該第一介電層所圍繞的一第一導電墊；一第一鈍化層，設置在該第一基底上；一第一導電通孔，從該第一導電墊延伸經過該第一基底與該第一鈍化層且部分經過該第一介電層；一第一彈性件，設置在該第一導電通孔內；一第二晶圓，包括接合在該第一鈍化層上的一第二介電層、在該第二介電層上的一第二基底以及被該第二介電層所圍繞的一第二導電墊；一第二鈍化層，設置在該第二基底上；一第二導電通孔，從該第二導電墊延伸經過該第二基底與該第二鈍化層且部分經過該第二介電層；以及一第二彈 性件，設置在該第二導電通孔內。

本揭露之再另一實施例提供一種半導體結構的製備方法。該製備方法包括提供一第一晶圓，該第一晶圓包括一第一基底、在該第一基底下方的一第一介電層以及被該第一介電層所圍繞的一第一導電墊；將一第一鈍化層設置在該第一基底上；移除該第一介電層、該第一基底以及該第一鈍化層的一些部分以形成暴露該第一導電墊之一部分的一第一開口；將一第一導電材料設置在該第一開口內；將一第一彈性材料設置在該第一開口內且被該第一導電材料所圍繞；移除該第一導電材料以及該第一彈性材料鄰近該第一開口之一端的一些部分以形成一第一彈性件；以及將一第二導電材料設置在該第一彈性件與該第一導電材料上以形成一第一導電通孔；其中該第一導電通孔圍繞該第一彈性件。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

100:第一半導體結構 101:第一晶圓 101a:第一基底 101b:第一介電層 101c:第一互連結構 101d:第三導電墊 101e:第一通孔 101f:第一導電墊 101g:第一表面 101h:第二表面 102:第一鈍化層 103:第一介電襯墊 104:第一導電阻障層 105:第一導電通孔 106:第一彈性件 107:第一開口 H1:高度 H2:高度 W1:寬度 W3:寬度

Claims (20)

1. 一種半導體結構，包括：一晶圓，包括一基底、連接在該基底下方的一介電層以及被該介電層所圍繞的一導電墊，其中該基底為一半導體層；一鈍化層，設置在該基底上；一導電通孔，從該導電墊延伸經過該基底與該鈍化層且部分經過該介電層；以及一彈性件，整體地包封在該導電通孔內。
2. 如請求項1所述之半導體結構，其中該彈性件被該基底與該鈍化層所圍繞。
3. 如請求項1所述之半導體結構，其中該彈性件包含有機材料。
4. 如請求項1所述之半導體結構，還包括一介電襯墊，設置在該導電通孔與該晶圓之間，以及在該導電通孔與該鈍化層之間。
5. 如請求項4所述之半導體結構，其中該介電襯墊圍繞該導電通孔與該彈性件。
6. 如請求項1所述之半導體結構，其中該導電通孔的一高度大致大於該彈性件的一高度。
7. 如請求項1所述之半導體結構，還包括一導電阻障層，圍繞該導電通孔與該彈性件。
8. 如請求項7所述之半導體結構，其中該導電阻障層接觸該導電通孔與該導電墊。
9. 如請求項1所述之半導體結構，其中該介電層的至少一部分設置在該基底與該導電墊之間。
10. 一種半導體結構，包括：一第一晶圓，包括一第一基底、連接在該第一基底下方的一第一介電層以及被該第一介電層所圍繞的一第一導電墊，其中該第一基底為一半導體層；一第一鈍化層，設置在該第一基底上；一第一導電通孔，從該第一導電墊延伸經過該第一基底與該第一鈍化層且部分經過該第一介電層；一第一彈性件，整體地包封在該第一導電通孔內；一第二晶圓，包括接合在該第一鈍化層上的一第二介電層、在該第二介電層上的一第二基底以及被該第二介電層所圍繞的一第二導電墊，其中該第二基底為一半導體層；一第二鈍化層，設置在該第二基底上；一第二導電通孔，從該第二導電墊延伸經過該第二基底與該第二 鈍化層且部分經過該第二介電層；以及一第二彈性件，整體地包封在該第二導電通孔內。
11. 如請求項10所述之半導體結構，其中該第二介電層接觸該第一導電通孔。
12. 如請求項10所述之半導體結構，還包括：一第三導電墊，電性連接到該第一導電墊且部分經由該第一介電層延伸；以及一第四導電墊，電性連接到該第二導電墊且部分經由該第二介電層而暴露。
13. 如請求項12所述之半導體結構，其中該第一導電通孔接觸該第四導電墊。
14. 如請求項12所述之半導體結構，其中該第三導電墊在該第一導電墊下方，且該第四導電墊在該第二導電墊下方。
15. 如請求項12所述之半導體結構，其中該第一導電通孔經由該第二導電墊與該第四導電墊而電性連接到該第二導電通孔。
16. 如請求項12所述之半導體結構，其中該第二導電墊與該第四導電墊設置在該第一導電通孔與該第二導電通孔之間。
17. 如請求項10所述之半導體結構，其中該第一導電通孔垂直對準該第二導電通孔，且該第一導電墊垂直對準該第二導電墊。
18. 如請求項10所述之半導體結構，其中該第一彈性件垂直對準該第二彈性件。
19. 如請求項10所述之半導體結構，其中該第一導電通孔從該第二導電通孔側向偏移，且該第一彈性件從該第二彈性件側向偏移。
20. 如請求項10所述之半導體結構，其中該第一晶圓的一厚度大致等於該第二晶圓的一厚度。