TW202414757A - 具有虛設導電件的半導體結構及其製造方法 - Google Patents

Abstract

本申請提供一種具有虛設導電件的半導體結構及其製備方法。該半導體結構包括一第一晶圓，包括一第一基底、該第一基底上的一第一介電層、該第一介電層上的一第一鍵合層、延伸穿過該第一鍵合層的一第一通孔，以及設置於該第一通孔附近並部分延伸穿過該第一鍵合層的一第一虛設導電件；以及一第二晶圓，包括該第一鍵合層上的一第二鍵合層、延伸穿過該第二鍵合層的一第二通孔、設置於該第二通孔附近並部分延伸穿過該第二鍵合層的一第二虛設導電件、該第二鍵合層上的一第二介電層，以及該第二介電層上的一第二基底。

Description

具有虛設導電件的半導體結構及其製造方法

本申請案主張美國第17/945,410號專利申請案之優先權（即優先權日為「2022年9月15日」），其內容以全文引用之方式併入本文中。

本揭露內容關於一種半導體結構及其製備方法。特別是關於一種在兩個晶圓之間具有一虛設導電件以增加兩個晶圓之間的鍵合強度的半導體結構，及其包括在兩個晶圓之間形成虛設導電件的製備方法。

半導體元件應用在各種領域，如個人電腦、行動電話、數位相機及其他電子裝置。半導體元件的製備包括在半導體晶圓上依次沉積各種材料層，並使用微影及蝕刻製程對材料層進行圖案化處理，以在半導體晶圓上或其中形成微電子元件，包括電晶體、二極體、電阻器及/或電容器。

半導體產業持續透過不斷減少最小特徵尺寸來提高微電子元件的整合(integration)密度，以使得更多的元件可以整合到給定的區域中。為便於不同尺寸的元件的製備及整合，開發出具有更小尺寸的封裝結構來封裝半導體元件。然而，這種製備及整合可能會增加製備過程的複雜性。因此，冀望開發出能解決上述挑戰的改進措施。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的一個方面提供一種半導體結構。該半導體結構包括一第一晶圓，包括一第一基底、該第一基底上的一第一介電層、該第一介電層上的一第一鍵合層、延伸穿過該第一鍵合層的一第一通孔，以及設置於該第一通孔附近並部分延伸穿過該第一鍵合層的一第一虛設導電件；以及一第二晶圓，包括該第一鍵合層上的一第二鍵合層、延伸穿過該第二鍵合層的一第二通孔、設置於該第二通孔附近並部分延伸穿過該第二鍵合層的一第二虛設導電件、該第二鍵合層上的一第二介電層，以及該第二介電層上的一第二基底，其中該第二鍵合層、該第二通孔及該第二虛設導電件分別鍵合到該第一鍵合層、該第一通孔及該第一虛設導電件。

在一些實施例中，該第一虛設導電件與該第二虛設導電件垂直對齊。

在一些實施例中，該第一虛設導電件的一橫截面積實質上小於或等於該第一鍵合層的一橫截面積的25%。

在一些實施例中，該第一虛設導電件的一橫截面積與該第一通孔的一橫截面積的總和實質上小於或等於該第一鍵合層的一橫截面積的25%。

在一些實施例中，該第二虛設導電件的一橫截面積實質上小於或等於該第二鍵合層的一橫截面積的25%。

在一些實施例中，該第二虛設導電件的一橫截面積與該第二通孔的一橫截面積的總和實質上小於或等於該第二鍵合層的一橫截面積的25%。

在一些實施例中，該第一虛設導電件的一橫截面及該第二虛設導電件的一橫截面分別具有一圓形、四邊形、多邊形或環形的形狀。

在一些實施例中，該第一虛設導電件及該第二虛設導電件連接到一電氣接地。

在一些實施例中，該第一虛設導電件及該第二虛設導電件與該第一通孔、該第二通孔，以及該第一基底及該第二基底中的一電路電性地隔離。

在一些實施例中，該第一虛設導電件的一厚度實質上小於該第一通孔的一厚度，而該第二虛設導電件的一厚度實質上小於該第二通孔的一厚度。

在一些實施例中，該第一通孔被該第一虛設導電件包圍，而該第二通孔被該第二虛設導電件包圍。

在一些實施例中，該第二基底的一厚度實質上小於該第一基底的一厚度。

在一些實施例中，該第一虛設導電件與該第二虛設導電件包括一相同材料。

在一些實施例中，該半導體結構更包括一第一導電墊，至少部分曝露於該第一介電層中並接觸該第一通孔；以及一第二導電墊，至少部分曝露於該第二介電層中並接觸該第二通孔。

本揭露的另一個方面提供一種半導體結構。該半導體結構包括一第一晶圓，包括一第一基底、該第一基底上的一第一鍵合層、延伸穿過該第一鍵合層的一第一通孔，以及設置於該第一通孔附近並部分延伸穿過該第一鍵合層的複數個第一虛設導電件；以及一第二晶圓，包括該第一鍵合層上的一第二鍵合層、延伸穿過該第二鍵合層的一第二通孔，以及設置於該第二通孔附近並部分延伸穿過該第二鍵合層的複數個第二虛設導電件，其中該第一鍵合層鍵合到該第二鍵合層，而該複數個第一虛設導電件相應地鍵合到該複數個第二虛設導電件。

在一些實施例中，該複數個第一虛設導電件與該複數個第二虛設導電件相應地垂直對齊。

在一些實施例中，該複數個第一虛設導電件與該複數個第二虛設導電件分別排列在一矩陣中。

在一些實施例中，該複數個第一虛設導電件中的一個包圍著該複數個第一虛設導電件中的另一個，而該複數個第二虛設導電件中的一個包圍著該複數個第二虛設導電件中的另一個。

在一些實施例中，該第一通孔鍵合到該第二通孔。

在一些實施例中，該第一通孔與該第二通孔之間的鍵合力實質上大於該第一鍵合層與該第二鍵合層之間的鍵合力。

本揭露的另一個方面提供一種半導體結構的製備方法。該製備方法包括以下步驟：形成一第一晶圓，包括：提供一第一基底、該第一基底上的一第一介電層，以及該第一介電層上的一第一鍵合層；移除該第一鍵合層的部分，以形成延伸穿過該第一鍵合層的一第一開口及部分延伸穿過該第一鍵合層的一第二開口；以及將一第一導電材料設置於該第一開口及該第二開口中，以分別形成一第一通孔及一第一虛設導電件；形成一第二晶圓，包括：提供一第二基底、該第二基底上的一第二介電層，以及該第二介電層上的一第二鍵合層；移除該第二鍵合層的部分，以形成延伸穿過該第二鍵合層的一第三開口及部分延伸穿過該第二鍵合層的一第四開口；以及將一第二導電材料設置於該第三開口及該第四開口中，以分別形成一第二通孔及一第二虛設導電件；將該第二晶圓鍵合到該第一晶圓，包括將該第一鍵合層鍵合到該第二鍵合層；將該第一通孔鍵合到該第二通孔；以及將該第一虛設導電件鍵合到該第二虛設導電件。

在一些實施例中，該第一鍵合層到該第二鍵合層的鍵合被執行在該第一通孔到該第二通孔的鍵合以及該第一虛設導電件到該第二虛設導電件的鍵合之前。

在一些實施例中，該第一通孔到該第二通孔的鍵合以及該第一虛設導電件到該第二虛設導電件的鍵合是同時執行。

在一些實施例中，該第一鍵合層到該第二鍵合層的鍵合是在室溫下執行。

在一些實施例中，該第一通孔到該第二通孔的鍵合以及該第一虛設導電件到該第二虛設導電件的鍵合是在實質上大於室溫且小於或等於200℃的溫度下執行。

在一些實施例中，該第一通孔到該第二通孔的鍵合以及該第一虛設導電件到該第二虛設導電件的鍵合包括將一第一晶圓及一第二晶圓加熱到實質上大於室溫且小於或等於200℃的溫度。

在一些實施例中，該第一虛設導電件到該第二虛設導電件的鍵合包括將該第一虛設導電件與該第二虛設導電件朝向彼此擴展。

在一些實施例中，該第一通孔到該第二通孔的鍵合包括將該第一通孔與該第二通孔朝向彼此擴展。

在一些實施例中，該第一虛設導電件的一熱膨脹係數(CTE)實質上大於該第一鍵合層的CTE，而該第二虛設導電件的一CTE實質上大於該第二鍵合層的CTE。

在一些實施例中，該第一虛設導電件藉由該第一導電材料的設置被形在該第一鍵合層中是在該第一虛設導電件到該第二虛設導電件的鍵合之前。

在一些實施例中，該第二虛設導電件藉由該第二導電材料的設置被形成在該第二鍵合層中是在該第一虛設導電件到該第二虛設導電件的鍵合之前。

在一些實施例中，在該第一鍵合層到該第二鍵合層的鍵合之後或期間，以及在該第一通孔到該第二通孔的鍵合之前，一第一空隙形成在該第一通孔與該第二通孔之間，而在該第一鍵合層到該第二鍵合層的鍵合之後或期間，以及在該第一虛設導電件到該第二虛設導電件的鍵合之前，一第二空隙形成在該第一虛設導電件與該第二虛設導電件之間。

在一些實施例中，該第一空隙與該第二空隙是同時形成。

在一些實施例中，該第一空隙及該第二空隙部分穿過該第一鍵合層及該第二鍵合層。

在一些實施例中，該第一鍵合層到該第二鍵合層的鍵合以及該第一虛設導電件到該第二虛設導電件的鍵合的執行技術包含一混合鍵合。

總之，一個半導體結構包括兩個藉由鍵合層相互鍵合的晶圓以及被鍵合層包圍的虛設導電件。由於虛設導電件處於預定的密度，兩個晶圓之間的鍵合強度得到了提高或改善。由於包括在預定密度中的虛設導電件使鍵合強度得到提高或改善，因此可以最大限度地減少或防止由後續製程，如晶圓的研磨，引起的兩個晶圓的分層。因此，半導體結構的整體結構及可靠性得到了改善。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

現在用具體的語言來描述附圖中說明的本揭露的實施例，或實例。應理解的是，在此不打算限制本揭露的範圍。對所描述的實施例的任何改變或修改，以及對本文所描述的原理的任何進一步應用，都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複，但這並不一定表示一實施例的特徵適用於另一實施例，即使它們共用相同的參考數字。

應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。

本文使用的用語僅用於描述特定的實施例，並不打算局限於本發明的概念。正如本文所使用的，單數形式的"一"、"一個"及"該"也包括複數形式，除非上下文明確指出。應進一步理解，用語"包含"及"包括"，當在本說明書中使用時，指出了所述特徵、整數、步驟、操作、元素或元件的存在，但不排除存在或增加一個或多個其他特徵、整數、步驟、操作、元素、元件或其組。

圖1是剖視圖，例示本揭露一些實施例之第一半導體結構100。在一些實施例中，第一半導體結構100是一鍵合結構或鍵合結構的一部分。在一些實施例中，第一半導體結構100是一封裝或一元件的一部分。

在一些實施例中，第一半導體結構100包括第一晶圓101及堆疊在第一晶圓101上的第二晶圓102。在一些實施例中，第一晶圓101是一工作件，它包括在第一晶圓101中或在第一晶圓101上形成的各種特徵。在一些實施例中，第一晶圓101處於各種製備階段，並使用各種製程進行製備。在一些實施例中，第一晶圓101包括適合於特定應用的各種電路。在一些實施例中，第一晶圓101的一頂面具有一圓形或任何其他適合的形狀。

在一些實施例中，第一晶圓101包括第一基底101a、第一基底101a上的第一互連層101b，以及第一互連層101b上的第一鍵合層101h。在一些實施例中，第一基底101a是一半導電層。在一些實施例中，第一基底101a包括半導電材料，如矽、鍺、鎵、砷或其組合。在一些實施例中，第一基底101a是一矽基底。

在一些實施例中，電子元件或組件(例如，各種N型金屬氧化物半導體(NMOS)及/或P型金屬氧化物半導體(PMOS)元件、電容器、電阻器、二極體、光電二極體、保險絲及/或類似材料)形成在第一基底101a中或上方，並配置以電性地連接到一外部電路。

在一些實施例中，第一互連層101b設置於第一基底101a的一正面上。在一些實施例中，第一互連層101b包括第一介電層101c及被第一介電層101c包圍的第一互連結構101d。在一些實施例中，第一介電層101c設置於第一基底101a之上。在一些實施例中，第一介電層101c包括介電材料，例如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第一介電層101c包括相互堆疊的若干介電層。在一些實施例中，每個介電層包括與其他介電層相同的材料或不同的材料。

在一些實施例中，第一互連結構101d包括第一焊墊部分101e、第一通孔部分101f及第一導電墊101g。在一些實施例中，第一焊墊部分101e及第一通孔部分101f被嵌入到第一介電層101c中。在一些實施例中，第一焊墊部分101e在第一介電層101c內橫向延伸，而第一通孔部分101f在第一介電層101c內垂直延伸。在一些實施例中，第一通孔部分101f電性地耦合到第一焊墊部分101e。在一些實施例中，第一焊墊部分101e及第一通孔部分101f包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。

在一些實施例中，第一導電墊101g設置於第一焊墊部分101e及第一通孔部分101f之上。在一些實施例中，第一導電墊101g被第一介電層101c包圍，並且至少部分曝露於第一介電層101c中。在一些實施例中，第一導電墊101g透過第一通孔部分101f電性地連接到第一墊部101e。在一些實施例中，第一導電墊101g接觸第一通孔部分101f。在一些實施例中，第一導電墊101g包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第一導電墊101g的一頂面具有一圓形、四邊形或多邊形的形狀。

在一些實施例中，第一鍵合層101h設置於第一互連層101b與第一基底101a上。在一些實施例中，第一鍵合層101h包括介電材料，例如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第一鍵合層101h經配置以與另一鍵合層形成一鍵合。

在一些實施例中，第一通孔101i被第一鍵合層101h包圍。在一些實施例中，第一通孔101i延伸穿過第一鍵合層101h並接觸第一導電墊101g。在一些實施例中，第一通孔101i從第一導電墊101g突出。在一些實施例中，第一通孔101i包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第一通孔101i在與第一導電墊101g正交的方向上延伸。在一些實施例中，第一通孔101i的一橫截面具有一圓形、四邊形或多邊形的形狀。

在一些實施例中，第一虛設導電件101j設置於第一通孔101i附近，並部分延伸穿過第一鍵合層101h。在一些實施例中，第一虛設導電件101j連接到一電氣接地。在一些實施例中，第一虛設導電件101j與第一通孔101i、第一互連結構101d及第一基底101a中的一電路電性地隔離。在一些實施例中，第一虛設導電件101j包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第一虛設導電件101j的厚度H1實質上小於第一通孔101i的厚度H2。

圖3至圖7是例示各種形狀及各種排列方式的第一虛設導電件101j。在一些實施例中，第一虛設導電件101j的一橫截面具有一圓形、四邊形、多邊形或環形的形狀。在一些實施例中，第一通孔101i被第一虛設導電件101j包圍。在一些實施例中，第一虛設導電件101j被排列在一矩陣中。

在一些實施例中，第一虛設導電件101j的橫截面積A1實質上小於或等於第一鍵合層101h的橫截面積A2的25%。在一些實施例中，橫截面積A1是橫截面積A2的約5%至約20%。在一些實施例中，第一虛設導電件101j的橫截面積A1與第一通孔101i的橫截面積A3的總和實質上小於或等於第一鍵合層101h的橫截面積A2的25%。在一些實施例中，橫截面積A1與橫截面積A3的總和為橫截面積A2的約5%至約20%。

回到圖1，第二晶圓102是一工作件，它包括在第二晶圓102中或在其上形成的各種特徵。在一些實施例中，第二晶圓102處於各種製備階段，並使用各種製程進行製備。在一些實施例中，第二晶圓102包括適合於特定應用的各種電路。在一些實施例中，第二晶圓102的一頂面具有一圓形或任何其他適合的形狀。

在一些實施例中，第二晶圓102包括第二基底102a、第二基底102a下的第二互連層102b，以及第二互連層102b下的第二鍵合層102h。在一些實施例中，第二基底102a是一半導體層。在一些實施例中，第二基底102a包括半導電材料，如矽、鍺、鎵、砷或其組合。在一些實施例中，第二基底102a是一矽基底。在一些實施例中，第二基底102a的厚度H6實質上小於第一基底101a的厚度H5。

在一些實施例中，電子元件或組件(例如，各種N型金屬氧化物半導體(NMOS)及/或P型金屬氧化物半導體(PMOS)元件、電容器、電阻器、二極體、光電二極體、保險絲及/或類似材料)隨後形成在第二基底102a中或上方，並配置以電性地連接到一外部電路。

在一些實施例中，第二互連層102b設置於第二基底102a與第二鍵合層102h之間。在一些實施例中，第二互連層102b包括第二介電層102c及被第二介電層102c包圍的第二互連結構102d。在一些實施例中，第二介電層102c設置於第二基底102a與第二鍵合層102h之間。在一些實施例中，第二介電層102c包括介電材料，如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第二介電層102c包括相互堆疊的若干介電層。在一些實施例中，每個介電層包括與其他介電層相同的材料或不同的材料。

在一些實施例中，第二互連結構102d包括第二焊墊部分102e、第二通孔部分102f及第二導電墊102g。在一些實施例中，第二焊墊部分102e及第二通孔部分102f被嵌入到第二介電層102c中。在一些實施例中，第二焊墊部分102e在第二介電層102c內橫向延伸，而第二通孔部分102f在第二介電層102c內垂直延伸。在一些實施例中，第二通孔部分102f電性地耦合到第二焊墊部分102e。在一些實施例中，第二焊墊部分102e及第二通孔部分102f包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。

在一些實施例中，第二導電墊102g設置於第二焊墊部分102e及第二通孔部分102f之下。在一些實施例中，第二導電墊102g被第二介電層102c包圍，並且至少部分曝露於第二介電層102c中。在一些實施例中，第二導電墊102g透過第二通孔部分102f電性地連接到第二墊部102e。在一些實施例中，第二導電墊102g接觸第二通孔部分102f。在一些實施例中，第二導電墊102g包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第二導電墊102g的一底面具有一圓形、四邊形或多邊形的形狀。

在一些實施例中，第二鍵合層102h設置於第一鍵合層101h上。在一些實施例中，第二鍵合層102h包括介電材料，如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第二鍵合層102h經配置以與另一鍵合層形成一鍵合。在一些實施例中，第二鍵合層102h鍵合到第一鍵合層101h。

在一些實施例中，第二通孔102i被第二鍵合層102h包圍。在一些實施例中，第二通孔102i延伸穿過第二鍵合層102h並接觸第二導電墊102g。在一些實施例中，第二通孔102i從第二導電墊102g突出。在一些實施例中，第二通孔102i包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第二通孔102i在與第二導電墊102g正交的方向上延伸。在一些實施例中，第二通孔102i的一橫截面具有一圓形、四邊形或多邊形的形狀。在一些實施例中，第二通孔102i鍵合到第一通孔101i。在一些實施例中，第一通孔101i與第二通孔102i之間的鍵合力實質上大於第一鍵合層101h與第二鍵合層102h之間的鍵合力。

在一些實施例中，第二虛設導電件102j設置於第二通孔102i附近，並部分延伸穿過第二鍵合層102h。在一些實施例中，第二虛設導電件102j連接到一電氣接地。在一些實施例中，第二虛設導電件102j與第二通孔102i、第二互連結構102d及第二基底102a中的一電路電性地隔離。

在一些實施例中，第二虛設導電件102j包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第一虛設導電件101j與第二虛設導電件102j包括相同的材料。在一些實施例中，第二虛設導電件102j的厚度H3實質上小於第二通孔102i的厚度H4。在一些實施例中，第一虛設導電件101j鍵合到第二虛設導電件102j鍵合並與其垂直對齊。在一些實施例中，第一虛設導電件101j嶼第二虛設導電件102j之間的鍵合力實質上大於第一鍵合層101h與第二鍵合層102h之間的鍵合力。

圖8至圖12是例示各種形狀及各種排列方式的第二虛設導電件102j。在一些實施例中，第二虛設導電件102j的一橫截面具有一圓形、四邊形、多邊形或環形的形狀。在一些實施例中，第二通孔102i被第二虛設導電件102j包圍。在一些實施例中，第二虛設導電件102j被排列在一矩陣中。

在一些實施例中，第二虛設導電件102j的橫截面積A4實質上小於或等於第二鍵合層102h的橫截面積A5的25%。在一些實施例中，橫截面積A4是橫截面積A5的約5%至約20%。在一些實施例中，第二虛設導電件102j的橫截面積A4與第二通孔102i的橫截面積A6的總和實質上小於或等於第二鍵合層102h的橫截面積A5的25%。在一些實施例中，橫截面積A4與橫截面積A6的總和為橫截面積A5的約5%至約20%。

圖2是剖視圖，例示本揭露一些實施例之第二半導體結構200。在一些實施例中，第二半導體結構200具有類似於第一半導體結構100的配置，只是第二半導體結構200包括若干第一虛設導電件101j及若干第二虛設導電件102j。第一鍵合層101h鍵合到第二鍵合層102h。

在一些實施例中，第一虛設導電件101j相應地鍵合到第二虛設導電件102j並與其垂直對齊。在一些實施例中，第一虛設導電件101j中的一個包圍著第一虛設導電件101j中的另一個，而第二虛設導電件102j中的一個包圍著第二虛設導電件102j中的另一個。

圖13是流程圖，例示本揭露的一些實施例之第一或第二半導體結構100或200的製備方法S300，圖14至圖39是剖視圖，例示本揭露一些實施例之第一或第二半導體結構100或200的製備的中間階段。

圖14至圖39所示的階段在圖13的流程圖中也有示意性的說明。在下面的描述中，圖14至圖39所示的製備階段是參照圖13所示的製程步驟來討論。製備方法S300包括一些操作，描述及說明不被認為是對操作順序的限制。製備方法S300包括若干步驟(S301、S302、S303、S304、S305、S306、S307、S308、S309、S310、S311及S312)。

製備方法S300包括形成一第一晶圓(S301)的步驟，包括：提供一第一基底、該第一基底上的一第一介電層以及該第一介電層上的一第一鍵合層(S302)；移除該第一鍵合層的部分，以形成延伸穿過該第一鍵合層的一第一開口及部分延伸穿過該第一鍵合層的一第二開口(S303)；以及將一第一導電材料設置於該第一開口及該第二開口中以分別形成一第一通孔及一第一虛設導電件(S304)；形成一第二晶圓(S305)包括：提供一第二基底、該第二基底上的一第二介電層以及該第二介電層上的一第二鍵合層(S306)；移除該第二鍵合層的部分，以形成延伸穿過該第二鍵合層的一第三開口及部分延伸穿過該第二鍵合層的一第四開口(S307)；以及將一第二導電材料設置於該第三開口及該第四開口中，以分別形成一第二通孔及一第二虛設導電件(S308)；將該第二晶圓鍵合到該第一晶圓(S309)，包括將該第一鍵合層鍵合到該第二鍵合層(S310)；將該第一通孔鍵合到該第二通孔(S311)；以及將該第一虛設導電件鍵合到該第二虛設導電件(S312)。

參照圖14至圖21，根據圖13中的步驟S301形成第一晶圓101。參照圖14至圖17，第一晶圓101的製備包括根據圖13中的步驟S302提供第一基底101a、第一基底101a上的一第一介電層101c、以及第一介電層101c上的第一鍵合層101h。參照圖14，提供第一基底101a。在一些實施例中，第一基底101a是一半導電層。在一些實施例中，第一基底101a包括半導電材料，如矽、鍺、鎵、砷或其組合。在一些實施例中，第一基底101a是一矽基底。

參照圖15，第一介電層101c形成在第一基底101a上。在一些實施例中，第一互連層101b包括第一介電層101c，並設置於第一基底101a的一正面上。在一些實施例中，第一介電層101c設置於第一基底101a之上。在一些實施例中，第一介電層101c包括介電材料，例如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第一介電層101c的製作技術包含沉積、化學氣相沉積(CVD)或其他適合的製程。

參照圖16，在第一介電層101c中形成第一互連結構101d。在一些實施例中，第一互連層101b包括被第一介電層101c包圍的第一互連結構101d。在一些實施例中，第一互連結構101d包括第一焊墊部分101e、第一通孔部分101f及第一導電墊101g。在一些實施例中，第一焊墊部分101e及第一通孔部分101f包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第一焊墊部分101e及第一通孔部分101f的製作技術包含移除第一介電層101c的若干部分形成若干凹槽並設置一導電材料填充該凹槽來形成第一焊墊部分101e及第一通孔部分101f。在一些實施例中，該導電材料的設置技術包含一電鍍、濺鍍或其他適合的製程。

在一些實施例中，第一導電墊101g至少部分曝露於第一介電層101c中。在一些實施例中，第一導電墊101g的製作技術包含移除第一介電層101c的一部分以形成一凹槽，然後設置一導電材料填充該凹槽來形成第一導電墊101g。在一些實施例中，該導電材料的設置技術包含電鍍、濺鍍或其他適合的製程。

參照圖17，第一鍵合層101h形成在第一介電層101c上。在一些實施例中，第一鍵合層101h包括介電材料，如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第一導電墊101g的一頂面完全被第一鍵合層101h覆蓋並與之接觸。在一些實施例中，第一鍵合層101h的設置技術包含沉積、化學氣相沉積(CVD)或另一種適合的製程。

參照圖18及圖20，根據步驟S303，第一鍵合層101h的部分被移除以形成延伸穿過第一鍵合層101h的第一開口103及部分延伸穿過第一鍵合層101h的第二開口104。在如圖18所示的一些實施例中，第一開口103延伸穿過第一鍵合層101h以曝露第一導電墊101g的該頂面的至少一部分。在如圖20所示的一些實施例中，第二開口104部分延伸穿過第一鍵合層101h。在一些實施例中，第一鍵合層101h的部分的移除技術包含蝕刻或任何其他適合的製程。在一些實施例中，第一開口103及第二開口104同時或依次形成。

參照圖19及圖21，根據圖13中的步驟S304，一第一導電材料設置於第一開口103及第二開口104中，以分別形成第一通孔101i及第一虛設導電件101j。在一些實施例中，第一通孔101i的製備及第一虛設導電件101j的製備是同時或依次實施。在一些實施例中，該第一導電材料包括金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，該第一導電材料的設置技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、濺鍍或其他適合的製程。在一些實施例中，第一晶圓101形成如圖21所示。

在一些實施例中，如圖21所示，第一通孔101i部分填充第一開口103，而第一虛設導電件101j部分填充第二開口104。在一些實施例中，第一虛設導電件101j藉由該第一導電材料的設置被形成在第一鍵合層101h中是在第一虛設導電件101j到第二虛設導電件102j的鍵合之前。在另一個實施例中，如圖22所示，第一通孔101i的一頂面及第一虛設導電件101j的一頂面與第一鍵合層101h的一表面共面。

參照圖23至圖30，根據圖13中的步驟S305形成第二晶圓102。參照圖23至圖26，第二晶圓102的製備包括根據圖13中的步驟S306提供第二基底102a、第二基底102a上的第二介電層102c、以及第二介電層102c上的第二鍵合層102h。參照圖23，提供第二基底102a。在一些實施例中，第二基底102a是一半導電層。在一些實施例中，第二基底102a包括半導電材料，如矽、鍺、鎵、砷或其組合。在一些實施例中，第二基底102a是一矽基底。

參照圖24，第二介電層102c形成在第二基底102a上。在一些實施例中，第二互連層102b包括第二介電層102c，並設置於第二基底102a的一正面上。在一些實施例中，第二介電層102c設置於第二基底102a之上。在一些實施例中，第二介電層102c包括介電材料，如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第二介電層102c的製作技術包含沉積、化學氣相沉積(CVD)或其他適合的製程。

參照圖25，在第二介電層102c中形成第二互連結構102d。在一些實施例中，第二互連層102b包括被第二介電層102c包圍的第二互連結構102d。在一些實施例中，第二互連結構102d包括第二焊墊部分102e、第二通孔部分102f及第二導電墊102g。在一些實施例中，第二焊墊部分102e及第二通孔部分102f包括導電材料，如金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，第二焊墊部分102e及第二通孔部分102f的製作技術包含移除第二介電層102c的若干部分形成若干凹槽並設置一導電材料填充該凹槽來形成第二焊墊部分102e及第二通孔部分102f。在一些實施例中，該導電材料的設置技術包含電鍍、濺鍍或其他適合的製程。

在一些實施例中，第二導電墊102g至少部分曝露於第二介電層102c中。在一些實施例中，第二導電墊102g的製作技術包含移除第二介電層102c的一部分以形成一凹槽，然後設置一導電材料填充該凹槽來形成第二導電墊102g。在一些實施例中，該導電材料的設置技術包含電鍍、濺鍍或其他適合的製程。

參照圖26，第二鍵合層102h形成在第二介電層102c上。在一些實施例中，第二鍵合層102h包括介電材料，如氧化物、氮化物、二氧化矽、氮化矽、氮氧化矽、碳化矽、聚合物或類似材料。在一些實施例中，第二導電墊102g的一頂面完全被第二鍵合層102h覆蓋並與之接觸。在一些實施例中，第二鍵合層102h的設置技術包含沉積、化學氣相沉積(CVD)或其他適合的製程。

參照圖27及圖29，根據步驟S307，第二鍵合層102h的部分被移除以形成延伸穿過第二鍵合層102h的第三開口105及部分延伸穿過第二鍵合層102h的第四開口106。在如圖27所示的一些實施例中，第三開口105延伸穿過第二鍵合層102h以曝露第二導電墊102g的該頂面的至少一部分。在如圖29所示的一些實施例中，第四開口106部分延伸穿過第二鍵合層102h。在一些實施例中，第二鍵合層102h的部分的移除技術包含蝕刻或任何其他適合的製程。在一些實施例中，第三開口105及第四開口106是同時或依次形成。

參照圖28及圖30，根據圖13中的步驟S308，一第二導電材料設置於第三開口105及第四開口106中，以分別形成第二通孔102i及第二虛設導電件102j。在一些實施例中，第二通孔102i的製備及第二虛設導電件102j的製備是同時或依次實施。在一些實施例中，該第二導電材料包括金、銀、銅、鎳、鎢、鋁、錫、其合金或類似材料。在一些實施例中，該第二導電材料的設置技術包含化學氣相沉積(CVD)、物理氣相沉積(PVD)、濺鍍或其他適合的製程。在一些實施例中，第二晶圓102形成如圖30所示。

在一些實施例中，如圖30所示，第二通孔102i部分填充第三開口105，而第二虛設導電件102j部分填充第四開口106。在一些實施例中，第二虛設導電件102j藉由該第二導電材料的設置被形成在第二鍵合層102h中是在第一虛設導電件101j到第二虛設導電件102j的鍵合之前。

參照圖31，第一晶圓101及第二晶圓102分別被形成。在一些實施例中，第一晶圓101的製備被執行在第二晶圓102的製備之前或之後。在一些實施例中，第一晶圓101的製備及第二晶圓102的製備是同時或分別執行。在一些實施例中，如圖32所示，在第二晶圓102的形成之後且在第二晶圓102鍵合到第一晶圓101之前，翻轉第二晶圓102。

參照圖33及圖34，根據圖13中的步驟S309，第二晶圓102鍵合到第一晶圓101上。在一些實施例中，在第一晶圓101與第二晶圓102之間形成一混合鍵合。在一些實施例中，該混合鍵合包括將第一通孔101i鍵合到第二通孔102i，將第一虛設導電件101j鍵合到第二虛設導電件102j，以及將該第一鍵合層101h鍵合到第二鍵合層102h。

參照圖33，根據圖13中的步驟S310，將第一鍵合層101h鍵合到該第二鍵合層102h。在一些實施例中，第一鍵合層101h到第二鍵合層102h的鍵合是在室溫下執行。在一些實施例中，在第一鍵合層101h到第二鍵合層102h的鍵合之後或期間，以及在第一通孔101i到第二通孔102i的鍵合之前，在第一通孔101i與第二通孔102i之間形成第一空隙107，而在藉由第一鍵合層101h與第二鍵合層102h的鍵合以及在第一虛設導電件101j與第二虛設導電件102j的鍵合之前，第二空隙108形成在第一虛設導電件101j與第二虛設導電件102j之間。在一些實施例中，第一空隙107與第二空隙108是同時形成。在一些實施例中，第一空隙107及第二空隙108部分穿過第一鍵合層101h及第二鍵合層102h。

參照圖34，根據圖13中的步驟S311，將第一通孔101i鍵合到第二通孔102i，並且根據圖13中的步驟S312，將第一虛設導電件101j鍵合到第二虛設導電件102j。在一些實施例中，第一鍵合層101h到第二鍵合層102h的鍵合被執行在第一通孔101i到第二通孔102i的鍵合以及第一虛設導電件101j到第二虛設導電件102j的鍵合之前。在一些實施例中，第一通孔101i到第二通孔102i的鍵合以及第一虛設導電件101j到第二虛設導電件102j的鍵合是同時執行。在一些實施例中，第一通孔101i與第二通孔102i之間的鍵合力實質上大於第一鍵合層101h與第二鍵合層102h之間的鍵合力。

在一些實施例中，第一通孔101i到第二通孔102i的鍵合以及第一虛設導電件101j到第二虛設導電件102j的鍵合是在實質上大於室溫且小於或等於200℃的溫度下執行。在一些實施例中，第一通孔101i到第二通孔102i的鍵合以及第一虛設導電件101j到第二虛設導電件102j的鍵合包括將第一晶圓101及第二晶圓102加熱到實質上大於室溫且小於或等於200℃的溫度。

在一些實施例中，第一虛設導電件101j到第二虛設導電件102j的鍵合包括將第一虛設導電件101j與第二虛設導電件102j朝向彼此擴展。在一些實施例中，第一通孔101i到第二通孔102i的鍵合包括將第一通孔101i與第二通孔102i朝向彼此擴展。在一些實施例中，第一虛設導電件101j的一熱膨脹係數(CTE)實質上大於第一鍵合層101h的CTE，而第二虛設導電件102j的一CTE實質上大於第二鍵合層102h的CTE。在一些實施例中，第一通孔101i的一CTE實質上大於第一鍵合層101h的CTE，而第二通孔102i的一CTE實質上大於第二鍵合層102h的CTE。

在一些實施例中，圖1所示的第一半導體結構100形成如圖34所示。在一些實施例中，第二基底102a的一厚度如圖35所示被減少。在一些實施例中，第二基底102a的該厚度的減少技術包含研磨或任何其他適合的製程。由於第一及第二虛設導電件101j及102j處於預定的密度，第一及第二晶圓101與102之間的鍵合強度得到增加或改善，並且防止第二晶圓102從第一晶圓101上分層或剝落。

在另一個實施例中，如圖22所示的第一晶圓101形成如圖36所示。如圖37所示，第二晶圓102被翻轉並設置於第一晶圓101上。在一些實施例中，第一鍵合層101h鍵合到第二鍵合層102h，類似於上文討論的步驟S310。在一些實施例中，第一空隙107及第二空隙108形成如圖38所示，與圖33中所示的類似。在一些實施例中，第一通孔101i鍵合到第二通孔101j，並且第一虛設導電件101j鍵合到第二虛設導電件102j。在一些實施例中，圖1中所示的第一半導體結構100形成如圖39所示。

總之，一個半導體結構包括兩個藉由鍵合層相互鍵合的晶圓以及被鍵合層包圍的虛設導電件。由於虛設導電件處於預定的密度，兩個晶圓之間的鍵合強度得到了提高或改善。由於包括在預定密度中的虛設導電件使鍵合強度得到提高或改善，因此可以最大限度地減少或防止由後續製程，如晶圓的研磨，引起的兩個晶圓的分層。因此，半導體結構的整體結構及可靠性得到了改善。

本揭露的一個方面提供一種半導體結構。該半導體結構包括一第一晶圓，包括一第一基底、該第一基底上的一第一介電層、該第一介電層上的一第一鍵合層、延伸穿過該第一鍵合層的一第一通孔，以及設置於該第一通孔附近並部分延伸穿過該第一鍵合層的一第一虛設導電件；以及一第二晶圓，包括該第一鍵合層上的一第二鍵合層、延伸穿過該第二鍵合層的一第二通孔、設置於該第二通孔附近並部分延伸穿過該第二鍵合層的一第二虛設導電件、該第二鍵合層上的一第二介電層，以及該第二介電層上的一第二基底，其中該第二鍵合層、該第二通孔及該第二虛設導電件分別鍵合到該第一鍵合層、該第一通孔及該第一虛設導電件。

本揭露的另一個方面提供一種半導體結構。該半導體結構包括一第一晶圓，包括一第一基底、該第一基底上的一第一鍵合層、延伸穿過該第一鍵合層的一第一通孔，以及設置於該第一通孔附近並部分延伸穿過該第一鍵合層的複數個第一虛設導電件；以及一第二晶圓，包括該第一鍵合層上的一第二鍵合層、延伸穿過該第二鍵合層的一第二通孔，以及設置於該第二通孔附近並部分延伸穿過該第二鍵合層的複數個第二虛設導電件，其中該第一鍵合層鍵合到該第二鍵合層，而該複數個第一虛設導電件相應地鍵合到該複數個第二虛設導電件。

本揭露的另一個方面提供一種半導體結構的製備方法。該製備方法包括以下步驟：形成一第一晶圓，包括：提供一第一基底、該第一基底上的一第一介電層，以及該第一介電層上的一第一鍵合層；移除該第一鍵合層的部分，以形成延伸穿過該第一鍵合層的一第一開口及部分延伸穿過該第一鍵合層的一第二開口；以及將一第一導電材料設置於該第一開口及該第二開口中，以分別形成一第一通孔及一第一虛設導電件；形成一第二晶圓，包括：提供一第二基底、該第二基底上的一第二介電層，以及該第二介電層上的一第二鍵合層；移除該第二鍵合層的部分，以形成延伸穿過該第二鍵合層的一第三開口及部分延伸穿過該第二鍵合層的一第四開口；以及將一第二導電材料設置於該第三開口及該第四開口中，以分別形成一第二通孔及一第二虛設導電件；將該第二晶圓鍵合到該第一晶圓，包括將該第一鍵合層鍵合到該第二鍵合層；將該第一通孔鍵合到該第二通孔；以及將該第一虛設導電件鍵合到該第二虛設導電件。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。

再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。

100:第一半導體結構 101:第一晶圓 101a:第一基底 101b:第一互連層 101c:第一介電層 101d:第一互連結構 101e:第一焊墊部分 101f:第一通孔部分 101g:第一導電墊 101h:第一鍵合層 101i:第一通孔 101j:第一虛設導電件 102:第二晶圓 102a:第二基底 102b:第二互連層 102c:第二介電層 102d:第二互連結構 102e:第二焊墊部分 102f:第二通孔部分 102g:第二導電墊 102h:第二鍵合層 102i:第二通孔 102j:第二虛設導電件 103:第一開口 104:第二開口 105:第三開口 106:第四開口 107:第一空隙 108:第二空隙 200:第一半導體結構 300:製備方法 A1:橫截面積 A2:橫截面積 A3:橫截面積 A4:橫截面積 A5:橫截面積 A6:橫截面積 A-A':線 H1:厚度 H2:厚度 H3:厚度 H4:厚度 H5:厚度 H6:厚度 S301:步驟 S302:步驟 S303:步驟 S304:步驟 S305:步驟 S306:步驟 S307:步驟 S308:步驟 S309:步驟 S310:步驟 S311:步驟 S312:步驟

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是剖視圖，例示本揭露一些實施例之第一半導體結構。 圖2是剖視圖，例示本揭露一些實施例之第二半導體結構。 圖3至圖7是俯視圖，例示本揭露一些實施例之第一虛設導電件及第一通孔。 圖8至圖12是俯視圖，例示本揭露一些實施例之實施例第二虛設導電件及第二通孔實施例。 圖13是流程圖，例示本揭露一些實施例之半導體結構的製備方法。 圖14至圖39是剖視圖，例示本揭露一些實施例之半導體結構的製備的中間階段。

100:第一半導體結構

101:第一晶圓

101a:第一基底

101b:第一互連層

101c:第一介電層

101d:第一互連結構

101e:第一焊墊部分

101f:第一通孔部分

101g:第一導電墊

101h:第一鍵合層

101i:第一通孔

101j:第一虛設導電件

102:第二晶圓

102a:第二基底

102b:第二互連層

102c:第二介電層

102d:第二互連結構

102e:第二焊墊部分

102f:第二通孔部分

102g:第二導電墊

102h:第二鍵合層

102i:第二通孔

102j:第二虛設導電件

A-A':線

H1:厚度

H2:厚度

H3:厚度

H4:厚度

H5:厚度

H6:厚度

Claims (20)

1. 一種半導體結構，包括： 一第一晶圓，包括一第一基底、該第一基底上的一第一介電層、該第一介電層上的一第一鍵合層、延伸穿過該第一鍵合層的一第一通孔，以及設置於該第一通孔附近並部分延伸穿過該第一鍵合層的一第一虛設導電件；以及 一第二晶圓，包括該第一鍵合層上的一第二鍵合層、延伸穿過該第二鍵合層的一第二通孔、設置於該第二通孔附近並部分延伸穿過該第二鍵合層的一第二虛設導電件、該第二鍵合層上的一第二介電層，以及該第二介電層上的一第二基底； 其中該第二鍵合層、該第二通孔及該第二虛設導電件分別鍵合到該第一鍵合層、該第一通孔及該第一虛設導電件。
2. 如請求項1所述的半導體結構，其中該第一虛設導電件與該第二虛設導電件垂直對齊。
3. 如請求項1所述的半導體結構，其中該第一虛設導電件的一橫截面積實質上小於或等於該第一鍵合層的一橫截面積的25%。
4. 如請求項1所述的半導體結構，其中該第一虛設導電件的一橫截面積與該第一通孔的一橫截面積的總和實質上小於或等於該第一鍵合層的一橫截面積的25%。
5. 如請求項1所述的半導體結構，其中該第二虛設導電件的一橫截面積實質上小於或等於該第二鍵合層的一橫截面積的25%。
6. 如請求項1所述的半導體結構，其中該第二虛設導電件的一橫截面積與該第二通孔的一橫截面積的總和實質上小於或等於該第二鍵合層的一橫截面積的25%。
7. 如請求項1所述的半導體結構，其中該第一虛設導電件的一橫截面及該第二虛設導電件的一橫截面分別具有一圓形、四邊形、多邊形或環形的形狀。
8. 如請求項1所述的半導體結構，其中該第一虛設導電件及該第二虛設導電件連接到一電氣接地。
9. 如請求項1所述的半導體結構，其中該第一虛設導電件及該第二虛設導電件與該第一通孔、該第二通孔，以及該第一基底及該第二基底中的一電路電性地隔離。
10. 如請求項1所述的半導體結構，其中該第一虛設導電件的一厚度實質上小於該第一通孔的一厚度，而該第二虛設導電件的一厚度實質上小於該第二通孔的一厚度。
11. 如請求項1所述的半導體結構，其中該第一通孔被該第一虛設導電件包圍，而該第二通孔被該第二虛設導電件包圍。
12. 如請求項1所述的半導體結構，其中該第二基底的一厚度實質上小於該第一基底的一厚度，該第一虛設導電件與該第二虛設導電件包括一相同材料。
13. 如請求項1所述的半導體結構，更包括： 一第一導電墊，至少部分曝露於該第一介電層中並接觸該第一通孔；以及 一第二導電墊，至少部分曝露於該第二介電層中並接觸該第二通孔。
14. 一種半導體結構，包括： 一第一晶圓，包括一第一基底、該第一基底上的一第一鍵合層、延伸穿過該第一鍵合層的一第一通孔，以及設置於該第一通孔附近並部分延伸穿過該第一鍵合層的複數個第一虛設導電件；以及 一第二晶圓，包括該第一鍵合層上的一第二鍵合層、延伸穿過該第二鍵合層的一第二通孔，以及設置於該第二通孔附近並部分延伸穿過該第二鍵合層的複數個第二虛設導電件； 其中該第一鍵合層鍵合到該第二鍵合層，而該複數個第一虛設導電件相應地鍵合到該複數個第二虛設導電件。
15. 如請求項14所述的半導體結構，其中該複數個第一虛設導電件與該複數個第二虛設導電件相應地垂直對齊。
16. 如請求項14所述的半導體結構，其中該複數個第一虛設導電件與該複數個第二虛設導電件分別排列在一矩陣中。
17. 如請求項14所述的半導體結構，其中該複數個第一虛設導電件中的一個包圍著該複數個第一虛設導電件中的另一個，而該複數個第二虛設導電件中的一個包圍著該複數個第二虛設導電件中的另一個。
18. 如請求項14所述的半導體結構，其中該第一通孔鍵合到該第二通孔，並且該第一通孔與該第二通孔之間的鍵合力實質上大於該第一鍵合層與該第二鍵合層之間的鍵合力。
19. 一種半導體結構的製備方法，包括： 形成一第一晶圓，包括： 提供一第一基底、該第一基底上的一第一介電層，以及該第一介電層上的一第一鍵合層； 移除該第一鍵合層的部分，以形成延伸穿過該第一鍵合層的一第一開口及部分延伸穿過該第一鍵合層的一第二開口；以及 將一第一導電材料設置於該第一開口及該第二開口中，以分別形成一第一通孔及一第一虛設導電件； 形成一第二晶圓，包括： 提供一第二基底、該第二基底上的一第二介電層，以及該第二介電層上的一第二鍵合層； 移除該第二鍵合層的部分，以形成延伸穿過該第二鍵合層的一第三開口及部分延伸穿過該第二鍵合層的一第四開口；以及 將一第二導電材料設置於該第三開口及該第四開口中，以分別形成一第二通孔及一第二虛設導電件；以及 將該第二晶圓鍵合到該第一晶圓，包括： 將該第一鍵合層鍵合到該第二鍵合層； 將該第一通孔鍵合到該第二通孔；以及 將該第一虛設導電件鍵合到該第二虛設導電件。
20. 如請求項19所述之半導體結構的製備方法，其中該第一鍵合層到該第二鍵合層的鍵合被執行在該第一通孔到該第二通孔的鍵合以及該第一虛設導電件到該第二虛設導電件的鍵合之前。