TWI830645B - 源極驅動電路及其運作方法 - Google Patents
源極驅動電路及其運作方法 Download PDFInfo
- Publication number
- TWI830645B TWI830645B TW112113493A TW112113493A TWI830645B TW I830645 B TWI830645 B TW I830645B TW 112113493 A TW112113493 A TW 112113493A TW 112113493 A TW112113493 A TW 112113493A TW I830645 B TWI830645 B TW I830645B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage signal
- signal
- low
- medium
- level shifter
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title claims description 10
- 230000000630 rising effect Effects 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 15
- 241001125929 Trisopterus luscus Species 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 241000761456 Nops Species 0.000 description 1
- 108010020615 nociceptin receptor Proteins 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一種源極驅動電路，包括時序控制器、信號控制器、第一及第二位準偏移器、第一及第二運算放大器。第一及第二位準偏移器分別將信號控制器輸出的第一及第二低壓信號轉換為第一及第二中壓信號。第一運算放大器接收第一中壓信號及第一輸入信號並輸出第一輸出信號。第二運算放大器接收第二中壓信號及第二輸入信號並輸出第二輸出信號。信號控制器根據時序控制器提供的時序控制信號控制其輸出的第一及第二低壓信號的時序，致使第一位準偏移器輸出第一中壓信號至第一運算放大器與第二位準偏移器輸出第二中壓信號至第二運算放大器的輸出時間相同。
Description
本發明係與顯示裝置有關，特別是關於一種源極驅動電路及其運作方法。
如圖1所示，在傳統的源極驅動電路中，其P型運算放大器的中壓信號PMV與N型運算放大器的中壓信號NMV之間的延遲時間容易因不同的製程、操作電壓或位準偏移器的架構而產生差異，導致P型運算放大器與N型運算放大器的輸出信號POUT與NOUT的波形對稱性不佳而產生較多的雜訊NS，有待進一步改善。
因此，本發明提出一種源極驅動電路及其運作方法，藉以有效解決先前技術所遭遇到之上述問題。
根據本發明之一較佳具體實施例為一種源極驅動電路。於此實施例中，源極驅動電路包括時序控制器、信號控制器、第一位準偏移器、第二位準偏移器、第一運算放大器及第二運算放大器。時序控制器用以提供時序控制信號。信號控制器耦接時序控制器，用以接收時序控制信號並分別輸出第一低壓信號及第二低壓信號。第一位準偏移器耦接信號控制器，用以將第一低壓信號轉換為第一中壓信號。第二位準偏移器耦接信號控制器，用以將第二低壓信號轉換為第二中壓信號，其中第二位準偏移器與第一位準偏移器具有不同操作電壓。第一運算放大器耦接第一位準偏移器，用以分別接收第一中壓信號及第一輸入信號並輸出第一輸出信號。第二運算放大器耦接第二位準偏移器，用以分別接收第二中壓信號及第二輸入信號並輸出第二輸出信號，其中第二運算放大器與第一運算放大器具有不同操作電壓。信號控制器根據時序控制信號控制其輸出的第一低壓信號及第二低壓信號的時序，致使第一位準偏移器輸出第一中壓信號至第一運算放大器與第二位準偏移器輸出第二中壓信號至第二運算放大器的輸出時間彼此相同。
於一實施例中，當第一中壓信號與第二中壓信號的輸出時間彼此相同時，第一運算放大器輸出的第一輸出信號與第二運算放大器輸出的第二輸出信號的波形彼此對稱，致使第一輸出信號與第二輸出信號所產生的雜訊減少。
於一實施例中，時序控制信號控制第一低壓信號及第二低壓信號的時序係根據第一中壓信號與第一低壓信號的上升沿之間的第一延遲時間及第二中壓信號與第二低壓信號的上升沿之間的第二延遲時間選擇性地調整第一低壓信號及第二低壓信號的上升沿的時間，以使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
於一實施例中，第一低壓信號與第二低壓信號具有可調整的檔位，時序控制信號控制第一低壓信號及第二低壓信號的時序係透過趨近方式逐步調整第一低壓信號與第二低壓信號的檔位，直至第一中壓信號與第二中壓信號的輸出時間彼此相同。
於一實施例中，當第一位準偏移器為N型位準偏移器且第二位準偏移器為P型位準偏移器時，第一延遲時間大於第二延遲時間，時序控制信號相對應調整第一低壓信號的上升沿的時間早於第二低壓信號的上升沿的時間，致使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
於一實施例中，當第一位準偏移器為P型位準偏移器且第二位準偏移器為N型位準偏移器時，第一延遲時間小於第二延遲時間，時序控制信號相對應調整第一低壓信號的上升沿的時間晚於第二低壓信號的上升沿的時間，致使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
根據本發明之另一較佳具體實施例為一種源極驅動電路運作方法。源極驅動電路運作方法用以運作源極驅動電路。源極驅動電路包括時序控制器、信號控制器、第一位準偏移器、第二位準偏移器、第一運算放大器及第二運算放大器。第二位準偏移器與第一位準偏移器具有不同操作電壓且第二運算放大器與第一運算放大器具有不同操作電壓。源極驅動電路運作方法包括下列步驟：信號控制器根據時序控制器提供的時序控制信號產生第一低壓信號及第二低壓信號；透過第一位準偏移器將第一低壓信號轉換為第一中壓信號且透過第二位準偏移器將第二低壓信號轉換為第二中壓信號；以及透過第一運算放大器根據第一中壓信號及第一輸入信號產生第一輸出信號且透過第二運算放大器根據第二中壓信號及第二輸入信號產生第二輸出信號；其中，信號控制器根據時序控制信號控制其輸出的第一低壓信號及第二低壓信號的時序，致使第一位準偏移器輸出第一中壓信號至第一運算放大器與第二位準偏移器輸出第二中壓信號至第二運算放大器的輸出時間彼此相同。
於一實施例中，當第一中壓信號與第二中壓信號的輸出時間彼此相同時，第一運算放大器輸出的第一輸出信號與第二運算放大器輸出的第二輸出信號的波形彼此對稱，致使第一輸出信號與第二輸出信號所產生的雜訊減少。
於一實施例中，時序控制信號控制第一低壓信號及第二低壓信號的時序係根據第一中壓信號與第一低壓信號的上升沿之間的第一延遲時間及第二中壓信號與第二低壓信號的上升沿之間的第二延遲時間選擇性地調整第一低壓信號及第二低壓信號的上升沿的時間，以使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
於一實施例中，第一低壓信號與第二低壓信號具有可調整的檔位，時序控制信號控制第一低壓信號及第二低壓信號的時序係透過趨近方式逐步調整第一低壓信號與第二低壓信號的檔位，直至第一中壓信號與第二中壓信號的輸出時間彼此相同。
於一實施例中，當第一位準偏移器為N型位準偏移器且第二位準偏移器為P型位準偏移器時，第一延遲時間大於第二延遲時間，時序控制信號相對應調整第一低壓信號的上升沿的時間早於第二低壓信號的上升沿的時間，致使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
於一實施例中，當第一位準偏移器為P型位準偏移器且第二位準偏移器為N型位準偏移器時，第一延遲時間小於第二延遲時間，時序控制信號相對應調整第一低壓信號的上升沿的時間晚於第二低壓信號的上升沿的時間，致使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
相較於先前技術，本發明的源極驅動電路及其運作方法可透過其信號控制器根據其時序控制器提供的時序控制信號動態調整其兩個位準偏移器所接收到的兩個低壓信號的上升沿的時間，以使兩個位準偏移器所輸出的兩個中壓信號的上升沿的時間彼此相同，進而增加其兩個運算放大器輸出的兩個輸出信號的波形對稱性，故能有效減少兩個輸出信號所產生的雜訊，以提升源極驅動電路的效能。
根據本發明之一較佳具體實施例為一種源極驅動電路。於此實施例中，源極驅動電路可應用於各種不同類型的顯示裝置中。請參照圖2，圖2繪示此實施例中的源極驅動電路的示意圖。
如圖2所示，源極驅動電路2包括時序控制器TC、信號控制器SC、第一位準偏移器NLS、第二位準偏移器PLS、第一運算放大器NOP及第二運算放大器POP。時序控制器TC耦接信號控制器SC。信號控制器SC分別耦接第一位準偏移器NLS及第二位準偏移器PLS。
時序控制器TC用以提供時序控制信號STC至信號控制器SC。信號控制器SC用以接收時序控制信號STC並分別輸出第一低壓信號NLV及第二低壓信號PLV。第一位準偏移器NLS用以將第一低壓信號NLV轉換為第一中壓信號NMV。第二位準偏移器PLS用以將第二低壓信號PLV轉換為第二中壓信號PMV，其中第二位準偏移器PLS與第一位準偏移器NLS具有不同操作電壓。
第一運算放大器NOP耦接第一位準偏移器NLS，用以分別接收第一中壓信號NMV及第一輸入信號NIN並輸出第一輸出信號NOUT。第二運算放大器POP耦接第二位準偏移器PLS，用以分別接收第二中壓信號PMV及第二輸入信號PIN並輸出第二輸出信號POUT，其中第二運算放大器POP與第一運算放大器NOP具有不同操作電壓。
需說明的是，信號控制器SC係根據時序控制器TC提供的時序控制信號STC控制其輸出的第一低壓信號NLV及第二低壓信號PLV的時序，致使第一位準偏移器NLS輸出第一中壓信號NMV至第一運算放大器NOP與第二位準偏移器PLS輸出第二中壓信號PMV至第二運算放大器POP的輸出時間彼此相同。
藉此，當第一中壓信號NMV與第二中壓信號PMV的輸出時間彼此相同時，第一運算放大器NOP輸出的第一輸出信號NOUT與第二運算放大器POP輸出的第二輸出信號POUT的波形彼此對稱，致使第一輸出信號NOUT與第二輸出信號POUT所產生的雜訊減少，故能有效改善先前技術因為兩個輸出信號的波形對稱性不佳而產生較多雜訊的缺點。
請參照圖3，圖3繪示圖2中的各信號的時序圖。如圖3所示，第一中壓信號NMV與第一低壓信號NLV的上升沿之間存在第一延遲時間D1且第二中壓信號PMV與第二低壓信號PLV的上升沿之間存在第二延遲時間D2。信號控制器SC可根據時序控制器TC所提供的時序控制信號STC選擇性地分別根據第一延遲時間D1及第二延遲時間D2將第一低壓信號NLV及第二低壓信號PLV的上升沿的時間調整為第一時間t1及第二時間t2，以使第一中壓信號NMV及第二中壓信號PMV的上升沿的時間均為第三時間t3。
當第一中壓信號NMV與第二中壓信號PMV的上升沿的時間t3相同時，第一運算放大器NOP所輸出的第一輸出信號NOUT與第二運算放大器POP所輸出的第二輸出信號POUT的波形的起始時間均為第四時間t4，使得第一輸出信號NOUT與第二輸出信號POUT的波形能夠彼此對稱。藉此，第一輸出信號NOUT與第二輸出信號POUT所產生的雜訊NS明顯減少。
舉例而言，當第一位準偏移器NLS為N型位準偏移器且第二位準偏移器PLS為P型位準偏移器時，第一延遲時間D1會大於第二延遲時間D2，信號控制器SC可根據時序控制器TC提供的時序控制信號STC相對應調整第一低壓信號NLV的上升沿的時間早於第二低壓信號PLV的上升沿的時間，致使第一中壓信號NMV及第二中壓信號PMV的上升沿的時間彼此相同，進而使得第一輸出信號NOUT與第二輸出信號POUT的波形彼此對稱，以有效減少第一輸出信號NOUT與第二輸出信號POUT所產生的雜訊NS。至於第一位準偏移器NLS為P型位準偏移器且第二位準偏移器PLS為N型位準偏移器的情形亦可依此類推，於此不另行贅述。
於實際應用中，第一低壓信號NLV與第二低壓信號PLV可具有可調整的檔位，信號控制器SC可根據時序控制器TC所提供的時序控制信號STC透過趨近方式逐步調整第一低壓信號NLV與第二低壓信號PLV的檔位，直至第一中壓信號NMV與第二中壓信號PMV的輸出時間彼此相同，但不以此為限。
根據本發明之另一較佳具體實施例為一種源極驅動電路運作方法。源極驅動電路運作方法用以運作源極驅動電路。源極驅動電路包括時序控制器、信號控制器、第一位準偏移器、第二位準偏移器、第一運算放大器及第二運算放大器。第二位準偏移器與第一位準偏移器具有不同操作電壓且第二運算放大器與第一運算放大器具有不同操作電壓。
請參照圖4，圖4繪示此實施例中的源極驅動電路運作方法的流程圖。如圖4所示，源極驅動電路運作方法包括下列步驟：
步驟S10：信號控制器根據時序控制器提供的時序控制信號產生第一低壓信號及第二低壓信號；
步驟S12：透過第一位準偏移器將第一低壓信號轉換為第一中壓信號且透過第二位準偏移器將第二低壓信號轉換為第二中壓信號；
步驟S14：透過第一運算放大器根據第一中壓信號及第一輸入信號產生第一輸出信號且透過第二運算放大器根據第二中壓信號及第二輸入信號產生第二輸出信號；以及
步驟S16：信號控制器根據時序控制信號控制其輸出的第一低壓信號及第二低壓信號的時序，致使第一位準偏移器輸出第一中壓信號至第一運算放大器與第二位準偏移器輸出第二中壓信號至第二運算放大器的輸出時間彼此相同。藉此，第一運算放大器輸出的第一輸出信號與第二運算放大器輸出的第二輸出信號的波形彼此對稱，致使第一輸出信號與第二輸出信號所產生的雜訊減少。
於實際應用中，步驟S16所述「信號控制器根據時序控制信號控制其輸出的第一低壓信號及第二低壓信號的時序」可以是信號控制器根據第一中壓信號與第一低壓信號的上升沿之間的第一延遲時間及第二中壓信號與第二低壓信號的上升沿之間的第二延遲時間選擇性地調整第一低壓信號及第二低壓信號的上升沿的時間，以使第一中壓信號及第二中壓信號的上升沿的時間彼此相同，但不以此為限。
於一實施例中，當第一位準偏移器為N型位準偏移器且第二位準偏移器為P型位準偏移器時，第一延遲時間大於第二延遲時間，信號控制器根據時序控制信號相對應調整第一低壓信號的上升沿的時間早於第二低壓信號的上升沿的時間，致使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
於另一實施例中，當第一位準偏移器為P型位準偏移器且第二位準偏移器為N型位準偏移器時，第一延遲時間小於第二延遲時間，信號控制器根據時序控制信號相對應調整第一低壓信號的上升沿的時間晚於第二低壓信號的上升沿的時間，致使第一中壓信號及第二中壓信號的上升沿的時間彼此相同。
於實際應用中，第一低壓信號與第二低壓信號可具有可調整的檔位，信號控制器可根據時序控制信號透過趨近方式逐步調整第一低壓信號與第二低壓信號的檔位，直至第一中壓信號與第二中壓信號的輸出時間彼此相同，但不以此為限。
相較於先前技術，本發明的源極驅動電路及其運作方法可透過其信號控制器根據其時序控制器提供的時序控制信號動態調整其兩個位準偏移器所接收到的兩個低壓信號的上升沿的時間，以使兩個位準偏移器所輸出的兩個中壓信號的上升沿的時間彼此相同，進而增加其兩個運算放大器輸出的兩個輸出信號的波形對稱性，故能有效減少兩個輸出信號所產生的雜訊，以提升源極驅動電路的效能。
2:源極驅動電路
TC:時序控制器
SC:信號控制器
NLS:第一位準偏移器
PLS:第二位準偏移器
NOP:第一運算放大器
POP:第二運算放大器
STC:時序控制信號
NLV:第一低壓信號
PLV:第二低壓信號
NMV:第一中壓信號
PMV:第二中壓信號
NIN:第一輸入信號
NOUT:第一輸出信號
PIN:第二輸入信號
POUT:第二輸出信號
NS:雜訊
t1~t4:第一時間~第四時間
D1:第一延遲時間
D2:第二延遲時間
S10~S16:步驟
圖1繪示先前技術中的源極驅動電路的各信號的時序圖。
圖2繪示本發明的一較佳具體實施例中的源極驅動電路的示意圖。
圖3繪示圖2中的各信號的時序圖。
圖4繪示本發明的另一較佳具體實施例中的源極驅動電路運作方法的流程圖。
2:源極驅動電路
TC:時序控制器
SC:信號控制器
NLS:第一位準偏移器
PLS:第二位準偏移器
NOP:第一運算放大器
POP:第二運算放大器
STC:時序控制信號
NLV:第一低壓信號
PLV:第二低壓信號
NMV:第一中壓信號
PMV:第二中壓信號
NIN:第一輸入信號
NOUT:第一輸出信號
PIN:第二輸入信號
POUT:第二輸出信號
Claims (12)
- 一種源極驅動電路，包括：一時序控制器，用以提供一時序控制信號；一信號控制器，耦接該時序控制器，用以接收該時序控制信號並分別輸出一第一低壓信號及一第二低壓信號；一第一位準偏移器，耦接該信號控制器，用以將該第一低壓信號轉換為一第一中壓信號；一第二位準偏移器，耦接該信號控制器，用以將該第二低壓信號轉換為一第二中壓信號，其中該第二位準偏移器與該第一位準偏移器具有不同操作電壓；一第一運算放大器，耦接該第一位準偏移器，用以分別接收該第一中壓信號及一第一輸入信號並輸出一第一輸出信號；以及一第二運算放大器，耦接該第二位準偏移器，用以分別接收該第二中壓信號及一第二輸入信號並輸出一第二輸出信號，其中該第二運算放大器與該第一運算放大器具有不同操作電壓；其中，該信號控制器根據該時序控制信號控制其輸出的該第一低壓信號及該第二低壓信號的時序，致使該第一位準偏移器輸出該第一中壓信號至該第一運算放大器與該第二位準偏移器輸出該第二中壓信號至該第二運算放大器的輸出時間彼此相同。
- 如請求項1所述的源極驅動電路，其中當該第一中壓信號與該第二中壓信號的輸出時間彼此相同時，該第一運算放大器 輸出的該第一輸出信號與該第二運算放大器輸出的該第二輸出信號的波形彼此對稱，致使該第一輸出信號與該第二輸出信號所產生的雜訊減少。
- 如請求項1所述的源極驅動電路，其中該時序控制信號控制該第一低壓信號及該第二低壓信號的時序係根據該第一中壓信號與該第一低壓信號的上升沿之間的第一延遲時間及該第二中壓信號與該第二低壓信號的上升沿之間的第二延遲時間選擇性地調整該第一低壓信號及該第二低壓信號的上升沿的時間，以使該第一中壓信號及該第二中壓信號的上升沿的時間彼此相同。
- 如請求項1所述的源極驅動電路，其中該第一低壓信號與該第二低壓信號具有可調整的檔位，該時序控制信號控制該第一低壓信號及該第二低壓信號的時序係透過趨近方式逐步調整該第一低壓信號與該第二低壓信號的檔位，直至該第一中壓信號與該第二中壓信號的輸出時間彼此相同。
- 如請求項3所述的源極驅動電路，其中當該第一位準偏移器為N型位準偏移器且該第二位準偏移器為P型位準偏移器時，該第一延遲時間大於該第二延遲時間，該時序控制信號相對應調整該第一低壓信號的上升沿的時間早於該第二低壓信號的上升沿的時間，致使該第一中壓信號及該第二中壓信號的上升沿的時間彼此相同。
- 如請求項3所述的源極驅動電路，其中當該第一位準偏移器為P型位準偏移器且該第二位準偏移器為N型位準偏移器時， 該第一延遲時間小於該第二延遲時間，該時序控制信號相對應調整該第一低壓信號的上升沿的時間晚於該第二低壓信號的上升沿的時間，致使該第一中壓信號及該第二中壓信號的上升沿的時間彼此相同。
- 一種源極驅動電路運作方法，用以運作一源極驅動電路，該源極驅動電路包括一時序控制器、一信號控制器、一第一位準偏移器、一第二位準偏移器、一第一運算放大器及一第二運算放大器，該第二位準偏移器與該第一位準偏移器具有不同操作電壓且該第二運算放大器與該第一運算放大器具有不同操作電壓，該源極驅動電路運作方法包括下列步驟：該信號控制器根據該時序控制器提供的一時序控制信號產生一第一低壓信號及一第二低壓信號；透過該第一位準偏移器將該第一低壓信號轉換為一第一中壓信號且透過該第二位準偏移器將該第二低壓信號轉換為一第二中壓信號；以及透過該第一運算放大器根據該第一中壓信號及一第一輸入信號產生一第一輸出信號且透過該第二運算放大器根據該第二中壓信號及一第二輸入信號產生一第二輸出信號；其中，該信號控制器根據該時序控制信號控制其輸出的該第一低壓信號及該第二低壓信號的時序，致使該第一位準偏移器輸出該第一中壓信號至該第一運算放大器與該第二位準偏移器輸出該第二中壓信號至該第二運算放大器的輸出時間彼此相同。
- 如請求項7所述的源極驅動電路運作方法，其中當該第一中壓信號與該第二中壓信號的輸出時間彼此相同時，該第一運算放大器輸出的該第一輸出信號與該第二運算放大器輸出的該第二輸出信號的波形彼此對稱，致使該第一輸出信號與該第二輸出信號所產生的雜訊減少。
- 如請求項7所述的源極驅動電路運作方法，其中該時序控制信號控制該第一低壓信號及該第二低壓信號的時序係根據該第一中壓信號與該第一低壓信號的上升沿之間的第一延遲時間及該第二中壓信號與該第二低壓信號的上升沿之間的第二延遲時間選擇性地調整該第一低壓信號及該第二低壓信號的上升沿的時間，以使該第一中壓信號及該第二中壓信號的上升沿的時間彼此相同。
- 如請求項7所述的源極驅動電路運作方法，其中該第一低壓信號與該第二低壓信號具有可調整的檔位，該時序控制信號控制該第一低壓信號及該第二低壓信號的時序係透過趨近方式逐步調整該第一低壓信號與該第二低壓信號的檔位，直至該第一中壓信號與該第二中壓信號的輸出時間彼此相同。
- 如請求項9所述的源極驅動電路運作方法，其中當該第一位準偏移器為N型位準偏移器且該第二位準偏移器為P型位準偏移器時，該第一延遲時間大於該第二延遲時間，該時序控制信號相對應調整該第一低壓信號的上升沿的時間早於該第二低壓信號的上升 沿的時間，致使該第一中壓信號及該第二中壓信號的上升沿的時間彼此相同。
- 如請求項9所述的源極驅動電路運作方法，其中當該第一位準偏移器為P型位準偏移器且該第二位準偏移器為N型位準偏移器時，該第一延遲時間小於該第二延遲時間，該時序控制信號相對應調整該第一低壓信號的上升沿的時間晚於該第二低壓信號的上升沿的時間，致使該第一中壓信號及該第二中壓信號的上升沿的時間彼此相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112113493A TWI830645B (zh) | 2023-04-11 | 2023-04-11 | 源極驅動電路及其運作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112113493A TWI830645B (zh) | 2023-04-11 | 2023-04-11 | 源極驅動電路及其運作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI830645B true TWI830645B (zh) | 2024-01-21 |
Family
ID=90459333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112113493A TWI830645B (zh) | 2023-04-11 | 2023-04-11 | 源極驅動電路及其運作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI830645B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202125198A (zh) * | 2019-12-26 | 2021-07-01 | 南韓商樂金顯示科技股份有限公司 | 觸控顯示裝置及資料驅動電路 |
| US20220114982A1 (en) * | 2018-11-22 | 2022-04-14 | Lapis Semiconductor Co., Ltd. | Display device and data driver |
-
2023
- 2023-04-11 TW TW112113493A patent/TWI830645B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220114982A1 (en) * | 2018-11-22 | 2022-04-14 | Lapis Semiconductor Co., Ltd. | Display device and data driver |
| US11574609B2 (en) * | 2018-11-22 | 2023-02-07 | Lapis Semiconductor Co., Ltd. | Display device and data driver |
| TW202125198A (zh) * | 2019-12-26 | 2021-07-01 | 南韓商樂金顯示科技股份有限公司 | 觸控顯示裝置及資料驅動電路 |
| TWI762087B (zh) * | 2019-12-26 | 2022-04-21 | 南韓商樂金顯示科技股份有限公司 | 觸控顯示裝置及資料驅動電路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4267655B2 (ja) | 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機） | |
| JP5635507B2 (ja) | 増幅装置 | |
| WO2009042474A3 (en) | Reduced voltage differential receiver | |
| US9634656B2 (en) | Current driver circuit | |
| TWI830645B (zh) | 源極驅動電路及其運作方法 | |
| KR101405241B1 (ko) | 데이터 통신용 송신기 | |
| TWI588714B (zh) | 時序控制器及觸控面板的雜訊抑制方法 | |
| US7489189B2 (en) | Power amplifier circuit reducing electromagnetic interference | |
| KR20140002180A (ko) | 리시버 회로 | |
| JP2009135673A (ja) | 遅延調整回路 | |
| JP2012090247A (ja) | レベルシフト回路及びその方法 | |
| EP3514956B1 (en) | Clock distribution | |
| JP2011166791A (ja) | データドライバーのデジタルアナログ変換装置及びその変換方法 | |
| US7667520B2 (en) | Level shift device having reduced error in the duty ratio of the output signal | |
| US8130748B2 (en) | Transmitter circuit to compensate for influence of crosstalk noise in pre-emphasis scheme | |
| US20130241904A1 (en) | Driving circuit and data transmitting method thereof | |
| KR100282420B1 (ko) | 입력버퍼회로 | |
| TW202423175A (zh) | Led驅動系統及方法 | |
| JP2018174380A (ja) | 信号増幅器 | |
| US11552656B2 (en) | Current mode logic driver and transmission driver including the same | |
| KR101701025B1 (ko) | 전력증폭기용 입력 드라이버 및 송신기 | |
| CN109150140B (zh) | 一种差值型相对延时调节器 | |
| JPH0454020A (ja) | ディジタル・アナログコンバータ | |
| JP2010041680A (ja) | Ｄ級増幅装置 | |
| TW202347969A (zh) | 數位類比轉換裝置及其操作方法 |