TWI829251B - 管理記憶裝置之方法與相關的記憶裝置 - Google Patents

管理記憶裝置之方法與相關的記憶裝置 Download PDF

Info

Publication number
TWI829251B
TWI829251B TW111127029A TW111127029A TWI829251B TW I829251 B TWI829251 B TW I829251B TW 111127029 A TW111127029 A TW 111127029A TW 111127029 A TW111127029 A TW 111127029A TW I829251 B TWI829251 B TW I829251B
Authority
TW
Taiwan
Prior art keywords
page
page address
data
block
physical
Prior art date
Application number
TW111127029A
Other languages
English (en)
Other versions
TW202242657A (zh
Inventor
林財成
李俊坤
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Publication of TW202242657A publication Critical patent/TW202242657A/zh
Application granted granted Critical
Publication of TWI829251B publication Critical patent/TWI829251B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本發明提供一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊，該方法包含有：提供至少一局部頁位址鏈結表予該記憶裝置之至少一區塊，其中該局部頁位址鏈結表包含複數個頁的實體頁位址與邏輯頁位址之間的鏈結關係；以及依據該局部頁位址鏈結表建立該記憶裝置之一全域頁位址鏈結表。

Description

管理記憶裝置之方法與相關的記憶裝置
本發明係有關於快閃記憶體（Flash Memory）之控制，尤指一種用來管理一記憶裝置之方法以及其相關之記憶裝置。
當一主裝置存取一記憶裝置例如固態硬碟（Solid State Drive, SSD）時，該主裝置於典型狀況下會送出一存取指令與至少一對應的邏輯位址至該記憶裝置。該記憶裝置之一控制器接收該邏輯位址並藉由利用一邏輯實體位址鏈結表將該邏輯位址轉換為一實體位址。如此，該控制器藉由利用該實體位址來存取該記憶裝置之至少一實體記憶體元件。例如：該記憶體元件可用一個或多個快閃記憶體晶片（為了簡明起見，其可稱為快閃晶片）來實施。
該邏輯實體位址鏈結表可依照該記憶體元件中之一記憶單位來建立。例如：該邏輯實體位址鏈結表可依照區塊或頁來建立。當該邏輯實體位址鏈結表係依照區塊來建立時，該邏輯實體位址鏈結表可稱為邏輯實體區塊位址鏈結表。當該邏輯實體位址鏈結表係依照頁來建立時，該邏輯實體位址鏈結表可稱為邏輯實體頁位址鏈結表。另外，一邏輯實體頁位址鏈結表可稱為全域頁位址鏈結表，其包含關於該記憶裝置中之複數個區塊（或全部的區塊）的諸頁之鏈結關係。
假設該記憶體元件具有X個實體區塊，且每一實體區塊具有Y個實體頁。在該邏輯實體位址鏈結表係依照區塊來建立之狀況下，該相關的邏輯實體區塊位址鏈結表之建立可透過讀取每一實體區塊之一頁所儲存之一邏輯區塊位址以及記錄該實體區塊與相關的邏輯區塊之間的關係來實現。為了建立該邏輯實體區塊位址鏈結表，必須讀取分別對應於該X個實體區塊之X頁，其中所需時間假設為x秒。
在該邏輯實體位址鏈結表係依照頁來建立之狀況下，該相關的全域頁位址鏈結表之建立可透過讀取全部的實體區塊之每一實體頁所儲存之一邏輯頁位址以及記錄該實體頁與該相關的邏輯頁之間的關係來實現。為了建立該全域頁位址鏈結表，必須讀取至少X·Y頁，需要x·Y秒。若一區塊具有1024頁，則建立該全域頁位址鏈結表所需時間是建立該邏輯實體區塊位址鏈結表所需時間的1024倍，即1024·x秒；由於處理速度實在太慢了，此為令人無法接受的處理時間。亦即，當按照此方式實施該全域頁位址鏈結表時，存取該記憶裝置之整體效能會被拖垮。因此，需要一新穎的方法以便有效率地建立該邏輯實體位址鏈結表，並且需要相關方法以便管理透過該新穎的方法來運作之記憶裝置。
因此，本發明之目的之一在於提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置，以解決上述問題。
本發明之另一目的在於提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置，以針對該記憶裝置之一備用區（Spare Region）與一資料區之安排進行優化。
本發明之至少一較佳實施例中提供一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性（Non-volatile, NV）記憶體元件，每一非揮發性記憶體元件包含複數個區塊（Block），該方法包含有：提供至少一局部頁位址鏈結表（Local Page Address Linking Table）予該記憶裝置之至少一區塊，其中該局部頁位址鏈結表包含複數個頁的實體頁位址與邏輯頁位址之間的鏈結關係；以及依據該局部頁位址鏈結表建立該記憶裝置之一全域頁位址鏈結表（Global Page Address Linking Table）。其中，當該些區塊中至少一區塊的全部資料頁皆被寫入之前，建立一暫時局部頁位址鏈結表，該暫時局部頁位址鏈結表包含對應於該至少一區塊的全部資料頁的複數個邏輯頁位址；以及當該些區塊中該至少一區塊的全部資料頁皆被寫入之後，依據該暫時局部頁位址鏈結表來建立一局部頁位址鏈結表。
本發明於提供上述方法之同時，亦對應地提供一種記憶裝置，包含有：至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊；以及一處理單元，用來依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置，其中該處理單元係用來提供至少一局部頁位址鏈結表予該記憶裝置之至少一區塊，以及該局部頁位址鏈結表包含複數個頁的實體頁位址與邏輯頁位址之間的鏈結關係；其中該處理單元係用來依據該局部頁位址鏈結表建立該記憶裝置之一全域頁位址鏈結表。其中，當該些區塊中至少一區塊的全部資料頁皆被寫入之前，建立一暫時局部頁位址鏈結表，該暫時局部頁位址鏈結表包含對應於該至少一區塊的全部資料頁的複數個邏輯頁位址；以及當該些區塊中該至少一區塊的全部資料頁皆被寫入之後，依據該暫時局部頁位址鏈結表來建立一局部頁位址鏈結表。
本發明之至少一較佳實施例中提供一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊，該方法包含有：自一主裝置（Host）接收一第一存取指令；分析該第一存取指令以取得屬於一第一邏輯區塊之一第一主裝置位址；將該第一主裝置位址鏈結（Link）至一實體區塊；自該主裝置接收一第二存取指令；分析該第二存取指令以取得屬於一第二邏輯區塊之一第二主裝置位址，其中該第二邏輯區塊異於該第一邏輯區塊；以及將該第二主裝置位址鏈結至該實體區塊。其中，當該些區塊中至少一區塊的全部資料頁皆被寫入之前，建立一暫時局部頁位址鏈結表，該暫時局部頁位址鏈結表包含對應於該至少一區塊的全部資料頁的複數個邏輯頁位址；以及當該些區塊中該至少一區塊的全部資料頁皆被寫入之後，依據該暫時局部頁位址鏈結表來建立一局部頁位址鏈結表。
本發明之至少一較佳實施例中提供一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊，該方法包含有：自一主裝置接收一第一存取指令；分析該第一存取指令以取得屬於一邏輯區塊之一第一主裝置位址；將該第一主裝置位址鏈結至一第一實體區塊之至少一頁；自該主裝置接收一第二存取指令；分析該第二存取指令以取得屬於該邏輯區塊之一第二主裝置位址；以及將該第二主裝置位址鏈結至一第二實體區塊之至少一頁，其中該第二實體區塊異於該第一實體區塊。其中，當該些區塊中至少一區塊的全部資料頁皆被寫入之前，建立一暫時局部頁位址鏈結表，該暫時局部頁位址鏈結表包含對應於該至少一區塊的全部資料頁的複數個邏輯頁位址；以及當該些區塊中該至少一區塊的全部資料頁皆被寫入之後，依據該暫時局部頁位址鏈結表來建立一局部頁位址鏈結表。
本發明之至少一較佳實施例中提供一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊，該方法包含有：建立至少一局部頁位址鏈結表，其含有複數個實體頁位址與至少一邏輯頁位址之間的頁位址鏈結關係，其中該至少一局部頁位址鏈結表包含一第一局部頁位址鏈結表與一第二局部頁位址鏈結表，該第一局部頁位址鏈結表含有複數個第一實體頁之一第一頁位址鏈結關係，而該第二局部頁位址鏈結表含有複數個第二實體頁之一第二頁位址鏈結關係，以及該些第二實體頁異於該些第一實體頁；依據該至少一局部頁位址鏈結表建立一全域頁位址鏈結表；以及依據該全域頁位址鏈結表存取該記憶裝置。其中，當該些區塊中至少一區塊的全部資料頁皆被寫入之前，建立一暫時局部頁位址鏈結表，該暫時局部頁位址鏈結表包含對應於該至少一區塊的全部資料頁的複數個邏輯頁位址；以及當該些區塊中該至少一區塊的全部資料頁皆被寫入之後，依據該暫時局部頁位址鏈結表來建立一局部頁位址鏈結表。
本發明的好處之一是，相較於習知技術，本發明之方法與裝置可大幅地省下建立邏輯實體位址鏈結表的時間，諸如建立一全域頁位址鏈結表的時間。因此，本發明提供較習知技術更佳的效能。
本發明的另一好處是，本發明之方法與裝置可於存取該些頁期間記錄使用資訊，而因此可依據該使用資訊來有效率地管理全部的區塊的使用。於是，該備用區與該資料區的安排可被優化。
請參考第1圖，其繪示依據本發明一第一實施例之一種記憶裝置100的示意圖。記憶裝置100包含：一處理單元110，一揮發性（Volatile）記憶體120，一傳輸介面130，複數個非揮發性（Non-volatile, NV）記憶體元件140_0、140_1、…、與140_N（例如：快閃晶片），以及一匯流排150。於典型狀況下，於傳輸介面130耦接至一主裝置（未顯示於第1圖）之後，該主裝置可透過傳輸介面130來存取（Access）記憶裝置100。舉例來說，該主裝置可代表一個人電腦，例如一膝上型電腦或一桌上型電腦。
處理單元110可依據內嵌於處理單元110中或接收自處理單元110之外的程式碼（未顯示於第1圖）來管理記憶裝置100。例如：該程式碼可為內嵌於處理單元110之硬體碼，尤其是一唯讀記憶體碼（ROM code）。又例如：該程式碼可為接收自處理單元110之外的韌體碼。尤其是，處理單元110係用來控制揮發性記憶體120、傳輸介面130、非揮發性記憶體元件140_0、140_1、…、與140_N、以及匯流排150。本實施例之處理單元110可為一高級縮減指令集電腦機器（Advanced Reduced Instruction Set Computer Machine, Advanced RISC Machine, ARM）處理器或一亞哥縮減指令集電腦核心（Argonaut RISC Core, ARC）處理器。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，處理單元110可為其它種處理器。
另外，揮發性記憶體120係用來儲存一全域頁位址鏈結表（Global Page Address Linking Table）、該主裝置（未顯示）所存取之資料、以及用來存取記憶裝置100之其它所需資訊。本實施例之揮發性記憶體120可為一動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）或一靜態隨機存取記憶體（Static Random Access Memory, SRAM）。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，揮發性記憶體120可為其它種揮發性記憶體。
依據本實施例，第1圖所示之傳輸介面130係用來傳輸資料以及該主裝置與記憶裝置100之間的指令，其中傳輸介面130符合一特定通訊標準諸如串列高級技術附件（Serial Advanced Technology Attachment, SATA）標準、並列高級技術附件（Parallel Advanced Technology Attachment, PATA）標準、或通用序列匯流排（Universal Serial Bus, USB）標準。例如：記憶裝置100係一設置於該主裝置中之固態硬碟（Solid State Drive, SSD），且該特定通訊標準可為用來實施該主裝置之內部通訊的一些典型通訊標準，諸如串列高級技術附件標準或並列高級技術附件標準。又例如：記憶裝置100係一固態硬碟且位於該主裝置之外，並且該特定通訊標準可為用來實施該主裝置之外部通訊的一些典型通訊標準，諸如通用序列匯流排標準。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，記憶裝置100可為一可攜式記憶裝置諸如一記憶卡，且該特定通訊標準可為用來實施一記憶卡之輸入／輸出介面的一些典型通訊標準，諸如安全數碼（Secure Digital, SD）標準或小型快閃（Compact Flash, CF）標準。
另外，非揮發性記憶體元件140_0、140_1、…、與140_N係用來儲存資料，其中非揮發性記憶體元件140_0、140_1、…、與140_N可為（但不限於）NAND型快閃晶片。匯流排150係用來耦接處理單元110、揮發性記憶體120、傳輸介面130、和非揮發性記憶體元件140_0、140_1、…、與140_N，以及用來進行其通訊。
依據本實施例，處理單元110可於記憶裝置100中提供至少一局部頁位址鏈結表（Local Page Address Linking Table）予記憶裝置100之至少一區塊（Block），其中該局部頁位址鏈結表包含複數個頁的實體頁位址與邏輯頁位址之間的鏈結關係。於本實施例中，處理單元110於記憶裝置100之寫入運作期間建立該局部頁位址鏈結表。處理單元110可另依據該局部頁位址鏈結表建立上述之全域頁位址鏈結表。例如：處理單元110自該至少一局部頁位址鏈結表讀取一特定頁之一第一實體頁位址與一第一邏輯頁位址之間之一第一鏈結關係，然後將該第一鏈結關係記錄進該全域頁位址鏈結表。處理單元110可自該至少一局部頁位址鏈結表另讀取該特定頁之一第二實體頁位址與該第一邏輯頁位址之間之一第二鏈結關係，然後將該第二鏈結關係寫入／記錄進該全域頁位址鏈結表，以更新該全域頁位址鏈結表。
尤其是，處理單元110於記憶裝置100中分別提供複數個局部頁位址鏈結表予記憶裝置100之複數個區塊。亦即，上述之至少一局部頁位址鏈結表包含複數個局部頁位址鏈結表。處理單元110可另依據該些局部頁位址鏈結表建立上述之全域頁位址鏈結表。更明確而言，處理單元110可讀取該些局部頁位址鏈結表中之一者以更新上述之全域頁位址鏈結表。例如：一第一實體頁之第一鏈結關係係讀取自該些局部頁位址鏈結表之一第一局部頁位址鏈結表，而一第二實體頁之第二鏈結關係讀取自該些局部頁位址鏈結表之一第二局部頁位址鏈結表。該些局部頁位址鏈結表之實施細節另參考第2A圖說明如下。
第2A圖繪示非揮發性記憶體元件140_0的一區塊當中之一局部頁位址鏈結表，其中為了簡明起見，非揮發性記憶體元件140_0於本實施例中係稱為快閃晶片0。如第2A圖所示，快閃晶片0包含複數個區塊，例如本實施例中係為區塊0、1、2、…、M。請注意，一區塊係一抹除單位。換言之，當需要抹除資料時，處理單元110同時抹除儲存於該區塊之全部資料。另外，一區塊，諸如第2A圖所示之區塊0，包含複數個頁。例如：快閃晶片0之區塊0包含128頁。在一區塊諸如區塊0當中，這些頁被區分為兩個分區，即用來儲存資料之一資料分區以及用來儲存一局部頁位址鏈結表0之一表格分區。該區塊之資料分區內的諸頁可稱為該區塊之資料頁。
依據本實施例，該資料分區內的頁數以及該表格分區內的頁數可依需要來訂定。例如：頁0、1、2、…、126係用來儲存資料，且該區塊中剩下的頁係用來儲存局部頁位址鏈結表0。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，該資料分區可包含少於127頁，且該表格分區可包含兩頁或更多頁。依據本實施例之另一變化例，該區塊內的總頁數、該資料分區內的頁數以及該表格分區內的頁數可分別予以變化。請注意，一頁係一寫入單位。換言之，當需要寫入資料時，處理單元110一次將相當於一頁的資料寫入一頁。依據本實施例，第1圖所示之非揮發性記憶體元件140_0、140_1、…、與140_N分別稱為快閃晶片0、1、…、與N，其中非揮發性記憶體元件140_0、140_1、…、與140_N中的每一區塊可具有一局部頁位址鏈結表。為了簡明起見，只有快閃晶片0的區塊0之局部頁位址鏈結表0係繪示於第2A圖，是因為每一局部頁位址鏈結表的功能與運作都彼此相似。
於本實施例中，局部頁位址鏈結表0被建立的時間點是當區塊0中之全部資料頁已被寫入，也就是被完全寫入（Fully Programmed）之時。然而，於區塊0中之資料頁被完全寫入之前，處理單元110會暫時地在揮發性記憶體120中儲存一暫時局部頁位址鏈結表0；當區塊0中一實體頁位址與一邏輯頁位址之間的任何鏈結關係改變時，處理單元110就更新暫時局部頁位址鏈結表0。
依據本實施例，該暫時／非暫時局部頁位址鏈結表（例如：該暫時局部頁位址鏈結表0或局部頁位址鏈結表0）之一欄位（項目）的排列順位代表一實體頁位址，而此欄位中的內容代表一相關的邏輯頁位址。例如：假設i P與j P分別為第2A圖所示之暫時／非暫時局部頁位址鏈結表之示例表格位置(i P, j P)當中的列數與行數，並且i P= 0、1、…等且j P= 0、1、…等。在第2A圖所示之暫時／非暫時局部頁位址鏈結表的這個二維陣列示例中，對應於第(i P* 4 + j P)個欄位之示例表格位置(i P, j P)代表一實體頁位址PPN，其可描述如下： PPN = (PBN * DPC + i P* 4 + j P)； 其中參數PBN表示討論中的實體區塊之實體區塊編號（例如：PBN = 0、1、2、…等，分別對應於區塊0、1、2、…等），而參數DPC則表示每一區塊之資料頁數量（例如：於本實施例中係為127）。這只是為了說明的目的而已，並非對本發明之限制。為了便於理解，該暫時／非暫時局部頁位址鏈結表可繪示為單一行，如第2B圖右半部所示。給定i P仍為列數且i P= 0、1、…等，則在第2B圖右半部所示的這個一維陣列示例當中，針對區塊PBN的暫時／非暫時局部頁位址鏈結表而言，對應於第i P個欄位之示例表格位置i P代表一實體頁位址(PBN * DPC + i P)。亦即，針對這個一維陣列示例，上式可被重新改寫如下： PPN = (PBN * DPC + i P)。
請注意，於本實施例中，局部頁位址鏈結表0中之邏輯頁位址的範圍不大於區塊0中之頁數（於本實施例中即128）。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，一局部頁位址鏈結表諸如局部頁位址鏈結表0中之邏輯頁位址的範圍可大於一區塊諸如區塊0中之頁數。
於第2A圖所示之暫時局部頁位址鏈結表0或局部頁位址鏈結表0當中，對應於第一欄位之示例表格位置(0, 0)（即左上角位置）代表實體頁位址0x0000，對應於第二欄位之示例表格位置(0, 1)代表實體頁位址0x0001，對應於第三欄位之示例表格位置(0, 2)代表實體頁位址0x0002，對應於第四欄位之示例表格位置(0, 3)代表實體頁位址0x0003，對應於第五欄位之示例表格位置(1, 0)代表實體頁位址0x0004，如此這般。
依據第2A圖所示之實施例，當該主裝置傳送一指令0予處理單元110以在一邏輯頁位址0x0002寫入資料0時，處理單元110將資料0與邏輯頁位址0x0002寫入快閃晶片0之區塊0之頁0，其中資料0被寫入頁0之一資料位元組區（Data Byte Region，於第2A圖中標示為 “DBR”），而邏輯頁位址0x0002則被寫入頁0之一備用位元組區（Spare Byte Region，於第2A圖中標示為 “SBR”）作為備用資訊。另外，處理單元110將邏輯頁位址0x0002寫入該暫時局部頁位址鏈結表0之第一欄位（於本實施例中或為其示例表格位置(0, 0)，即第一列、第一行之示例表格位置），以藉此指出邏輯頁位址0x0002鏈結／映射至快閃晶片0之區塊0之頁0，其實體頁位址係為0x0000。
相仿地，當該主裝置接著傳送一指令1予處理單元110以在一邏輯頁位址0x0001寫入資料1時，處理單元110將資料1與邏輯頁位址0x0001寫入快閃晶片0之區塊0之頁1，其中資料1被寫入頁1之一資料位元組區（標示為 “DBR”），且邏輯頁位址0x0001被寫入頁1之一備用位元組區（標示為 “SBR”）作為備用資訊。另外，處理單元110將邏輯頁位址0x0001寫入該暫時局部頁位址鏈結表0之第二欄位（於本實施例中或為其示例表格位置(0, 1)，即第一列、第二行之示例表格位置），以藉此指出邏輯頁位址0x0001鏈結／映射到快閃晶片0之區塊0之頁1，其實體頁位址係為0x0001。之後，當該主裝置傳送一指令2予處理單元110以在邏輯頁位址0x0002寫入資料2時，處理單元110將資料2與邏輯頁位址0x0002寫入區塊0之頁2，其中資料2被寫入頁2之一資料位元組區（標示為“DBR”），且邏輯頁位址0x0002被寫入頁2之一備用位元組區（標示為“SBR”）作為備用資訊。另外，處理單元110將邏輯頁位址0x0002寫入該暫時局部頁位址鏈結表0之第三欄位（於本實施例中或為其示例表格位置(0, 2)，即第一列、第三行之示例表格位置），以藉此更新鏈結／映射關係：邏輯頁位址0x0002鏈結／映射到快閃晶片0之區塊0之頁2，其實體頁位址係為0x0002。為了簡明起見，後續各頁之運作與前述相仿之處不再重複贅述。
請參考第2A圖之右上角部分，在以上運作之後，一系列的邏輯頁位址{0x0002, 0x0001, 0x0002, 0x0005, 0x0003, 0x0007, 0x0010, 0x0008, …, 0x0000, 0x0009, 0x0004}遂被寫入暫時局部頁位址鏈結表0。當區塊0當中之全部資料頁（於本實施例即頁0、1、2、…、126）均已被寫入時，處理單元110複製暫時局部頁位址鏈結表0以建立局部頁位址鏈結表0。更明確而言，處理單元110將局部頁位址鏈結表0寫入快閃晶片0中的區塊0之該表格分區（於本實施例即區塊0中所剩的頁127）。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，處理單元110可針對一區塊中之一部分資料頁寫入一局部頁位址鏈結表，而非針對該區塊中之全部資料頁。
於本變化例中，在寫入一特定區塊的資料頁中之一第一部分之後，處理單元110可針對第一部分資料頁寫入一第一局部頁位址鏈結表，其中該第一局部頁位址鏈結表係位於該第一部分資料頁之後。在寫入該特定區塊的資料頁中之一第二部分之後，處理單元110可針對第二部分資料頁寫入一第二局部頁位址鏈結表。例如：該第二局部頁位址鏈結表係位於該第二部分資料頁之後。又例如：該第二局部頁位址鏈結表係位於該特定區塊的結尾處（例如：最後一頁）。又例如：該第二局部頁位址鏈結表係位於該特定區塊之次一區塊的開始處（例如：該次一區塊的第一頁）。又例如：該第二局部頁位址鏈結表係位於該特定區塊之次一區塊的另一頁（或其它某些頁）。
第3A至3F圖分別繪示本發明一實施例中關於記憶裝置100的全域頁位址鏈結表之數個範例版本。當處理單元110建立記憶裝置100之全域頁位址鏈結表時，處理單元110讀取分別對應於記憶裝置100各個區塊之該些局部頁位址鏈結表每一者，以建立該全域頁位址鏈結表。例如：於記憶裝置100中，若只有快閃晶片0之區塊0與1已被完全寫入，且若區塊0之局部頁位址鏈結表0以及區塊1之全域頁位址鏈結表1已被建立，則處理單元110讀取局部頁位址鏈結表0與1以建立該全域頁位址鏈結表。
首先請參考第3A圖之左半部，依據本實施例，該全域頁位址鏈結表之一欄位的排列順位代表一邏輯頁位址，且此欄位之內容代表一相關的實體頁位址。例如：給定i L與j L分別為第3A圖左半部所示之全域頁位址鏈結表之示例表格位置(i L, j L)的列數與行數，並且在此二維陣列示例中i L= 0、1、…等且j L= 0、1、…等，則對應於第(i L* 4 + j L)個欄位之示例表格位置(i L, j L)代表一邏輯頁位址(i L* 4 + j L)。這只是為了說明的目的而已，並非對本發明之限制。為了便於理解，該全域頁位址鏈結表可繪示為單一行，如第3A圖之右半部所示；給定i L仍為列數且i L= 0、1、…等，則於該全域頁位址鏈結表的這個一維陣列示例中，對應於第i L個欄位之示例表格位置i L代表一邏輯頁位址i L。
在第3A圖左半部所示之全域頁位址鏈結表中，對應於第一欄位之示例表格位置(0, 0)（即左上角位置）代表邏輯頁位址0x0000，對應於第二欄位之示例表格位置(0, 1)代表邏輯頁位址0x0001，對應於第三欄位之示例表格位置(0, 2)代表邏輯頁位址0x0002，對應於第四欄位之示例表格位置(0, 3)代表邏輯頁位址0x0003，對應於第五欄位之示例表格位置(1, 0)代表邏輯頁位址0x0004，如此這般。
當處理單元110建立該全域頁位址鏈結表時，處理單元110讀取第2A圖所示之局部頁位址鏈結表0之第一欄位並且取得邏輯頁位址0x0002，而因此決定邏輯頁位址0x0002鏈結到快閃晶片0之區塊0之頁0，其實體頁位址係0x0000。如第3A圖所示，處理單元110將實體頁位址0x0000（實體頁0x0000）寫入該全域頁位址鏈結表之第三欄位（即其二維陣列示例之示例表格位置(0, 2)），以指出邏輯頁位址0x0002（邏輯頁0x0002）鏈結到實體頁位址0x0000。
接下來，處理單元110讀取第2A圖所示之局部頁位址鏈結表0之第二欄位並取得邏輯頁位址0x0001，而因此決定邏輯頁位址0x0001鏈結到快閃晶片0之區塊0之頁1，其實體頁位址係0x0001。如第3B圖所示，處理單元110將實體頁位址0x0001寫入該全域頁位址鏈結表之第二欄位，以指出邏輯頁位址0x0001（邏輯頁0x0001）鏈結到實體頁位址0x0001（實體頁0x0001）。
然後，處理單元110讀取第2A圖所示之局部頁位址鏈結表0之第三欄位並取得邏輯頁位址0x0002，而因此判定邏輯頁位址0x0002鏈結到快閃晶片0之區塊0之頁2，其實體頁位址係0x0002。如第3C圖所示，處理單元110將實體頁位址0x0002寫入（或更新）至該全域頁位址鏈結表之第三欄位，以指出邏輯頁位址0x0002（邏輯頁0x0002）鏈結到實體頁位址0x0002（實體頁0x0002）。
接下來，處理單元110讀取第2A圖所示之局部頁位址鏈結表0之第四欄位並取得邏輯頁位址0x0005，而因此判定邏輯頁位址0x0005鏈結到快閃晶片0之區塊0之頁3，其實體頁位址係0x0003。如第3D圖所示，處理單元110將實體頁位址0x0003寫入該全域頁位址鏈結表之第六欄位，以指出邏輯頁位址0x0005（邏輯頁0x0005）鏈結到實體頁位址0x0003（實體頁0x0003）。
之後，處理單元110讀取第2A圖所示之局部頁位址鏈結表0之第五欄位並取得邏輯頁位址0x0003，而因此判定邏輯頁位址0x0003鏈結到快閃晶片0之區塊0之頁4，其實體頁位址係0x0004。如第3E圖所示，處理單元110將實體頁位址0x0004寫入該全域頁位址鏈結表之第四欄位，以指出邏輯頁位址0x0003（邏輯頁0x0003）鏈結到實體頁位址0x0004實體頁0x0004）。後續各鏈結關係之相關運作與前述相仿之處不再重複贅述。於讀取第2A圖所示之局部頁位址鏈結表0之全部欄位以及將相對應的實體頁位址填入該全域頁位址鏈結表之相關的欄位之後，處理單元110建立該全域頁位址鏈結表，如第3F圖所示。
第4圖繪示本發明一實施例中關於快閃晶片0的區塊1中之局部頁位址鏈結表1。於讀取第2A圖所示之局部頁位址鏈結表0之全部欄位以及如第3F圖所示地將相對應的實體頁位址填入該全域頁位址鏈結表之相關的欄位之後，處理單元110另讀取區塊1中之局部頁位址鏈結表1以完成該全域頁位址鏈結表。請注意，於本實施例中，當區塊1之全部資料頁已被寫入時，處理單元110建立局部頁位址鏈結表1。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，當一區塊中至少一資料頁（例如：一資料頁或複數個資料頁）已被寫入時，處理單元110可針對此區塊建立一局部頁位址鏈結表。於本變化例中，處理單元110係針對此區塊而建立該局部頁位址鏈結表，尤其是針對該至少一資料頁而建立該局部頁位址鏈結表。例如：處理單元110係針對少數資料頁諸如此區塊之實體頁0與1而建立該局部頁位址鏈結表，其中針對實體頁0與1之該局部頁位址鏈結表被建立且儲存於後續的實體頁，即實體頁2。當建立（或更新）該全域頁位址鏈結表時，在處理單元110於此區塊之最後一頁中找不到局部頁位址鏈結表的狀況下，處理單元110嘗試找出此區塊中最後寫入的頁。於本變化例中，處理單元110由最後一頁開始往前面各頁搜尋，以找出此區塊中最後寫入的頁。於是，處理單元110自該區塊中之最後寫入的頁讀取該局部頁位址鏈結表之全部欄位，並將相對應的實體頁位址填入該全域頁位址鏈結表中之相關的欄位，以完成／更新該全域頁位址鏈結表。
依據第4圖所示之實施例，處理單元110讀取全域頁位址鏈結表1之第一欄位並取得邏輯頁位址0x0006，而因此判定邏輯頁位址0x0006鏈結到快閃晶片0之區塊1之頁0，其實體頁位址於本實施例中係0x0127。如第5A圖所示，處理單元110將實體頁位址0x0127寫入該全域頁位址鏈結表之第七欄位以指出邏輯頁位址0x0006（邏輯頁0x0006）鏈結到實體頁位址0x0127（實體頁0x0127）。
接下來，處理單元110讀取第4圖所示之全域頁位址鏈結表1之第二欄位並取得邏輯頁位址0x0002，而因此判定邏輯頁位址0x0002鏈結到快閃晶片0之區塊1之頁1，其實體頁位址係0x0128。如第5B圖所示，處理單元110將實體頁位址0x0128寫入（或更新）至該全域頁位址鏈結表之第三欄位以指出邏輯頁位址0x0002（邏輯頁0x0002）鏈結到實體頁位址0x0128（實體頁0x0128）。後續各鏈結關係之相關運作與前述相仿之處不再重複贅述。於讀取該些局部頁位址鏈結表0與1之全部欄位並將相對應的實體頁位址填入該全域頁位址鏈結表之相關的欄位之後，處理單元110完成該全域頁位址鏈結表。
本實施例之處理單元110並不藉由讀取非揮發性記憶體元件140_0、140_1、…、與140_N之全部頁（或全部記憶單位）來建立該全域頁位址鏈結表，而只是藉由讀取該些被完全或部分寫入之區塊中之少數局部頁位址鏈結表，或是讀取代表該些區塊之少數局部頁位址鏈結表。因此，依據本發明所實施之記憶裝置必然具備比習知技術所實施者更佳之效率。
依據本實施例之一變化例，在非揮發性記憶體元件140_0、140_1、…、與140_N之全部資料區塊之全部資料頁被完全寫入的狀況下，處理單元110只讀取分別對應於該些資料區塊之該些局部頁位址鏈結表以建立該全域頁位址鏈結表。若非揮發性記憶體元件140_0、140_1、…、與140_N總共具有X D個資料區塊，且每一資料區塊具有Y D個資料頁，處理單元110讀取X D個局部頁位址鏈結表（其總資料量於典型狀況下係小於X D頁）以建立該全域頁位址鏈結表，而非讀取X D·Y D頁。換言之，依據本發明建立該全域頁位址鏈結表所需時間近似於建立該全域區塊位址鏈結表所需時間。
依據本實施例之另一變化例，在一特定區塊並非被完全寫入（即該特定區塊僅被部分寫入）的狀況下，於某一時刻該特定區塊中並沒有局部頁位址鏈結表；然而在揮發性記憶體120中存在針對該特定區塊之一暫時局部頁位址鏈結表。在記憶裝置100進行關機之前，本變化例之處理單元110可將該暫時局部頁位址鏈結表寫入該特定區塊。例如：在記憶裝置100開機並開始一起始程序之後，該主裝置可讀取儲存於該特定區塊之該局部頁位址鏈結表，以建立或更新該全域頁位址鏈結表。這只是為了說明的目的而已，並非對本發明之限制。又例如：在記憶裝置100開機並開始一起始程序之後，處理單元110可讀取先前已寫入該特定區塊之某些頁，尤其是，讀取先前已寫入該特定區塊之每一頁中的備用位元組區，以建立或更新該全域頁位址鏈結表。
在處理單元110讀取寫入該特定區塊之該些頁以建立或更新該全域頁位址鏈結表的狀況下，處理單元110必須從該特定區塊讀取小於Y D頁的資料。於是，若給定條件：非揮發性記憶體元件140_0、140_1、…、與140_N總共具有X FP個被完全寫入之區塊，且另具有一個內含Y PP個已寫入資料頁之部分寫入區塊；則處理單元110為了完成該全域頁位址鏈結表所必須讀取之資料量係小於(X FP+ Y PP)頁。因此，針對建立該全域頁位址鏈結表，依據本發明實施之記憶裝置仍具備比習知技術所實施者更佳之效率。
依據上述之各個實施例之不同的變化例，處理單元110建立該全域頁位址鏈結表的時間點可於記憶裝置100之任一起始程序期間，或為因應使用者要求之任何時間。
依據上述之各個實施例之不同的變化例，該全域頁位址鏈結表可被分割為儲存於一個或多個非揮發性記憶體元件之複數個部分表格（例如：該些部分表格分別儲存於非揮發性記憶體元件140_0、140_1、…、與140_N）。每一分割後之部分表格可稱為副全域頁位址鏈結表。處理單元110可讀取該全域頁位址鏈結表之至少一個副全域頁位址鏈結表（例如：一個副全域頁位址鏈結表，一些副全域頁位址鏈結表，或全部的副全域頁位址鏈結表）並予以儲存在揮發性記憶體120中；其各種實施變化可依據該全域頁位址鏈結表的大小與揮發性記憶體120的大小來決定，或依據其它要求來決定。處理單元110可利用儲存於揮發性記憶體120之副全域頁位址鏈結表來進行上述之各個實施例所揭露之該些邏輯-至-實體位址轉換運作。
第6圖繪示本發明一實施例中關於非揮發性記憶體元件140_0的內容安排，其中如前面所述，非揮發性記憶體元件140_0於本實施例中係稱為快閃晶片0。如第6圖所示，一頁包含複數個區段，例如：區段0、1、2、與3。一區段係為最小讀取單位，其於本實施例中可為512位元組（Byte）。換言之，在一讀取運作期間，處理單元110可讀取一個區段或複數個區段。
第7A至7D圖繪示本發明一實施例中關於快閃晶片0、1、…、與N之實體位址；於本實施例中，N = 3且M = 1023。由於本實施例之實體位址可落入比上述揭露之某些實施例中所使用的位址範圍[0x0000, 0xFFFF]更為寬廣的範圍；為了簡明起見，以下該些實體位址係以十進位系統來繪示。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，該些實體位址可利用十六進位系統來繪示，其中相較於以上某些實施例，該些實體位址可具有更多位數。依據本實施例之另一變化例，該些實體位址可依需要而利用另一種進位系統來繪示。
針對該些實體區塊位址，快閃晶片0之第一區塊被視為快閃晶片0至3之第一區塊，且被定址（Address）為實體區塊位址0，而因此可稱為實體區塊0。快閃晶片0之最後一區塊被視為快閃晶片0至3之第1024個區塊，且被定址為實體區塊位址1023，而因此可稱為實體區塊1023。快閃晶片1之第一區塊被視為快閃晶片0至3之第1025個區塊，且被定址為實體區塊位址1024，而因此可稱為實體區塊1024，如此這般。快閃晶片3之最後一區塊被視為快閃晶片0至3之第4096個區塊，且被定址為實體區塊位址4095，而因此可稱為實體區塊4095。於本實施例中，快閃晶片0至3之區塊包含4組實體區塊：{0, 1, …, 1023}、{1024, 1025, …, 2047}、{2048, 2049, …, 3071}、與{3072, 3073, …, 4095}，即總共4096個實體區塊。
針對該些實體頁位址，實體區塊0之第一頁被視為快閃晶片0至3之第一頁，且被定址為實體頁位址0，而因此可稱為實體頁0。實體區塊0之最後一頁被視為快閃晶片0至3之第128頁，且被定址為實體頁位址127，而因此可稱為實體頁127。實體區塊1之第一頁被視為快閃晶片0至3之第129頁，且被定址為實體頁位址128，而因此可稱為實體頁128，如此這般。實體區塊4095之最後一頁被視為快閃晶片0至3之第524288頁，且被定址為實體頁位址524287，而因此可稱為實體頁524287。於本實施例中，快閃晶片0至3之諸頁包含4096組實體頁：{0, 1, …, 127}、{128, 129, …, 255}、…、與{524160, 524161, …, 524287}，即總共524288個實體頁。
第8圖繪示用來管理第7A至7D圖所示之快閃晶片0至3之一資料區與一備用區（Spare Region）。如第8圖所示，快閃晶片0至3在邏輯上被區分為該資料區與該備用區。該資料區係用來儲存資料，且在一開始可包含實體區塊2、3、…、與4095。該備用區係用來寫入新資料，其中該備用區於典型狀況下包含已被抹除的區塊，且在一開始可包含實體區塊0與1。在許多存取運作之後，該備用區可在邏輯上包含不同的一組實體區塊，且該資料區可在邏輯上包含其它實體區塊。例如：在許多存取運作之後，該備用區可包含實體區塊4094與4095，且該資料區可包含實體區塊0至4093。於另一實施例中，該備用區可包含實體區塊0、1024、2048、與3096，即快閃晶片0至3中之每一快閃晶片包含在邏輯上屬於該備用區之至少一區塊。請注意，該資料區與該備用區各自的區塊數量可按照使用者／設計者需求來決定。例如：該備用區可包含4個實體區塊，且該資料區可包含4092個實體區塊。
於寫入運作期間，該主裝置傳送一指令C0予記憶裝置100以於對應的主裝置位址0000008至0000011寫入4個區段的資料D S0至D S3。揮發性記憶體120暫時地儲存資料D S0至D S3。處理單元110分析指令C0以執行對應於指令C0之寫入運作。處理單元110將主裝置位址0000008至0000011轉換成相關的邏輯位址。處理單元110將主裝置位址0000008除以一頁之區段數，於本實施例中即除以4，並且取得一商數2與一餘數0。商數2表示其邏輯頁位址係為2，而因此邏輯頁位址2所指出之邏輯頁可稱為邏輯頁2。另外，餘數0表示資料D S0應被儲存於一頁之第一區段。處理單元110另將主裝置位址0000008除以一區塊之區段數，於本實施例中即除以512，並且取得一商數0與一餘數8。商數0表示其邏輯區塊位址係為0，而因此邏輯區塊位址0所指出之邏輯區塊可稱為邏輯區塊0。
實作上，當該主裝置位址係以二進位系統來表示時，該些除法運作可藉由截去（Truncate）該主裝置位址之一部分位元（Bit）來進行。例如：當要將主裝置位址0000008除以4時，處理單元110自該主裝置位址之二進位表示法之諸位元中抽取最後兩位元，即包含最低有效位元（Least Significant Bit, LSB）之兩個相鄰／連續位元，以取得餘數0，並從該二進位表示法抽取其它位元以取得商數2。另外，當要將主裝置位址0000008除以512時，處理單元110可從該主裝置位址之二進位表示法抽取最後九位元，即包含最低有效位元之九個相鄰／連續位元，以取得餘數8，並從該二進位表示法抽取其它位元以取得商數0。因此，於本實施例中，主裝置位址0000008實質上包含(具有)邏輯頁位址2與邏輯區塊位址0的訊息。請注意，由於主裝置位址0000008固有地（inherently）屬於邏輯頁2且固有地屬於邏輯區塊0，故本實施例之一變化例的處理單元110可藉由位元位移（Bit-Shifting）來分析主裝置位址0000008，而非實際地進行該些除法運作。
相仿地，本實施例之處理單元110決定主裝置位址、0000009、0000010、與0000011之邏輯頁位址均為2（即主裝置位址0000009、0000010、與0000011全部固有地屬於邏輯頁2，或包含邏輯頁位址2），且其諸邏輯區塊位址均為0（即主裝置位址0000009、0000010、與0000011還全部固有地屬於邏輯區塊0，或包含邏輯區塊位址0）。另外，資料D S1、D S2、與D S3應分別被儲存於一頁之第二、第三、與第四區段。
於本實施例中，實體區塊0最初被抹除且於邏輯上置於該備用區，處理單元110自該備用區提取（Pop）實體區塊0，並將資料D S0至D S3分別寫入實體頁0之第一、第二、第三、與第四區段。處理單元110另將數值0記錄於本實施例之該全域頁位址鏈結表之第三欄位，以指出邏輯頁2鏈結到實體頁0。第9A至9D圖分別繪示本實施例中之全域頁位址鏈結表之數個範例版本。本實施例之示例表格位置之排列係與第3A至3F圖所示者相似；因此，為了簡明起見就不贅述其細節。請參考第9A圖所示之全域頁位址鏈結表，實體頁位址0已被寫入第三欄位，其指出邏輯頁2鏈結到實體頁0。另一種實施選擇是，實體頁位址0可被寫入其一暫時局部頁位址鏈結表之一對應的欄位以指出邏輯與實體位址的鏈結關係。然後，該全域頁位址鏈結表可對應地被更新。依據該暫時局部頁位址鏈結表更新該全域頁位址鏈結表之實施細節係與上述之各個實施例相似。為了簡明起見，以下各實施例僅繪示出該全域頁位址鏈結表被更新以反映一新的邏輯-至-實體頁位址鏈結關係（Logical-to-Physical Page Address Linking Relationship）；然而，熟悉此領域之人士於取得本發明諸實施例之教導時應可理解，該暫時局部頁位址鏈結表亦可被更新以反映該新的邏輯-至-實體頁位址鏈結關係，因此其相關敘述予以省略。
另外，處理單元110在存取該些頁期間可記錄使用資訊。例如：該使用資訊包含一有效頁數量表，用來分別記錄該些區塊各自之有效頁數量。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，該使用資訊包含一無效頁數量表，用來分別記錄該些區塊各自之無效頁數量。實作上，由於每一完全寫入區塊包含一預定數量的頁（例如：於本實施例中係128頁），故同一完全寫入區塊之有效頁數量與無效頁數量會彼此互補。
依據本實施例，處理單元110將數值1記錄於該有效頁數量表之第一欄位，以指出實體區塊0含有1個有效頁（即1頁的有用資料；或換句話說，1頁的有效資料）。請注意，處理單元110可將該全域頁位址鏈結表與該有效頁數量表儲存於揮發性記憶體120。依此實施方式，在存取該快閃晶片期間，處理單元110可簡便地將該全域頁位址鏈結表與該有效頁數量表予以更新。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，在記憶裝置100進行關機之前，處理單元110可將該全域頁位址鏈結表與該有效頁數量表可從揮發性記憶體120讀出並予以載入／儲存於非揮發性記憶體元件140_0、140_1、…、與140_N中之一個或多個非揮發性記憶體元件。尤其是，處理單元110可將該全域頁位址鏈結表與該有效頁數量表儲存於非揮發性記憶體元件140_0、140_1、…、與140_N之一個或多個鏈結區塊（Link Block）。依此實施方式，在記憶裝置100進行關機時，處理單元110可將該全域頁位址鏈結表與該有效頁數量表可予以保存。上述之每一個鏈結區塊均為用來保存系統資訊之一特定區塊。當記憶裝置100下一回開機時，處理單元110可簡單地從該（些）鏈結區塊取得該全域頁位址鏈結表與該有效頁數量表。
接下來，該主裝置傳送一指令C1予記憶裝置100以將4個區段的資料D S4至D S7寫入對應的主裝置位址0000512至0000515。相仿地，處理單元110決定主裝置位址0000512至0000515之邏輯頁位址均為128（即主裝置位址0000512至0000515全部屬於邏輯頁128，或包含邏輯頁位址128），且其諸邏輯區塊位址均為1（即主裝置位址0000512至0000515還全部屬於邏輯區塊1，或包含邏輯區塊位址1）。另外，資料D S4至D S7應分別被儲存於一頁之第一、第二、第三、與第四區段。由於實體頁0已被寫入，處理單元110將資料D S4至D S7分別寫入實體頁1（其係緊隨於實體頁0之下一頁）之第一、第二、第三、與第四區段。處理單元110另將數值1記錄於第9A圖所示之全域頁位址鏈結表之第129個欄位中，以指出邏輯頁128鏈結到實體頁1。另外，處理單元110將數值2記錄於該有效頁數量表之第一欄位（即處理單元110以數值2更新其第一欄位），以指出實體區塊0含有2個有效頁（即2頁的有效資料）。亦即，處理單元110增加實體區塊0之有效頁數量。這只是為了說明的目的而已，並非對本發明之限制。在該有效頁數量表被代換為上述之無效頁數量表的狀況下，處理單元110維持實體區塊0之無效頁數量的數值。
請注意，主裝置位址0000512至0000515與主裝置位址0000008至0000011屬於不同的邏輯區塊（例如：主裝置位址0000512至0000515屬於邏輯區塊1，而主裝置位址0000008至0000011則屬於邏輯區塊0），然而，這些主裝置位址全部鏈結至同一實體區塊中之相關的頁，並且對應於主裝置位址0000512至0000515之資料以及對應於主裝置位址0000008至0000011之資料均被寫入同一實體區塊，於本實施例中即實體區塊0。
於上述狀況中，當一第一組主裝置位址（例如：主裝置位址0000512至0000515）屬於一第一邏輯區塊（例如：邏輯區塊1）且一第二組主裝置位址（例如：主裝置位址0000008至0000011）屬於一第二邏輯區塊（例如：邏輯區塊0）時，處理單元110可於同一實體區塊（例如：實體區塊0）一併寫入對應於該第一組主裝置位址之資料與對應於該第二組主裝置位址之資料。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，當一第一組主裝置位址屬於一第一邏輯區塊時，處理單元110可將對應於該第一組主裝置位址之資料中之一第一部分與一第二部分分別寫入不同的實體區塊，其中該資料之第一部分與第二部分並不重疊。
於本實施例中，該主裝置接著傳送一指令C2予記憶裝置100以將4個區段的資料D S8至D S11寫入對應的主裝置位址0000004至0000007。相仿地，處理單元110決定主裝置位址0000004至0000007之邏輯頁位址均為1（即主裝置位址0000004至0000007全部屬於邏輯頁1，或包含邏輯頁位址1），且其諸邏輯區塊位址均為0（即主裝置位址0000004至0000007全部屬於邏輯區塊0，或包含邏輯區塊位址0）。另外，資料D S8至D S11應分別被儲存於一頁之第一、第二、第三、與第四區段。由於實體頁1已被寫入，處理單元110將資料D S8至D S11分別寫入實體頁2（其係緊隨於實體頁1之下一頁）之第一、第二、第三、與第四區段。處理單元110另將數值2記錄於第9A圖所示之該全域頁位址鏈結表之第二欄位，以指出邏輯頁1鏈結到實體頁2。另外，處理單元110將數值3記錄於該有效頁數量表之第一欄位（即處理單元110以數值3更新其第一欄位），以指出實體區塊0含有3個有效頁（即3頁的有效資料）。亦即，處理單元110增加實體區塊0之有效頁數量。這只是為了說明的目的而已，並非對本發明之限制。在該有效頁數量表被代換為上述之無效頁數量表的狀況下，處理單元110維持實體區塊0之無效頁數量的數值。
第10A至10F圖分別繪示本實施例中之有效頁數量表之數個範例版本。首先請參考第10A圖之左半部，該有效頁數量表之一欄位的排列順位代表一實體區塊位址，而此欄位中的內容代表一相關的有效頁數量。例如：於本實施例中，給定i PBLK與j PBLK分別為該有效頁數量表之示例表格位置(i PBLK, j PBLK)當中的列數與行數，並且i PBLK= 0、1、…等且j PBLK= 0、1、…等，則對應於第(i PBLK* 4 + j PBLK)個欄位之示例表格位置(i PBLK, j PBLK)代表一實體區塊位址(i PBLK* 4 + j PBLK)。這只是為了說明的目的而已，並非對本發明之限制。為了便於理解，該有效頁數量表可繪示為單一行，如第10A圖之右半部所示。給定i PBLK仍為列數且i PBLK= 0、1、…等，於該有效頁數量表之這個一維陣列示例當中，對應於第i PBLK個欄位之示例表格位置i PBLK代表一實體區塊位址(i PBLK)。於是在本實施例中執行指令C2之後，該全域頁位址鏈結表與該有效頁數量表分別如第9A圖與第10A圖所示地被更新了。
接下來，該主裝置傳送一指令C3予記憶裝置100以將4個區段的資料D S0’至D S3’寫入／更新於對應的主裝置位址0000008至00000011。相仿地，處理單元110決定主裝置位址0000008至00000011之邏輯頁位址均為2（即主裝置位址0000008至0000011全部屬於邏輯頁2，或包含邏輯頁位址2），且其諸邏輯區塊位址均為0（即主裝置位址0000008至0000011全部屬於邏輯區塊0，或包含邏輯區塊位址0）。另外，資料D S0’至D S3’應分別被儲存於一頁之第一、第二、第三、與第四區段。由於實體頁2已被寫入，處理單元110將資料D S0’至D S3’分別寫入實體頁3（其係緊隨於實體頁2之下一頁）之第一、第二、第三、與第四區段。處理單元110另將數值3記錄／更新於第9B圖所示之全域頁位址鏈結表之第三欄位，以指出邏輯頁2現在鏈結到實體頁3。另外，處理單元110仍將數值3記錄於第10B圖所示之有效頁數量表之第一欄位，以指出實體區塊0仍含有3個有效頁。亦即，處理單元110維持實體區塊0之有效頁數量的數值3而不予改變。這只是為了說明的目的而已，並非對本發明之限制。在該有效頁數量表被代換為上述之無效頁數量表的狀況下，處理單元110增加實體區塊0之無效頁數量。
雖然有4頁（即實體頁0至3）已被寫入實體區塊0，當中只有3個實體頁（即實體頁1至3）含有有效資料。由於邏輯頁2之資料已被更新，實體頁0不含有效資料且可被視為一含有無效資料之無效頁。於是在執行指令C3之後，該全域頁位址鏈結表與該有效頁數量表分別如第9B圖與第10B圖所示地被更新了。
請參考第9C圖與第10C圖，於本實施例中，假設在一些寫入運作另被進行之後，實體區塊0之諸頁已經全被寫入，且實體區塊0之有效頁數量係為100。該主裝置傳送一指令C4予記憶裝置100以將4個區段的資料D S0’’至D S3’’寫入／更新對應的主裝置位址0000008至00000011。相仿地，處理單元110決定主裝置位址0000008至00000011之邏輯頁位址均為2（即主裝置位址0000008至0000011全部屬於邏輯頁2，或包含邏輯頁位址2），且其諸邏輯區塊位址均為0（即主裝置位址0000008至0000011全部屬於邏輯區塊0，或包含邏輯區塊位址0）。另外，資料D S0’’至D S3’’應分別被儲存於一頁之第一、第二、第三、與第四區段。由於實體區塊0之全部頁已被寫入，處理單元110將資料D S0’’至D S3’’分別寫入實體頁128（其係緊隨於實體頁127之下一頁）之第一、第二、第三、與第四區段。處理單元110另將數值128記錄／更新於第9D圖所示之全域頁位址鏈結表之第三欄位，以指出邏輯頁2現在鏈結到實體頁128。在此，實體頁3不包含有效資料且可被視為一含有無效資料之無效頁。另外，處理單元110將數值1記錄於該有效頁數量表之第二欄位以指出實體區塊1含有1個有效頁（即1頁的有效資料），並將數值99記錄／更新於該有效頁數量表之第一欄位以指出實體區塊0現在含有99個有效頁（即99頁的有效資料）。亦即，處理單元110減少實體區塊0之有效頁數量。這只是為了說明的目的而已，並非對本發明之限制。在該有效頁數量表被代換為上述之無效頁數量表的狀況下，處理單元110增加實體區塊0之無效頁數量。
於是在執行指令C4之後，該全域頁位址鏈結表與該有效頁數量表分別如第9D圖與第10D圖所示地被更新了。
接下來，該主裝置傳送一指令C5予記憶裝置100以讀取對應於主裝置位址0000008至00000011之4個區段的資料。處理單元110分析指令C5以執行該讀取運作。處理單元110將主裝置位址0000008至0000011轉換成邏輯位址。處理單元110將主裝置位址0000008除以一頁之區段數，於本實施例中即除以4，並且取得一商數2與一餘數0。商數2表示其邏輯頁位址係為2，其中邏輯頁位址2所指出之邏輯頁係為邏輯頁2。另外，餘數0表示資料D S0應已被儲存於一頁之第一區段。相仿地，處理單元110決定主裝置位址0000009、0000010、與0000011之邏輯頁位址均為2（即主裝置位址0000009、0000010、與0000011全部屬於邏輯頁2，或包含邏輯頁位址2），且其諸邏輯區塊位址均為0（即主裝置位址0000009、0000010、與0000011還全部屬於邏輯區塊0，或包含邏輯區塊位址0）。另外，對應於主裝置位址0000008至00000011之資料應已分別被儲存於一頁之第一、第二、第三、與第四區段。處理單元110讀取該全域頁位址鏈結表之第三欄位並取得數值128，其指出對應於邏輯頁2之資料係儲存於實體頁128。處理單元110讀取實體頁128以取得資料D S0’’至D S3’’，並傳送這些資料予該主裝置。
於本實施例中，假設在另外進行許多寫入運作之後，該資料區之全部的區塊（例如：實體區塊0至4093）已被完全寫入，且該備用區包含實體區塊4094與4095，其中該有效頁數量表係繪示於第10E圖。然後，該主裝置傳送一指令C6予記憶裝置100以寫入4個區段的資料D S12至D S15。處理單元110自該備用區提取一實體區塊，諸如實體區塊4094，以供寫入資料D S12至D S15。一般而言，建議應維持該備用區內有足夠的區塊數量。例如：備用區的最少區塊數量必須總是大於零。又例如：備用區的最少區塊數量必須在大部分時間均大於零，其中只要不妨礙記憶裝置100的運作，備用區的最少區塊數量可暫時為零。
假設於本實施例中維持該備用區中足夠的區塊數量是必須的，在該備用區的區塊數量係（或將會）小於一預定值（例如：該預定值係為2）的狀況下，處理單元110必須抹除該資料區中之一實體區塊，以將此抹除後的實體區塊推（Push）入該備用區。處理單元110搜尋該有效頁數量表並找到不包含有效資料之實體區塊2，是因為實體區塊2之有效頁數量係為0。由於實體區塊2具有最少有效頁數量，處理單元110抹除實體區塊2並且接著將抹除後的實體區塊2推入該備用區。如此，該備用區現在包含實體區塊2與4095。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，一旦當實體區塊2之有效頁數量減少為零時，處理單元110可立即抹除實體區塊2。
依據本實施例，假設在另外進行一些寫入運作之後，實體區塊4094之全部頁已被寫入，其中該有效頁數量表係繪示於第10F圖。然後，該主裝置傳送一指令C7予記憶裝置100以寫入4個區段的資料D S16至D S19。處理單元110自該備用區提取一實體區塊，諸如實體區塊4095，以供寫入資料D S16至D S19。
相仿地，當偵測到該備用區的區塊數量係（或將會）小於該預定值，處理單元110必須抹除該資料區中之至少一實體區塊以將該（些）實體區塊推入該備用區。本實施例之處理單元110搜尋第10F圖所示之有效頁數量表並找到具有40頁有效資料之實體區塊0以及具有50頁有效資料之實體區塊1，其中相較於其它實體區塊，實體區塊0與1具有最少有效頁數量。於本實施例中，處理單元110將實體區塊0與1的有效資料移到實體區塊2，並更新該全域頁位址鏈結表以反映該有效資料之移動。換言之，處理單元110讀取實體區塊0與1中之有效資料，將該有效資料寫入實體區塊2，並對應地將該有效資料之邏輯頁位址鏈結到已被寫入該有效資料之實體頁。於移動該有效資料之後，處理單元110抹除實體區塊0與1，並將抹除後的實體區塊0與1推入該備用區。
於本實施例中，當偵測到該備用區的區塊數量係小於該預定值時，處理單元110於典型狀況下會搜尋該有效頁數量表以找出一個或多個具有最少有效頁數量之完全寫入區塊，並抹除該（些）具有最少有效頁數量之完全寫入區塊以將該（些）完全寫入區塊推入該備用區。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，在該有效頁數量表被代換為上述之無效頁數量表的狀況下，處理單元110可搜尋該無效頁數量表以找出一個或多個具有最多無效頁數量之完全寫入區塊，並抹除本變化例之該（些）完全寫入區塊以將該（些）完全寫入區塊推入該備用區。
依據本實施例，處理單元110已自該備用區多提取一個實體區塊予該資料區，諸如實體區塊2，以供合併（Merge）實體區塊0與1。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，只要有一個部分寫入區塊具有足夠的空白頁（Free Page），處理單元110可將該（些）具有最少有效頁數量之完全寫入區塊合併到這個部分寫入區塊，其中上述之空白頁代表包含這些有效頁之區塊當中自從該區塊最近一次抹除以來尚未被寫入之頁。例如：只要這個部分寫入區塊具有足夠的空白頁以供寫入資料D S16至D S19以及實體區塊0與1之有效資料，處理單元110就可將實體區塊0與1合併到這個部分寫入區塊，諸如實體區塊4095。又例如：只要這個部分寫入區塊具有足夠的空白頁以供寫入資料D S16至D S19以及實體區塊0之有效資料，處理單元110就可將實體區塊0合併到這個部分寫入區塊，諸如實體區塊4095。
實作上，處理單元110可將資料D S16至D S19寫入實體區塊4095；並且只要實體區塊4095具有足夠的空白頁以供寫入資料D S16至D S19以及實體區塊0與1之有效資料，處理單元110可另將實體區塊0與1之有效資料移到實體區塊4095。當然了，本變化例之處理單元110可更新該全域頁位址鏈結表以反映該有效資料之移動。相仿地，於移動該有效資料之後，處理單元110抹除實體區塊0與1，並將抹除後的實體區塊0與1推入該備用區。
於本實施例之其它變化例中，處理單元110可將N個實體區塊之有效資料移到M個實體區塊，其中N與M均為正整數，且N大於M。假設該N個實體區塊中總共有K頁的有效資料，其中K小於該M個實體區塊當中之空白頁的總數。處理單元110可從該N個實體區塊讀取該K頁的有效資料，抹除該N個實體區塊，將該K頁的有效資料暫存於揮發性記憶體120，並將該K頁的有效資料寫入該M個實體區塊。請注意，一般而言，該N個實體區塊與該M個實體區塊可重疊（例如：該N個實體區塊與該M個實體區塊均包含至少一相同的實體區塊）或不重疊。在該N個實體區塊與該M個實體區塊不重疊（即該N個實體區塊當中沒有一個屬於該M個實體區塊，反之亦然）的狀況下，該K頁的有效資料可被寫入該M個實體區塊當中而不必等待抹除該N個實體區塊，且處理單元110最終可產生(N - M)個被抹除的區塊。當然了，處理單元110更新該全域頁位址鏈結表以反映該有效資料之移動。
請注意，於本實施例之其它變化例中，處理單元110可記錄每一實體區塊之無效頁數量。例如：給定每一實體區塊之頁數為128，一特定實體區塊包含128頁，當中包含：含有無效資料之28頁無效頁；以及含有有效資料之100頁有效頁。亦即，該特定實體區塊之無效頁數量與有效頁數量分別為28與100。處理單元110可建立快閃晶片0至3之一無效頁數量表，並依據該無效頁數量表抹除一特定實體區塊。在上述某些變化例中，當處理單元110必須抹除一實體區塊時，處理單元110可依據該無效頁數量表選擇具有最多無效頁數量之一特定實體區塊，並抹除該特定實體區塊。實作上，在該特定實體區塊被抹除之前，其內所包含的有效資料必須被移到其它區塊。為了有效率地移動該有效資料，處理單元110可在該特定區塊中記錄該有效資料之一個或多個有效資料位置。尤其是，處理單元110可針對每一區塊建立一有效頁位置表以指出該些區塊中的一個或多個有效頁（其包含有效資料）之位置。
第11圖繪示本發明一實施例中關於快閃晶片0至3的一個有效頁位置表。該有效頁位置表的示例表格位置之排列係與第10B至10F圖以及第10A圖右半部所示者相似；因此，為了簡明起見就不贅述其細節。於本實施例中，該有效頁位置表之每一欄位指出是否存在任何對應於一相關的實體區塊之有效頁位置。例如：本實施例之每一欄位包含分別對應於該相關的實體區塊各頁之128個位元。
尤其是，該有效頁位置表的每一欄位指出對應於該相關的實體區塊之該（些）有效頁位置。一特定欄位中之每一位元指出該相關的實體區塊中之一相關的頁是否為有效或無效。例如：第11圖所示之有效頁位置表之第一欄位被記錄為“01011100101……11111”，其指出實體區塊0中之該（些）有效頁位置。
更明確而言，第11圖所示之有效頁位置表之該特定欄位中之一特定位元的排列順位代表該相關的實體區塊中之一相關的頁之頁位址偏移（Page Address Offset）或相對頁位置（Relative Page Position）。例如：針對第11圖所示之有效頁位置表之第一欄位當中所記錄的位元“01011100101……11111”，最低有效位元（Least Significant Bit, LSB）“1” 指出實體區塊0之第一頁（即實體頁0）係一含有有效資料之有效頁，且最高有效位元（Most Significant Bit, MSB）“0” 指出實體區塊0之最後一頁（即實體頁127）係一含有無效資料之無效頁，其中最低有效位元與最高有效位元之間的其它位元分別指出該相關的實體區塊中之其它實體頁之有效／無效狀態。第11圖所示之有效頁位置表之其它欄位與前述相仿之處不再重複贅述。於是，處理單元110可依據該有效頁位置表快速地移動有效頁中所包含之有效資料。
於本實施例中，該特定欄位中之最低有效位元指出該相關的實體區塊之第一頁是否為有效頁或無效頁，且該特定欄位中之最高有效位元指出該相關的實體區塊之最後一頁是否為有效頁或無效頁。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，該特定欄位中之最低有效位元指出該相關的實體區塊之最後一頁是否為有效頁或無效頁，且該特定欄位中之最高有效位元指出該相關的實體區塊之第一頁是否為有效頁或無效頁。例如：針對第一欄位當中所記錄的位元“01011100101……11111”，最低有效位元“1” 指出實體區塊0之最後一頁（即實體頁127）係一含有有效資料之有效頁，而最高有效位元“0” 指出實體區塊0之第一頁（即實體頁0）係一含有無效資料之無效頁，其中最低有效位元與最高有效位元之間的其它位元分別指出該相關的實體區塊中之其它實體頁之有效／無效狀態。
於本實施例中，該特定位元之一邏輯值“1” 指出該相關的頁係一有效頁，而該特定位元之一邏輯值“0” 指出該相關的頁係一無效頁。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，該特定位元之邏輯值“0”指出該相關的頁係一有效頁，而該特定位元之邏輯值“1”指出該相關的頁係一無效頁。
另外，處理單元110可將該有效頁位置表儲存於揮發性記憶體120。依此實施方式，在存取快閃晶片期間，處理單元110可輕易地將該有效頁位置表予以更新。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，在記憶裝置100進行關機之前，處理單元110可將該有效頁位置表從揮發性記憶體120讀出並予以載入／儲存於非揮發性記憶體元件140_0、140_1、…、與140_N當中的一個或多個。尤其是，處理單元110可將該有效頁位置表儲存於非揮發性記憶體元件140_0、140_1、…、與140_N之一個或多個鏈結區塊。依此實施方式，當記憶裝置100進行關機時，處理單元110可將該有效頁位置表予以保存。於記憶裝置100下一回開機時，處理單元110可輕易地從該（些）鏈結區塊取得該有效頁位置表。
於另一實施例中，在存取記憶裝置100期間，該有效頁位置表和該全域頁位址鏈結表可隨時從揮發性記憶體120被讀出並載入／儲存至非揮發性記憶體元件。例如：該有效頁位置表和該全域頁位址鏈結表可於每逢預定時間週期（例如：2秒）、或於每進行一組預定存取運作（例如：100次寫入運作）就被儲存一次。當記憶裝置100正要異常地關機時，最新的有效頁位置表和全域頁位址鏈結表不會從揮發性記憶體120被讀出並載入／儲存至非揮發性記憶體元件。然後，一旦記憶裝置100開機時，為了建立該有效頁位置表，處理單元110可搜尋在該有效頁位置表之最新的更新之後所存取之區塊並且搜尋非揮發性記憶體元件中之全域頁位址鏈結表。處理單元110搜尋這些區塊之每一頁中所儲存之邏輯頁位址，以建立並更新該全域頁位址鏈結表。此後，處理單元110可依據更新後之全域頁位址鏈結表來建立該有效頁位置表。
相較於習知技術，本發明之方法與裝置可大幅地省下建立邏輯實體頁位址鏈結表的時間，諸如建立該全域頁位址鏈結表的時間。因此，本發明提供較習知技術更佳的效能。
本發明的另一好處是，本發明之方法與裝置可於存取該些頁期間記錄該使用資訊，而因此可依據該使用資訊來有效率地管理全部的區塊的使用。於是，該備用區與該資料區的安排可被優化。
另外，以頁為基礎來管理快閃記憶體會帶來許多好處。例如：隨機寫入的速度可大幅地改善，且寫入放大索引（Write Amplification Index）可大幅地縮小。由於本發明不會導致習知技術中以頁為基礎來管理所常見的諸多副作用，故只要將本發明應用於實際的實施上，以頁為基礎來管理快閃記憶體就變得更簡易可行，且會比以區塊為基礎來管理快閃記憶體更容易了解並據以實施。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:記憶裝置 110:處理單元 120:揮發性記憶體 130:傳輸介面 140_0,140_1,…,140_N:非揮發性記憶體元件 150:匯流排
第1圖為依據本發明一第一實施例之一種記憶裝置的示意圖。 第2A圖繪示第1圖所示之非揮發性記憶體元件中之一者的一區塊當中之一局部頁位址鏈結表，其中該非揮發性記憶體元件於本實施例中係為快閃晶片。 第2B圖比較第2A圖所示之局部頁位址鏈結表的一維陣列示例與二維陣列示例。 第3A至3F圖分別繪示本發明一實施例中關於第1圖所示之記憶裝置的一個全域頁位址鏈結表之數個範例版本。 第4圖繪示本發明一實施例中關於第2A圖所示之快閃晶片的一個區塊中之一局部頁位址鏈結表。 第5A至5B圖分別繪示第4圖所示之實施例中關於第1圖所示之記憶裝置的全域頁位址鏈結表之數個範例版本。 第6圖繪示本發明一實施例中關於第1圖所示之非揮發性記憶體元件中之一者的內容安排，其中該非揮發性記憶體元件於本實施例中係為快閃晶片。 第7A至7D圖繪示本發明一實施例中關於第1圖所示之非揮發性記憶體元件中之實體位址，其中該些非揮發性記憶體元件於本實施例中係為複數個快閃晶片。 第8圖繪示用來管理第7A至7D圖所示之快閃晶片之一資料區與一備用區（Spare Region）。 第9A至9D圖分別繪示第7A至7D圖所示之實施例中之一全域頁位址鏈結表之數個範例版本。 第10A至10F圖分別繪示第7A至7D圖所示之實施例中之一有效頁數量表之數個範例版本。 第11圖繪示本發明一實施例中關於第7A至7D圖所示之快閃晶片的一個有效頁位置表。
100:記憶裝置
110:處理單元
120:揮發性記憶體
130:傳輸介面
140_0,140_1,...,140_N:非揮發性記憶體元件
150:匯流排

Claims (8)

  1. 一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性(Non-volatile，NV)記憶體元件，每一非揮發性記憶體元件包含複數個區塊(Block)，且該方法包含有： 根據來自一主裝置的多個指令以將多筆資料依序寫入至該複數個區塊中一區塊的多個實體資料頁中，其中該多筆資料分別對應至多個邏輯頁位址，該多個實體資料頁之每一個實體資料頁包含了一資料位元組區以及一備用位元組區，該資料位元組區用來儲存來自該主裝置的一資料，且該備用位元組區用來儲存該資料所對應的邏輯頁位址；以及 根據該多筆資料的該多個邏輯頁位址以建立一局部頁位址鏈結表(Local Page Address Linking Table)，並將該局部頁位址鏈結表儲存至該區塊的一預定資料頁中，其中該局部頁位址鏈結表包含了該多個實體資料頁的多個實體頁位址及對應的邏輯頁位址。
  2. 如申請專利範圍第1項所述之方法，其中該預定資料頁為該區塊的最後一個資料頁。
  3. 如申請專利範圍第1項所述之方法，另包含有： 自該區塊讀取該局部頁位址鏈結表；以及 依據該局部頁位址鏈結表以建立一全域頁位址鏈結表(Global Page Address Linking Table)。
  4. 如申請專利範圍第3項所述之方法，其中該全域頁位址鏈結表包含了多個連續的邏輯頁位址及對應的實體頁位址。
  5. 一種記憶裝置，包含有： 至少一非揮發性(Non-volatile, NV)記憶體元件，每一非揮發性記憶體元件包含複數個區塊(Block)；以及 一處理單元，用來管理該記憶裝置， 其中該處理單元根據來自一主裝置的多個指令以將多筆資料依序寫入至該複數個區塊中一區塊的多個實體資料頁中，其中該多筆資料分別對應至多個邏輯頁位址，該多個實體資料頁之每一個實體資料頁包含了一資料位元組區以及一備用位元組區，該資料位元組區用來儲存來自該主裝置的一資料，且該備用位元組區用來儲存該資料所對應的邏輯頁位址；以及該處理單元根據該多筆資料的該多個邏輯頁位址以建立一局部頁位址鏈結表(Local Page Address Linking Table)，並將該局部頁位址鏈結表儲存至該區塊的一預定資料頁中，其中該局部頁位址鏈結表包含了該多個實體資料頁的多個實體頁位址及對應的邏輯頁位址。
  6. 如申請專利範圍第5項所述之記憶裝置，其中該預定資料頁為該區塊的最後一個資料頁。
  7. 如申請專利範圍第5項所述之記憶裝置，其中該處理單元自該區塊讀取該局部頁位址鏈結表，並依據該局部頁位址鏈結表以建立一全域頁位址鏈結表(Global Page Address Linking Table)。
  8. 如申請專利範圍第7項所述之記憶裝置，其中該全域頁位址鏈結表包含了多個連續的邏輯頁位址及對應的實體頁位址。
TW111127029A 2008-11-06 2009-07-17 管理記憶裝置之方法與相關的記憶裝置 TWI829251B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US11217308P 2008-11-06 2008-11-06
US61/112,173 2008-11-06
US14085008P 2008-12-24 2008-12-24
US61/140,850 2008-12-24
US12/471,462 US8285970B2 (en) 2008-11-06 2009-05-25 Method for managing a memory apparatus, and associated memory apparatus thereof
US12/471,462 2009-05-25

Publications (2)

Publication Number Publication Date
TW202242657A TW202242657A (zh) 2022-11-01
TWI829251B true TWI829251B (zh) 2024-01-11

Family

ID=42132878

Family Applications (12)

Application Number Title Priority Date Filing Date
TW109125307A TWI775122B (zh) 2008-11-06 2009-07-17 用來存取至少一非揮發性記憶體元件的處理單元
TW105107176A TW201621669A (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW112147905A TW202414218A (zh) 2008-11-06 2009-07-17 管理記憶裝置之方法與相關的記憶裝置
TW098124216A TWI409632B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW102117776A TWI494760B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW104110084A TWI536164B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW106103083A TW201714092A (en) 2008-11-06 2009-07-17 Method for managing a memory apparatus, and associated memory apparatus thereof
TW108108182A TWI703439B (zh) 2008-11-06 2009-07-17 用來存取至少一非揮發性記憶體元件的處理單元
TW111127029A TWI829251B (zh) 2008-11-06 2009-07-17 管理記憶裝置之方法與相關的記憶裝置
TW106140045A TWI657338B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法
TW098124724A TWI459195B (zh) 2008-11-06 2009-07-22 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW102124805A TW201346547A (zh) 2008-11-06 2009-07-22 用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器

Family Applications Before (8)

Application Number Title Priority Date Filing Date
TW109125307A TWI775122B (zh) 2008-11-06 2009-07-17 用來存取至少一非揮發性記憶體元件的處理單元
TW105107176A TW201621669A (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW112147905A TW202414218A (zh) 2008-11-06 2009-07-17 管理記憶裝置之方法與相關的記憶裝置
TW098124216A TWI409632B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW102117776A TWI494760B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW104110084A TWI536164B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW106103083A TW201714092A (en) 2008-11-06 2009-07-17 Method for managing a memory apparatus, and associated memory apparatus thereof
TW108108182A TWI703439B (zh) 2008-11-06 2009-07-17 用來存取至少一非揮發性記憶體元件的處理單元

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW106140045A TWI657338B (zh) 2008-11-06 2009-07-17 用來管理一記憶裝置之方法
TW098124724A TWI459195B (zh) 2008-11-06 2009-07-22 用來管理一記憶裝置之方法以及其相關之記憶裝置
TW102124805A TW201346547A (zh) 2008-11-06 2009-07-22 用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器

Country Status (4)

Country Link
US (16) US8219781B2 (zh)
CN (7) CN110806985B (zh)
TW (12) TWI775122B (zh)
WO (2) WO2010051717A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8200887B2 (en) 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US11010076B2 (en) 2007-03-29 2021-05-18 Violin Systems Llc Memory system with multiple striping of raid groups and method for performing the same
US9632870B2 (en) * 2007-03-29 2017-04-25 Violin Memory, Inc. Memory system with multiple striping of raid groups and method for performing the same
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8219781B2 (en) * 2008-11-06 2012-07-10 Silicon Motion Inc. Method for managing a memory apparatus, and associated memory apparatus thereof
TWI410976B (zh) * 2008-11-18 2013-10-01 Lite On It Corp 固態儲存媒體可靠度的測試方法
EP2425324A1 (en) * 2009-04-27 2012-03-07 Kamlesh Gandhi Description
CN102576330B (zh) 2009-06-12 2015-01-28 提琴存储器公司 具有持久化无用单元收集机制的存储系统
US8140712B2 (en) * 2009-07-17 2012-03-20 Sandforce, Inc. System, method, and computer program product for inserting a gap in information sent from a drive to a host device
US8516166B2 (en) 2009-07-20 2013-08-20 Lsi Corporation System, method, and computer program product for reducing a rate of data transfer to at least a portion of memory
US8108737B2 (en) * 2009-10-05 2012-01-31 Sandforce, Inc. System, method, and computer program product for sending failure information from a serial ATA (SATA) solid state drive (SSD) to a host device
US9104546B2 (en) * 2010-05-24 2015-08-11 Silicon Motion Inc. Method for performing block management using dynamic threshold, and associated memory device and controller thereof
US8484420B2 (en) 2010-11-30 2013-07-09 International Business Machines Corporation Global and local counts for efficient memory page pinning in a multiprocessor system
TWI587136B (zh) 2011-05-06 2017-06-11 創惟科技股份有限公司 快閃記憶體系統及其快閃記憶體無效資料頁資訊之管理方法與回收方法
JP5917016B2 (ja) * 2011-05-10 2016-05-11 キヤノン株式会社 情報処理装置、その制御方法、および制御プログラム
US9081663B2 (en) * 2011-11-18 2015-07-14 Stec, Inc. Optimized garbage collection algorithm to improve solid state drive reliability
CN103136215A (zh) * 2011-11-24 2013-06-05 腾讯科技（深圳）有限公司 存储系统的数据读写方法和装置
JP5907739B2 (ja) * 2012-01-26 2016-04-26 株式会社日立製作所 不揮発性記憶装置
CN103226517A (zh) * 2012-01-31 2013-07-31 上海华虹集成电路有限责任公司 对Nandflash的物理块按无效页数量进行动态排序的方法
JP6072428B2 (ja) * 2012-05-01 2017-02-01 テセラ アドバンスト テクノロジーズ インコーポレーテッド 制御装置、記憶装置、記憶制御方法
US9116792B2 (en) * 2012-05-18 2015-08-25 Silicon Motion, Inc. Data storage device and method for flash block management
TWI448891B (zh) * 2012-09-06 2014-08-11 Silicon Motion Inc 資料儲存裝置與快閃記憶體控制方法
US9244833B2 (en) 2012-05-30 2016-01-26 Silicon Motion, Inc. Data-storage device and flash memory control method
US9384125B2 (en) 2012-06-18 2016-07-05 Silicon Motion Inc. Method for accessing flash memory having pages used for data backup and associated memory device
TWI492052B (zh) * 2012-06-18 2015-07-11 Silicon Motion Inc 存取快閃記憶體的方法以及相關的記憶裝置
JP6030485B2 (ja) * 2013-03-21 2016-11-24 日立オートモティブシステムズ株式会社 電子制御装置
JP2015001909A (ja) * 2013-06-17 2015-01-05 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法
CN103559141A (zh) * 2013-11-01 2014-02-05 北京昆腾微电子有限公司 非易失性存储器的管理方法和装置
US9547510B2 (en) * 2013-12-10 2017-01-17 Vmware, Inc. Tracking guest memory characteristics for memory scheduling
US9529609B2 (en) 2013-12-10 2016-12-27 Vmware, Inc. Tracking guest memory characteristics for memory scheduling
US9747961B2 (en) * 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9542118B1 (en) * 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
KR20160075165A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US20160179399A1 (en) * 2014-12-23 2016-06-23 Sandisk Technologies Inc. System and Method for Selecting Blocks for Garbage Collection Based on Block Health
KR102391678B1 (ko) 2015-01-22 2022-04-29 삼성전자주식회사 저장 장치 및 그것의 서스테인드 상태 가속 방법
TWI545433B (zh) * 2015-03-04 2016-08-11 慧榮科技股份有限公司 實體儲存對照表維護方法以及使用該方法的裝置
US10223001B2 (en) * 2015-03-12 2019-03-05 Toshiba Memory Corporation Memory system
TWI574274B (zh) 2015-05-07 2017-03-11 慧榮科技股份有限公司 循環區塊模式下的資料存取方法以及使用該方法的裝置
KR20170060206A (ko) * 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10101925B2 (en) * 2015-12-23 2018-10-16 Toshiba Memory Corporation Data invalidation acceleration through approximation of valid data counts
TWI570559B (zh) * 2015-12-28 2017-02-11 點序科技股份有限公司 快閃記憶體及其存取方法
US10620879B2 (en) * 2017-05-17 2020-04-14 Macronix International Co., Ltd. Write-while-read access method for a memory device
US10970226B2 (en) * 2017-10-06 2021-04-06 Silicon Motion, Inc. Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device
TWI659304B (zh) * 2017-10-20 2019-05-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN108153681A (zh) * 2017-11-29 2018-06-12 深圳忆联信息系统有限公司 一种大容量固态硬盘映射表压缩方法
TWI686698B (zh) * 2018-05-24 2020-03-01 大陸商深圳大心電子科技有限公司 邏輯轉實體表更新方法及儲存控制器
US10936199B2 (en) * 2018-07-17 2021-03-02 Silicon Motion, Inc. Flash controllers, methods, and corresponding storage devices capable of rapidly/fast generating or updating contents of valid page count table
KR102679967B1 (ko) 2018-09-12 2024-07-02 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 관리 방법 및 장치
US20200151119A1 (en) * 2018-11-08 2020-05-14 Silicon Motion, Inc. Method and apparatus for performing access control between host device and memory device
US11061598B2 (en) * 2019-03-25 2021-07-13 Western Digital Technologies, Inc. Optimized handling of multiple copies in storage management

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591323A (zh) * 2003-09-04 2005-03-09 台达电子工业股份有限公司 具有辅助处理单元的可编程逻辑控制器
TW200523733A (en) * 2003-10-14 2005-07-16 Sony Corp Data management apparatus and method, non-volatile memory, storage device having the non-volatile memory and data system
JP2007199846A (ja) * 2006-01-24 2007-08-09 Toshiba Corp メモリ制御装置およびメモリ制御方法
US20080148004A1 (en) * 2006-12-13 2008-06-19 Seagate Technology Llc Storage device with opportunistic address space

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829013A (en) * 1995-12-26 1998-10-27 Intel Corporation Memory manager to allow non-volatile memory to be used to supplement main memory
JP3538202B2 (ja) * 1996-07-19 2004-06-14 東京エレクトロンデバイス株式会社 フラッシュメモリカード
US6000006A (en) 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
KR100319598B1 (ko) * 1998-03-18 2002-04-06 김영환 플래시메모리어레이액세스방법및장치
US7934074B2 (en) * 1999-08-04 2011-04-26 Super Talent Electronics Flash module with plane-interleaved sequential writes to restricted-write flash chips
US7318117B2 (en) * 2004-02-26 2008-01-08 Super Talent Electronics, Inc. Managing flash memory including recycling obsolete sectors
US6449689B1 (en) * 1999-08-31 2002-09-10 International Business Machines Corporation System and method for efficiently storing compressed data on a hard disk drive
US6938144B2 (en) * 2001-03-22 2005-08-30 Matsushita Electric Industrial Co., Ltd. Address conversion unit for memory device
JP2003203007A (ja) * 2002-01-07 2003-07-18 Nec Corp 携帯電話機のメモリの不揮発エリア管理方法
EP1523711A1 (en) * 2002-06-19 2005-04-20 Tokyo Electron Device Limited Memory device, memory managing method and program
CN100421181C (zh) 2002-07-30 2008-09-24 希旺科技股份有限公司 可重覆写入的非挥发性储存的储存系统与其写入方法
CN100483552C (zh) * 2002-10-28 2009-04-29 桑迪士克股份有限公司 在非易失性存储系统中执行自动磨损平衡的方法
JP2004296014A (ja) * 2003-03-27 2004-10-21 Mitsubishi Electric Corp 不揮発性メモリの消去回数平準化方法
CN1311366C (zh) * 2003-05-22 2007-04-18 群联电子股份有限公司 快闪存储器的平行双轨使用方法
JP2005122529A (ja) 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 半導体メモリ装置
KR100526188B1 (ko) * 2003-12-30 2005-11-04 삼성전자주식회사 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
EP1704483A2 (en) * 2003-12-30 2006-09-27 SanDisk Corporation Non-volatile memory and method with memory planes alignment
TW200523946A (en) * 2004-01-13 2005-07-16 Ali Corp Method for accessing a nonvolatile memory
JP4701618B2 (ja) * 2004-02-23 2011-06-15 ソニー株式会社 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム
US7680977B2 (en) 2004-02-26 2010-03-16 Super Talent Electronics, Inc. Page and block management algorithm for NAND flash
CN100437517C (zh) * 2004-04-28 2008-11-26 松下电器产业株式会社 非易失性存储装置和数据写入方法
US7877569B2 (en) * 2004-04-28 2011-01-25 Panasonic Corporation Reduction of fragmentation in nonvolatile memory using alternate address mapping
CN101194238B (zh) * 2005-06-24 2010-05-19 松下电器产业株式会社 存储器控制器、非易失性存储装置、非易失性存储系统及数据写入方法
DE602006019263D1 (de) * 2005-08-03 2011-02-10 Sandisk Corp Nichtflüchtiger speicher mit blockverwaltung
EP1934751B1 (en) * 2005-08-25 2017-11-08 Lattice Semiconductor Corporation Smart scalable storage switch architecture
CN100573476C (zh) 2005-09-25 2009-12-23 深圳市朗科科技股份有限公司 闪存介质数据管理方法
US20070083697A1 (en) * 2005-10-07 2007-04-12 Microsoft Corporation Flash memory management
CN100520734C (zh) * 2005-11-18 2009-07-29 凌阳科技股份有限公司 闪存的控制装置与方法
US8756399B2 (en) * 2006-01-25 2014-06-17 Seagate Technology Llc Mutable association of a set of logical block addresses to a band of physical storage blocks
US20070300130A1 (en) * 2006-05-17 2007-12-27 Sandisk Corporation Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
JP2007310823A (ja) 2006-05-22 2007-11-29 Matsushita Electric Ind Co Ltd メモリカード、メモリカード処理方法、制御プログラム、及び集積回路
CN100583293C (zh) 2006-08-09 2010-01-20 安国国际科技股份有限公司 存储装置及其读写方法
TWI346286B (en) * 2006-09-29 2011-08-01 Sandisk Corp Method and non-volatile memory storage system for phased garbage collection
US7695274B2 (en) * 2006-11-07 2010-04-13 Caruso Ii Augustine Lighter with built-in clip
JP2008146253A (ja) * 2006-12-07 2008-06-26 Sony Corp 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法
WO2008082999A2 (en) * 2006-12-26 2008-07-10 Sandisk Corporation Configuration of host lba interface with flash memory
TWM317043U (en) * 2006-12-27 2007-08-11 Genesys Logic Inc Cache device of the flash memory address transformation layer
US7953954B2 (en) * 2007-01-26 2011-05-31 Micron Technology, Inc. Flash storage partial page caching
JP2008210057A (ja) * 2007-02-23 2008-09-11 Hitachi Ltd 記憶システム及びその管理方法
US9009440B2 (en) * 2007-11-12 2015-04-14 Lsi Corporation Adjustment of data storage capacity provided by a storage system
US8122179B2 (en) * 2007-12-14 2012-02-21 Silicon Motion, Inc. Memory apparatus and method of evenly using the blocks of a flash memory
US7949851B2 (en) * 2007-12-28 2011-05-24 Spansion Llc Translation management of logical block addresses and physical block addresses
US7941692B2 (en) * 2007-12-31 2011-05-10 Intel Corporation NAND power fail recovery
US8397014B2 (en) * 2008-02-04 2013-03-12 Apple Inc. Memory mapping restore and garbage collection operations
EP2309392A1 (en) * 2008-02-29 2011-04-13 Kabushiki Kaisha Toshiba Memory system
CN101251788A (zh) * 2008-03-07 2008-08-27 威盛电子股份有限公司 储存单元管理方法及系统
US8069299B2 (en) * 2008-06-30 2011-11-29 Intel Corporation Banded indirection for nonvolatile memory devices
US8219781B2 (en) * 2008-11-06 2012-07-10 Silicon Motion Inc. Method for managing a memory apparatus, and associated memory apparatus thereof
TWI450271B (zh) * 2009-09-02 2014-08-21 Silicon Motion Inc 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
KR102233400B1 (ko) * 2017-05-29 2021-03-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591323A (zh) * 2003-09-04 2005-03-09 台达电子工业股份有限公司 具有辅助处理单元的可编程逻辑控制器
TW200523733A (en) * 2003-10-14 2005-07-16 Sony Corp Data management apparatus and method, non-volatile memory, storage device having the non-volatile memory and data system
JP2007199846A (ja) * 2006-01-24 2007-08-09 Toshiba Corp メモリ制御装置およびメモリ制御方法
US20080148004A1 (en) * 2006-12-13 2008-06-19 Seagate Technology Llc Storage device with opportunistic address space

Also Published As

Publication number Publication date
TW201923589A (zh) 2019-06-16
TW201019109A (en) 2010-05-16
TW201337558A (zh) 2013-09-16
WO2010051717A1 (zh) 2010-05-14
CN105975399A (zh) 2016-09-28
US20120331216A1 (en) 2012-12-27
CN101739352B (zh) 2013-09-18
CN105975399B (zh) 2020-04-10
US12019540B2 (en) 2024-06-25
CN101739351A (zh) 2010-06-16
US10482011B2 (en) 2019-11-19
US8473713B2 (en) 2013-06-25
TWI536164B (zh) 2016-06-01
CN101739352A (zh) 2010-06-16
US11748258B2 (en) 2023-09-05
US8799622B2 (en) 2014-08-05
US9037832B2 (en) 2015-05-19
TW202414218A (zh) 2024-04-01
TWI657338B (zh) 2019-04-21
TW201527972A (zh) 2015-07-16
CN110806985B (zh) 2023-11-21
US20200042437A1 (en) 2020-02-06
CN103455432B (zh) 2016-09-28
US20120331263A1 (en) 2012-12-27
US20120331267A1 (en) 2012-12-27
US20150095562A1 (en) 2015-04-02
TW201621669A (zh) 2016-06-16
TWI703439B (zh) 2020-09-01
US8473712B2 (en) 2013-06-25
TW201714092A (en) 2017-04-16
WO2010051718A1 (zh) 2010-05-14
US20200293442A1 (en) 2020-09-17
US8219781B2 (en) 2012-07-10
US8285970B2 (en) 2012-10-09
US20210311870A1 (en) 2021-10-07
US10795811B2 (en) 2020-10-06
TWI775122B (zh) 2022-08-21
CN110457231A (zh) 2019-11-15
CN110806985A (zh) 2020-02-18
TW202042067A (zh) 2020-11-16
CN111414315A (zh) 2020-07-14
US20100115189A1 (en) 2010-05-06
US11074176B2 (en) 2021-07-27
CN103455432A (zh) 2013-12-18
CN110457231B (zh) 2023-10-24
TWI459195B (zh) 2014-11-01
TWI494760B (zh) 2015-08-01
US11520697B2 (en) 2022-12-06
TWI409632B (zh) 2013-09-21
US20120221782A1 (en) 2012-08-30
CN111414315B (zh) 2023-11-21
US20120331215A1 (en) 2012-12-27
US20100115188A1 (en) 2010-05-06
US20230048550A1 (en) 2023-02-16
TW201019107A (en) 2010-05-16
US20120221829A1 (en) 2012-08-30
TW201805814A (zh) 2018-02-16
TW201346547A (zh) 2013-11-16
US20230350799A1 (en) 2023-11-02
US20170300409A1 (en) 2017-10-19
US20240296120A1 (en) 2024-09-05
TW202242657A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI829251B (zh) 管理記憶裝置之方法與相關的記憶裝置