KR102391678B1 - 저장 장치 및 그것의 서스테인드 상태 가속 방법 - Google Patents

저장 장치 및 그것의 서스테인드 상태 가속 방법 Download PDF

Info

Publication number
KR102391678B1
KR102391678B1 KR1020150010618A KR20150010618A KR102391678B1 KR 102391678 B1 KR102391678 B1 KR 102391678B1 KR 1020150010618 A KR1020150010618 A KR 1020150010618A KR 20150010618 A KR20150010618 A KR 20150010618A KR 102391678 B1 KR102391678 B1 KR 102391678B1
Authority
KR
South Korea
Prior art keywords
sustained
valid page
page count
storage device
state
Prior art date
Application number
KR1020150010618A
Other languages
English (en)
Other versions
KR20160090953A (ko
Inventor
김수곤
이상용
박동빈
박찬익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150010618A priority Critical patent/KR102391678B1/ko
Priority to US14/978,606 priority patent/US9858000B2/en
Publication of KR20160090953A publication Critical patent/KR20160090953A/ko
Application granted granted Critical
Publication of KR102391678B1 publication Critical patent/KR102391678B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • G06F3/0619Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1009Address translation using page tables, e.g. page table structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0688Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명에 따른 저장 장치의 서스테인드 상태 가속 방법은, 외부로부터 서스테인드 상태 명령을 입력 받는 단계, 및 상기 저장 장치 내의 블록들 각각이 사전에 결정된 유효 페이지 카운트 이상을 갖도록 서스테인드 유효 페이지 테이블을 이용하여 서스테인드 상태 모드로 진입하는 단계를 포함하고, 상기 서스테인드 유효 페이지 테이블은 서스테인드 저장 장치의 블록들 각각에 대한 유효 페이지 카운트를 포함한다.

Description

저장 장치 및 그것의 서스테인드 상태 가속 방법{STORAGE DEVICE AND SUSTAINED STATUS ACCELERATING METHOD THEREOF}
본 발명은 저장 장치, 및 그것의 서스테인드 상태 가속 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 나누어진다. 비휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 비휘발성 메모리에 저장되는 데이터는 메모리 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 비휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 및 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 사용자 데이터 저장, 프로그램 및 마이크로 코드의 저장을 위해서 사용된다.
본 발명의 목적은 빠르게 서스테인드 상태에 도달하는 저장 장치 및 그것의 서스테인드 상태 가속 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 적어도 하나의 비휘발성 메모리 장치 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하는 저장 장치의 서스테인드 상태 가속 방법은: 외부로부터 서스테인드 상태 명령을 입력 받는 단계; 및 상기 저장 장치 내의 블록들 각각이 사전에 결정된 유효 페이지 카운트 이상을 갖도록 서스테인드 유효 페이지 테이블을 이용하여 서스테인드 상태 모드로 진입하는 단계를 포함하고, 상기 서스테인드 유효 페이지 테이블은 서스테인드 저장 장치의 블록들 각각에 대한 유효 페이지 카운트를 포함한다.
실시 예에 있어서, 제조 단계에서 제조자에 의해 상기 서스테인드 유효 페이지 카운트 테이블이 상기 적어도 하나의 비휘발성 메모리 장치에 저장된다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 상기 서스테인드 상태 명령에 응답하여 상기 서스테인드 유효 페이지 카운트 테이블을 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 메모리 제어기의 버퍼 메모리로 읽어 오는 단계를 포함한다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 시큐어 이레이저(secure erase) 혹은 새니타이저(sanitize)를 이용하여 상기 저장 장치의 메타 정보를 초기화시키는 단계를 포함한다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 상기 서스테인드 유효 페이지 카운트 테이블을 근거로 하여 블록 내의 유효 페이지 혹은 무효 페이지를 결정하는 단계를 포함한다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 노말 쓰기 동작을 통하여 상기 블록 내의 상기 유효 페이지를 형성하는 단계를 포함하고, 상기 노말 쓰기 동작시 맵 정보가 업데이트 된다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 더미 쓰기 동작을 통하여 상기 블록 내의 상기 무효 페이지를 형성하는 단계를 포함하고, 상기 더미 쓰기 동작시 맵 정보가 업데이트 되지 않는다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 상기 서스테인드 유효 페이지 카운트 테이블을 이용하여 쓰기 동작을 수행할 논리 페이지 번호의 범위 및 인터벌을 결정하는 단계를 포함한다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 상기 서스테인드 유효 페이지 카운트 테이블을 근거로 하여 블록 내의 유효 페이지 카운트를 조절하면서 블록내에 유효 페이지가 랜덤하게 분포하도록 상기 논리 페이지 번호의 범위 및 인터벌을 조정하면서 모든 블록들에 노말 쓰기 동작을 수행하고, 그리고 무효 페이지에 대응하는 더미 쓰기 동작을 수행함으로써 순차적으로 블록들에 데이터를 채우는 단계를 포함한다.
상기 서스테인드 상태 모드로 진입하는 단계는, 서스테인드 상태의 상기 저장 장치의 메타 정보를 업데이트 하는 단계를 포함한다.
실시 예에 있어서, 상기 서스테인드 상태 모드로 진입하는 단계는, 상기 업데이트된 메타 정보의 무결성을 검사하는 단계를 포함한다.
실시 예에 있어서, 상기 저장 장치의 성능 테스트시 상기 서스테인드 상태 명령이 입력된다.
본 발명의 실시 예에 따른 저장 장치는, 서스테인드 유효 페이지 카운트 테이블을 저장하고, 복수의 페이지들을 갖는 복수의 블록들을 포함하는 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하고, 상기 메모리 제어기는, 서스테인드 상태 명령이 입력될 때, 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 서스테인드 유효 페이지 카운트 테이블을 읽고, 상기 읽혀진 서스테인드 유효 페이지 카운트 테이블을 저장하는 버퍼 메모리; 및 상기 유효 페이지 카운트 테이블을 이용하여 노말 쓰기 동작 혹은 더미 쓰기 동작을 통하여 서스테인드 상태를 형성하는 서스테인드 상태 가속 유닛을 포함한다.
실시 예에 있어서, 상기 저장 장치의 제조 단계에서 상기 서스테인드 유효 페이지 카운트 테이블이 상기 적어도 하나의 비휘발성 메모리 장치에 저장된다.
실시 예에 있어서, 블록 내에 무효 페이지를 형성하기 위하여 상기 더미 쓰기 동작이 수행되고, 상기 더미 쓰기 동작에 대한 맵 정보는 업데이트 되지 않는다.
실시 예에 있어서, 상기 서스테인드 유효 페이지 카운트 테이블에 대응하는 유효 페이지를 블록 내에 형성하기 위하여 상기 노말 쓰기 동작이 수행되고, 상기 노말 쓰기 동작에 대한 맵 정보는 업데이트 된다.
실시 예에 있어서, 상기 노말 쓰기 동작이 수행되는 논리 페이지 번호의 범위 및 인터벌은 사전에 결정된 값에 따라 결정된다.
실시 예에 있어서, 상기 저장 장치는 SSD(solid state drive)이다.
본 발명의 실시 예에 따른 저장 장치에 대한 성능 테스트 방법은: 서스테인드 유효 페이지 카운트 테이블을 얻는 단계; 상기 서스테인드 유효 페이지 카운트 테이블에 대응하는 더미 쓰기 혹은 노말 쓰기를 수행함으로써 서스테인드 상태의 저장 장치를 형성하는 단계; 및 상기 서스테인드 상태의 저장 장치에 대한 성능 평가를 수행하는 단계를 포함한다.
실시 예에 있어서, 상기 서스테인드 상태의 저장 장치를 형성하는 단계는,상기 서스테인드 상태의 저장 장치를 형성한 뒤, 메타 정보를 업데이트 하는 단계; 및 상기 업데이트 된 메타 정보의 무결성을 검사하는 단계를 더 포함한다.
상술한 바와 같이 본 발명의 실시 예에 따른 저장 장치는 유효 페이지 카운트 테이블을 이용하여 빠르게 서스테인드 상태에 도달하고, 이에 따라 서스테인드 상태의 성능 테스트를 빠르게 수행할 수 있다.
도 1은 본 발명의 개념을 설명하기 위한 호스트 시스템을 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 저장 장치에 대한 실시 예를 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 메모리 블록에 대한 회로도를 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 블록을 예시적으로 보여주는 도면이다.
도 5는 본 발명의 다른 실시 예에 따른 메모리 블록을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 저장 장치의 서스테인드 상태 가속 동작을 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 저장 장치의 서스테인드 상태 형성 방법을 예시적으로 보여주는 흐름도이다.
도 8은 본 발명의 실시 예에 따른 저장 장치의 서스테인드 상태 가속 방법을 예시적으로 보여주는 흐름도이다.
도 9는 본 발명의 실시 예에 따른 저장 장치의 서스테인드 상태에서의 성능 테스트 방법에 대한 흐름도를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 서스테인드 상태 가속 동작에서 LPN의 범위 및 인터벌을 결정하는 방법을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 데이터 센터를 예시적으로 보여주는 블록도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 혹은 대체물을 포함한다.
제 1 혹은 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고 유사하게 제 2 구성 요소는 제 1 구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 혹은 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 혹은 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 혹은 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 혹은 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 혹은 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 혹은 이들을 조합한 것들의 존재 혹은 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 개념을 설명하기 위한 호스트 시스템(10)을 보여주는 블록도이다. 도 1을 참조하면, 호스트 시스템(10)은 저장 장치(12) 및 저장 장치(12)를 관리하기 위한 호스트(14)를 포함한다.
저장 장치(12)는 사용자 데이터를 저장하는 저장 매체이다. 예를 들어, 저장 장치(12)는 SSD(solid state drive), 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등 일 수 있다.
실시 예에 있어서, 저장 장치(12)는 비휘발성 메모리 장치로 구성될 수 있다. 비휘발성 메모리 장치는 낸드 플래시 메모리(NAND Flash Memory), 수직형 낸드 플래시 메모리(Vertical NAND; VNAND), 노아 플래시 메모리(NOR Flash Memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등이 될 수 있다. 또한, 비휘발성 메모리 장치는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 모두 적용 가능하다. 아래에서는 저장 장치(12)가 플래시 메모리 장치로 구현된 플래시 저장 장치(flash storage device)라고 가정하겠다.
저장 장치(12)는 서스테인드 상태 명령(sustained status command, SSTN_CMD)에 응답하여 서스테인드 상태 모드(sustained status mode)로 진입할 수 있다. 여기서, 서스테인드 상태(sustained status)는 저장 장치(12) 내의 블록들이 비슷한 수준의 유효 페이지 카운트(valid page count, "VPC")를 가진 것을 의미한다. 즉, 저장 장치 내의 블록들 각각이 사전에 결정된 유효 페이지 카운트 이상을 갖게 된다. 서스테인드 상태에서는 가비지 컬렉션(garbage collection) 대상이 되는 빅팀 블록들(victim blocks)도 모두 비슷한 수준의 서스테인드 유효 페이지 카운트(SVPC)를 갖는다. 따라서, 서스테인드 상태에서 가비지 컬렉션을 수행할 때, 소스(source)로 선정되는 블록들이 갖는 서스테인드 유효 페이지 카운트(SVPC)의 편차들이 크지 않기 때문에 비슷한 수준의 유효 페이지 복사(valid page copy)가 수행되고, 이에 따라 예측 가능한 일정한 성능이 유지된다.
일반적으로, 서스테인드 상태가 중요한 이유는, 데이터 센터(data center) 향 제품들의 실제 동작 환경과 유사하기 때문이다. 데이터 센터의 워크로드(workload)는 주로 랜덤 입출력(random mixed I/0)이며, 저장 장치는 서스테인드 상태에 진입한다. 따라서, 데이터 센터 향 제품들의 성능 및 QoS(quality of service)는 통상적으로 서스테인드 상태에서 평가된다.
일반적인 저장 장치는 서스테인드 상태를 만들기 위하여 순차적으로 혹은 랜덤하게(sequential or random) 데이터 억세스 패턴(data access pattern)을 변경하면서 수시간 혹은 수일 동안 쓰기(write)를 수행하였다. 반면에, 본 발명의 저장 장치(12)는 서스테인드 상태 명령(SSTN_CMD)에 응답하여 서스테인드 상태 모드로 진입하고, 서스테인드 상태 모드 진입시 서스테인드 상태의 다른 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트(SVPC) 정보를 이용하여 서스테인드 상태를 가속할 수 있다.
도 2는 본 발명의 실시 예에 따른 저장 장치(12)에 대한 실시 예를 보여주는 블록도이다. 도 2를 참조하면, 저장 장치(12)는 적어도 하나의 비휘발성 메모리 장치(100) 및 그것을 제어하는 메모리 제어기(200)를 포함한다.
비휘발성 메모리 장치(100)는 복수의 메모리 블록들(BLK1 ~ BLKz, z는 2 이상의 정수)을 포함한다. 복수의 메모리 블록들(BLK1 ~ BLKz) 각각은 복수의 페이지들(Page 1 ~ Page m, m은 2 이상의 정수)을 포함한다.
또한, 비휘발성 메모리 장치(100)는 서스테인드 상태의 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트(SVPC) 정보를 저장하는 서스테인드 유효 페이지 카운트(SVPC) 테이블(101)을 포함한다. 실시 예에 있어서, 서스테인드 유효 페이지 카운트(SVPC) 정보는 저장 장치(12)의 제조시 제조자에 의해 저장될 수 있다. 한편, 도 2에서는 서스테인드 유효 페이지 카운트(SVPC) 테이블이 비휘발성 메모리 장치(100)에 저장된다. 하지만 본 발명이 여기에 제한될 필요는 없다. 서스테인드 유효 페이지 카운트(SVPC) 테이블은, 제조자에 의해 메모리 제어기(200) 내부의 비휘발성 메모리 장치에 저장되도록 구현될 수도 있다.
메모리 제어기(200)는 저장 장치(12)의 서스테인드 상태를 가속하는 서스테인드 상태 가속 유닛(210) 및 버퍼 메모리(220)를 포함한다. 서스테인드 상태 가속 유닛(210)은 서스테인드 명령(SSTN_CMD)에 응답하여 서스테인드 유효 페이지 카운트(SVPC) 테이블을 이용하여 서스테인드 상태를 가속할 수 있다. 실시 예에 있어서, 서스테인드 상태 가속 유닛(210)은 하드웨어적, 소프트웨어적, 혹은 펌웨어적으로 구현될 수 있다.
버퍼 메모리(220)는 비휘발성 메모리 장치(100)로부터 서스테인드 유효 페이지 카운트(SVPC) 테이블(101)을 읽어 올 수 있다. 실시 예에 있어서, 버퍼 메모리(220)는 서스테인드 명령(SSTN_CMD)에 응답하여 비휘발성 메모리 장치(100)로부터 서스테인드 유효 페이지 카운트(SVPC) 테이블(101)을 읽어 올 수 있다. 다른 실시 예에 있어서, 버퍼 메모리(220)는 저장 장치(12)의 파워-업 시 비휘발성 메모리 장치(100)로부터 서스테인드 유효 페이지 카운트(SVPC) 테이블(101)을 읽어 올 수 있다.
본 발명의 실시 예에 따른 저장 장치(12)는 서스테인드 상태의 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트(SVPC) 테이블을 근거로 하여 서스테인드 상태를 가속시킴으로써, 종래의 그것과 비교하여 서스테인드 상태에서의 테스트 시간을 현저하게 줄일 수 있다.
도 3은 본 발명의 실시 예에 따른 메모리 블록(BLK)에 대한 회로도를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 메모리 블록(BLK)은 복수의 비트라인들(BL1 ~ BLn, n는 2 이상의 정수)에 연결된 스트링들을 포함한다. 여기서 스트링들 각각은 비트라인과 공통 소스 라인(common source line; CSL) 사이에 직렬 연결된 적어도 하나의 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1 ~ MCm, m은 2 이상의 정수), 적어도 하나의 접지 선택 트랜지스터(GST)를 포함한다. 메모리 셀들(MC1 ~ MCm) 각각은 적어도 하나의 비트 이상의 데이터를 저장할 수 있다. 도시되지 않았지만, 스트링들 각각은 스트링 선택 트랜지스터(SST)와 메모리 셀들(MC1 ~ MCm) 사이에 적어도 하나의 더미 셀과, 메모리 셀들(MC1 ~ MCm)과 접지 선택 트랜지스터(GST) 사이에 적어도 하나의 더미 셀을 더 포함할 수 있다.
도 4는 본 발명의 실시 예에 따른 메모리 블록(BLKa)을 예시적으로 보여주는 도면이다. 도 4를 참조하면, 기판 위에 4개의 서브 블록들이 형성된다. 각각의 서브 블록들은 기판 위에 워드라인 컷들 사이에 적어도 하나의 접지 선택 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)이 판 형태로 적층됨으로써 형성된다. 여기서 적어도 하나의 스트링 선택 라인(SSL)은 스트링 선택 라인 컷으로 분리된다. 한편, 도 4에서는 스트링 선택 라인 컷이 존재하지만, 본 발명의 메모리 블록이 여기에 제한되지 않을 것이다. 본 발명의 메모리 블록은 스트링 선택 라인 컷이 존재하지 않도록 구현될 수도 있다.
실시 예에 있어서, 접지 선택 라인(GSL)과 워드라인들(WLs) 사이에 적어도 하나의 더미 워드라인이 판 형태로 적층되거나, 워드라인들(WLs)과 스트링 선택 라인(SSL) 사이에 적어도 하나의 더미 워드라인이 판 형태로 적층 될 수 있다.
각각의 워드라인 컷들은, 도시되지 않았지만 공통 소스 라인(common source line: CSL)을 포함한다. 실시 예에 있어서, 각각의 워드라인 컷에 포함된 공통 소스 라인(CSL)은 공통으로 연결된다. 비트라인에 연결된 필라(pillar)가 적어도 하나의 접지 선택 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)을 관통함으로써, 스트링이 형성된다.
도 4에서는 워드라인 컷들 사이의 대상을 서브 블록으로 도시하였는데, 본 발명이 반드시 여기에 제한되지 않는다. 본 발명의 서브 블록은 워드라인 컷과 스트링 선택 라인 컷 사이의 대상을 서브 블록으로 명명할 수 있다.
본 발명의 실시 예에 따른 블록(BLKa)은 두 개의 워드라인들이 하나로 병합된 구조, 다른 말로 워드라인 병합 구조(merged wordline structure)로 구현될 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 메모리 블록을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 메모리 블록(BLKb)은 설명의 편의를 위하여 워드라인의 층수가 4라고 하였다. 메모리 블록(BLKb)은 인접한 직렬 연결된 메모리 셀들의 하단들을 파이프로 연결하는 PBiCS(pipe-shaped bit cost scalable) 구조로 구현된다. 메모리 블록(BLKb)은 m×n(m,n은 자연수)의 스트링들(NS)을 포함한다.
도 5에서는 m=6, n=2를 나타내고 있다. 각 스트링(NS)은 직렬 연결된 메모리 셀들(MC1 ~ MC8)를 포함한다. 여기서 메모리 셀들(MC1 ~ MC8)의 제 1 상단은 스트링 선택 트랜지스터(SST)에 연결되고, 메모리 셀들(MC1 ~ MC8)의 제 2 상단은 접지 선택 트랜지스터(GST)에 연결되고, 메모리 셀들(MC1 ~ MC8)의 하단은 파이프 연결된다.
스트링(NS)을 구성하는 메모리 셀들은 복수의 반도체 층에 적층됨으로써 형성된다. 각 스트링(NS)은 제 1 필라(PL11), 제 2 필라(PL12), 제 1 필라(PL11) 및 제 2 필라(PL12)를 연결하는 필라 연결부(PL13)를 포함한다. 제 1 필라(PL11)는 비트라인(예를 들어, BL1)과 필라 연결부(PL13)에 연결되고, 스트링 선택 라인(SSL), 워드라인들(WL5 ~ WL8) 사이를 관통함으로써 형성된다. 제 2 필라(PL12)는 공통소스라인(CSL)과 필라 연결부(PL13)에 연결되고, 접지 선택 라인(GSL), 워드라인들(WL1 ~ WL4) 사이를 관통함으로써 형성된다. 도 5에 도시된 바와 같이, 스트링(NS)은 U 자형 필라 형태로 구현된다.
실시 예에 있어서, 백-게이트(BG)는 기판 위에 형성되고, 백-게이트(BC) 내부에 필라 연결부(PL13)가 구현될 수 있다. 실시 예에 있어서, 백-게이트(BG)는 블록(BLKb)에 공통적으로 존재할 수 있다. 백-게이트(BG)는 다른 블록의 백-게이트와 서로 분리된 구조일 수 있다.
아래에서는 설명의 편의를 위하여 저장 장치(12)가 낸드 플래시 메모리 장치로 구성된 SSD(solid state drive)라고 가정하겠다.
도 6은 본 발명의 실시 예에 따른 저장 장치의 서스테인드 상태 가속 동작을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 서스테인드 상태 가속 동작은, 서스테인드 유효 페이지 카운트(SVPC) 테이블을 이용하는 노말 쓰기(normal write) 및/혹 더미 쓰기(dummy write)로 구성된다.
노말 쓰기는 서스테인드 유효 페이지 카운트(SVPC) 테이블을 이용하여 블록 내에 유효 페이지를 형성한다. 실시 예에 있어서, 노말 쓰기에서 옵션적으로 유효 페이지 비트맵(valid page bitmap) 정보가 업데이트 될 수 있다. 더미 쓰기는 서스테인드 유효 페이지 카운트 테이블(SVPC table)을 이용하여 더미 데이터로 블록 내에 무효 페이지를 형성한다. 이때 더미 쓰기에 대응하는 페이지 비트맵 정보는 업데이트 되지 않는다. 상술 된 바와 같이, 노말 쓰기 및 더미 쓰기에 따라 서스테인드 상태의 저장 장치가 만들어질 것이다. 즉, 유효 페이지 비트맵 테이블에 따른 낸드 플래시 메모리 장치의 블록에 유효 페이지 및 무효 페이지가 형성될 것이다.
도 7은 본 발명의 실시 예에 따른 저장 장치의 서스테인드 상태 형성 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 7을 참조하면, 서스테인드 상태 형성 방법은 다음과 같다. 저장 장치(12)로 외부(예를 들어, 호스트의 툴)로부터 서스테인드 상태 명령(SSTN_CMD)이 입력된다(S110). 저장 장치(12)는 서스테인드 상태 명령(SSTN_CMD)에 응답하여 서스테인드 상태 모드로 진입한다. 서스테인드 상태 모드에서 서스테인드 상태 가속 유닛(210, 도 2 참조)은, 다른 저장 장치로부터 추출한 서스테인드 유효 페이지 카운트(SVPC) 테이블을 이용하여 노말 쓰기 및/혹 더미 쓰기를 반복적으로 수행함으로써 서스테인드 상태를 형성한다.
도 8은 본 발명의 실시 예에 따른 저장 장치의 서스테인드 상태 가속 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 8을 참조하면, 서스테인드 상태 가속 동작은 다음과 같이 진행된다.
서스테인드 상태의 저장 장치로부터 서스테인드 유효 페이지 카운트(SVPC) 테이블이 추출된다(S110). 저장 장치(12)의 제조 공정에서 서스테인드 유효 페이지 카운트(SVPC) 테이블이 저장된다(S120). 저장된 서스테인드 유효 페이지 카운트(SVPC) 테이블을 이용하여 저장 장치(12)의 서스테인드 상태의 형성이 가속화 된다(S130).
본 발명의 실시 예에 따른 저장 장치(12)의 서스테인드 상태 가속 동작은, 서스테인드 상태의 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트(SVPC) 테이블을 서스테인드 상태를 가속시킬 수 있다.
도 9는 본 발명의 실시 예에 따른 저장 장치(12)의 서스테인드 상태에서의 성능 테스트 방법에 대한 흐름도를 예시적으로 보여주는 도면이다. 도 1 내지 도 9를 참조하면, 서스테인드 상태의 저장 장치(12)에 대한 성능 테스트 방법은 다음과 같이 진행된다.
우선적으로, 서스테인드 상태의 저장 장치로부터 서스테인드 유효 페이지 카운트(SVPC) 테이블이 얻어진다. 예를 들어 서스테인드 상태의 저장 장치에서 블록들에 대한 서스테인드 유효 페이지 카운트(SVPC) 추출함으로써, 서스테인드 유효 페이지 카운트(SVPC) 테이블이 작성된다. 서스테인드 유효 페이지 카운트(SVPC) 테이블은 제품 제조 단계에서 저장 장치(12) 내에 내장된다(S310).
이후, 서스테인드 상태에서 저장 장치(12)의 성능 평가를 위하여 저장 장치(12)를 서스테인드 상태 모드로 진입시킨다(S320). 서스테인드 상태 모드는 외부의 호스트 툴에 의해 제공되는 서스테인드 명령(SSTN_CMD)에 응답하여 진입될 수 있다. 서스테인드 상태는 아래와 같이 형성된다.
저장 장치(12)의 메타 정보가 초기화 된다. 이를 위해 저장 장치(12)에 대한 시큐어 이레이저(secure erase) 혹은 새니타이즈(sanitize)가 수행된다(S321). 시큐어 이레이저는 매핑 테이블(mapping table)을 삭제하는 것이고, 새니타이즈는 매핑 테이블 및 모든 블록의 데이터를 삭제하는 것이다.
이후, 프로그램될 LPN(logical page number)의 범위와 인터벌이 설정된다(S322). 서스테인드 유효 페이지 카운트(SVPC) 테이블에 포함된 전체 카운트 만큼의 유효 페이지 프로그램 횟수가 고정되어 있는 상태에서, 중복된 LPN들을 프로그램하면, 서스테인드 유효 페이지 카운트(SVPC) 테이블 내에 있는 서스테인드 유효 페이지 카운트(SVPC) 값보다 실제 저장 장치에 있는 유효 페이지 카운트(VPC) 값이 작게 되는 서스테인드 상태의 균열이 야기될 수 있다. 따라서 전체 쓰기 동작에서 LPN들이 서로 중복하지 않도록, LPN 순서에 임의의 인터벌(interval)이 추가될 수 있다.
이후, 서스테인드 유효 페이지 카운트(SVPC) 테이블을 참조하여 블록 내의 유효 페이지 카운트(VPC, valid page count)를 조절하면서, 모든 블록에 시퀀셜 필(sequential fill)이 수행 된다(S323). 이때 각 블록의 유효 페이지 카운트(VPC)를 조절하는 과정에서, 블록 내의 유효 페이지와 무효 페이지 위치는 랜덤하게 결정될 수 있다. 유효 페이지 및 무효 페이지의 배치가 특정 영역에 집중하면, 가비지 컬렉션이 특정 영역에 빈번하게 일어나고, 이에 따라 서스테인드 상태에서 성능 왜곡이 발생 될 가능성이 있다.
이후, 메타 플러쉬(meta flush)가 수행된다. 즉, 완성된 서스테인드 상태의 저장 장치의 맵 정보가 저장된다(S324).
이후, 옵션적으로, 메타 정보의 무결성(integrity)이 검증된다(S325). 예를들어, LPN 마다 한 개의 유효 페이지 존재 여부 및 서스테인드 유효 페이지 카운트(SVPC) 테이블에 포함된 전체 서스테인드 유효 페이지 카운트(SVPC)와 메타에서 관리하는 유효 페이지 카운트(VPC)의 동일 여부가 체크 될 수 있다. 이러한 상술 된 과정을 통하여 저장 장치(12)는 서스테인드 상태로 만들어진다.
이후, 성능 비교 평가가 수행된다(S330). 예를 들어, 본 발명의 서스테인드 상태 가속 기술에 따른 서스테인드 저장 장치의 성능 테스트와 실제 서스테인드 저장 장치의 성능 테스트를 비교한 결과값이 임의의 오차 범위에 만족하는지가 체크될 수 있다.
본 발명의 실시 예에 따른 서스테인드 상태의 저장 장치에 대한 성능 테스트 방법은, 서스테인드 상태의 다른 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트(SVPC) 정보를 이용하여, 최소한의 쓰기 동작으로 혹은 가비지 컬렉션 없이 저장 장치를 서스테인드 상태로 만듦으로써, 종래의 그것과 비교하여 성능 평가 시간을 현저하게 줄일 수 있다.
도 10은 본 발명의 실시 예에 따른 서스테인드 상태 가속 동작에서 LPN의 범위 및 인터벌을 결정하는 방법을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 채널들(CH1 ~ CH4) 각각의 LPN 범위 및 인터벌은 임의로 결정될 수 있다. 예를 들어, 제 1 채널(CH1)의 경우 0부터 1000의 인터벌을 가지면서 LPN이 발생될 수 있고, 제 3 채널(CH3)의 경우 7500부터 500의 인터벌을 가지면서 LPN이 발생될 수 있다. 한편, 도 10에 도시된 LPN 범위 및 인터벌은 실시 예에 불과하고, 본 발명은 다양하게 LPN 범위 및 인터벌을 결정할 수 있다.
본 발명은 SSD(solid state drive)에 적용 가능하다. 도 11은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다. 도 11을 참조하면, SSD(1000)는 복수의 비휘발성 메모리 장치들(1100) 및 SSD 제어기(1200)를 포함한다.
비휘발성 메모리 장치들(1100)은 옵션적으로 외부 고전압(Vpp)을 제공받도록 구현될 수 있다. 비휘발성 메모리 장치들(1100) 각각은 도 2에 설명된 비휘발성 메모리 장치(100)로 구현될 수 있다.
SSD 제어기(1200)는 복수의 채널들(CH1 ~ CHi, i는 2 이상의 정수)을 통하여 비휘발성 메모리 장치들(1100)에 연결된다. SSD 제어기(1200)는 도 2에 도시된 메모리 제어기(200)로 구현될 수 있다.
SSD 제어기(1200)는 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정 회로(1230), 호스트 인터페이스(1250) 및 비휘발성 메모리 인터페이스(1260)를 포함한다.
버퍼 메모리(1220)는 메모리 제어기(1200)의 동작에 필요한 데이터를 임시로 저장할 것이다. 버퍼 메모리(1220)는 데이터 혹은 명령을 저장하는 복수의 메모리 라인들을 포함할 수 있다. 여기서 복수의 메모리 라인들은 캐시 라인들에 다양한 방법으로 맵핑 될 수 있다. 도 11에서 버퍼 메모리(1220)는 메모리 제어기(1200)의 내부에 위치하지만, 발명은 여기에 제한되지 않는다. 본 발명의 버퍼 메모리(1220)는 메모리 제어기(1200)의 외부에 위치할 수도 있다.
에러 정정 회로(1230)는 쓰기 동작에서 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 읽기 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 비휘발성 메모리 장치(1100)로부터 복구된 데이터의 에러를 정정할 수 있다.
에러 정정 회로(1230)는 비휘발성 메모리 장치(1100)로부터 수신된 데이터의 페일 비트(fail bit) 혹은 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC; error correction code)를 생성한다. 에러 정정 회로(1230)는 비휘발성 메모리 장치(1230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 패리티 비트는 비휘발성 메모리 장치(1230)에 저장될 수 있다. 또한, 에러 정정 회로(1230)는 비휘발성 메모리 장치(1100)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있다. 에러정정 회로(1230)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 에러 정정 회로(1230)는 LDPC(low density parity check) code, BCH code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
도시되지 않았지만, 메모리 제어기(1200)를 동작하는 데 필요한 코드 데이터를 저장하는 코드 메모리가 더 포함될 수 있다. 코드 메모리는 비휘발성 메모리 장치로 구현될 수 있다.
호스트 인터페이스(1250)는 외부의 장치와 인터페이스 기능을 제공할 수 있다. 호스트 인터페이스(1250)는 PATA 버스(parallel AT attachment bus), SATA 버스(serial AT attachment bus), SCSI, USB, PCIe, SD, SAS, UFS, 낸드 인터페이스 등을 통해 호스트와 연결될 수 있다.
비휘발성 메모리 인터페이스(1260)는 비휘발성 메모리 장치(1100)와 인터페이스 기능을 제공할 수 있다.
본 발명의 실시 예에 따른 SSD(1000)는 서스테인드 상태 명령(SSTN_CMD)에 응답하여 서스테인드 상태 모드로 진입할 수 있다.
한편, 도 1 내지 도 11에서 서스테인드 상태의 저장 장치에 대한 서스테인드 유효 페이지 카운트(SVPC) 테이블이 저장 장치(12)의 서스테인드 상태 모드 진입 이전에 저장되었다. 그러나 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 서스테인드 상태 가속 방법은 저장 장치에 대한 성능 테스트를 위하여 서스테인드 유효 페이지 카운트(SVPC) 테이블을 호스트(혹은 호스트 툴)로부터 저장 장치로 전송하도록 구현될 수 있다.
본 발명은 UFS(uiversal flash storage)에도 적용 가능하다. 도 12는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다. 도 12를 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), 적어도 하나의 임베디드 UFS 장치(3200), 착탈형 UFS 카드(3300)를 포함할 수 있다. UFS 호스트(3100) 및 임베디드 UFS 장치(3200) 사이의 통신 및 UFS 호스트(3100) 및 착탈형 UFS 카드(3300) 사이의 통신은 M-PHY 계층을 통하여 수행될 수 있다.
임베디드 UFS 장치(3200), 및 착탈형 UFS 카드(3300) 중 적어도 하나는 도 1에 도시된 저장 장치(12)로 구현될 수 있다.
한편, 호스트(3100)는 착탈형 UFS 카드(3400)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신하도록 브릿지(bridge)를 구비할 수 있다. UFS 호스트(3100)와 착탈형 UFS 카드(3400)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC, eMMC SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
본 발명의 저장 장치는 데이터 서버 시스템에 적용 가능하다. 도 13은 본 발명의 실시 예에 따른 데이터 서버 시스템(5000)을 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 데이터 서버 시스템(5000)은 서버(5100), 및 서버(5100)를 구동하는 데 필요한 데이터를 저장하는 복수의 SSDs(5200)를 포함한다. 여기서 SSDs(5200)는, 도 1에 도시된 저장 장치(12)와 동일한 구성 및 동일한 동작으로 구현된다.
서버(5100)는 응용 통신 모듈(5110), 데이터 처리 모듈(5120), 업그레이드 모듈(5130), 스케줄링 센터(5140), 로컬 리소스 모듈(5150), 및 리페어 정보 모듈(5160)을 포함한다. 응용 통신 모듈(5110)은 서버(5100)와 네트워크에 연결된 컴퓨팅 시스템과 통신하거나 혹은 서버(5100)과 SSDs(5200)이 통신하도록 구현된다. 응용 통신 모듈(5110)은 사용자 인터페이스를 통하여 인가된 데이터 혹은 정보를 데이터 처리 모듈(5120)로 전송한다. 데이터 처리 모듈(5120)은 로컬 리소스 모듈(5150)에 링크된다. 여기서 로컬 리소스 모듈(5150)은 서버(5100)에 입력된 데이터 혹은 정보를 근거로 하여 사용자에게 리페어 숍들(repair shops)/딜러들(dealers)/기술적인 정보의 목록을 인가한다.
업그레이드 모듈(5130)은 데이터 처리 모듈(5120)과 인터페이싱 한다. 업그레이드 모듈(5130)은 SSDs(5200)로부터 전송된 데이터 혹은 정보를 근거로 하여 펌웨어, 리셋 코드, 진단 시스템 업그레이드 혹은 다른 정보들을 전자기기(appliance)에 업그레이드한다. 스케쥴링 센터(5140)는 서버(5100)에 입력된 데이터 혹은 정보를 근거로 하여 사용자에게 실시간의 옵션을 허용한다.
리페어 정보 모듈(5160)은 데이터 처리 모듈(5120)과 인터페이싱한다. 리페어 정보 모듈(5160)은 사용자에게 리페어 관련 정보(예를 들어, 오디오, 비디오, 혹은 문서 파일)를 인가하는데 이용된다. 데이터 처리 모듈(5120)은 SSDs(5200)으로부터 전달된 정보를 근거로 하여 관련된 정보를 패키징한다. 그 뒤, 이러한 정보는 SSDs(5200)에 전송되거나 혹은 사용자에게 디스플레이된다.
실시 예에 있어서, HDDs(hard disk drives, 5300)은 옵션적으로 서버(5100)에 연결될 수 있다.
본 발명의 실시 예에 따른 데이터 서버 시스템(5000)은 서스테인드 상태의 테스트를 언제든지 신속하게 수행하고, 그 결과에 따라 저장 장치를 신속하게 교체함으로, 데이터 서버 내에 저장된 데이터의 신뢰성을 개선할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 실시 예에 있어서, 본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 상술 된 저장 장치들은, 스마트 폰, 웨어러블 워치, 스마트 글래스 등 다양한 모바일 장치들에 적용 가능하다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
10: 호스트 시스템
12: 저장 장치
14: 호스트
100: 비휘발성 메모리 장치
200: 메모리 제어기
220: 버퍼 메모리
210: 서스테인드 상태 가속 유닛
101: 서스테인드 유효 페이지 카운트 테이블
VPC: 유효 페이지 카운트
SVPC: 서스테인드 유효 페이지 카운트

Claims (10)

  1. 적어도 하나의 비휘발성 메모리 장치 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하는 저장 장치의 서스테인드 상태 가속 방법에 있어서:
    외부로부터 서스테인드 상태 명령을 입력 받는 단계; 및
    상기 저장 장치 내의 블록들 각각이 유효 페이지 카운트 이상의 값을 갖도록, 상기 서스테인드 상태 명령에 응답하여, 서스테인드 유효 페이지 카운트 테이블을 이용하여 서스테인드 상태로 진입하는 단계를 포함하고,
    상기 서스테인드 유효 페이지 카운트 테이블은 상기 블록들 각각에 대한 상기 유효 페이지 카운트를 포함하고,
    상기 서스테인드 유효 페이지 카운트 테이블은 상기 서스테인드 상태의 다른 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트 정보에 기초하여 형성되는 서스테인드 상태 가속 방법.
  2. 제 1 항에 있어서,
    상기 서스테인드 상태 명령은 상기 저장 장치에 연결되는 호스트로부터 수신되는 서스테인드 상태 가속 방법.
  3. 제 1 항에 있어서,
    상기 서스테인드 유효 페이지 카운트 테이블이 상기 저장 장치의 제조 단계에서 상기 적어도 하나의 비휘발성 메모리 장치에 저장되는 서스테인드 상태 가속 방법.
  4. 제 1 항에 있어서,
    상기 서스테인드 상태 명령에 응답하여, 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 서스테인드 유효 페이지 카운트 테이블을 읽도록 상기 메모리 제어기를 제어하는 단계를 더 포함하는 서스테인드 상태 가속 방법.
  5. 제 1 항에 있어서,
    상기 서스테인드 상태로 진입하는 단계는,
    상기 저장 장치의 메타 정보를 초기화하는 단계를 포함하는 서스테인드 상태 가속 방법.
  6. 제 5 항에 있어서,
    상기 서스테인드 상태로 진입하는 단계는,
    상기 서스테인드 유효 페이지 카운트 테이블에 기초하여 상기 블록들 중 제1 블록의 제1 페이지가 유효 페이지인지 또는 무효 패이지인지 결정하는 단계를 더 포함하는 서스테인드 상태 가속 방법.
  7. 제 6 항에 있어서,
    상기 서스테인드 상태로 진입하는 단계는,
    노말 쓰기 동작을 통하여 상기 제1 블록의 상기 제1 페이지를 형성하는 단계를 더 포함하고,
    상기 노말 쓰기 동작 시에, 상기 노말 쓰기 동작에 대한 맵 정보가 업데이트되는 서스테인드 상태 가속 방법.
  8. 제 1 항에 있어서,
    상기 서스테인드 상태로 진입하는 단계는,
    상기 서스테인드 유효 페이지 카운트 테이블을 이용하여 쓰기 동작을 수행하도록 논리 페이지 번호의 인터벌 또는 범위를 결정하는 단계를 포함하는 서스테인드 상태 가속 방법.
  9. 서스테인드 유효 페이지 카운트 테이블을 저장하고, 복수의 페이지들을 갖는 복수의 블록들을 포함하는 적어도 하나의 비휘발성 메모리 장치; 및
    상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하고,
    상기 메모리 제어기는,
    서스테인드 상태 명령이 입력될 때, 상기 적어도 하나의 비휘발성 메모리 장치로부터 상기 서스테인드 유효 페이지 카운트 테이블을 읽고, 상기 읽혀진 서스테인드 유효 페이지 카운트 테이블을 저장하는 버퍼 메모리; 및
    상기 서스테인드 유효 페이지 카운트 테이블을 이용하여 노말 쓰기 동작 혹은 더미 쓰기 동작을 통하여 서스테인드 상태를 형성하는 서스테인드 상태 가속 유닛을 포함하되,
    상기 노말 쓰기 동작이 수행되는 횟수는 상기 서스테인드 유효 페이지 카운트 테이블의 유효 페이지 카운트에 기초하여 결정되고,
    상기 서스테인드 유효 페이지 카운트 테이블은 상기 서스테인드 상태의 다른 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트 정보에 기초하여 형성되는 저장 장치.
  10. 저장 장치에 대한 성능 테스트 방법에 있어서:
    서스테인드 상태의 다른 저장 장치로부터 서스테인드 유효 페이지 카운트 테이블을 얻는 단계;
    상기 서스테인드 유효 페이지 카운트 테이블에 대응하는 더미 쓰기 동작 혹은 노말 쓰기 동작을 수행함으로써 서스테인드 상태의 저장 장치를 형성하는 단계; 및
    상기 서스테인드 상태의 저장 장치에 대한 성능 평가를 수행하는 단계를 포함하고,

    상기 노말 쓰기 동작이 수행되는 횟수는 상기 서스테인드 유효 페이지 카운트 테이블의 유효 페이지 카운트에 기초하여 결정되고,
    상기 서스테인드 유효 페이지 카운트 테이블은 상기 서스테인드 상태의 다른 저장 장치로부터 추출된 서스테인드 유효 페이지 카운트 정보에 기초하여 형성되는 성능 테스트 방법.




KR1020150010618A 2015-01-22 2015-01-22 저장 장치 및 그것의 서스테인드 상태 가속 방법 KR102391678B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150010618A KR102391678B1 (ko) 2015-01-22 2015-01-22 저장 장치 및 그것의 서스테인드 상태 가속 방법
US14/978,606 US9858000B2 (en) 2015-01-22 2015-12-22 Storage device and sustained status accelerating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010618A KR102391678B1 (ko) 2015-01-22 2015-01-22 저장 장치 및 그것의 서스테인드 상태 가속 방법

Publications (2)

Publication Number Publication Date
KR20160090953A KR20160090953A (ko) 2016-08-02
KR102391678B1 true KR102391678B1 (ko) 2022-04-29

Family

ID=56434089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010618A KR102391678B1 (ko) 2015-01-22 2015-01-22 저장 장치 및 그것의 서스테인드 상태 가속 방법

Country Status (2)

Country Link
US (1) US9858000B2 (ko)
KR (1) KR102391678B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102371557B1 (ko) * 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
JP6518159B2 (ja) * 2015-07-27 2019-05-22 株式会社デンソーテン バイナリイメージをメモリデバイスに転写する方法および装置
KR102233400B1 (ko) * 2017-05-29 2021-03-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200006829A (ko) 2018-07-11 2020-01-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200064567A (ko) 2018-11-29 2020-06-08 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140149647A1 (en) 2012-11-28 2014-05-29 Lenevo (Beijing) Co., Ltd. Method and electronic apparatus for implementing multi-operating system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735106B2 (en) 2002-07-02 2004-05-11 Agilent Technologies, Inc. Accelerated fatigue testing
JP5014344B2 (ja) * 2006-08-08 2012-08-29 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
WO2008057557A2 (en) 2006-11-06 2008-05-15 Rambus Inc. Memory system supporting nonvolatile physical memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8417893B2 (en) 2008-02-04 2013-04-09 Apple Inc. Memory mapping techniques
US20090271562A1 (en) 2008-04-25 2009-10-29 Sinclair Alan W Method and system for storage address re-mapping for a multi-bank memory device
US8285970B2 (en) 2008-11-06 2012-10-09 Silicon Motion Inc. Method for managing a memory apparatus, and associated memory apparatus thereof
US8166233B2 (en) 2009-07-24 2012-04-24 Lsi Corporation Garbage collection for solid state disks
CN101727402B (zh) 2009-10-23 2012-07-04 深圳市江波龙电子有限公司 一种非易失性存储器数据的读写控制方法及系统
JP4738536B1 (ja) 2010-01-29 2011-08-03 株式会社東芝 不揮発性メモリのコントローラ及び不揮発性メモリの制御方法
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
WO2012051600A2 (en) 2010-10-15 2012-04-19 Kyquang Son File system-aware solid-state storage management system
TWI446345B (zh) 2010-12-31 2014-07-21 Silicon Motion Inc 用來進行區塊管理之方法以及記憶裝置及控制器
KR101392174B1 (ko) 2011-11-09 2014-05-09 한양대학교 산학협력단 소거 대상 블록의 매핑 테이블을 저장하는 플래시 메모리 제어장치 및 방법
US9081663B2 (en) 2011-11-18 2015-07-14 Stec, Inc. Optimized garbage collection algorithm to improve solid state drive reliability
US9244833B2 (en) 2012-05-30 2016-01-26 Silicon Motion, Inc. Data-storage device and flash memory control method
US8990484B2 (en) 2012-12-14 2015-03-24 Virtium Technology, Inc Heap-based mechanism for efficient garbage collection block selection
US9189389B2 (en) 2013-03-11 2015-11-17 Kabushiki Kaisha Toshiba Memory controller and memory system
US9606882B2 (en) * 2014-07-17 2017-03-28 Sandisk Technologies Llc Methods and systems for die failure testing
US9852799B2 (en) * 2014-11-19 2017-12-26 Sandisk Technologies Llc Configuration parameter management for non-volatile data storage
US20160179428A1 (en) * 2014-12-22 2016-06-23 Sandisk Technologies Inc. Dynamic programming adjustments in memory for non-critical or low power mode tasks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140149647A1 (en) 2012-11-28 2014-05-29 Lenevo (Beijing) Co., Ltd. Method and electronic apparatus for implementing multi-operating system

Also Published As

Publication number Publication date
US9858000B2 (en) 2018-01-02
US20160216908A1 (en) 2016-07-28
KR20160090953A (ko) 2016-08-02

Similar Documents

Publication Publication Date Title
KR102233074B1 (ko) 저장 장치 및 그것의 신뢰성 검증 방법
KR102509540B1 (ko) 저장 장치 및 그것의 가비지 컬렉션 방법
KR102277521B1 (ko) 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
KR102420025B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102564774B1 (ko) 메모리 시스템 혹은 데이터 처리 시스템의 동작을 진단하는 장치 혹은 진단을 통해 신뢰성을 확보하는 방법
KR20190123502A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102524432B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11681554B2 (en) Logical address distribution in multicore memory system
KR102495539B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102391678B1 (ko) 저장 장치 및 그것의 서스테인드 상태 가속 방법
US10061695B2 (en) Memory system and operating method thereof
KR20160075174A (ko) 메모리 시스템 및 그 동작방법
KR102571629B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102503169B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN110910941B (zh) 存储器系统及其操作方法
KR20190110243A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200001310A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102475798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200088564A (ko) 컨트롤러, 컨트롤러의 동작방법 및 메모리 시스템
KR20190108788A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190031692A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
KR20190102790A (ko) 컨트롤러 및 그 동작 방법과, 이를 포함하는 메모리 시스템
CN111755061A (zh) 检查存储器系统中的存储器装置的操作状态的设备及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant