TWI828929B - 用於基材之親水性接合的方法 - Google Patents
用於基材之親水性接合的方法 Download PDFInfo
- Publication number
- TWI828929B TWI828929B TW109123591A TW109123591A TWI828929B TW I828929 B TWI828929 B TW I828929B TW 109123591 A TW109123591 A TW 109123591A TW 109123591 A TW109123591 A TW 109123591A TW I828929 B TWI828929 B TW I828929B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- bonding
- silicon
- heat treatment
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 151
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000010438 heat treatment Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000007769 metal material Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 146
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 51
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 31
- 238000007789 sealing Methods 0.000 claims description 26
- 239000002344 surface layer Substances 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000002243 precursor Substances 0.000 claims description 5
- 238000011282 treatment Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012705 liquid precursor Substances 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 1
- 230000007547 defect Effects 0.000 description 12
- 238000005304 joining Methods 0.000 description 8
- 238000001000 micrograph Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
- Lining Or Joining Of Plastics Or The Like (AREA)
Abstract
本發明係關於一種用於將第一基材接合至第二基材之親水性接合的方法，其包含：
- 使該第一基材與該第二基材接觸，以便在該第一基材之主表面與該第二基材之主表面之間形成接合界面，
- 應用適合於封閉該接合界面之熱處理，
該方法之特徵在於其包含在進行接觸之步驟之前，在該第一及/或第二基材之該主表面上沉積由非金屬材料製成之接合層，該非金屬材料可透過二氫且在該熱處理之溫度下具有低於位於該接合界面處的該第一基材之材料及該第二基材之材料中之至少一者之屈服強度的屈服強度，該層具有包含於1 nm與6 nm之間的厚度，及特徵在於該熱處理係在低於或等於900℃，且較佳低於或等於600℃之溫度下進行。
Description
發明領域
本發明係關於一種用於基材之親水性接合以供應用於微電子、光電子件或光學件中的方法。
發明背景
已知接合基材，尤其半導體基材，以便形成適合於形成用於微電子、光電子件或光學件之裝置的結構。
舉例而言，絕緣體上半導體結構依次包含載體基材、電絕緣層及薄半導體層(稱為作用層)。當作用層由矽製成時，該結構稱為絕緣體上矽(SOI)結構。電絕緣層通常為氧化矽層且通常稱為內埋氧化物(buried oxide)或BOX (內埋氧化物(Buried OXide))層。
一種尤其有利的用於形成此等結構之方法為Smart Cut™方法。此方法通常包含以下步驟：
-提供載體基材；
-提供覆蓋有由熱氧化形成之氧化矽層的矽供體基材；
-經由氧化矽層將離子物種(諸如氫及/或氦)植入至供體基材中，以便形成勾畫出待轉移之薄層的弱化區域；
-將供體基材接合至載體基材，氧化矽層位於接合界面處；
-沿弱化區域分裂供體基材且拆離剩餘供體基材以便將薄矽層轉移至供體基材。
較佳地，接合為親水性的，亦即經由存在於接合界面之水分子獲得供體基材與載體基材之間的黏著力。水隨後藉由實施熱處理移除。
為確保高品質接合，使載體基材與供體基材接觸的表面必須具有極低粗糙度。在接合之前，基材因此通常經歷旨在獲得所需粗糙度的處理。
然而，即使表面具有適合粗糙度，由於基材之高硬度及勁度，其接觸將始終經由幾個突點進行。
如可見於圖1之左側部分，存在於基材S1及S2之表面上的突點在二個基材之間的界面處產生空腔C；接合界面因此未完全封閉。然而，當應用高溫熱處理時，接觸面增長直至突點扁平，此使得移除空腔；接合界面I因而經封閉(圖1之右側部分)。
圖2為在此熱處理結束時氧化矽(SiO2
)層與矽(Si)基材之間的接合界面I之橫截面、高解析度透射電子顯微鏡(HRTEM)顯微圖。界面I為連續的且不展現空腔，使得其完美地封閉。
然而，接合界面之此種封閉可僅在高熱預算之代價下獲得。因此，對於二個熱氧化物層之間的接合，待施加之溫度為至少1200℃持續若干小時。對於熱氧化物層與矽基材(潛在地覆蓋有原生氧化物)之間的接合，待施加之溫度為1100℃持續2小時；當預先向氧化物層應用電漿處理時，此溫度可降低至1050℃持續2小時。
此等高溫熱處理通常代價極大，此係因為半導體在高溫下極易損壞。因此，其必須在減緩溫度斜坡以便避免基材變形之風險的情況下進行，此使得處理時間較長，或另外在極端受控加熱情況下，此需要裝備之複雜零件。此外，用於封閉接合界面之熱處理通常為用於製造要求此高溫之結構的方法之唯一步驟。
因此將需要使用於封閉界面之熱處理的溫度最小化，同時仍保證封閉此界面。
特定言之，界面封閉之缺陷可能對接合結構之完整性及性能極為不利。
界面之不完美封閉的第一個後果為局部化脫裂，尤其在接合結構之邊緣上。在晶圓之邊緣上脫裂的區域局部地再沉積於基材之表面上，從而形成不適用於電子裝置之後續製造的區域。此等缺陷稱為薄片。因此，圖3展示與接合界面之不完全封閉相關的缺陷於SOI結構上之位置的俯視圖影像，該等缺陷藉由黑點鑑別。位於圖3之左側部分上的三個插件為具有不同形狀及大小之三個薄片型缺陷F之掃描電子顯微鏡(SEM)顯微圖。
界面之不完美封閉的第二個後果為存在於界面處，尤其結構之邊緣上的空腔為易於較佳地經化學蝕刻劑蝕刻的區域。特定言之，蝕刻劑能夠經由此等空腔浸潤界面且較佳地蝕刻存在於界面處之材料。因此，圖4展示各自屬於一個基材S1、S2之二個氧化矽層(SiO2
(1)，SiO2
(2))之間的界面之橫截面圖。右側影像為左側影像之放大視圖。在此等影像中，界面I處之較淺區域對應於已經蝕刻之氧化矽。
將金屬層(例如，銅層或鎢層)添加至接合界面或實際上添加至聚合物沉積物允許實現低界面封閉溫度，通常低於500℃。然而，由於金屬導電或在半導體基材中產生雜質，因此金屬不與大量微電子應用相容。此外，聚合物在電路製造溫度下為不穩定的。
此外，非親水性接合技術(例如超高真空接合)確實存在，進行接觸之基材表面係預先藉由離子轟擊而機械地活化。在此情況下，界面封閉在室溫下發生。此技術稱為表面活化接合(SAB)。然而，此技術不與接合界面處存在氧化物相容。
發明概要
因此，本發明之一個目標為設計一種用於二個基材之親水性接合的方法，其中接合界面係藉助於在低溫下進行熱處理而非以現有方法封閉。
為此目的，本發明提供一種用於第一基材於第二基材上之親水性接合的方法，其包含：
-使該第一基材與該第二基材接觸，以便在該第一基材之主表面與該第二基材之主表面之間形成接合界面，
-應用適合於封閉該接合界面之熱處理，
該方法之特徵在於其包含在進行接觸之步驟之前，在第一及/或第二基材之主表面上沉積由非金屬材料製成之接合層，該非金屬材料可透過二氫(dihydrogen)且在熱處理之溫度下具有低於位於接合界面處的第一基材之材料及第二基材之材料中之至少一者之屈服強度的屈服強度(或屈服應力)，該層具有包含於1 nm與6 nm之間的厚度。
此外，接合熱處理係在低於或等於900℃，且較佳低於或等於600℃之溫度下進行。
屈服強度為所討論之延性材料開始可塑性變形的應力。屈服強度為材料之熟知特性且其依據溫度之變化為可確定的；因此給定溫度下的二種材料之屈服強度之比較在所屬領域的技術人員之能力範圍內。
因此，例如，在約900℃之溫度下，非晶矽具有低於結晶矽或多晶矽(通常覆蓋有原生氧化物)及氧化矽之屈服強度的屈服強度。同樣適用於非晶鍺。
屈服強度量化存在於接合界面處之材料在實施熱處理之溫度下可塑性變形的能力。
因此，接合層更加能夠符合相對基材之主表面以便封閉界面，且在較低溫度下進行。
此外，此極薄接合層與親水性接合之化學方法相容。特定言之，該層為充分多孔的，以允許將由水與第二基材之矽之反應產生的二氫傳遞至氧化矽層，此避免在矽與矽接合期間遭遇的缺陷相關問題。
根據其他有利特徵，當此在技術上適當時，考慮單獨或呈組合形式之以下情況：
-第一及第二基材為半導體基材；
-第一基材包含除原生氧化物以外的氧化矽表層，且接合層沉積於該氧化矽層上；
-氧化矽表層係藉由第一基材之熱氧化形成；
-第二基材包含除原生氧化物以外的氧化矽表層，且接合層亦沉積於該氧化矽層上；
-在應用用於封閉接合界面之熱處理之後，方法包含薄化第一基材以便將第一基材之薄矽層轉移至第二基材之步驟；
-在沉積接合層與使第一基材與第二基材接觸之間，方法包含在第一基材上形成氧化矽表層且經由氧化矽層將離子物種植入第一基材中以便形成勾畫出待轉移之半導體層的弱化區域；
-在沉積接合層與使第一及第二基材接觸之間，方法包含實施該等基材之主表面之親水性處理且將水施加至該等基材之主表面以便在該主表面上形成水膜；
-在沉積接合層之前，該方法包含清潔主表面之步驟，該層必須用氧化溶液沉積於該主表面上；
-第二基材為矽基材，該基材覆蓋有原生氧化矽層；
-在實施用於封閉接合界面之熱處理期間，方法包含通過原生氧化物層氧化第二基材之矽之表面區段；
-接合層之材料係選自：非晶矽及非晶鍺；
-接合層之材料為非晶矽且非晶矽層係在低於550℃之溫度下形成於磊晶反應器中；
-非晶矽層係由選自以下之前驅物形成：二矽烷(Si2
H6
)、矽烷(SiH4
)或式Sin
H2n +2
之液態前驅物，其中n為高於2之整數；
-在實施用於封閉接合界面之熱處理期間，方法包含氧化接合層之至少一個部分；
-接合層之厚度經選擇以使得整個該層在用於封閉該接合界面之熱處理期間經氧化。
較佳實施例之詳細說明方法之通用表示
圖5A至圖5C示出根據本發明之第一實施例的方法之連續步驟。
參看圖5A，提供待沿著其主面中之一者接合的第一基材S1及第二基材S2。
根據一個實施例，第一及第二基材為半導體基材，亦即包含諸如矽之半導體之至少一個層的基材。基材可任擇地包含其他材料，例如電絕緣體(諸如氧化矽(SiO2
))層。
一般而言，本發明適用於與親水性接合相容的任何基材。某些基材為天然親水性的；不為親水性的彼等基材可經歷處理以使得其表面具有親水性，如下文所描述。
在使基材接觸之前，使具有低屈服強度及對二氫具有一定滲透性兩者的材料層12在低溫(在200℃與600℃之間)下沉積於基材S1、S2中之一者或兩者上。在所示出之實例中，接合層沉積於基材S1上，但可替代地或另外，其亦可沉積於基材S2上。
實際上，接合層較佳沉積於以下基材上，其存在於接合界面處之材料在實施用於封閉界面之熱處理的溫度下具有最高屈服強度。因此，使具有高屈服強度之材料之負面作用最小化。舉例而言，在氧化物與矽接合之情況下，接合層較佳沉積於包含氧化物層之基材上。
接合層之厚度經選擇為足夠薄，以向該層提供一定孔隙度。該厚度通常小於10 nm，且較佳包含於1 nm與6 nm之間。
根據一個有利實施例，尤其當存在於基材S1、S2之主面上之材料為矽或氧化矽時，接合層之材料為非晶矽或非晶鍺。非晶矽對於接合層而言為尤其有利的選擇，此係因為在高溫(通常高於900℃)下，非晶矽具有低於結晶矽及氧化矽之屈服強度的屈服強度。替代地，非晶鍺亦適合於本申請案，此係因為其具有低於此等材料之屈服強度的屈服強度。
相比之下，接合層不包括金屬，尤其歸因於前言中指出之缺點。
圖5B示出經由接合層12接觸的基材S1及S2。
親水性接合通常需要基材面經歷親水性處理，例如SC1清潔，接著在水中沖洗。在此步驟結束時，基材表面覆蓋有藉由氫鍵接合至主面的水之薄膜(約2或3個單層)。
在實施用於封閉界面之熱處理之前，基材S1及S2之主面儘管光滑，但含有突點，在該等突點處發生基材之間的接觸。空腔在此等突點之間延伸；因此界面I未封閉。
圖5C示出在用於封閉接合界面之熱處理結束時的結構。熱處理持續幾小時，較佳約2小時，且包含相對減緩的溫度斜坡，以便不損害基材。熱處理之溫度可由任何所屬領域的技術人員定義，例如基於其中封閉在不同溫度下處理的多個相同結構之界面的測試。較佳地選擇引起接合界面之完全封閉的溫度當中之最低溫度。
在溫度作用及接觸表面之相互吸引之作用下，接合層之突點變為扁平，此使得移除間隙空腔且封閉界面I。
除此機械作用之外，在熱處理期間在存在於接合界面處之水與半導體之間發生化學反應，使得釋放二氫。
在氧化物與矽親水性接合之情況下，化學反應書寫為：
2 H2
O + Si → SiO2
+ 2 H2
換言之，存在於接合界面處之水穿過存在於矽上之原生氧化物且氧化該矽。此作用發生於150℃且使得釋放二氫，該二氫擴散至位於接合界面之另一側上之氧化物層中且儲存於其中。若該氧化層太薄或在接合界面與氧化層之間存在擴散障壁，則二氫藉由形成氣泡再打開接合界面。在此方面，可參考公開案[Vincent等人]。
因此，可能會擔心接合層將形成此障壁且將使得接合結構展現高缺陷密度。
圖6A因此展示與厚度大於或等於8 nm (亦即自左至右；8 nm、14 nm及28 nm)之非晶矽層接合的結構之內埋氧化物層之俯視圖影像。白色斑塊表示形成於接合界面處之二氫氣泡。可發現此三種結構展現高缺陷密度。
相比之下，出人意料地，對於與厚度包含於1 nm與6 nm之間的非晶矽層接合之結構，不產生此高缺陷密度。圖6B因此展示與厚度包含於2.5 nm與6 nm之間的非晶矽層接合的結構之內埋氧化物層之俯視圖影像；在圖6A中觀測到的白色斑塊之缺失展示不存在二氫氣泡。因此，可將非晶矽層視為足夠薄以允許二氫擴散至內埋氧化物層，由此確保高品質接合。例示性實施例
根據參看圖5A至圖5C描述的方法之一個特定應用，基材S1為覆蓋有氧化矽層11之矽基材10。該氧化矽層較佳藉由矽之熱氧化形成。基材S2為矽基材，其通常在其表面上具有原生氧化矽層(未展示)。
將回憶起原生氧化物層在其厚度方面(原生氧化物層比熱氧化物層薄得多)且在其化學計量方面不同於熱氧化物層。原生氧化物層天然地存在於基材表面上，且不意欲執行特定功能。相比之下，熱氧化物層通常意欲在藉由接合二個基材獲得之結構內執行電絕緣功能。因此，在SOI晶圓之情況下，熱氧化物層意欲形成SOI晶圓之內埋氧化物(BOX)層。
由非晶矽製成之接合層12可如下沉積。
意欲容納非晶矽層之基材表面藉助於氧化溶液，例如諸如O3
/HF/O3
或O3
/HF/SC1之溶液清除。
為保證非晶矽之非晶及光滑特徵，將基材置放於升至相對較低溫度之磊晶反應器中。根據一個實施例，所使用之前驅物為二矽烷(Si2
H6
)；最佳沉積溫度包含於475℃與550℃之間。增長率則為5至10 nm/mn。根據另一個實施例，所使用之前驅物為矽烷(SiH4
)；增長率則較低。根據其他實施例，前驅物為式Sin
H2n +2
之液態前驅物，其中n為高於2之整數，從而需要使用鼓泡器；沉積溫度則為約425℃至450℃。
圖7為在500℃下實施熱處理之後，包含覆蓋有原生氧化矽層20b之矽基材20的基材S2與包含覆蓋有其上已沉積6 nm厚度之非晶矽層之氧化矽層11之矽基材(未展示)的基材S1之間的接合界面之橫截面透射電子顯微鏡(TEM)顯微圖。
非晶矽層已經由與其表面上之接合水反應而部分地轉化成氧化矽，從而形成接合界面I。非晶矽之殘餘部分由12a指定且轉化成氧化矽的接合層部分由12b指定。此部分12b與基材S2之原生氧化矽層20b組合以形成在接合界面I之任一側延伸的氧化矽層。
可任擇地利用此作用以在用於封閉接合界面之熱處理期間將整個非晶矽層轉化成氧化矽。為此目的，所沉積非晶矽層之厚度經選擇為足夠小以供與接合水反應以將其完全消耗。
圖8A至圖8C示出根據本發明之第二實施例的方法之連續步驟。
圖8A至圖8C中所示出之步驟具有與參看圖5A至圖5C描述之步驟相同的性質，方法之二個實施例之間的差異在於，在第二實施例中，接合層經沉積於基材S1及S2中之每一者上。因此不再次描述兩個方法所共用之步驟。
在圖8A至圖8C之情況下，基材S1包含覆蓋有氧化矽層11之層10 (例如，矽層)。同樣，基材S2包含覆蓋有氧化矽層21之層20 (例如，矽層)。該等氧化矽層11、21可藉由矽之熱氧化形成。
因此，在此情況下，存在氧化物與氧化物接合問題。此接合允許使用親水性接合(其在微電子行業中為標準的)且因此允許接合任何材料，即使其不與此類型接合相容(特定言之，足以用薄氧化物層覆蓋其以使其具有可接合親水性)。為製造SOI結構，氧化物與氧化物接合允許獲得厚的內埋氧化物層或當接合界面易於與矽相互作用時將其囊封於氧化物中。應用 Smart Cut™ 方法
有利地但非限制性地，此接合方法可用於Smart Cut™方法中以製造SOI結構。
藉由應用本發明，在實施此方法期間，非晶矽層沉積於供體基材(其對應於圖5A至圖5C中之基材S1)之氧化物層上，厚度為1至6 nm，且接著實施用於弱化供體基材之離子植入。
由於非晶矽具有低於矽及氧化矽之屈服強度的屈服強度，其允許在約900℃之溫度下實施用於封閉接合界面之熱處理持續2小時，然而，在標準Smart Cut™方法中，若氧化物層在基材接觸之前藉由電漿活化，則待施加以獲得完全封閉之溫度為1100℃持續2小時或甚至1050℃持續2小時。
替代Smart Cut™方法，有可能經由另一薄化方法轉移薄半導體層，諸如自其與接合界面相對之側蝕刻供體基材。實驗結果
亦可藉助於暴露於蝕刻劑溶液之接合結構之水平蝕刻速率(亦即在接合界面之平面中)與豎直蝕刻速率(亦即在垂直於接合界面之方向上)之間的比率來評估接合界面之封閉。當恰當地封閉接合界面時，此比率接近1，此表示該蝕刻劑溶液均勻地蝕刻所有結構的事實。相比之下，當接合界面未封閉時，該蝕刻劑溶液滲透至接合界面之空腔，從而蝕刻界面比結構之其餘部分更快。因而，比率高於1。
圖9示出標準接合方法(a)及本發明之接合方法(b)的隨界面之封閉溫度T而變化之該比率R。
利用標準接合方法，多個結構藉由包含覆蓋有氧化矽層之矽基材的第一基材與第二矽基材之親水性接合而形成。因此，存在於接合界面處之材料為第一基材之氧化矽(預先藉由電漿活化)及第二基材之矽。使各接合結構在不同溫度(介於500℃與1050℃)下經受熱處理。在熱處理之後，各接合結構暴露於由稀釋至10%之氫氟酸(HF)構成之蝕刻劑溶液且在豎直方向及水平方向兩者上量測蝕刻速率。
利用本發明之接合方法，多個結構藉由包含覆蓋有其上已沉積1至6 nm厚度之非晶矽層之氧化矽層之矽基材的第一基材S1與第二矽基材之親水性接合而形成。因此，存在於接合界面處之材料為沉積於第一基材上之非晶矽及第二基材之矽。使各接合結構在不同溫度(介於500℃與900℃)下經受熱處理。在熱處理之後，各接合結構暴露於前述蝕刻劑溶液且在豎直方向及水平方向兩者上量測蝕刻速率。
曲線(a)及(b)之比較展示，在標準接合之情況下，接合界面僅利用1050℃下之熱處理封閉(R約等於1)，該熱處理之溫度的任何降低會引起比率R之顯著增加，亦即接合界面之封閉劣化。相比之下，利用本發明之接合方法，界面自900℃封閉；此外，曲線(b)之斜率比曲線(a)之斜率小得多，且因此熱處理之溫度的降低對界面封閉之質量具有較少不利影響。特定言之，約600℃之溫度允許獲得幾乎完全封閉。參考文獻
[Vincent et al]: A model of interface defect formation in silicon wafer bonding, S. Vincent et al, Applied Physics Letters 94, 101914 (2009)
10,20:矽基材/層
11,21:氧化矽層/氧化矽表層
12:材料層/接合層
12a:非晶矽之殘餘部分
12b:轉化成氧化矽的接合層部分
20b:原生氧化矽層
22:接合層
C:空腔
F:缺陷
I:界面
S1,S2:基材
本發明之其他特徵及優點將參看附圖自以下實施方式顯現，在附圖中：
-圖1示意地示出接合界面之封閉；
-圖2為氧化矽與矽之間的完全封閉的接合界面之橫截面、高解析度透射電子顯微鏡(HRTEM)顯微圖；
-圖3展示覆蓋有薄片型缺陷之SOI基材之影像及此等缺陷之掃描電子顯微鏡(SEM)顯微圖；
-圖4為經歷較佳化學蝕刻的不完美封閉的接合界面之橫截面影像；
-圖5A為在根據本發明之方法之第一實施例中在使基材接觸之前的步驟之橫截面示意圖；
-圖5B為圖5A之基材已經接觸之後但在封閉接合界面之前的橫截面示意圖；
-圖5C為在實施熱處理之後在接合界面封閉的情況下圖5B之基材之橫截面示意圖；
-圖6A展示與厚度大於或等於8 nm之非晶矽層接合的結構之俯視圖影像；
-圖6B展示與厚度包含於2.5 nm與6 nm之間的非晶矽層接合的結構之俯視圖影像；
-圖7為在500℃下實施熱處理之後，矽基材與其上已沉積6 nm厚度之非晶矽層之氧化矽層之間的接合界面之橫截面、透射電子顯微鏡(TEM)顯微圖；
-圖8A為在根據本發明之方法之第二實施例中在使基材接觸之前的步驟之橫截面示意圖；
-圖8B為圖8A之基材已經接觸之後但在封閉接合界面之前的橫截面示意圖；
-圖8C為在實施熱處理之後在接合界面封閉的情況下圖8B之基材之橫截面示意圖；
-圖9為展示標準接合方法(a)及本發明之接合方法(b)的隨界面之封閉溫度T(℃)而變化的水平蝕刻速率與豎直蝕刻速率之間的(無單位)比率R的圖式。
出於圖之可讀性起見，所示出之各種層之厚度未必按比例展示。
10:矽基材/層
11:氧化矽層/氧化矽表層
12:材料層/接合層
I:界面
S1,S2:基材
Claims (16)
- 一種用於將一第一基材接合至一第二基材之親水性接合的方法，其包含：使該第一基材與該第二基材接觸，以便在該第一基材之一主表面與該第二基材之一主表面之間形成一接合界面，應用適合於封閉該接合界面之一熱處理，該方法之特徵在於其包含在進行接觸之步驟之前，在該第一及/或第二基材之該主表面上沉積由一非金屬材料製成之一接合層，該非金屬材料可讓二氫(dihydrogen)透過，且在該熱處理之溫度下，非金屬材料的屈服強度低於位於該接合界面處的該第一基材之材料及該第二基材之材料中之至少一者的屈服強度，該層具有包含於1nm與6nm之間的一厚度，且特徵在於該熱處理係在低於或等於900℃之一溫度下進行。
- 如請求項1之方法，其中該熱處理係在低於或等於600℃之一溫度下進行。
- 如請求項1之方法，其中該第一基材包含除一原生氧化物以外的一層氧化矽表層，且該接合層係沉積於該氧化矽表層上。
- 如請求項3之方法，其中該氧化矽表層係藉由該第一基材之熱氧化形成。
- 如請求項3及4中任一項之方法，其中該第二基材包含除一原生氧化物以外的一層氧化矽表層，且一接合層亦沉積於該氧化矽表層上。
- 如請求項1至4中任一項之方法，其包含在應用用於封閉該接合界面之該熱處理之後，薄化該第一基材以便將該第一基材之一薄層轉移至該第二基材的一步驟。
- 如請求項6之方法，其另外包含在沉積該接合層與使該第一 基材與該第二基材接觸之間，在該第一基材上形成一層氧化矽表層且經由該氧化矽表層將離子物種植入該第一基材中以便形成一弱化區域，該弱化區域劃定待轉移之半導體層。
- 如請求項1至4中任一項之方法，其包含在沉積該接合層與使該第一及第二基材接觸之間，實施該等基材之該主表面之一親水性處理，將水施加至該等基材之該主表面以便在該主表面上形成一水膜。
- 如請求項1至4中任一項之方法，其包含在沉積該接合層之前，清潔該主表面之一步驟，該層必須用一氧化溶液沉積於該主表面上。
- 如請求項1至4中任一項之方法，其中該第二基材為一矽基材，該基材係覆蓋有一原生氧化矽層。
- 如請求項10之方法，其包含在實施用於封閉該接合界面之該熱處理期間，通過該原生氧化矽層氧化該第二基材之矽之一表面區段。
- 如請求項1至4中任一項之方法，其中該接合層之材料係選自：非晶矽及非晶鍺。
- 如請求項12之方法，其中該接合層之材料為非晶矽且該非晶矽層係在一低於550℃之溫度下於一磊晶反應器中形成。
- 如請求項13之方法，其中該非晶矽層係由一選自以下之前驅物形成：二矽烷(Si2H6)、矽烷(SiH4)或一式SinH2n+2之液態前驅物，其中n為一高於2之整數。
- 如請求項12之方法，其包含在實施用於封閉該接合界面之該熱處理期間，氧化該接合層之至少一個部分。
- 如請求項15之方法，其中該接合層之厚度經選擇以使得整個該層在用於封閉該接合界面之該熱處理期間被氧化。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1907964 | 2019-07-15 | ||
| FR1907964A FR3098985B1 (fr) | 2019-07-15 | 2019-07-15 | Procédé de collage hydrophile de substrats |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202111864A TW202111864A (zh) | 2021-03-16 |
| TWI828929B true TWI828929B (zh) | 2024-01-11 |
Family
ID=67810968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109123591A TWI828929B (zh) | 2019-07-15 | 2020-07-13 | 用於基材之親水性接合的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220319910A1 (zh) |
| EP (1) | EP4000090B1 (zh) |
| CN (1) | CN114556543A (zh) |
| FR (1) | FR3098985B1 (zh) |
| TW (1) | TWI828929B (zh) |
| WO (1) | WO2021009459A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022172349A1 (ja) * | 2021-02-10 | 2022-08-18 | キヤノンアネルバ株式会社 | 化学結合法及びパッケージ型電子部品 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080153313A1 (en) * | 2006-12-26 | 2008-06-26 | Oleg Kononchuk | Method for producing a semiconductor-on-insulator structure |
| JP6517360B2 (ja) * | 2015-03-03 | 2019-05-22 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2810448B1 (fr) * | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
| WO2002084725A1 (en) * | 2001-04-17 | 2002-10-24 | California Institute Of Technology | A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby |
| TW200830563A (en) * | 2007-01-12 | 2008-07-16 | Jin-Yuan Lee | Photovoltaic device and method of manufacturing the same |
| FR3045934B1 (fr) * | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques |
-
2019
- 2019-07-15 FR FR1907964A patent/FR3098985B1/fr active Active
-
2020
- 2020-07-13 EP EP20751609.7A patent/EP4000090B1/fr active Active
- 2020-07-13 CN CN202080050959.XA patent/CN114556543A/zh active Pending
- 2020-07-13 TW TW109123591A patent/TWI828929B/zh active
- 2020-07-13 US US17/597,583 patent/US20220319910A1/en active Pending
- 2020-07-13 WO PCT/FR2020/051260 patent/WO2021009459A1/fr unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080153313A1 (en) * | 2006-12-26 | 2008-06-26 | Oleg Kononchuk | Method for producing a semiconductor-on-insulator structure |
| JP6517360B2 (ja) * | 2015-03-03 | 2019-05-22 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4000090B1 (fr) | 2023-03-15 |
| EP4000090A1 (fr) | 2022-05-25 |
| WO2021009459A1 (fr) | 2021-01-21 |
| FR3098985A1 (fr) | 2021-01-22 |
| TW202111864A (zh) | 2021-03-16 |
| FR3098985B1 (fr) | 2022-04-08 |
| US20220319910A1 (en) | 2022-10-06 |
| CN114556543A (zh) | 2022-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8557679B2 (en) | Oxygen plasma conversion process for preparing a surface for bonding | |
| US8772875B2 (en) | Semiconductor on glass substrate with stiffening layer | |
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| TW404061B (en) | Semiconductor substrate and method of manufacturing the same | |
| KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| EP1628339A1 (en) | Heat treatment prior to bonding two wafers | |
| JP6511516B2 (ja) | ゲルマニウム・オン・インシュレータ基板の製造方法 | |
| US9136113B2 (en) | Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type | |
| KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
| WO2008076171A1 (en) | Method of transferring strained semiconductor structures | |
| TW201023253A (en) | Surface treatment for molecular bonding | |
| US8389412B2 (en) | Finishing method for a silicon on insulator substrate | |
| TWI828929B (zh) | 用於基材之親水性接合的方法 | |
| US7811901B1 (en) | Method and edge region structure using co-implanted particles for layer transfer processes | |
| US8691662B2 (en) | Process for fabricating a silicon-on-insulator structure employing two rapid thermal annealing processes, and related structures | |
| TWI773852B (zh) | 製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用 | |
| WO2011018780A1 (en) | A process for manufacturing a hybrid substrate | |
| CN111630653A (zh) | 可分离结构及使用所述结构的分离方法 | |
| WO2012000907A1 (en) | A method of treating a multilayer structure with hydrofluoric acid |