TWI827216B - 半導體封裝測試裝置 - Google Patents

半導體封裝測試裝置 Download PDF

Info

Publication number
TWI827216B
TWI827216B TW111132204A TW111132204A TWI827216B TW I827216 B TWI827216 B TW I827216B TW 111132204 A TW111132204 A TW 111132204A TW 111132204 A TW111132204 A TW 111132204A TW I827216 B TWI827216 B TW I827216B
Authority
TW
Taiwan
Prior art keywords
package
vacuum
socket
mentioned
conductive
Prior art date
Application number
TW111132204A
Other languages
English (en)
Other versions
TW202309524A (zh
Inventor
李率
金玟澈
Original Assignee
南韓商Tse有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210188244A external-priority patent/KR20230031755A/ko
Application filed by 南韓商Tse有限公司 filed Critical 南韓商Tse有限公司
Publication of TW202309524A publication Critical patent/TW202309524A/zh
Application granted granted Critical
Publication of TWI827216B publication Critical patent/TWI827216B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本發明涉及半導體封裝測試裝置,當測試半導體封裝時,由測試器施加的測試信號將施加到下部插口、下部封裝、上部插口及上部封裝,在本發明中,可通過去除配置在現有上部插口組件的第二檢查用電路板並在上部插口與上部封裝之間設置具有真空空間部的非彈性絕緣片來確保上部插口組件內的真空管線,以使從真空發生裝置產生的真空壓力順暢地施加到真空拾取器,即使不使用現有第二檢查用電路板,也可同時確認下部封裝是否處於正常狀態及在與上部封裝相結合的狀態下是否正常工作,因此,可大幅縮短上部封裝與下部封裝之間的信號傳輸路徑長度來防止在高速信號傳輸過程中發生的信號延遲和失真,而且,可對高速工作的半導體封裝進行精密測試,因此,可通過有效執行電特性檢查來大幅減少測試成本及檢查時間。

Description

半導體封裝測試裝置
本發明涉及半導體封裝測試裝置,更詳細地,涉及用於檢查由下部封裝和上部封裝上下層疊而成的封裝體疊層型(POP)半導體封裝是否正常工作的半導體封裝測試裝置。
通常,半導體封裝由微細的電子電路以高密度集成而成,在製造工序中,將進行判斷各個電子電路是否正常的相關測試工序。測試工序是指通過測試半導體封裝是否正常工作來篩選出優質品及殘次品的工序。
在半導體封裝的測試過程中,將用到使半導體封裝的端子與用於施加測試信號的測試器電連接的測試裝置。測試裝置根據作為測試對象的半導體封裝的種類具有多種結構。
最近,隨著可最大限度地減小部件尺寸且快速實現信號傳輸的封裝體疊層型(POP)半導體封裝的使用增加,對用於測試這種半導體封裝的測試裝置的需求也逐漸增加。
封裝體疊層方式是指將具備不同功能的封裝依次層疊在一個封裝上(層疊型)。
由於封裝體疊層方式可最大限度地減少連接配線的長度,因此,可最大限度地減少二維排列時所發生的信號延遲、阻抗失配等的損失,而且,空間上使用垂直方向,因此,可最大限度地增加單位面積的安裝面積來實現大容量、超小型部件。
圖1為示出用於測試封裝體疊層型半導體封裝的現有測試裝置的圖,圖2為示出現有測試裝置的工作的圖。
如圖1及圖2所示,現有的測試裝置1包括:推動器50,可從驅動部(DP)90接收動力來上下移動,在內部形成有真空空間(真空區域);上部封裝40,安裝在推動器50內;第二檢查用電路板20,安裝有上部封裝40;上部插口70,與第二檢查用電路板20的下部相結合;真空拾取器71,配置在上部插口70的下部,以可真空吸附下部封裝10;以及下部插口60,安裝在第一檢查用電路板(測試器)30(在本說明書中,將檢查用電路板表示為測試器)。
上部插口組件TSA包括:推動器50;上部封裝40,安裝在推動器50內;第二檢查用電路板20,安裝有上部封裝40;上部插口70,與第二檢查用電路板20的下部相聯接;以及真空拾取器71,配置在上部插口70的下部。
上部封裝40在下部設置有端子41,由作為優質品預先篩選的封裝構成,由可用於檢查下部封裝10是否正常工作的Golden Device構成,下部封裝10可以為設置有下部端子11和上部端子(未圖示)的受檢設備。
上部插口70和下部插口60分別包括第二導電部73及第一導電部61,多個導電粒子沿著厚度方向排列形成在彈性絕緣物質內。
下部插口60安裝在第一檢查用電路板(測試器)30上,在下部插口60的上部面設置有下部封裝10,其下部封裝10的上部面與上部插口70相聯接,使得由測試器30施加的檢查電流經過下部封裝10並通過第二檢查用電路板20施加到上部封裝40來執行電測試。在圖1及圖2中,附圖標記11表示端子,附圖標記80表示引導外殼。
在現有的測試裝置1中,需要使從真空發生裝置VG產生的真空壓力傳遞到真空拾取器71來吸附下部封裝10並使其向下部插口60施加壓力,因此,推動器50的內部空間應維持真空狀態,在真空發生裝置VG與真空拾取器71之間應形成有真空管線VL。
然而,在直接連接上述封裝40與上部插口70的情況下,為了在上部封裝的端子41與上部插口的第二導電部73之間形成電通路,上部封裝的端子41壓縮上部插口的第二導電部73並結合。因此,在上部封裝40與上部插口70之間並未充分形成真空管線VL。
因此,在現有的測試裝置1中,為了在上部封裝40與上部插口70之間形成真空管線而在上部封裝40與上部插口70之間配置第二檢查用電路板20。
隨著在第二檢查用電路板20的端子(未圖示)焊接上部封裝40的端子41來在第二檢查用電路板20上安裝上部封裝40,因此,在上部封裝40的下表面與第二檢查用電路板20之間形成上部封裝端子41的高度程度的空間,通過上述空間形成使得從真空發生裝置VG產生的真空壓力傳遞到真空拾取器71的真空管線。
圖2示出了從真空發生裝置VG產生的真空壓力經過上部封裝40與第二檢查用電路板20之間的空間傳遞到真空拾取器71的真空管線VL。
隨著從真空發生裝置VG產生的真空壓力通過形成在上部插口70中心和第二檢查用電路板20中心的孔21流入之後,進入到上部封裝40與第二檢查用電路板20之間的空間,之後,經過推動器50的內壁與上部封裝40之間的空間進入到位於推動器50外部的真空發生裝置VG側。
但是,現有的測試裝置1存在如下問題,即,為了確保真空管線VL而需要必備安裝上部封裝40的第二檢查用電路板20,由於受到存在於第二檢查用電路板20的端子(未圖示)與上部封裝40的端子41之間的水分等的影響而無法正常進行焊接,從而引起焊接不良的問題,即使進行焊接,也會因無法均勻地焊接而發生的上部封裝40的端子41之間的厚度偏差問題,在上部封裝40的端子41發生裂紋(crack)等的問題。
並且,需要製造第二檢查用電路板20的工序及在上部封裝40層疊第二檢查用電路板20的工序,從而製造將消耗大量時間,因設置第二檢查用電路板20而導致整體負荷的增加,從而引發焊球端子的裂紋等的不良。由於這種不良,隨著需要對封裝的焊球端子進行額外檢查,將發生因整體工序的增加而導致的成本上升的問題。
並且,隨著設置第二檢查用電路板20,上部封裝40與下部封裝10之間的信號傳輸路徑(signal path)變長,從而發生信號延遲和信號失真的問題,因此,將發生無法對高速工作的半導體封裝進行精密檢查的問題。
現有技術文獻 專利文獻 專利文獻0001:韓國公開專利公報第2015-0106848號(公開日:2015年09月22日) 專利文獻0002:韓國公開專利公報第10-1555965號(授權日:2015年09月25日)
發明所欲解決之問題
本發明用於解決如上所述的問題而發明,本發明的目的在於,提供如下的半導體封裝測試裝置,即,在封裝體疊層方式的半導體測試裝置中,即使去除第二檢查用電路板,也能夠以確保真空管線的方式改變裝置結構,由此,可通過縮短信號傳輸路徑的長度來對高速工作的半導體封裝進行精密檢查,並且,可有效執行電特性檢查來大幅縮減檢查成本及檢查時間。
解決問題之技術手段
為了實現上述目的,本發明的半導體封裝測試裝置可包括:下部插口,安裝在用於提供測試信號的測試器,與下部封裝的下部端子相聯接,使得上述下部封裝與上述測試器實現電連接;推動器,可從驅動部接收動力來上下移動;上部插口,安裝在上述推動器並具有導電部,上述導電部設置在上部封裝的下部並與上部封裝的下部端子實現電連接;真空拾取器,安裝在上述上部插口的中心,以能夠真空吸附上述下部封裝;以及非彈性絕緣片,設置在上述上部插口與上述上部封裝之間,在與上述上部封裝的端子和上述導電部相對應的位置形成有貫通孔,在與上述上部插口相對應的下表面形成有真空空間部。
並且,上述非彈性絕緣片的真空空間部可呈長凹槽形狀。
並且,可在上述真空空間部形成有用於補償上述凹槽的高度的多個防變形柱體。
並且,上述非彈性絕緣片可通過在聚醯亞胺(PI)、FR4、工程塑膠或金屬形成絕緣鍍層來製成。
並且,供給到上述推動器的真空壓力可經過上述真空空間部施加到上述真空拾取器。
並且,上述上部插口能夠以通過粘結劑真空密封的方式附著在上述推動器。
並且,在上述上部插口的導電部中,多個導電粒子可沿著厚度方向排列形成在彈性絕緣物質內。
並且,上述上部封裝或上述下部封裝的下部端子可以為焊球型或焊盤型中的一種。
而且,本發明的半導體封裝測試裝置包括:下部插口,安裝在用於提供測試信號的測試器,與下部封裝的下部端子相聯接,使得上述下部封裝與上述測試器實現電連接;推動器,可從驅動部接收動力來上下移動;以及上部插口,安裝在上述推動器並具有導電部,上述導電部設置在作為優質封裝的上部封裝的下部並與上部封裝的下部端子實現電連接,上述上部封裝的下部端子採用焊球型,可在與上述導電部直接接觸的上述上部封裝的下部端子的上部形成有抗氧化金屬鍍層。
並且,可在上述上部封裝的下部端子的表面與上述抗氧化金屬鍍層之間形成有鍍鎳層。
並且,上述抗氧化金屬可以為金、鈀、銠、鈷或其中兩種以上金屬的合金。
對照先前技術之功效
如上所述,本發明具有如下效果,即,當測試半導體封裝時,由測試器施加的測試信號將施加到下部插口、下部封裝、上部插口及上部封裝,在本發明中,可通過去除配置在現有上部插口組件的第二檢查用電路板並在上部插口與上述封裝之間設置具有真空空間部的非彈性絕緣片來確保上部插口組件內的真空管線,以使從真空發生裝置產生的真空壓力順暢地施加到真空拾取器。
並且,本發明具有如下的效果,即,即使不使用第二檢查用電路板,也可同時確認下部封裝是否處於正常狀態及在與上部封裝相結合的狀態下是否正常工作,因此,可大幅縮短上部封裝與下部封裝之間的信號傳輸路徑(Signal Path)長度來防止在高速信號傳輸過程中發生的信號延遲和失真,而且,可對高速工作的半導體封裝進行精密測試,因此,可通過有效執行電特性檢查來大幅減少測試成本及檢查時間。
並且,本發明具有如下的效果,即,採用上部插口組件的結構要素採用通過粘結劑結合的結構來使得上部封裝的分離及結合變得簡單,並且,對粘結部分進行真空密封(Sealing)處理來防止發生真空壓力損失,由此,通過粘結劑緩和下部封裝與上部插口組件接觸時所產生的衝擊。
並且,採用真空壓力向用於吸附推動器和下部封裝的真空拾取器之間洩漏的風險小,並使真空壓力從真空發生裝置穩定傳遞到真空拾取器的結構,由此,當拾取下部封裝時,可降低拾取錯誤。
並且,本發明具有如下的效果,即,在由優質封裝組成的上部封裝的下部端子形成有抗氧化金屬鍍層,因此,即使在反復使用的情況下,也可防止與導電部之間的接觸電阻增加,從而提高檢查下部封裝的可靠性。
以下,參照附圖詳細說明本發明一實施例的測試裝置。
本發明可施加多種變更並具有多種實施例,因此,在附圖例示出特定實施例並在詳細說明中進行詳細說明。
但是,這並不意味著將本發明限定於特定實施方式,應將其理解為包括本發明的思想及技術範圍內的所有變更、等同技術方案或代替技術方案。
當表示某結構要素與其他結構要素「相連接」或「相聯接」時,雖然可直接與其他結構要素相連接或相聯接,但還應理解為可在中間存在其他結構要素。相反,當表示某結構要素與其他結構要素「直接連接」或「直接聯接」時,應理解為在中間並不存在其他結構要素。
本說明書中所使用的術語僅用於說明特定實施例,並不用於限定本發明。除非在文脈上明確表示其他含義,否則單數的表達包括複數的表達。
應當理解的是,在本說明書中,「包括」或「具有」等術語僅用於指定本說明書中所記載的特徵、數字、步驟、工作、結構要素、部件或它們的組合的存在,並不預先排除一個或一個以上的其他特徵、數字、步驟、工作、結構要素、部件或它們的組合的存在或附加可能性。
雖然「第一」或「第二」等術語可用於說明多種結構要素,但是,上述結構要素並不限定於上述術語。上述術語僅用於對一個結構要素和其他結構要素進行區分。
並且,參照各個附圖說明的實施例的結構要素並不僅限於相應實施例,在維持本發明技術思想的範圍內,也可包括在其他實施例,即使省略額外說明,也可通過合併多個實施例來再次體現為一個實施例。
並且,在參照附圖進行說明的過程中,與附圖標記無關地,對相同結構要素賦予相同或相關的附圖標記並省略對其的重複說明。在說明本發明的過程中,當判斷有關公知技術的具體說明有可能不必要地混淆本發明的主旨時,將省略其詳細說明。
圖3為示出本發明一實施例的測試裝置的圖,圖4為示出本發明一實施例的測試裝置的工作的圖,圖5為示出在本本發明一實施例的測試裝置中的上部插口組件的主視圖,圖6為示出本發明一實施例的非彈性絕緣片的俯視圖,圖7為圖6的仰視圖,圖8為示出本發明一實施例的真空拾取器的側視圖。
如以上附圖所示,本發明一實施例的測試裝置100為利用作為優質品預先篩選的上部封裝40檢查下部封裝10或對同時檢查上部封裝和下部封裝的對封裝體疊層型(POP)半導體封裝進行測試的裝置,可對生成測試信號的測試器30與封裝體疊層型半導體封裝起到電介質的作用。
本發明一實施例的測試裝置100可包括:下部插口110,安裝在用於提供測試信號的測試器30,與下部封裝10的下部端子11相聯接,使得下部封裝10與測試器30實現電連接;引導外殼120,設置在下部插口110的上部,用於引導下部封裝10;推動器130,可從驅動部90接收動力來上下移動,在內部形成真空;上部插口140,安裝在推動器130並具有導電部140,上述導電部140設置在上部封裝40的下部並與上部封裝40的下部端子41實現電連接;真空拾取器150,安裝在上部插口140的下部,以可真空吸附下部封裝10;以及非彈性絕緣片160,設置在上部插口140與上部封裝40之間,在與上部封裝40的端子41和上部插口140的導電部144相對應的位置形成有貫通孔164,在與上部插口140相對應的下表面形成有真空空間部161。
上部插口組件TSA包括:推動器130;上部封裝40,安裝在推動器130;上部插口140,與上部封裝40的下部相結合;以及真空拾取器150,配置在上部插口140的下部。
以下,具體說明本發明一實施例的測試裝置100的結構要素,首先,下部插口110安裝在測試器30上,使得測試器30與下部封裝10實現電連接。
下部插口110可包括第一導電部112和絕緣部113。在第一導電部112中,多個導電粒子沿著厚度方向排列形成在彈性絕緣物質內。多個第一導電部112相互隔開配置在絕緣部113的內側,以與作為聯接對象的下部封裝10的下部端子11相對應。
第一導電部112的一端與設置在測試器30的信號電極(未圖示)相接觸,第一導電部112的另一端與下部封裝10的下部端子11相聯接。
第一導電部112可包括向絕緣部113的下部突出的第一導電凸點112a。當設備測試時,隨著第一導電凸點112a被設置在測試器30的信號電極壓合,由此可更加穩定地接觸。
作為構成第一導電部112的彈性絕緣物質可利用具備交聯結構的耐熱高分子物質,例如,矽橡膠、聚丁二烯橡膠、天然橡膠、聚異戊二烯橡膠、苯乙烯-丁二烯共聚物橡膠、丙烯腈-丁二烯共聚物橡膠、苯乙烯-丁二烯-二烯嵌段共聚物橡膠、苯乙烯-異戊二烯嵌段共聚物橡膠、聚氨酯橡膠、聚酯橡膠、環氧氯丙烷橡膠、乙烯-丙烯共聚物橡膠、乙烯-丙烯-二烯共聚物橡膠、軟液環氧橡膠等。
作為構成第一導電部112的導電粒子可使用能夠通過磁場發生反應的磁性粒子。例如,導電粒子可以為鐵、鎳、鈷等具備磁性的金屬粒子或它們的合金粒子,或者,包含上述金屬的粒子或將其粒子作為芯粒子在其芯粒子的表面鍍敷金、銀、鈀、鐳等高導電性金屬的物質或將非磁性金屬粒子、玻璃珠等無機物質粒子、聚合物粒子作為芯粒子並在其芯粒子表面鍍敷鎳、鈷等導電磁性體的物質或在芯粒子鍍敷導電磁性體及高導電性金屬的物質。
絕緣部113用於使第一導電部112之間絕緣,形成下部插口110的外觀,當第一導電部112承受接觸負荷時起到支撐作用。絕緣部113可由與構成第一導電部112的相同彈性絕緣物質製成。
除彈性絕緣物質外,絕緣部113可由非彈性絕緣材料或能夠絕緣第一導電部112之間的多種絕緣材料製成。
並且,引導外殼120設置在下部插口110上。在引導外殼120形成有能夠收容下部封裝10的收容槽121。收容槽121可沿著上下方向貫通引導外殼120。下部封裝10可通過引導外殼120的收容槽121到達下部插口110。在引導外殼120形成有傾斜面122。傾斜面122可引導向下部插口110側下降的推動器130。即,當在推動器130偏向一側的狀態下,上部插口140向下部插口110側進行移動時,推動器130可以與傾斜面相接觸並沿著接觸面122被引導。由此,推動器130可將上部封裝40定位在下部封裝10上的正確位置。
推動器130可從驅動部90接收動力來進行移動,以接近下部插口110側或遠離下部插口110,在內側設置有能夠收容上部封裝40的腔體131及用於傳遞真空壓力的真空孔132。
推動器130可通過真空孔132與外部的真空發生裝置VG相連接,從真空發生裝置產生的真空壓力可通過腔體131傳遞到真空拾取器150。
在上部插口140與上部封裝40相結合的狀態下,推動器130可通過驅動部90進行移動來使得上部插口140與放置在下部插口110上的下部封裝10相聯接,或者,可從下部封裝10分離上部插口140。並且,推動器130接近下部插口110側或遠離下部插口110,由此,可利用真空拾取器150來將下部封裝10裝載到下部插口110或從下部插口110卸載。
上部插口140配置在推動器130的下部,上部插口140與放置在推動器130內的上部封裝40實現電連接。
在用於測試封裝體疊層型半導體封裝的測試裝置中,上部封裝40可由作為優質品預先篩選的優質封裝構成,可使用用於檢查下部封裝10是否正常工作的Golden Device。
作為優質封裝的上部封裝40的下部端子41可採用焊球型,能夠以上部插口140的第二導電部144為介質來與實現測試的下部封裝10的上部端子12相連接來檢查下部封裝10是否正常工作。
但是,若上部封裝40的下部端子41與上部插口140的第二導電部144相接觸來導電,則在其接觸部之間因接觸電阻而產生熱量,作為上部封裝下部端子41的主要材料的錫(Sn)將因從接觸部產生的熱量而發生氧化,隨著反復進行檢查,將加劇上部封裝下部端子41的氧化並進一步增加接觸電阻,由此,在反復進行數十次至數百次的檢查後,因高電阻而難以實現電連接,從而無法正常檢查下部封裝10。
因此,在上部封裝下部端子41的表面鍍敷抗氧化的金屬,例如,金、鈀、銠、鈷等金屬或其中兩種以上金屬合金的抗氧化金屬鍍層,即使反復使用,也可防止因上部封裝下部端子41的氧化而導致與第二導電部144之間的接觸電阻增加,從而可提高檢查下部封裝10的可靠性。
並且,在上部封裝下部端子41的表面優先鍍敷鎳來形成鍍鎳層後,也可在其上方形成上述抗氧化金屬鍍層來形成雙層結構的鍍敷層。雖然,也可僅用金等抗氧化金屬來防止上部封裝下部端子41氧化,但是在使用金的情況下,考慮到金的特性,與作為上部封裝下部端子41的主要材料的錫等其他金屬的吸收合金化性質相對較強,經過多次測試後,雖然有可能導致接觸電阻增加,但是,若形成鍍鎳層等基底層,則金不會與鎳實現合金化,因此,可長時間將優質上部封裝40用於下部封裝10的檢查。
並且,若在與上部插口140的第二導電部144直接接觸的上部封裝下部端子41的上部形成抗氧化金屬鍍層,則也可為了增加與焊球型的上部封裝下部端子41的粘結力及耐久性而形成具有三層鍍敷層或四層鍍敷層的結構。
作為上部封裝下部端子41的表面塗敷方法,例如,可使用刷鍍方式(brush plating)。刷鍍方式作為應用電鍍技術的局部鍍敷方式,不同於普通濕法鍍敷等使用鍍液,可使用專用刷子工具及整流器進行局部鍍敷,因此,可輕鬆在焊球表面塗敷抗氧化金屬。
另一方面,焊球型的上部封裝下部端子41可通過與第二導電部144的反復接觸而發生焊球型的變形,因此,通過高溫熔化等方法去除焊球型的上部封裝下部端子41後,也可在經去除的端子表面塗敷抗氧化金屬來使用,例如,金、鈀、銠、鈷等金屬或其中兩種以上金屬的合金。由此,即使在高溫環境下,以此形成的上部封裝下部端子41也不會發生外形變形。
當然,在此情況下,只要在與第二導電部144直接接觸的部分塗敷抗氧化金屬,也可形成為多層結構。
如上所述,在與上部插口的導電部直接接觸的上部封裝下部端子41的上部塗敷抗氧化金屬來防止氧化的結構只要是可通過作為優質品預先篩選的上部封裝40檢查下部封裝10是否正常工作的測試封裝體疊層型半導體封裝的測試裝置,則與其結構並無關聯地適用。例如,雖然本發明以在上部插口組件形成真空管線的情況為例進行了說明,但是,也可應用於在上部插口組件未形成有真空管線的封裝體疊層型的測試裝置。
上部插口140包括:絕緣墊141,用於覆蓋腔體131;以及多個第二導電部144,被絕緣墊141支撐。
第二導電部144可呈在彈性絕緣物質內包含多個導電粒子的形態。構成第二導電部144的彈性絕緣物質和導電粒子可使用與構成第一導電部112的彈性絕緣物質和導電粒子相同的物質或導電粒子。
絕緣墊141使第二導電部144之間絕緣,形成上部插口140的外觀,並且,當第二導電部144承受接觸負荷時,起到支撐作用。絕緣墊141可由與構成第二導電部144的物質相同的彈性絕緣物質製成。
並且,除彈性絕緣物質外,絕緣墊141可由非彈性絕緣材料或能夠絕緣第二導電部144之間的多種絕緣材料製成。
當上部插口140與下部封裝10相接觸時,非彈性絕緣材料的絕緣墊141有利於向下部插口110側加壓下部封裝10,更優選地,若非彈性絕緣材料的絕緣墊141穩定對下部封裝10加壓,則下部封裝10的下部端子11可以與下部插口110的第一導電部112穩定聯接。
雖然,非彈性絕緣材料的絕緣墊141無法像現有矽橡膠插口的彈性絕緣部一樣彈性變形,但是,應具備可彎曲變形的特性。這種特性不僅提高具備多種形態的彎曲(warpage)變形的受檢設備相關電阻,而且,有利於增加耐久性及使用壽命。這種非彈性絕緣材料的絕緣墊141可由聚醯亞胺(PI)、工程塑膠或除此之外的多種非彈性絕緣材料製成。
在絕緣墊141設置有絕緣墊孔142。絕緣墊孔142與腔體131相連接,以便可接收腔體131的真空壓力。在絕緣墊141的絕緣墊孔142下部設置有能夠插入真空拾取器150的真空拾取器插入槽148,可形成使得真空拾取器150能夠移動的空間。
第二導電部144沿著厚度方向貫通絕緣墊141,並被絕緣墊141支撐。
第二導電部144的一端可以與上部封裝40的下部端子41相接觸,另一端可以與下部封裝10的上部端子12相聯接。
第二導電部144可包括:第二導電部主體145,放置在絕緣墊141內;以及第二導電部凸點146,以從絕緣墊141的表面突出的方式與導電部主體145相連接。當上部插口140接近下部插口110側時,第二導電部凸點146被下部封裝10的上部端子12壓合,由此可穩定接觸上部端子12。
優選地,上部插口140通過粘結劑粘結在推動器130,通過對所粘結的部分進行真空密封處理來防止在上部插口140與推動器130之間發生真空壓力的損失。上部封裝40可通過粘結劑粘結在腔體131。
作為粘結劑可使用雙面膠帶、液體瞬間粘結劑等多種粘結劑,優選地,粘結劑應具備即使真空壓力傳遞到真空拾取器也可充分承受的粘結力,通常,應使用粘結力在300gf/in~2000gf/in範圍內的粘結劑。
如上所述,應用上部插口組件的結構要素通過粘結劑結合的結構,由此上部封裝的分離及結合變得簡單,粘結劑部分吸收當上部插口組件與下部封裝相接觸時所產生的衝擊來緩和衝擊。
而且,除通常使用的焊球型外,上部封裝40的下部端子41或下部封裝10的下部端子11也可利用將焊球研磨來使其平坦的焊盤型。
如圖3至圖5所示,非彈性絕緣片160配置在上部插口140與上部封裝20之間。
如圖6及圖7所示,非彈性絕緣片160呈具有與上部封裝20相對應的上表面和與上部插口140相對應的下表面的片形狀,在上部封裝40的端子41與第二導電部144相對應的位置形成有多個貫通孔164,在與上部插口140相對應的下表面形成有真空空間部161,上述真空空間部161呈長凹槽形狀或長凹槽交叉而成的十字形狀。除此之外,真空空間部161只要是可傳遞真空壓力的形態,則可具有多種形態。
如圖4中的箭頭所示,通過由真空發生裝置VG發生的真空壓力(吸入壓力或釋放壓力)形成真空管線VL,真空壓力通過腔體131的真空孔132、非彈性絕緣片160的真空空間部161(參照圖7)、絕緣墊孔142傳遞到真空拾取器150。
非彈性絕緣片160的真空空間部161作為上部插口組件TSA的真空管線VL的一部分,可應用能夠形成上部插口組件的真空管線VL的多種形狀。
而且,在真空空間部161的中心部分及週邊形成有用於補償上述凹槽的高度的多個防變形柱體162。這種防變形柱體162可具有提高非彈性絕緣片160的耐久性並防止變形的作用。尤其,對於並非全陣列(full array)形態的上部封裝140而言,當確認封裝是否正常工作時,由於在非彈性絕緣片160的真空空間部161發生變形的可能性相對較高,因此,應必需形成防變形柱體162。
圖7中,雖然例示的防變形柱體162為四邊形柱體,但是,防變形柱體162可具有圓柱體、多邊形柱體及不規則柱體等多種形狀。
上述非彈性絕緣片160可由在聚醯亞胺、FR4、工程塑膠或金屬形成絕緣鍍層的材料製成。
而且,真空拾取器150安裝在上部插口140的下部,以能夠真空吸附下部封裝10。在上部封裝140形成有的真空拾取器插入槽148,使得真空拾取器150能夠吸附或加壓下部封裝10,可形成真空拾取器150能夠移動的空間。
在真空拾取器150形成有絕緣墊孔142,以可從腔體131接收真空壓力。絕緣墊孔142可以與腔體131及真空孔132相連接。
真空拾取器150的至少一部分插入於絕緣墊141的真空拾取器插入槽148,可向真空拾取器插入槽148內外進行移動。
真空拾取器150在以與基準位置相同或略微後退的狀態下部分定位在真空拾取器插入槽148,當吸附作為檢查對象處於等待狀態的下部封裝10時,真空拾取器150從基準位置略微下降來吸附下部封裝10,當執行下部封裝10的電測試時,真空拾取器150進一步略微下降來加壓下部封裝10。
當上部插口140與下部封裝10相聯接時,若上部插口140因推動器130的加壓力而向下部封裝10側移動,則下降狀態的真空拾取器150因上部插口140的移動而被捲入真空拾取器插入槽148內,因此,真空拾取器150並不妨礙上部插口140與下部封裝10之間的聯接。
如圖8的(a)部分所示,本發明一實施例的真空拾取器150可包括:真空拾取器本體151,由矽膠或橡膠基彈性材料製成;以及防粘結部件152,附著在真空拾取器本體151的下表面,由硬質材料製成。
防粘結部件152形成在與半導體封裝直接接觸的部分,可由聚醯亞胺膜、工程塑膠或合成樹脂等硬質防粘結材料製成。
如圖8的(b)部分所示,在真空拾取器150中,在由矽或橡膠系彈性材料製成的真空拾取器本體151的上表面和下表面均附著有防粘結部件152。
並且,如圖8的(c)部分所示,真空拾取器150可由與防粘結部件152相同材料製成,也可在真空拾取器150的週邊周圍形成凹凸形狀的皺褶154。由於形成有皺褶154,因此,即使用相對硬質的材料形成真空拾取器150,皺褶154也可起到如同彈簧等的緩衝作用並可上下壓縮或膨脹,因此可更加輕鬆吸附半導體封裝。
以下,說明本發明一實施例的半導體封裝測試裝置100的工作如下。
如圖3及圖4所示,隨著推動器130通過驅動部90進行移動,真空拾取器150可下降並吸附下部封裝10。在此情況下,真空拾取器150可向在第二導電部144下表面的基準位置略微下降的第一位置略微突出。
真空拾取器150的下部封裝10的吸附由通過真空發生裝置VG的真空壓力形成的真空管線VL實現。隨著真空發生裝置的真空壓力通過腔體131的真空孔132、非彈性絕緣片160的真空空間部161、絕緣墊孔142傳遞到真空拾取器150並將吸附下部封裝10。
真空發生裝置的真空壓力通過腔體131的真空孔132流入到中心部後,向腔體131內部的週邊移動,通過形成有真空空間部161的非彈性絕緣片160,真空壓力重新從腔體131內部的週邊移動到中心部並施加到上部插口140的真空拾取器150。
優選地,安裝在上部插口140的真空拾取器150能夠移動下部封裝10的腔體131內部的適當真空區域為110mm3以上,優選地,非彈性絕緣片160的真空空間部161為9.5mm3以上。
接著,真空拾取器150可將所吸附的下部封裝10搬運到下部插口110上。即,隨著推動器130接近位於等待位置的下部封裝10上方,真空拾取器150將下降並吸附下部封裝10,推動器130向下部插口110上方移動並使下部封裝10位於下部插口110上方。在此情況下,下部封裝10的下部端子11被配置成與下部插口110的第一導電部112相接觸。
隨後,當推動器130向下部插口110側移動時,由於真空拾取器150進一步下降並對下部封裝10加壓,因此,下部封裝10的下部端子11與下部插口110的第一導電部112相聯接,上部插口140的第二導電部144通過推動器130的移動而與下部封裝10的上部端子12相聯接。在此情況下,隨著推動器130的加壓力通過上部插口140傳遞到下部封裝10,測試器30、下部插口110、下部封裝10、上部插口140及上部封裝40將電連接。
在此情況下,從測試器30發生的測試信號通過下部插口110、下部封裝10、上部插口140傳輸到上部封裝40並可實現對於上部封裝40和下部封裝10的電測試。
而且,當上部封裝40為Golden Device時,有利於檢查下部封裝10是否正常工作,且有利於檢查當以封裝體疊層方式層疊時是否與上部封裝正常整合。
並且,當上部封裝40為Golden Device時,若在測試過程中產生殘次品,則可以直接知道下部封裝10為殘次品。當然,也可將上部封裝40作為檢查對象來同時檢查上部封裝40和下部封裝10,而無需由Golden Device構成上部封裝40。
完成測試後,隨著真空拾取器150上升,被真空拾取器150吸附的下部封裝10可通過推動器130的移動從下部插口110卸載並被移送到裝載裝置(未圖示)。
如上所述,當測試半導體封裝時,由測試器施加的測試信號將施加到下部插口、下部封裝、上部插口及上部封裝,在本發明中,可通過去除配置在現有上部插口組件的第二檢查用電路板並在上部插口與上述封裝之間設置具有真空空間部的非彈性絕緣片來確保上部插口組件內的真空管線,以使從真空發生裝置產生的真空壓力順暢地施加到真空拾取器。
並且,即使不使用現有的第二檢查用電路板,也可同時確認下部封裝是否處於正常狀態及在與上部封裝相結合的狀態下是否正常工作,因此,可大幅縮短上部封裝與下部封裝之間的信號傳輸路徑長度來防止在高速信號傳輸過程中發生的信號延遲和失真,而且,可對高速工作的半導體封裝進行精密測試。因此,可通過有效執行電特性檢查來大幅減少測試成本及檢查時間。
並且,上部插口組件的結構要素採用通過粘結劑結合的結構來使得上部封裝的分離及結合變得簡單,並且,對粘結部分進行真空密封(Sealing)處理來防發生真空壓力損失,由此,可通過粘結劑緩和下部封裝與上部插口組件接觸時所產生的衝擊。
並且,可採用真空壓力向用於吸附推動器和下部封裝的真空拾取器之間洩漏的風險小,並使真空壓力從真空發生裝置穩定傳遞到真空拾取器的結構,由此,當拾取下部封裝時,可降低拾取錯誤。
以上,雖然通過優選實施例說明了本發明,但是,本發明的範圍並不限定於以上參照附圖說明的實施方式。
1、100:測試裝置 10:下部封裝 11:下部端子 12:上部端子 20:第二檢查用電路板 21:孔 30:測試器(第一檢查用電路板) 40:上部封裝 41:端子 50、130:推動器 60、110:下部插口 61、112:第一導電部 70、140:上部插口 71、150:真空拾取器 73、144:第二導電部 80:引導外殼 90:驅動部(DP) 112a:第一導電凸點 113:絕緣部 120:引導外殼 121:收容槽 122:傾斜面 131:腔體 132:真空孔 141:絕緣墊 142:絕緣墊孔 145:第二導電部主體 146:第二導電部凸點 148:真空拾取器插入槽 151:真空拾取器本體 152:防粘結部件 154:皺褶 160:非彈性絕緣片 161:真空空間部 162:防變形柱體 164:貫通孔
圖1為示出用於測試封裝體疊層型半導體封裝的現有測試裝置的圖。 圖2為示出現有測試裝置的工作的圖。 圖3為示出本發明一實施例的測試裝置的圖。 圖4為示出本發明一實施例的測試裝置的工作的圖。 圖5為示出在本發明一實施例的測試裝置中的上部插口組件的主視圖。 圖6為示出本發明一實施例的非彈性絕緣片的俯視圖,圖7為圖6的仰視圖。 圖8為示出本發明一實施例的真空拾取器的側視圖。
10:下部封裝
30:測試器(第一檢查用電路板)
40:上部封裝
90:驅動部(DP)
100:測試裝置
110:下部插口
112:第一導電部
112a:第一導電凸點
113:絕緣部
120:引導外殼
121:收容槽
122:傾斜面
130:推動器
131:腔體
132:真空孔
140:上部插口
141:絕緣墊
142:絕緣墊孔
144:第二導電部
145:第二導電部主體
146:第二導電部凸點
148:真空拾取器插入槽
150:真空拾取器
160:非彈性絕緣片

Claims (9)

  1. 一種半導體封裝測試裝置,包括:下部插口,安裝在用於提供測試信號的測試器,與下部封裝的下部端子相聯接,使得上述下部封裝與上述測試器實現電連接;推動器,能夠從驅動部接收動力來上下移動;上部插口,安裝在上述推動器並具有導電部和由非彈性絕緣材料製成的絕緣墊,上述導電部設置在上部封裝的下部並與上部封裝的下部端子實現電連接,上述絕緣墊支撑上述導電部;真空拾取器,安裝在上述上部插口的中心,以能夠真空吸附上述下部封裝;以及非彈性絕緣片,設置在上述上部插口與上述上部封裝之間,在與上述上部封裝的端子和上述導電部相對應的位置形成有貫通孔,在與上述上部插口相對應的下表面,在呈長凹槽形狀的真空空間部形成有用於補償上述凹槽的高度的多個防變形柱體。
  2. 如請求項1所述之半導體封裝測試裝置,其中,上述非彈性絕緣片通過在聚醯亞胺、FR4、工程塑膠或金屬中的一個形成絕緣鍍層來製成。
  3. 如請求項1所述之半導體封裝測試裝置,其中,供給到上述推動器的真空壓力經過上述真空空間部施加到上述真空拾取器。
  4. 如請求項1所述之半導體封裝測試裝置,其中,上述上部插口以通過粘結劑真空密封的方式附著在上述推動器。
  5. 如請求項1所述之半導體封裝測試裝置,其中,在上述上部插口的上述導電部中,多個導電粒子沿著厚度方向排列形成在彈性絕緣物質內。
  6. 如請求項1所述之半導體封裝測試裝置,其中,上述上部封裝或上述下部封裝的下部端子為焊球型或焊盤型中的一種。
  7. 如請求項1所述之半導體封裝測試裝置,其中,上述上部封裝的下部端子採用焊球型,在與上述導電部直接接觸的上述上部封裝的下部端子的上部形成有抗氧化金屬鍍層。
  8. 如請求項7所述之半導體封裝測試裝置,其中,在上述上部封裝的下部端子的表面與上述抗氧化金屬鍍層之間形成有鍍鎳層。
  9. 如請求項7或8所述之半導體封裝測試裝置,其中,上述抗氧化金屬為金、鈀、銠、鈷或其中兩種以上金屬的合金。
TW111132204A 2021-08-27 2022-08-26 半導體封裝測試裝置 TWI827216B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210114106 2021-08-27
KR10-2021-0114106 2021-08-27
KR1020210188244A KR20230031755A (ko) 2021-08-27 2021-12-27 반도체 패키지의 테스트 장치
KR10-2021-0188244 2021-12-27

Publications (2)

Publication Number Publication Date
TW202309524A TW202309524A (zh) 2023-03-01
TWI827216B true TWI827216B (zh) 2023-12-21

Family

ID=85287212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132204A TWI827216B (zh) 2021-08-27 2022-08-26 半導體封裝測試裝置

Country Status (3)

Country Link
US (1) US11994554B2 (zh)
CN (1) CN115939083A (zh)
TW (1) TWI827216B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM530955U (zh) * 2016-06-22 2016-10-21 Winway Technology Co Ltd 應用於堆疊式封裝測試的測試裝置
TW202127040A (zh) * 2019-03-25 2021-07-16 南韓商Isc股份有限公司 電性測試座

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093456A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 반도체 패키지의 인서트 수납장치
JP2011220924A (ja) * 2010-04-13 2011-11-04 Advantest Corp 試験装置および接続装置
US8876536B2 (en) * 2012-02-29 2014-11-04 Data I/O Corporation Integrated circuit socket system with configurable structures and method of manufacture thereof
TWM480762U (zh) 2014-03-12 2014-06-21 Chroma Ate Inc 具散熱模組之堆疊封裝構造測試裝置
KR101555965B1 (ko) 2014-04-09 2015-09-25 주식회사 레더스 테스트 핸들러의 픽커용 진공노즐

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM530955U (zh) * 2016-06-22 2016-10-21 Winway Technology Co Ltd 應用於堆疊式封裝測試的測試裝置
TW202127040A (zh) * 2019-03-25 2021-07-16 南韓商Isc股份有限公司 電性測試座

Also Published As

Publication number Publication date
US20230069125A1 (en) 2023-03-02
TW202309524A (zh) 2023-03-01
US11994554B2 (en) 2024-05-28
CN115939083A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US11609244B2 (en) Test apparatus for semiconductor package
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
KR102519846B1 (ko) 반도체 패키지의 테스트 장치
KR20080080406A (ko) 초미세 피치의 적층을 갖는 미소전자 조립체
JP3741927B2 (ja) 半導体チップ又はパッケージ検査装置及びその検査方法
TW201426924A (zh) 封裝結構及封裝方法
JPH08115964A (ja) ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法
TWI827216B (zh) 半導體封裝測試裝置
KR20230031755A (ko) 반도체 패키지의 테스트 장치
KR102496532B1 (ko) 반도체 패키지의 테스트 장치
KR102612764B1 (ko) 반도체 패키지의 테스트 장치
KR20110138788A (ko) 적층형 반도체 패키지
CN115440648A (zh) 晶圆自动上货的承载装置、晶圆自动上货的传送方法
JP2013148500A (ja) 電子部品特性測定用治具
WO1998012568A1 (en) Process for producing semiconductor device and semiconductor device
CN105425139B (zh) 芯片失效分析的测试设备
TW201803236A (zh) 電氣特性之檢查方法、及半導體裝置之製造方法
KR102644471B1 (ko) 반도체 패키지의 테스트 장치
KR102671633B1 (ko) 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
TWI710768B (zh) 測試裝置及使用其的測試流程
CN112444723B (zh) 测试装置及使用其的测试流程
KR20230031638A (ko) 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
KR102520451B1 (ko) 반도체 검사 장치 및 그 제조방법
KR20240040494A (ko) 반도체 검사용 세라믹 인터페이스 보드 및 그 제조방법