TWI826025B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI826025B
TWI826025B TW111137449A TW111137449A TWI826025B TW I826025 B TWI826025 B TW I826025B TW 111137449 A TW111137449 A TW 111137449A TW 111137449 A TW111137449 A TW 111137449A TW I826025 B TWI826025 B TW I826025B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
gate electrode
insulating layer
Prior art date
Application number
TW111137449A
Other languages
English (en)
Other versions
TW202333349A (zh
Inventor
金台原
金兪琳
朴舒禧
李公洙
卓容奭
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202333349A publication Critical patent/TW202333349A/zh
Application granted granted Critical
Publication of TWI826025B publication Critical patent/TWI826025B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體裝置包括：基板；導線，在第一水平方向上在基板上延伸；隔離絕緣層，在與第一水平方向相交的第二水平方向上在基板及導線上延伸，並限定自隔離絕緣層的上表面至隔離絕緣層的下表面延伸穿過隔離絕緣層的通道溝槽；結晶氧化物半導體層，沿著通道溝槽的內側表面的至少一部分及通道溝槽的底表面的至少一部分延伸，並與導線接觸；以及閘極電極，在第二水平方向上在通道溝槽內的結晶氧化物半導體層上延伸。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案基於2021年11月01日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0148264號並主張其優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念是有關於一種半導體裝置。更具體而言，本發明概念是有關於一種包括氧化物半導體的半導體裝置。
隨著半導體裝置的高度整合，半導體裝置的漏電流特性控制已變得至關重要。為降低半導體裝置的漏電流，已經對包括氧化物半導體材料的通道層進行了研究。氧化物半導體材料藉由具有高的帶隙能量而具有優異的漏電流特性，同時具有與矽（Si）的導通電流類似的導通電流。
本發明概念提供一種因電性特性改善而具有改善的效能及可靠性的半導體裝置。
為此，本發明概念提供如下半導體裝置。
根據本發明概念的態樣，提供一種半導體裝置，所述半導體裝置包括：基板；導線，在第一水平方向上在基板上延伸；隔離絕緣層，在與第一水平方向相交的第二水平方向上在基板及導線上延伸，並限定自隔離絕緣層的上表面至隔離絕緣層的下表面延伸穿過隔離絕緣層的通道溝槽；結晶氧化物半導體層，沿著通道溝槽的內側表面的至少一部分及通道溝槽的底表面的至少一部分延伸，並與導線接觸；以及閘極電極，在第二水平方向上在通道溝槽內的結晶氧化物半導體層上延伸，其中在結晶氧化物半導體層中，結晶氧化物半導體層的與通道溝槽的內側表面相鄰的第一部分的晶粒大小大於結晶氧化物半導體層的與通道溝槽的底表面相鄰的第二部分的晶粒大小。
根據本發明概念的另一態樣，提供一種半導體裝置，所述半導體裝置包括：基板；填充氧化物層，位於基板上；多條導線，在第一水平方向上延伸，所述多條導線中的每一者的側表面被填充氧化物層覆蓋，並且被佈置成在與第一水平方向相交的第二水平方向上彼此分離；下部接觸層，位於所述多條導線上；隔離絕緣層，在與第一水平方向相交的第二水平方向上在填充氧化物層及下部接觸層上延伸，並限定穿過隔離絕緣層的底表面並暴露出下部接觸層的至少一部分的通道溝槽；結晶氧化物半導體層，沿著通道溝槽的內側表面的至少一部分及通道溝槽的底表面的至少一部分延伸，並與所述多條導線接觸；閘極電極，在通道溝槽內在結晶氧化物半導體層上包括第一閘極電極及在第一水平方向上與第一閘極電極分離並面向第一閘極電極的第二閘極電極，且第一閘極電極及第二閘極電極在第二水平方向上延伸；上部接觸層，位於結晶氧化物半導體層上；以及電容器結構，位於隔離絕緣層及上部接觸層上，並與上部接觸層的上表面接觸，其中結晶氧化物半導體層的上部部分的晶粒大小大於結晶氧化物半導體層的下部部分的晶粒大小。
根據本發明概念的另一態樣，提供一種半導體裝置，所述半導體裝置包括：基板；填充氧化物層，位於基板上；多條導線，在第一水平方向上延伸，所述多條導線中的每一者包括被填充氧化物層覆蓋的側表面，並且所述多條導線藉由在與第一水平方向相交的第二水平方向上彼此分離而進行佈置；下部接觸層，位於所述多條導線上；隔離絕緣層，在與第一水平方向相交的第二水平方向上在填充氧化物層及下部接觸層上延伸，並限定穿過隔離絕緣層的底表面並暴露出下部接觸層的至少一部分的通道溝槽；結晶氧化物半導體層，沿著通道溝槽的內側表面的至少一部分及通道溝槽的底表面的至少一部分延伸，並與所述多條導線接觸；晶種氧化物半導體層，位於隔離絕緣層與結晶氧化物半導體層之間，並沿著結晶氧化物半導體層的外側表面延伸；閘極電極，在通道溝槽內在結晶氧化物半導體層上包括第一閘極電極及在第一水平方向上與第一閘極電極分離並面向第一閘極電極的第二閘極電極，且第一閘極電極及第二閘極電極在第二水平方向上延伸；障壁絕緣層，位於第一閘極電極與第二閘極電極之間；以及間隙填充絕緣層，形成於障壁絕緣層上並形成於第一閘極電極與第二閘極電極之間的區中；上部接觸層，位於結晶氧化物半導體層上；以及電容器結構，位於隔離絕緣層及上部接觸層上，並與上部接觸層的上表面接觸，其中結晶氧化物半導體層的與晶種氧化物半導體層相鄰的第一部分的晶粒大小大於結晶氧化物半導體層的與障壁絕緣層相鄰的一部分的晶粒大小。
圖1A至圖1G是示出根據本發明概念的實例性實施例，半導體裝置中所包括的結晶氧化物半導體層的形成方法的剖視圖。
參照圖1A，於基板10上形成基礎絕緣層20。基板10可包含半導體材料，例如IV族半導體材料、III-V族半導體材料或II-VI族半導體材料。IV族半導體材料可包括例如矽（Si）、鍺（Ge）或矽鍺（Si-Ge）。III-V族半導體材料可包括例如砷化鎵（GaAs）、磷化銦（InP）、磷化鎵（GaP）、砷化銦（InAs）、銻化銦（InSb）或砷化銦鎵（InGaAs）。II-VI族半導體材料可包括例如碲化鋅（ZnTe）或硫化鎘（CdS）。基板10可為體晶圓或外延層。基礎絕緣層20可包含例如氧化物。在一些實施例中，基礎絕緣層20可被形成為具有幾十奈米至幾百奈米的厚度。舉例而言，基礎絕緣層20可被形成為具有約100奈米的厚度。
參照圖1B，在基礎絕緣層20上形成初步晶種氧化物半導體層12P。初步晶種氧化物半導體層12P可藉由例如沈積製程形成。在一些實施例中，初步晶種氧化物半導體層12P可被形成為具有幾奈米至幾十奈米的厚度。舉例而言，初步晶種氧化物半導體層12P可被形成為具有約10奈米的厚度。初步晶種氧化物半導體層12P可包括包含第一金屬元素的二元或三元氧化物半導體材料，或者包含彼此不同的第一金屬元素與第二金屬元素的三元氧化物半導體材料。二元或三元氧化物半導體材料可為例如氧化鋅（ZnO或Zn xO）、氧化鎵（GaO或Ga xO）、氧化錫（TiO或Ti xO）、氮氧化鋅（ZnON或Zn xO yN）、氧化銦鋅（IZO或In xZn yO）、氧化鎵鋅（GZO或Ga xZn yO）、氧化錫鋅（TZO或Sn xZn yO）及氧化錫鎵（TGO或Sn xGa yO）中的一者，但並非僅限於此。
在一些實施例中，初步晶種氧化物半導體層12P可包含非晶氧化物半導體材料。舉例而言，初步晶種氧化物半導體層12P可包含非晶GZO。
在一些其他實施例中，初步晶種氧化物半導體層12P可包含結晶氧化物半導體材料。舉例而言，初步晶種氧化物半導體層12P可包含複晶GZO及尖晶石GZO中的至少一者。
參照圖1B及圖1C，藉由對初步晶種氧化物半導體層12P實行退火製程來形成晶種氧化物半導體層12。在一些實施例中，退火製程可在約600℃或低於600℃的溫度下實行。舉例而言，可在約300℃至約600℃的溫度下實行退火製程。藉由實行退火製程，初步晶種氧化物半導體層12P可被結晶化，以變成具有結晶性的晶種氧化物半導體層12。舉例而言，晶種氧化物半導體層12可包含單晶GZO、複晶GZO及尖晶石GZO中的至少一者。
在一些其他實施例中，當初步晶種氧化物半導體層12P包含結晶氧化物半導體材料時，可省略退火製程。
參照圖1D，可藉由移除晶種氧化物半導體層12的一部分及基礎絕緣層20的一部分來形成溝槽20T。溝槽20T可自晶種氧化物半導體層12的上表面延伸至基礎絕緣層20的內部。舉例而言，溝槽20T可藉由穿過晶種氧化物半導體層12而延伸至基礎絕緣層20的內部。在一些實施例中，可經由溝槽20T的底表面暴露出基礎絕緣層20的一部分而非暴露出基板10。在一些實施例中，溝槽20T的水平寬度可為幾十奈米至幾百奈米。舉例而言，溝槽20T的水平寬度可為約100奈米。
參照圖1E，形成覆蓋晶種氧化物半導體層12的上表面及溝槽20T的內側表面及底表面的初步氧化物半導體層14P。初步氧化物半導體層14P可藉由例如沈積製程形成。初步氧化物半導體層14P可被形成為共形地覆蓋晶種氧化物半導體層12的上表面以及溝槽20T的內側表面及底表面。在一些實施例中，初步氧化物半導體層14P可被形成為具有幾奈米至幾十奈米的厚度。舉例而言，初步氧化物半導體層14P可被形成為具有約10奈米的厚度。
初步氧化物半導體層14P可包含四元氧化物半導體材料，所述四元氧化物半導體材料包含第一金屬元素、第二金屬元素及不同於第一金屬元素及第二金屬元素的第三金屬元素。所述四元氧化物半導體材料可為例如氧化銦鎵鋅（（indium gallium zinc oxide，IGZO）或In xGa yZn zO）、氧化銦鎵矽（（indium gallium silicon oxide，IGSO）或In xGa ySi zO）、氧化銦錫鋅（（indium tin zinc oxide，ITZO）或In xSn yZn zO）、氧化銦錫鎵（（indium tin gallium oxide，ITGO）或In xSn yGa zO）、氧化鋯鋅錫（（zirconium zinc tin oxide，ZZTO）或Zr xZn ySn zO）、氧化鉿銦鋅（（hafnium indium zinc oxide，HIZO）或Hf xIn yZn zO）、氧化鎵鋅錫（（gallium zinc tin oxide，GZTO）或Ga xZn ySn zO）、氧化鋁鋅錫（（aluminum zinc tin oxide，AZTO）或Al xZn ySn zO）及氧化鐿鎵鋅（（ytterbium gallium zinc oxide，YGZO）或Yb xGa yZn zO）中的一者，但並非僅限於此。
初步氧化物半導體層14P可包含非晶氧化物半導體材料。在一些實施例中，初步氧化物半導體層14P可包含非晶IGZO。
參照圖1E及圖1F，藉由對初步氧化物半導體層14P實行退火製程來形成結晶氧化物半導體層14。在一些實施例中，實行用於形成結晶氧化物半導體層14的退火製程的溫度可高於實行用於形成晶種氧化物半導體層12的退火製程的溫度。在一些實施例中，退火製程可在約700℃或低於700℃的溫度下實行。舉例而言，可在約400℃至約700℃的溫度下實行退火製程。藉由實行退火製程，初步氧化物半導體層14P可被結晶化，以變成具有結晶性的結晶氧化物半導體層14。在一些實施例中，結晶氧化物半導體層14可包含單晶IGZO、複晶IGZO、尖晶石IGZO及c軸配向結晶IGZO（c-axis aligned crystalline IGZO，CAAC IGZO）中的至少一者。
參照圖1F及圖1G，移除結晶氧化物半導體層14的一部分及晶種氧化物半導體層12的一部分，從而暴露出基礎絕緣層20。在一些實施例中，可在移除結晶氧化物半導體層14的所述一部分及晶種氧化物半導體層12的所述一部分之前形成填充溝槽20T的模製層（圖中未示出），且然後可實行化學機械研磨（chemical mechanical polishing，CMP）製程，直至暴露出基礎絕緣層20，從而移除結晶氧化物半導體層14的上側的一部分及晶種氧化物半導體層12的上側的一部分。在一些實施例中，在移除結晶氧化物半導體層14的所述一部分及晶種氧化物半導體層12的所述一部分之後，可移除模製層。在一些其他實施例中，在移除結晶氧化物半導體層14的所述一部分及晶種氧化物半導體層12的所述一部分之前，可形成位於溝槽20T中的另一組件。
根據本發明概念的實例性實施例，半導體裝置中所包括的氧化物半導體層的形成方法在晶種氧化物半導體層12上形成結晶氧化物半導體層14，且因此即使當結晶氧化物半導體層14是在相對低的溫度下形成時，結晶氧化物半導體層14亦可具有高的結晶度。具體而言，晶種氧化物半導體層12在形成結晶氧化物半導體層14的製程中充當晶種層，使得結晶氧化物半導體層14即使在相對低的溫度下亦具有高的結晶度。因此，可提高包括結晶氧化物半導體層14的半導體裝置的效能及可靠性。
圖2是示出根據本發明概念的實例性實施例，半導體裝置中所包括的結晶氧化物半導體層的剖視圖。
參照圖1G及圖2，結晶氧化物半導體層14的第一部分14AR1與第二部分14AR2可具有不同的結晶性。第一部分14AR1可為結晶氧化物半導體層14的上部部分，且第二部分14AR2可為結晶氧化物半導體層14的下部部分。在一些實施例中，在結晶氧化物半導體層14中，第一部分14AR1可具有較第二部分14AR2高的結晶度。舉例而言，在結晶氧化物半導體層14中，第一部分14AR1的晶粒大小可大於第二部分14AR2的晶粒大小。
如圖1F及圖1G所示，由於結晶氧化物半導體層14的第一部分14AR1與晶種氧化物半導體層12相鄰，因此第一部分14AR1可具有相對高的結晶度從而具有相對大的晶粒大小，而由於第二部分14AR2相對遠離晶種氧化物半導體層12，因此第二部分14AR2可具有相對低的結晶度從而具有相對小的晶粒大小。
圖3是示出根據本發明概念的實例性實施例的半導體裝置1的佈局圖，圖4是沿著圖3的線A-A'截取的剖視圖，且圖5是沿著圖3的線B-B'截取的剖視圖。為便於說明，簡略重複或省略參照圖1A至圖2所作的說明。
參照圖3至圖5，根據本發明概念的實例性實施例的半導體裝置1可包括基板100、裝置隔離層110、覆蓋絕緣層120、導線130（BL）、直接接觸件DC、間隔件結構140、結晶氧化物半導體層14、閘極電極160（WL）、閘極介電層162、接觸結構BC及LP以及電容器結構190。
基板100可包含半導體材料，例如IV族半導體材料、III-V族半導體材料或II-VI族半導體材料。IV族半導體材料可包括例如Si、Ge或Si-Ge。III-V族半導體材料可包括例如GaAs、InP、GaP、InAs、InSb或InGaAs。II-VI族半導體材料可包括例如ZnTe或CdS。基板100可為體晶圓或外延層。基板100可具有其中堆疊有基礎基板及外延層的結構，但並非僅限於此。
基板100可包括主動區AR。主動區AR可具有在彼此平行的方向上延伸的多個條形形狀。此外，可將多個主動區AR佈置成使得所述多個主動區AR中的一者的中心與另一主動區AR的端部相鄰。在一些實例性實施例中，主動區AR可被形成為對角條形形狀。舉例而言，如圖3所示，在第一水平方向（X方向）及與第一水平方向（X方向）相交的第二水平方向（Y方向）於其上延伸的平面上，主動區AR可具有在不同於第一水平方向（X方向）及第二水平方向（Y方向）的第三水平方向上延伸的條形形狀。由第一水平方向（X方向）及第三水平方向形成的銳角可為例如60°，但並非僅限於此。
主動區AR可摻雜有雜質以充當源極/汲極區。在一些實例性實施例中，主動區AR的第一部分（例如，中心部分）可經由直接接觸件DC電性連接至導線130，且主動區AR的第二部分（例如，兩個端部部分）可經由接觸結構BC及LP而電性連接至電容器結構190。
裝置隔離層110可界定所述多個主動區AR。儘管圖5示出了裝置隔離層110的側表面是傾斜的，但裝置隔離層110的側表面並非僅限於此。裝置隔離層110可包含氧化矽、氮化矽及氮氧化矽中的至少一者，但並非僅限於此。裝置隔離層110可包括包含一種類型的絕緣材料的單層或者包含幾種類型的絕緣材料的組合的多層。舉例而言，裝置隔離層110可包括包含一種類型的絕緣層的單層、包含兩種類型的絕緣層的雙層、或者包含至少三種類型的絕緣層的組合的多層。在一些實例性實施例中，裝置隔離層110可包括包含氧化矽的單層。在一些其他實例性實施例中，裝置隔離層110可包括包含第一裝置隔離層、第二裝置隔離層及第三裝置隔離層的三層，但並非僅限於此。舉例而言，第一裝置隔離層可共形地覆蓋基板100的一部分。在一些實例性實施例中，第一裝置隔離層可包含氧化矽。舉例而言，第二裝置隔離層可共形地覆蓋第一裝置隔離層。在一些實例性實施例中，第二裝置隔離層可包含氮化矽。舉例而言，第三裝置隔離層可覆蓋第二裝置隔離層。在一些實例性實施例中，第三裝置隔離層可包含氧化矽。舉例而言，第三裝置隔離層可包含由東燃矽氮烷（tonen silazene，TOSZ）形成的氧化矽。
覆蓋絕緣層120可形成於基板100及裝置隔離層110上。在一些實例性實施例中，覆蓋絕緣層120可在其中未形成接觸結構BC及LP的區中沿著基板100的上表面及裝置隔離層110的上表面延伸。覆蓋絕緣層120可包括單層，但並非僅限於此，並且可如圖4及圖5所示包括多層。舉例而言，覆蓋絕緣層120可包括依序堆疊在基板100上的第一絕緣層122、第二絕緣層124及第三絕緣層126。第一絕緣層122可包含例如氧化矽。第二絕緣層124可包含蝕刻選擇性不同於第一絕緣層122的蝕刻選擇性的材料。舉例而言，第二絕緣層124可包含氮化矽。第三絕緣層126可包含介電常數小於第二絕緣層124的介電常數的材料。舉例而言，第三絕緣層126可包含氧化矽。
導線130可形成於基板100、裝置隔離層110及覆蓋絕緣層120上。導線130可藉由與主動區AR及閘極電極160交叉而在第二水平方向（Y方向）上延長。舉例而言，導線130可與主動區AR對角交叉，並與閘極電極160垂直交叉。多條導線130可在第一水平方向（X方向）上以相等的間隔彼此分離。每條導線130可連接至主動區AR，以充當半導體裝置1的位元線BL。
在一些實例性實施例中，導線130可包括依序堆疊在基板100上方的第一子導電圖案132、第二子導電圖案134及第三子導電圖案136。第一子導電圖案132、第二子導電圖案134及第三子導電圖案136中的每一者可包含例如複晶矽、氮化鈦（TiN）、氮化鈦矽（TiSiN）、鎢（W）、矽化鎢及其組合中的至少一者，但並非僅限於此。舉例而言，第一子導電圖案132可包含複晶矽，第二子導電圖案134可包含TiSiN，且第三子導電圖案136可包含W。
在一些實例性實施例中，第一位元線頂蓋圖案138及第二位元線頂蓋圖案139可依序形成於導線130上。第一位元線頂蓋圖案138及第二位元線頂蓋圖案139可沿著導線130的上表面延伸。第一位元線頂蓋圖案138及第二位元線頂蓋圖案139中的每一者可包含氮化矽，但並非僅限於此。
直接接觸件DC可形成於基板100及裝置隔離層110上。直接接觸件DC可藉由穿過覆蓋絕緣層120而將基板100的主動區AR連接至導線130。舉例而言，基板100可具有第一接觸溝槽CT1。第一接觸溝槽CT1可藉由穿過覆蓋絕緣層120而暴露出主動區AR的第一部分（例如，中心部分）。直接接觸件DC可形成於第一接觸溝槽CT1內，以將主動區AR的第一部分連接至導線130。
在一些實例性實施例中，第一接觸溝槽CT1的一部分可在垂直方向（Z方向）上與裝置隔離層110的一部分交疊。因此，第一接觸溝槽CT1不僅可暴露出主動區AR的一部分，還可暴露出裝置隔離層110的一部分。
在一些實例性實施例中，直接接觸件DC的寬度可小於第一接觸溝槽CT1的寬度。舉例而言，直接接觸件DC可與基板100的被第一接觸溝槽CT1暴露出的一部分接觸。在一些實例性實施例中，導線130的寬度可小於第一接觸溝槽CT1的寬度。舉例而言，導線130的寬度可與直接接觸件DC的寬度實質上相同。
直接接觸件DC可包含導電材料。導線130可經由直接接觸件DC而電性連接至基板100的主動區AR。主動區AR的與直接接觸件DC接觸的第一部分（例如，中心部分）可充當包括閘極電極160的半導體裝置1的第一源極/汲極區。
在一些實例性實施例中，直接接觸件DC可包含與第一子導電圖案132相同的材料。舉例而言，直接接觸件DC可包含複晶矽。在一些其他實例性實施例中，直接接觸件DC可包含與第一子導電圖案132的材料不同的材料。
間隔件結構140可形成於導線130的側表面上。間隔件結構140可沿著導線130的側表面延伸。舉例而言，間隔件結構140可在第二水平方向（Y方向）上延長。在一些實例性實施例中，間隔件結構140可包括第一間隔件141、第二間隔件142、第三間隔件143、第四間隔件144及第五間隔件145。
第一間隔件141可沿著導線130的側表面延伸。舉例而言，第一間隔件141可沿著導線130的側表面、第一位元線頂蓋圖案138的側表面及第二位元線頂蓋圖案139的側表面延伸。在其中形成有第一接觸溝槽CT1的區域中，第一間隔件141可沿著導線130的側表面、直接接觸件DC的側表面及第一接觸溝槽CT1延伸。在一些實例性實施例中，第一間隔件141可與導線130及直接接觸件DC接觸。在其中未形成第一接觸溝槽CT1的區域中，第一間隔件141可沿著導線130的側表面及覆蓋絕緣層120的上表面延伸。
第二間隔件142可在第一接觸溝槽CT1內形成於第一間隔件141上。舉例而言，第二間隔件142可在第一接觸溝槽CT1內沿著第一間隔件141的輪廓延伸。
第三間隔件143可在第一接觸溝槽CT1內形成於第二間隔件142中。第三間隔件143可填充第一接觸溝槽CT1的藉由形成第一間隔件141及第二間隔件142而保留的區。
第四間隔件144可形成於第二間隔件142及第三間隔件143上。第四間隔件144可沿著導線130的側表面的至少一部分延伸。舉例而言，第四間隔件144可沿著第一間隔件141的上面未形成第二間隔件142的側表面延伸。
第五間隔件145可形成於第三間隔件143上。第五間隔件145可沿著導線130的側表面的至少一部分延伸。舉例而言，第五間隔件145可沿著第四間隔件144的側表面延伸。在一些實例性實施例中，第五間隔件145可被形成為使得第五間隔件145的下表面低於第四間隔件144的下表面。舉例而言，第五間隔件145的下部部分可掩埋在第三間隔件143內。
在一些實例性實施例中，第一間隔件141、第二間隔件142、第三間隔件143、第四間隔件144及第五間隔件145中的每一者可包含氧化矽、氮氧化矽、氮化矽及其組合中的至少一者。舉例而言，第一間隔件141可包含氮化矽，第二間隔件142可包含氧化矽，第三間隔件143可包含氮化矽，第四間隔件144可包含氧化矽，且第五間隔件145可包含氮化矽。
在一些其他實例性實施例中，間隔件結構140可包括空氣間隔件。空氣間隔件可包含空氣或空隙。由於空氣間隔件具有較氧化矽低的介電常數，因此可有效地減小半導體裝置1的寄生電容。舉例而言，第四間隔件144可為空氣間隔件。
閘極電極160可形成於基板100及裝置隔離層110上方。閘極電極160可藉由與主動區AR及導線130交叉而在第一水平方向（X方向）上延長。舉例而言，閘極電極160可與主動區AR對角交叉，並與導線130垂直交叉。多個閘極電極160可在第二水平方向（Y方向）上以相等的間隔彼此分離。每個閘極電極160可位於直接接觸件DC與掩埋接觸件BC之間，以充當半導體裝置1的字元線WL。
在一些實例性實施例中，閘極電極160可包括依序堆疊在基板100上的第四子導電圖案164及第五子導電圖案166。第四子導電圖案164及第五子導電圖案166中的每一者可包含例如金屬、複晶矽及其組合中的至少一者，但並非僅限於此。
閘極介電層162可位於基板100與閘極電極160之間。閘極介電層162可包含例如氧化矽、氮氧化矽、氮化矽及介電常數大於氧化矽的介電常數的高介電常數材料中的至少一者，但並非僅限於此。
在一些實例性實施例中，閘極頂蓋圖案168可形成於閘極電極160上。閘極頂蓋圖案168可包含氮化矽，但並非僅限於此。
結晶氧化物半導體層14可堆疊在基板100及裝置隔離層110上。閘極介電層162及閘極電極160可依序堆疊在結晶氧化物半導體層14上。結晶氧化物半導體層14可充當包括閘極電極160的電晶體的通道層。
結晶氧化物半導體層14的第一部分14AR1與第二部分14AR2可具有不同的結晶性。第一部分14AR1可為結晶氧化物半導體層14的上部部分，且第二部分14AR2可為結晶氧化物半導體層14的下部部分。在一些實例性實施例中，如圖2所示，在結晶氧化物半導體層14中，第一部分14AR1可具有較第二部分14AR2高的結晶度。舉例而言，如圖2所示，在結晶氧化物半導體層14中，第一部分14AR1的晶粒大小可大於第二部分14AR2的晶粒大小。
根據一些實例性實施例的半導體裝置1可為包括掩埋通道陣列電晶體（buried channel array transistor，BCAT）的半導體記憶體裝置。BCAT可具有其中閘極電極（例如，閘極電極160）掩埋在基板100內部的結構。舉例而言，基板100可包括在第一水平方向（X方向）上延伸的閘極溝槽WT。在一些實例性實施例中，閘極溝槽WT可形成於基板100及裝置隔離層110內部。結晶氧化物半導體層14可沿著閘極溝槽WT的輪廓共形地延伸。閘極介電層162及閘極電極160可填充閘極溝槽WT位於結晶氧化物半導體層14上的一部分。閘極頂蓋圖案168可填充閘極溝槽WT位於結晶氧化物半導體層14上的另一部分。在此情形中，閘極電極160可被形成為使得閘極電極160的上表面低於基板100的上表面。
儘管圖4示出了結晶氧化物半導體層14的最上表面與基板100的上表面共面，但此為說明性的，並且本實例性實施例並非僅限於此。
接觸結構BC及LP可形成於基板100及裝置隔離層110上。接觸結構BC及LP可藉由穿過覆蓋絕緣層120而將基板100的主動區AR連接至電容器結構190。在一些實例性實施例中，接觸結構BC及LP可包括掩埋接觸件BC及著陸接墊LP。
掩埋接觸件BC可藉由穿過覆蓋絕緣層120而將基板100的主動區AR電性連接至著陸接墊LP。舉例而言，基板100可包括第二接觸溝槽CT2。第二接觸溝槽CT2可藉由穿過覆蓋絕緣層120而暴露出主動區AR的第二部分（例如，兩個端部部分）。掩埋接觸件BC可形成於第二接觸溝槽CT2內，以將主動區AR的第二部分電性連接至著陸接墊LP。
在一些實例性實施例中，第二接觸溝槽CT2的一部分可在垂直方向（Z方向）上與裝置隔離層110的一部分交疊。舉例而言，第二接觸溝槽CT2不僅可暴露出主動區AR的一部分，還可暴露出裝置隔離層110的一部分。
掩埋接觸件BC可形成於間隔件結構140的側表面上。掩埋接觸件BC與導線130可藉由其間的間隔件結構140而分離。在一些實例性實施例中，掩埋接觸件BC可被形成為使得掩埋接觸件BC的上表面低於第二位元線頂蓋圖案139的上表面。
掩埋接觸件BC可形成彼此分離的多個隔離區。舉例而言，如圖3所示，多個掩埋接觸件BC可位於所述多條導線130與所述多個閘極電極160之間。在一些實例性實施例中，所述多個掩埋接觸件BC可以矩陣形式佈置。
掩埋接觸件BC可包含導電材料。因此，掩埋接觸件BC可電性連接至基板100的主動區AR。主動區AR的與掩埋接觸件BC接觸的第二部分（例如，兩個端部部分）可充當半導體裝置1的包括閘極電極160的第二源極/汲極區。掩埋接觸件BC可包含例如複晶矽，但並非僅限於此。
著陸接墊LP可形成於掩埋接觸件BC上。著陸接墊LP可被設置成使得著陸接墊LP的至少一部分在垂直方向（Z方向）上與掩埋接觸件BC交疊。著陸接墊LP可與掩埋接觸件BC的上表面接觸，以將主動區AR電性連接至電容器結構190。
在一些實例性實施例中，著陸接墊LP可被設置成使得著陸接墊LP與掩埋接觸件BC的一部分及導線130的一部分交疊。舉例而言，著陸接墊LP可在垂直方向（Z方向）上與掩埋接觸件BC的一部分及第二位元線頂蓋圖案139的一部分交疊。在一些實例性實施例中，著陸接墊LP可被形成為使得著陸接墊LP的上表面高於第二位元線頂蓋圖案139的上表面。舉例而言，著陸接墊LP可覆蓋第二位元線頂蓋圖案139的上表面的一部分。
著陸接墊LP可形成彼此分離的多個隔離區。舉例而言，如圖4所示，可形成界定多個著陸接墊LP的接墊溝槽PT。在一些實例性實施例中，接墊溝槽PT的一部分可暴露出第二位元線頂蓋圖案139的一部分。舉例而言，接墊溝槽PT可被形成為使得接墊溝槽PT的下表面低於第二位元線頂蓋圖案139的上表面。所述多個著陸接墊LP可藉由其間的第二位元線頂蓋圖案139及接墊溝槽PT而彼此分離。在一些實例性實施例中，所述多個著陸接墊LP可佈置成蜂巢形狀。
著陸接墊LP可包含導電材料。因此，著陸接墊LP可電性連接至掩埋接觸件BC。舉例而言，著陸接墊LP可包含W，但並非僅限於此。
在一些實例性實施例中，可形成填充接墊溝槽PT的上部絕緣層180。上部絕緣層180可形成於著陸接墊LP及第二位元線頂蓋圖案139上。上部絕緣層180可限定形成所述多個隔離區的著陸接墊LP。
上部絕緣層180可包含絕緣材料。因此，所述多個著陸接墊LP可彼此電性隔離。上部絕緣層180可包含例如氧化矽、氮化矽、氮氧化矽及介電常數小於氧化矽的介電常數的高介電常數材料中的至少一者，但並非僅限於此。
電容器結構190可設置於上部絕緣層180及接觸結構BC及LP上。電容器結構190可與接觸結構BC及LP的上表面接觸。舉例而言，上部絕緣層180可被圖案化以暴露出著陸接墊LP的上表面的至少一部分，並且電容器結構190可與著陸接墊LP的上表面的藉由上部絕緣層180暴露出的一部分接觸。電容器結構190可經由接觸結構BC及LP而電性連接至主動區AR的第二部分（例如，兩個端部部分）。電容器結構190可藉由由導線130及閘極電極160控制來儲存資料。
電容器結構190可包括下部電極192、電容器介電層194及上部電極196。電容器結構190可使用在下部電極192與上部電極196之間出現的電勢差而將電荷儲存在電容器介電層194中。
下部電極192可與接觸結構BC及LP接觸。舉例而言，下部電極192可與著陸接墊LP的上表面的藉由上部絕緣層180暴露出的一部分接觸。儘管圖4及圖5示出下部電極192具有在垂直方向（Z方向）上自著陸接墊LP的上表面延伸的柱狀形狀，但此僅為說明性的。在另一實例性實施例中，下部電極192可具有在垂直方向（Z方向）上自著陸接墊LP的上表面延伸的圓柱形狀。在一些實例性實施例中，多個下部電極192可佈置成蜂巢形狀。
電容器介電層194可形成於所述多個下部電極192上。在一些實例性實施例中，電容器介電層194可沿著所述多個下部電極192的側表面及上表面的輪廓以及上部絕緣層180的上表面的輪廓共形地延伸。
上部電極196可形成於電容器介電層194上。儘管圖4及圖5示出了上部電極196填充相鄰下部電極192之間的區，但此僅為說明性的。作為另一實例，上部電極196可沿著電容器介電層194的輪廓共形地延伸。
在根據本發明概念的實例性實施例的半導體裝置1中，充當電晶體的通道層的結晶氧化物半導體層14可具有高結晶度，並且可在相對低的溫度下形成。因此，可提高半導體裝置1的效能及可靠性。
圖6A至圖6E是示出根據本發明概念的實例性實施例，半導體裝置的製造方法的剖視圖。具體而言，圖6A至圖6E是沿著圖3的線A-A'截取的剖視圖。
參照圖6A，移除基板100的一部分，並且形成填充基板100的被移除部分的裝置隔離層110。在一些實例性實施例中，可移除基板100的一部分，可形成填充基板100的被移除部分並覆蓋基板100的上表面的初步裝置隔離層，且然後可藉由移除初步裝置隔離層的上側的一部分以暴露出基板100的上表面來形成裝置隔離層110。
參照圖6B，形成覆蓋基板100及裝置隔離層110的晶種氧化物半導體層12。在一些實例性實施例中，藉由參考參照圖1B及圖1C進行的闡述，可藉由形成覆蓋基板100及裝置隔離層110的初步晶種氧化物半導體層12P且然後實行退火製程來形成晶種氧化物半導體層12。在一些其他實例性實施例中，當晶種氧化物半導體層12被形成為包含結晶氧化物半導體材料時，可省略退火製程。
參照圖6C，可藉由移除晶種氧化物半導體層12的一部分、裝置隔離層110的一部分及基板100的一部分來形成閘極溝槽WT。閘極溝槽WT的底表面可處於較裝置隔離層110的下表面高的垂直水準處。閘極溝槽WT可被形成為在第一水平方向（X方向）上延伸。
參照圖6D，形成覆蓋晶種氧化物半導體層12的上表面及閘極溝槽WT的內側表面及底表面的結晶氧化物半導體層14。在一些實例性實施例中，藉由參考參照圖1E及圖1F進行的闡述，可藉由形成覆蓋晶種氧化物半導體層12的上表面及閘極溝槽WT的內側表面及底表面的初步結晶氧化物半導體層14P且然後實行退火製程來形成結晶氧化物半導體層14。
參照圖6D及圖6E，在圖6D的結果中，於閘極溝槽WT內部形成閘極介電層162及閘極電極160。閘極介電層162及閘極電極160可依序堆疊在結晶氧化物半導體層14上。閘極介電層162及閘極電極160中的每一者可沿著結晶氧化物半導體層14的輪廓共形地延伸。
在一些實例性實施例中，閘極介電層162及閘極電極160可填充閘極溝槽WT位於結晶氧化物半導體層14上的一部分。閘極頂蓋圖案168可填充閘極溝槽WT位於結晶氧化物半導體層14上的另一部分。因此，閘極電極160可被形成為使得閘極電極160的上表面低於基板100的上表面。
在形成閘極介電層162、閘極電極160及閘極頂蓋圖案168的製程中，可移除結晶氧化物半導體層14的覆蓋基板100的上表面的一部分。
此後，參照圖3至圖5，可藉由在基板100及裝置隔離層110上形成覆蓋絕緣層120、導線130（BL）、直接接觸件DC、間隔件結構140、接觸結構BC及LP以及電容器結構190來製造半導體裝置1。
圖7是示出根據本發明概念的實例性實施例的半導體裝置2的佈局圖，圖8A及圖8B是沿著圖7的線C-C'截取的剖視圖，且圖9A至圖9C是沿著圖7的線D-D'截取的剖視圖。具體而言，沿著圖7所示的半導體裝置2的C-C'截取的剖視圖可為圖8A所示的半導體裝置2-1或圖8B所示的半導體裝置2-2，並且沿著圖7所示的半導體裝置2的D-D'截取的剖視圖可為圖9A所示的半導體裝置2-3、圖9B所示的半導體裝置2-4或圖9C所示的半導體裝置2-5。
在下文中，與圖8A所示的半導體裝置2-1及圖9A所示的半導體裝置2-3一起闡述了圖7所示的半導體裝置2，並且必要時，分別闡述與圖8B所示的半導體裝置2-2、圖9B所示的半導體裝置2-4及圖9C所示的半導體裝置2-5的差異。
參照圖7、圖8A及圖9A，半導體裝置2、2-1或2-3可包括基板200、導線220（BL）、下部接觸層230、隔離絕緣層215、結晶氧化物半導體層14、閘極介電層240、閘極電極250（WL）、上部接觸層270及電容器結構290。
基板200實質上與參照圖3至圖5闡述的基板100相同，且因此不再對其予以贅述。導線220可形成於基板200上方。舉例而言，下部絕緣層210可形成於基板200上。導線220可位於下部絕緣層210上。導線220可在第二水平方向（Y方向）上延長。多條導線220可在第二水平方向（Y方向）上延伸，並且在第一水平方向（X方向）上以相等的間隔分離。下部絕緣層210可被形成為填充導線220之間的空間，同時覆蓋導線220的側表面。在一些實例性實施例中，下部絕緣層210的上表面可與所述多條導線220的上表面處於相同的垂直水準處。導線220可充當半導體裝置2的位元線BL。
導線220可包含摻雜複晶矽、金屬、導電金屬氮化物、導電金屬矽化物、導電金屬氧化物或其組合。舉例而言，導線220可包含摻雜複晶矽、鋁（Al）、銅（Cu）、鈦（Ti）、鉭（Ta）、釕（Ru）、W、鉬（Mo）、鉑（Pt）、鎳（Ni）、鈷（Co）、氮化鈦（TiN）、氮化鉭（TaN）、氮化鎢（WN）、氮化鈮（NbN）、鋁化鈦（TiAl）、氮化鈦鋁（TiAlN）、矽化鈦（TiSi）、氮化鈦矽（TiSiN）、矽化鉭（TaSi）、氮化鉭矽（TaSiN）、氮化釕鈦（RuTiN）、矽化鎳（NiSi）、矽化鈷（CoSi）、氧化銥（IrOx）、氧化釕（RuOx）或其組合，但並非僅限於此。作為另外一種選擇，導線220可包括二維（two-dimensional，2D）半導體材料。2D半導體材料可包括例如石墨烯、碳奈米管或其組合。導線220可包含上述單層導電材料或多層導電材料。
下部接觸層230可形成於導線220上。下部接觸層230可將導線220連接至結晶氧化物半導體層14。下部接觸層230可包含導電材料，例如金屬、導電金屬氮化物、導電金屬碳氮化物、導電金屬碳化物、金屬矽化物、摻雜半導體材料、導電金屬氮氧化物、導電金屬氧化物及2D材料中的至少一者，但並非僅限於此。舉例而言，下部接觸層230可包含氧化銦錫（indium tin oxide，ITO）。
隔離絕緣層215可形成於導線220上方。舉例而言，隔離絕緣層215可形成於下部接觸層230上。隔離絕緣層215可包括在第一水平方向（X方向）上延長的通道溝槽215T。通道溝槽215T可自隔離絕緣層215的上表面延伸至隔離絕緣層215的下表面。舉例而言，隔離絕緣層215可形成多個絕緣圖案，所述多個絕緣圖案中的每一者在第一水平方向（X方向）上延伸，並且藉由其間的通道溝槽215T而彼此分離。通道溝槽215T可暴露出下部接觸層230的至少一部分。舉例而言，通道溝槽215T可暴露出下部接觸層230的上表面。
隔離絕緣層215可包含例如氧化矽、氮氧化矽、氮化矽及介電常數小於氧化矽的介電常數的低介電常數材料中的至少一者，但並非僅限於此。
結晶氧化物半導體層14可形成於導線220上。結晶氧化物半導體層14可形成於通道溝槽215T內部。舉例而言，結晶氧化物半導體層14可沿著通道溝槽215T的側表面及底表面延伸。結晶氧化物半導體層14可電性連接至導線220。舉例而言，沿著通道溝槽215T的底表面延伸的結晶氧化物半導體層14可與下部接觸層230的上表面接觸。結晶氧化物半導體層14的第一部分14AR1及第二部分14AR2可具有不同的結晶性。在一些實例性實施例中，如圖2所示，在結晶氧化物半導體層14中，第一部分14AR1可具有較第二部分14AR2高的結晶度。第一部分14AR1可為結晶氧化物半導體層14的上部部分，且第二部分14AR2可為結晶氧化物半導體層14的下部部分。舉例而言，如圖2所示，在結晶氧化物半導體層14中，第一部分14AR1的晶粒大小可大於第二部分14AR2的晶粒大小。
在一些實例性實施例中，半導體裝置2可為包括垂直通道電晶體（vertical channel transistor，VCT）的半導體記憶體裝置。VCT可具有其中通道層（即，結晶氧化物半導體層14）的通道長度在垂直於基板200的上表面的垂直方向（Z方向）上延伸的結構。舉例而言，結晶氧化物半導體層14可包括設置於垂直方向（Z方向）上的第一源極/汲極區及第二源極/汲極區。舉例而言，結晶氧化物半導體層14的下部部分可充當第一源極/汲極區，且結晶氧化物半導體層14的上部部分可充當第二源極/汲極區。結晶氧化物半導體層14的位於第一源極/汲極區與第二源極/汲極區之間的區可充當通道區。
在一些實例性實施例中，彼此分離的多個結晶氧化物半導體層14可形成於導線220上方。所述多個結晶氧化物半導體層14可藉由在第一水平方向（X方向）及第二水平方向（Y方向）上彼此分離而佈置成矩陣形式。
閘極介電層240可在通道溝槽215T內形成於結晶氧化物半導體層14上。閘極介電層240可位於結晶氧化物半導體層14與閘極電極250之間。舉例而言，閘極介電層240可沿著結晶氧化物半導體層14的內側表面及上表面延伸。閘極介電層240可包含例如氧化矽、氮氧化矽、氮化矽及介電常數大於氧化矽的介電常數的高介電常數材料中的至少一者，但並非僅限於此。
閘極電極250可在通道溝槽215T內形成於閘極介電層240上。閘極電極250可在第一水平方向（X方向）上延長。閘極電極250可包含摻雜複晶矽、金屬、導電金屬氮化物、導電金屬矽化物、導電金屬氧化物或其組合。舉例而言，閘極電極250可包含摻雜複晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或其組合，但並非僅限於此。
在一些實例性實施例中，閘極電極250可包括在一個通道溝槽215T內面向彼此的第一閘極電極250A與第二閘極電極250B。第一閘極電極250A與第二閘極電極250B可在第二水平方向（Y方向）上彼此分離，第一閘極電極250A與第二閘極電極250B各自在第一水平方向（X方向）上延長。在此情形中，可實施一個結晶氧化物半導體層14具有二個電晶體的結構。舉例而言，第一閘極電極250A可充當半導體裝置2的第一字元線，且第二閘極電極250B可充當半導體裝置2的第二字元線。
在一些實例性實施例中，障壁絕緣層262及間隙填充絕緣層264可形成於第一閘極電極250A與第二閘極電極250B之間。第一閘極電極250A與第二閘極電極250B可藉由其間的障壁絕緣層262及間隙填充絕緣層264而彼此分離。間隙填充絕緣層264可形成於障壁絕緣層262上，並填充位於第一閘極電極250A與第二閘極電極250B之間的區。
障壁絕緣層262及間隙填充絕緣層264中的每一者可包含氧化矽、氮氧化矽、氮化矽及其組合中的至少一者，但並非僅限於此。舉例而言，障壁絕緣層262可包含氮化矽，且間隙填充絕緣層264可包含氧化矽。
在一些實例性實施例中，參照圖7及圖8A，在半導體裝置2或2-1中，結晶氧化物半導體層14可包括藉由其間的障壁絕緣層262及間隙填充絕緣層264而彼此分離並且面向彼此的第一通道部分與第二通道部分。結晶氧化物半導體層14可被障壁絕緣層262及間隙填充絕緣層264劃分以形成第一通道部分及第二通道部分。障壁絕緣層262可與下部接觸層230接觸。舉例而言，障壁絕緣層262可被形成為使得障壁絕緣層262的最下表面低於或等於結晶氧化物半導體層14的最下表面。
第一通道部分及第二通道部分可在第二水平方向（Y方向）上彼此分離。舉例而言，第一通道部分可沿著通道溝槽215T的一個側表面延伸，且第二通道部分可沿著通道溝槽215T的另一側表面延伸。
在一些實例性實施例中，閘極頂蓋圖案266可形成於閘極電極250上。閘極頂蓋圖案266可覆蓋例如閘極電極250的上表面、障壁絕緣層262的上表面及間隙填充絕緣層264的上表面。閘極頂蓋圖案266可包含氮化矽，但並非僅限於此。
在一些實例性實施例中，參照圖7及圖8B，在半導體裝置2或2-2中，可包括障壁絕緣層262a及間隙填充絕緣層264a來代替圖8A所示的障壁絕緣層262及間隙填充絕緣層264。障壁絕緣層262a及間隙填充絕緣層264a可將閘極電極250劃分成在一個通道溝槽215T內面向彼此的第一閘極電極250A與第二閘極電極250B，但不劃分結晶氧化物半導體層14。障壁絕緣層262a可與結晶氧化物半導體層14接觸，但不與下部接觸層230接觸。舉例而言，障壁絕緣層262a可被形成為使得障壁絕緣層262a的最下表面高於結晶氧化物半導體層14的最下表面。
障壁絕緣層262a可沿著第一閘極電極250A的內側表面、結晶氧化物半導體層14的上表面及第二閘極電極250B的內側表面延伸，並且間隙填充絕緣層264a可形成於障壁絕緣層262a上並填充位於第一閘極電極250A與第二閘極電極250B之間的區。
在一些實例性實施例中，閘極頂蓋圖案266可形成於閘極電極250上。閘極頂蓋圖案266可覆蓋例如閘極電極250的上表面、障壁絕緣層262a的上表面及間隙填充絕緣層264a的上表面。閘極頂蓋圖案266可包含氮化矽，但並非僅限於此。
再次參照圖7、圖8A及圖9A，上部接觸層270可形成於結晶氧化物半導體層14上。舉例而言，上部接觸層270可與結晶氧化物半導體層14的上表面接觸。上部接觸層270可將結晶氧化物半導體層14連接至電容器結構290。上部接觸層270可包含導電材料，例如金屬、導電金屬氮化物、導電金屬碳氮化物、導電金屬碳化物、金屬矽化物、摻雜半導體材料、導電金屬氮氧化物、導電金屬氧化物及2D材料中的至少一者，但並非僅限於此。
在一些實例性實施例中，可為每個結晶氧化物半導體層14形成兩個上部接觸層270。舉例而言，結晶氧化物半導體層14的與第一閘極電極250A相鄰的上表面可與一個上部接觸層270接觸，並且結晶氧化物半導體層14的與第二閘極電極250B相鄰的上表面可與另一上部接觸層270接觸。
電容器結構290可形成於隔離絕緣層215及上部接觸層270上。電容器結構290可與上部接觸層270的上表面接觸。電容器結構290可藉由由導線220及閘極電極250控制來儲存資料。
電容器結構290可包括下部電極292、電容器介電層294及上部電極296。電容器結構290可使用在下部電極292與上部電極296之間出現的電勢差而將電荷儲存在電容器介電層294中。
包括下部電極292、電容器介電層294及上部電極296的電容器結構290大致與已經參照圖3至圖5闡述的包括下部電極192、電容器介電層194及上部電極196的電容器結構190相同，且因此對其不再予以贅述。
在一些實例性實施例中，參照圖7及圖9A，在第一水平方向（X方向）上排列的多個下部接觸層230可藉由其間的上部絕緣層212而彼此分離。上部絕緣層212可覆蓋下部絕緣層210的上表面的一部分。在一些實例性實施例中，所述多個下部接觸層230可對應於在第一水平方向（X方向）上排列的所述多個結晶氧化物半導體層14及所述多條導線220。所述多個下部接觸層230中的每一者可將一條導線220電性連接至在第二水平方向（Y方向）上排列的所述多個結晶氧化物半導體層14。
在一些實例性實施例中，參照圖7及圖9B，填充氧化物層216可形成於下部絕緣層210上。填充氧化物層216可包含例如氧化物。舉例而言，填充氧化物層216可覆蓋導線220的側表面。側絕緣層214可位於導線220與填充氧化物層216之間。側絕緣層214可覆蓋導線220的側表面。側絕緣層214可防止填充氧化物層216的氧原子擴散至導線220。側絕緣層214可包含例如氮化矽，但並非僅限於此。結晶氧化物半導體層14的下表面的至少一部分可與填充氧化物層216接觸。
在一些實例性實施例中，參照圖7及圖9C，下部接觸層230可覆蓋所述多條導線220的上表面及下部絕緣層210的上表面。下部接觸層230可與在第一水平方向（X方向）上排列的所述多條導線220接觸。此外，下部接觸層230可與在第一水平方向（X方向）及第二水平方向（Y方向）上彼此分離的所述多個結晶氧化物半導體層14的下表面接觸。
在根據本發明概念的半導體裝置2、2-1、2-2、2-3、2-4及2-5中，充當通道層的結晶氧化物半導體層14可具有高結晶度，並且可在相對低的溫度下形成。因此，可提高半導體裝置2、2-1、2-2、2-3、2-4及2-5的效能及可靠性。
圖10A至圖10D是示出根據本發明概念的實例性實施例，半導體裝置的製造方法的剖視圖。具體而言，圖10A至圖10D是沿著圖7的線C-C'截取的剖視圖。
參照圖10A，於基板200上形成下部絕緣層210、所述多條導線220、下部接觸層230、隔離絕緣層215及晶種氧化物半導體層12。舉例而言，可於基板200上形成下部絕緣層210，且可於下部絕緣層210上形成導線220。所述多條導線220可被形成為在第二水平方向（Y方向）上延伸，並且在第一水平方向（X方向）上以相等的間隔彼此分離。下部絕緣層210可被形成為填充導線220之間的空間。
下部接觸層230可形成於下部絕緣層210及所述多條導線220上。所述多個下部接觸層230可如圖9A及圖9B所示被形成為在第二水平方向（Y方向）上延伸，並且在第一水平方向（X方向）上以相等的間隔彼此分離，或者下部接觸層230可如圖9C所示被形成為覆蓋所述多條導線220的上表面及下部絕緣層210的上表面。
隔離絕緣層215可形成於下部接觸層230上。隔離絕緣層215可被形成為具有幾十奈米至幾百奈米的厚度。舉例而言，隔離絕緣層215可被形成為具有約100奈米的厚度。
晶種氧化物半導體層12可形成於隔離絕緣層215上。在一些實例性實施例中，藉由參考參照圖1B及圖1C進行的闡述，可藉由形成覆蓋隔離絕緣層215的初步晶種氧化物半導體層12P且然後實行退火製程來形成晶種氧化物半導體層12。在一些其他實例性實施例中，當晶種氧化物半導體層12被形成為包含結晶氧化物半導體材料時，可省略退火製程。在一些實例性實施例中，晶種氧化物半導體層12可被形成為具有幾奈米至幾十奈米的厚度。舉例而言，晶種氧化物半導體層12可被形成為具有約10奈米的厚度。
參照圖10B，可藉由移除晶種氧化物半導體層12的一部分及隔離絕緣層215的一部分來形成通道溝槽215T，其中經由所述通道溝槽215T的底表面暴露出下部接觸層230。舉例而言，通道溝槽215T可被形成為藉由穿過晶種氧化物半導體層12及隔離絕緣層215而經由其底表面暴露出下部接觸層230。通道溝槽215T可被形成為在第一水平方向（X方向）上延長。在一些實例性實施例中，通道溝槽215T的水平寬度可為幾十奈米至幾百奈米。舉例而言，通道溝槽215T的水平寬度可為約100奈米。
參照圖10C，形成覆蓋晶種氧化物半導體層12的上表面及通道溝槽215T的內側表面及底表面的結晶氧化物半導體層14。在一些實例性實施例中，藉由參考參照圖1E及圖1F進行的闡述，可藉由形成覆蓋晶種氧化物半導體層12的上表面及通道溝槽215T的內側表面及底表面的初步結晶氧化物半導體層14P且然後實行退火製程來形成結晶氧化物半導體層14。在一些實例性實施例中，結晶氧化物半導體層14可被形成為具有幾奈米至幾十奈米的厚度。舉例而言，結晶氧化物半導體層14可被形成為具有約10奈米的厚度。
參照圖10C及圖10D，移除結晶氧化物半導體層14的一部分及晶種氧化物半導體層12的一部分，從而暴露出隔離絕緣層215。在一些實例性實施例中，可在移除結晶氧化物半導體層14的所述一部分及晶種氧化物半導體層12的所述一部分之前形成填充通道溝槽215T的模製層18，且然後可實行CMP製程直至隔離絕緣層215被暴露出為止，從而移除結晶氧化物半導體層14的上側的一部分及晶種氧化物半導體層12的上側的一部分。在一些實例性實施例中，在移除結晶氧化物半導體層14的所述一部分及晶種氧化物半導體層12的所述一部分之後，可移除模製層18。在一些其他實例性實施例中，在移除結晶氧化物半導體層14的所述一部分及晶種氧化物半導體層12的所述一部分之前，可形成設置於通道溝槽215T內部的其他組件（例如，閘極介電層240、閘極電極250、障壁絕緣層262、間隙填充絕緣層264、閘極頂蓋圖案266及類似組件）從而代替形成模製層18且然後移除模製層18。
此後，參照圖7至圖9C，可形成上部接觸層270及電容器結構290，以製造半導體裝置2、2-1、2-2、2-3、2-4或2-5。
圖11是示出根據本發明概念的實例性實施例的半導體裝置3的佈局圖，且圖12A及圖12B是沿著圖11的線E-E'截取的剖視圖。具體而言，圖11所示沿著半導體裝置3的線E-E'截取的剖視圖可為圖12A所示的半導體裝置3-1或圖12B所示的半導體裝置3-2。為便於說明，簡略重複或省略參照圖7A至圖9C所作的說明，並且主要闡述與參照圖7A至圖9C所作的說明的不同之處。
參照圖11至圖12B，半導體裝置3、3-1或3-2可包括基板200、導線220（BL）、下部接觸層230、隔離絕緣層215、結晶氧化物半導體層14、閘極介電層240、閘極電極250（WL）、上部接觸層270及電容器結構290。
參照圖11及圖12A，類似於圖8A所示的內容，半導體裝置3或3-1可包括位於第一閘極電極250A與第二閘極電極250B之間的障壁絕緣層262及間隙填充絕緣層264。
參照圖11及圖12B，類似於圖8B所示的內容，半導體裝置3或3-2可包括位於第一閘極電極250A與第二閘極電極250B之間的障壁絕緣層262a及間隙填充絕緣層264a。
返回參照圖11至圖12B，半導體裝置3、3-1及3-2可更包括位於隔離絕緣層215與結晶氧化物半導體層14之間的晶種氧化物半導體層12。舉例而言，晶種氧化物半導體層12可沿著結晶氧化物半導體層14的外側表面延伸。晶種氧化物半導體層12可在上部接觸層270與下部接觸層230之間在垂直方向（Z方向）上沿著結晶氧化物半導體層14的外側表面延伸。晶種氧化物半導體層12的垂直高度可實質上與結晶氧化物半導體層14的垂直高度相同。在一些實例性實施例中，晶種氧化物半導體層12可完全覆蓋結晶氧化物半導體層14的外側表面。
結晶氧化物半導體層14的第一部分14AR1與第二部分14AR2可具有不同的結晶性。第一部分14AR1可為結晶氧化物半導體層14的與晶種氧化物半導體層12相鄰的一部分，且第二部分14AR2可為結晶氧化物半導體層14的較第一部分14AR1更遠離晶種氧化物半導體層12的一部分，即與障壁絕緣層262或262a以及間隙填充絕緣層264或264a相鄰的一部分。舉例而言，第一部分14AR1可為與結晶氧化物半導體層14的外側表面相鄰的一部分，且第二部分14AR2可為與結晶氧化物半導體層14的下表面相鄰的一部分。在一些實例性實施例中，如圖2所示，在結晶氧化物半導體層14中，第一部分14AR1可具有較第二部分14AR2高的結晶度。舉例而言，如圖2所示，在結晶氧化物半導體層14中，第一部分14AR1的晶粒大小可大於第二部分14AR2的晶粒大小。
圖13是示出根據本發明概念的實例性實施例，半導體裝置中所包括的結晶氧化物半導體層的曲線圖。
參照圖12A及圖13，晶種氧化物半導體層12可包括包含彼此不同的第一金屬元素及第二金屬元素的三元氧化物半導體材料，且結晶氧化物半導體層14可包括包含第一金屬元素、第二金屬元素及不同於第一金屬元素及第二金屬元素的第三金屬元素的四元氧化物半導體材料。晶種氧化物半導體層12中的第三金屬元素的密度可遠離結晶氧化物半導體層14逐漸降低。
圖13是示出當晶種氧化物半導體層12包含GZO或Ga xZn yO並且結晶氧化物半導體層14包含IGZO或In xGa yZn zO時，自與閘極介電層240接觸的結晶氧化物半導體層14的一個點P1連接至與隔離絕緣層215接觸的晶種氧化物半導體層12的一個點P2的掃描線上的鎵（Ga）或鋅（Zn）及銦（In）的示意性密度的實例。
舉例而言，如圖13所示，晶種氧化物半導體層12中的第三金屬元素（例如，In）的密度可遠離結晶氧化物半導體層14逐漸降低。此可能是由於結晶氧化物半導體層14中的第三金屬元素擴散至晶種氧化物半導體層12。
在遠離結晶氧化物半導體層14的方向上，晶種氧化物半導體層12中的第三金屬元素（例如，In）的密度減小率可大於晶種氧化物半導體層12中的第一金屬元素（例如，Ga）或第二金屬元素（例如，Zn）的密度減小率。舉例而言，晶種氧化物半導體層12中的第一金屬元素（例如，Ga）或第二金屬元素（例如，Zn）的密度可在遠離結晶氧化物半導體層14的方向上保持實質上恆定。
儘管圖13示出了結晶氧化物半導體層14中第三金屬元素（例如，In）的密度高於結晶氧化物半導體層14中第一金屬元素（例如，Ga）或第二金屬元素（例如，Zn）的密度，但此僅為說明性的。此外，儘管圖13示出了晶種氧化物半導體層12中的第一金屬元素（例如，Ga）或第二金屬元素（例如，Zn）的密度低於結晶氧化物半導體層14中的第一金屬元素（例如，Ga）或第二金屬元素（例如，Zn）的密度，但此僅為說明性的。
圖14A至圖14E是示出根據本發明概念的實例性實施例，半導體裝置的製造方法的剖視圖。具體而言，圖14A至圖14E是沿著圖11的線E-E'截取的剖視圖。
參照圖14A，可藉由在基板200上形成下部絕緣層210、所述多條導線220、下部接觸層230及隔離絕緣層215且然後移除隔離絕緣層215的一部分而形成通道溝槽215Ta，其中經由通道溝槽215Ta的底表面暴露出下部接觸層230。舉例而言，通道溝槽215Ta可被形成為藉由穿過隔離絕緣層215而經由其底表面暴露出下部接觸層230。通道溝槽215Ta可被形成為在第一水平方向（X方向）上延長。在一些實施例中，通道溝槽215Ta的水平寬度可為幾十奈米至幾百奈米。舉例而言，通道溝槽215Ta的水平寬度可為約100奈米。
參照圖14B，形成覆蓋隔離絕緣層215的上表面及通道溝槽215Ta的內側表面及底表面的晶種氧化物半導體層12。在一些實施例中，藉由參考參照圖1B及圖1C進行的闡述，可藉由形成覆蓋隔離絕緣層215的上表面及通道溝槽215Ta的內側表面及底表面的初步晶種氧化物半導體層12P且然後實行退火製程來形成晶種氧化物半導體層12。在一些其他實施例中，當晶種氧化物半導體層12被形成為包含結晶氧化物半導體材料時，可省略退火製程。
參照圖14C，移除晶種氧化物半導體層12的覆蓋隔離絕緣層215的上表面及通道溝槽215Ta的底表面的一部分。晶種氧化物半導體層12的剩餘部分可具有覆蓋通道溝槽215Ta的內側表面的間隔件形狀。在一些實施例中，可實行回蝕製程以移除晶種氧化物半導體層12的覆蓋隔離絕緣層215的上表面及通道溝槽215Ta的底表面的所述一部分。在一些其他實施例中，可實行光製程及蝕刻製程來移除晶種氧化物半導體層12的覆蓋隔離絕緣層215的上表面及通道溝槽215Ta的底表面的所述一部分。
參照圖14D，形成覆蓋隔離絕緣層215的上表面、通道溝槽215Ta的底表面及位於通道溝槽215Ta的內側表面上的晶種氧化物半導體層12的結晶氧化物半導體層14。
在一些實施例中，藉由參考參照圖1E及圖1F進行的闡述，可藉由形成覆蓋隔離絕緣層215的上表面、通道溝槽215Ta的底表面及位於通道溝槽215Ta的內側表面上的晶種氧化物半導體層12的初步結晶氧化物半導體層14P且然後實行退火製程來形成結晶氧化物半導體層14。
參照圖14D及圖14E，移除結晶氧化物半導體層14的一部分，從而暴露出隔離絕緣層215。在一些實施例中，可在移除結晶氧化物半導體層14的所述一部分之前形成填充通道溝槽215Ta的模製層18，且然後可實行CMP製程直至隔離絕緣層215被暴露出為止，從而移除結晶氧化物半導體層14的上側的一部分。在一些實施例中，在移除結晶氧化物半導體層14的所述一部分之後，可移除模製層18。在一些其他實施例中，在移除結晶氧化物半導體層14的所述一部分之前，可形成設置於通道溝槽215Ta內部的其他組件（例如，閘極介電層240、閘極電極250、障壁絕緣層262、間隙填充絕緣層264、閘極頂蓋圖案266及類似組件）從而代替形成模製層18且然後移除模製層18。
此後，參照圖11至圖12B，可形成上部接觸層270及電容器結構290，以製造半導體裝置3、3-1或3-2。
儘管已經參照本發明概念的實施例具體示出並闡述了本發明概念，但應理解，在不背離以下申請專利範圍的精神及範圍的情況下，可作出形式及細節上的各種改變。
1、2、2-1、2-2、2-3、2-4、2-5、3、3-1、3-2:半導體裝置 10、100、200:基板 12:晶種氧化物半導體層 12P:初步晶種氧化物半導體層 14:結晶氧化物半導體層 14AR1:第一部分 14AR2:第二部分 14P:初步氧化物半導體層/初步結晶氧化物半導體層 18:模製層 20:基礎絕緣層 20T:溝槽 110:裝置隔離層 120:覆蓋絕緣層 122:第一絕緣層 124:第二絕緣層 126:第三絕緣層 130、130（BL）、220、220（BL）:導線 132:第一子導電圖案 134:第二子導電圖案 136:第三子導電圖案 138:第一位元線頂蓋圖案 139:第二位元線頂蓋圖案 140:間隔件結構 141:第一間隔件 142:第二間隔件 143:第三間隔件 144:第四間隔件 145:第五間隔件 160、160（WL）、250、250（WL）:閘極電極 162、240:閘極介電層 164:第四子導電圖案 166:第五子導電圖案 168、266:閘極頂蓋圖案 180、212:上部絕緣層 190、290:電容器結構 192、292:下部電極 194、294:電容器介電層 196、296:上部電極 210:下部絕緣層 214:側絕緣層 215:隔離絕緣層 215T、215Ta:通道溝槽 216:填充氧化物層 230:下部接觸層 250A:第一閘極電極 250B:第二閘極電極 262、262a:障壁絕緣層 264、264a:間隙填充絕緣層 270:上部接觸層 A-A'、B-B'、C-C'、D-D'、E-E':線 AR:主動區 BC:接觸結構/掩埋接觸件 BL:位元線 CT1:第一接觸溝槽 CT2:第二接觸溝槽 DC:直接接觸件 LP:接觸結構/著陸接墊 P1、P2:點 PT:接墊溝槽 WL:字元線 WT:閘極溝槽 X、Y、Z:方向
藉由結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在附圖中： 圖1A至圖1G是示出根據本發明概念的實例性實施例，半導體裝置中所包括的結晶氧化物半導體層的形成方法的剖視圖。 圖2是示出根據本發明概念的實例性實施例，半導體裝置中所包括的結晶氧化物半導體層的剖視圖。 圖3是示出根據本發明概念的實例性實施例的半導體裝置的佈局圖，圖4是沿著圖3的線A-A'截取的剖視圖，且圖5是沿著圖3的線B-B'截取的剖視圖。 圖6A至圖6E是示出根據本發明概念的實例性實施例，半導體裝置的製造方法的剖視圖。 圖7是示出根據本發明概念的實例性實施例的半導體裝置的佈局圖，圖8A及圖8B是沿著圖7的線C-C'截取的剖視圖，且圖9A至圖9C是沿著圖7的線D-D'截取的剖視圖。 圖10A至圖10D是示出根據本發明概念的實例性實施例，半導體裝置的製造方法的剖視圖。 圖11是示出根據本發明概念的實例性實施例的半導體裝置的佈局圖，且圖12A及圖12B是沿著圖11的線E-E'截取的剖視圖。 圖13是示出根據本發明概念的實例性實施例，半導體裝置中所包括的結晶氧化物半導體層的曲線圖。 圖14A至圖14E是示出根據本發明概念的實例性實施例，半導體裝置的製造方法的剖視圖。
2-1:半導體裝置 14:結晶氧化物半導體層 14AR1:第一部分 14AR2:第二部分 200:基板 210:下部絕緣層 215:隔離絕緣層 215T:通道溝槽 220（BL）:導線 230:下部接觸層 240:閘極介電層 250（WL）:閘極電極 250A:第一閘極電極 250B:第二閘極電極 262:障壁絕緣層 264:間隙填充絕緣層 266:閘極頂蓋圖案 270:上部接觸層 290:電容器結構 292:下部電極 294:電容器介電層 296:上部電極 C-C':線 X、Y、Z:方向

Claims (10)

  1. 一種半導體裝置，包括： 基板； 導線，在第一水平方向上在所述基板上延伸； 隔離絕緣層，在與所述第一水平方向相交的第二水平方向上在所述基板及所述導線上延伸，並限定自所述隔離絕緣層的上表面至所述隔離絕緣層的下表面延伸穿過所述隔離絕緣層的通道溝槽； 結晶氧化物半導體層，沿著所述通道溝槽的內側表面的至少一部分及所述通道溝槽的底表面的至少一部分延伸，並與所述導線接觸；以及 閘極電極，在所述第二水平方向上在所述通道溝槽內的所述結晶氧化物半導體層上延伸， 其中在所述結晶氧化物半導體層中，所述結晶氧化物半導體層的與所述通道溝槽的所述內側表面相鄰的第一部分的晶粒大小大於所述結晶氧化物半導體層的與所述通道溝槽的所述底表面相鄰的第二部分的晶粒大小。
  2. 如請求項1所述的半導體裝置，其中 所述閘極電極包括第一閘極電極及第二閘極電極，所述第二閘極電極在所述第一水平方向上與所述第一閘極電極分離並面向所述第一閘極電極，並且所述第二閘極電極在所述通道溝槽內在所述第二水平方向上延伸，並且 所述半導體裝置更包括： 障壁絕緣層，位於所述第一閘極電極與所述第二閘極電極之間；以及 間隙填充絕緣層，形成於所述障壁絕緣層上並形成於所述第一閘極電極與所述第二閘極電極之間的區中。
  3. 如請求項2所述的半導體裝置，更包括：晶種氧化物半導體層，位於所述隔離絕緣層與所述結晶氧化物半導體層之間，並且所述晶種氧化物半導體層沿著所述結晶氧化物半導體層的外側表面延伸。
  4. 如請求項3所述的半導體裝置，其中所述第一部分與所述晶種氧化物半導體層相鄰，並且所述第二部分與所述障壁絕緣層相鄰。
  5. 如請求項3所述的半導體裝置，其中所述晶種氧化物半導體層包括包含第一金屬元素的二元氧化物半導體材料、或者包含所述第一金屬元素及不同於所述第一金屬元素的第二金屬元素的三元結晶氧化物半導體材料，並且所述結晶氧化物半導體層包括包含所述第一金屬元素、所述第二金屬元素及不同於所述第一金屬元素及所述第二金屬元素的第三金屬元素的四元氧化物半導體材料。
  6. 如請求項1所述的半導體裝置，其中所述第一部分是所述結晶氧化物半導體層的上部部分，且所述第二部分是所述結晶氧化物半導體層的下部部分。
  7. 一種半導體裝置，包括： 基板； 填充氧化物層，位於所述基板上； 多條導線，在第一水平方向上延伸，所述多條導線中的每一者的側表面被所述填充氧化物層覆蓋，並且所述多條導線被佈置成在與所述第一水平方向相交的第二水平方向上彼此分離； 下部接觸層，位於所述多條導線上； 隔離絕緣層，在與所述第一水平方向相交的所述第二水平方向上在所述填充氧化物層及所述下部接觸層上延伸，且所述隔離絕緣層限定穿過所述隔離絕緣層的底表面並暴露出所述下部接觸層的至少一部分的通道溝槽； 結晶氧化物半導體層，沿著所述通道溝槽的內側表面的至少一部分及所述通道溝槽的底表面的至少一部分延伸，且所述結晶氧化物半導體層與所述多條導線接觸； 閘極電極，在所述通道溝槽內在所述結晶氧化物半導體層上包括第一閘極電極及在所述第一水平方向上與所述第一閘極電極分離並面向所述第一閘極電極的第二閘極電極，且所述第一閘極電極及所述第二閘極電極在所述第二水平方向上延伸； 上部接觸層，位於所述結晶氧化物半導體層上；以及 電容器結構，位於所述隔離絕緣層及所述上部接觸層上，並與所述上部接觸層的上表面接觸， 其中所述結晶氧化物半導體層的上部部分的晶粒大小大於所述結晶氧化物半導體層的下部部分的晶粒大小。
  8. 如請求項7所述的半導體裝置，更包括： 障壁絕緣層，位於所述第一閘極電極與所述第二閘極電極之間；以及 間隙填充絕緣層，形成於所述障壁絕緣層上並形成於所述第一閘極電極與所述第二閘極電極之間的區上。
  9. 一種半導體裝置，包括： 基板； 填充氧化物層，位於所述基板上； 多條導線，在第一水平方向上延伸，所述多條導線中的每一者包括被所述填充氧化物層覆蓋的側表面，並且所述多條導線藉由在與所述第一水平方向相交的第二水平方向上彼此分離而進行佈置； 下部接觸層，位於所述多條導線上； 隔離絕緣層，在與所述第一水平方向相交的所述第二水平方向上在所述填充氧化物層及所述下部接觸層上延伸，且所述隔離絕緣層限定穿過所述隔離絕緣層的底表面並暴露出所述下部接觸層的至少一部分的通道溝槽； 結晶氧化物半導體層，沿著所述通道溝槽的內側表面的至少一部分及所述通道溝槽的底表面的至少一部分延伸，且所述結晶氧化物半導體層與所述多條導線接觸； 晶種氧化物半導體層，位於所述隔離絕緣層與所述結晶氧化物半導體層之間，且所述晶種氧化物半導體層沿著所述結晶氧化物半導體層的外側表面延伸； 閘極電極，在所述通道溝槽內在所述結晶氧化物半導體層上包括第一閘極電極及在所述第一水平方向上與所述第一閘極電極分離並面向所述第一閘極電極的第二閘極電極，且所述第一閘極電極及所述第二閘極電極在所述第二水平方向上延伸； 障壁絕緣層，位於所述第一閘極電極與所述第二閘極電極之間；以及間隙填充絕緣層，形成於所述障壁絕緣層上並形成於所述第一閘極電極與所述第二閘極電極之間的區中； 上部接觸層，位於所述結晶氧化物半導體層上；以及 電容器結構，位於所述隔離絕緣層及所述上部接觸層上，並與所述上部接觸層的上表面接觸， 其中所述結晶氧化物半導體層的與所述晶種氧化物半導體層相鄰的第一部分的晶粒大小大於所述結晶氧化物半導體層的與所述障壁絕緣層相鄰的第二部分的晶粒大小。
  10. 如請求項9所述的半導體裝置，其中所述結晶氧化物半導體層的第一垂直高度與所述晶種氧化物半導體層的第二垂直高度實質上相同。
TW111137449A 2021-11-01 2022-10-03 半導體裝置 TWI826025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0148264 2021-11-01
KR1020210148264A KR20230063231A (ko) 2021-11-01 2021-11-01 반도체 장치

Publications (2)

Publication Number Publication Date
TW202333349A TW202333349A (zh) 2023-08-16
TWI826025B true TWI826025B (zh) 2023-12-11

Family

ID=86146209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137449A TWI826025B (zh) 2021-11-01 2022-10-03 半導體裝置

Country Status (4)

Country Link
US (1) US20230134099A1 (zh)
KR (1) KR20230063231A (zh)
CN (1) CN116096082A (zh)
TW (1) TWI826025B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729497A (en) * 2005-08-31 2007-08-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure, field effect transistor structure and method of forming MOS device, method of producing semiconductor device
TW202119621A (zh) * 2019-11-05 2021-05-16 南亞科技股份有限公司 半導體結構及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729497A (en) * 2005-08-31 2007-08-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure, field effect transistor structure and method of forming MOS device, method of producing semiconductor device
TW202119621A (zh) * 2019-11-05 2021-05-16 南亞科技股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
TW202333349A (zh) 2023-08-16
KR20230063231A (ko) 2023-05-09
US20230134099A1 (en) 2023-05-04
CN116096082A (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
US20230225114A1 (en) Semiconductor devices and methods of forming semiconductor devices
US11282833B2 (en) Semiconductor device
TWI788106B (zh) 半導體裝置
US20230209805A1 (en) Semiconductor memory device and a method of manufacturing the same
TWI783765B (zh) 半導體記憶體裝置
US20230035916A1 (en) Semiconductor device and method for fabricating the same
TWI826025B (zh) 半導體裝置
US20220415906A1 (en) Semiconductor memory devices and methods for manufacturing the same
US20230292490A1 (en) Semiconductor memory device
TWI845246B (zh) 半導體記憶體裝置
US20230328963A1 (en) Semiconductor memory device and method for fabricating the same
TWI836976B (zh) 半導體記憶體裝置
US20240121945A1 (en) Semiconductor memory device and method for fabricating the same
US20240121944A1 (en) Semiconductor memory device
US20230328967A1 (en) Semiconductor memory device and method for fabricating the same
US20240064999A1 (en) Semiconductor device including data storage structure and method of manufacturing data storage structure
US20230180458A1 (en) Semiconductor memory device and method of fabricating the same
US20240074150A1 (en) Semiconductor device
KR20240079193A (ko) 반도체 메모리 장치
TW202410392A (zh) 半導體記憶體裝置
TW202416812A (zh) 半導體記憶體裝置
CN116896865A (zh) 半导体装置
TW202418961A (zh) 半導體裝置
KR20240050249A (ko) 반도체 메모리 장치