TWI823518B - 卑金屬電極或合金在空氣下高溫燒結之方法 - Google Patents

卑金屬電極或合金在空氣下高溫燒結之方法 Download PDF

Info

Publication number
TWI823518B
TWI823518B TW111130269A TW111130269A TWI823518B TW I823518 B TWI823518 B TW I823518B TW 111130269 A TW111130269 A TW 111130269A TW 111130269 A TW111130269 A TW 111130269A TW I823518 B TWI823518 B TW I823518B
Authority
TW
Taiwan
Prior art keywords
film
base metal
alloy
air
copper
Prior art date
Application number
TW111130269A
Other languages
English (en)
Other versions
TW202348809A (zh
Inventor
李文熙
Original Assignee
國立成功大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立成功大學 filed Critical 國立成功大學
Application granted granted Critical
Publication of TWI823518B publication Critical patent/TWI823518B/zh
Publication of TW202348809A publication Critical patent/TW202348809A/zh

Links

Landscapes

  • Powder Metallurgy (AREA)
  • Manufacture And Refinement Of Metals (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)

Abstract

一種卑金屬電極或合金在空氣下高溫燒結之方法,係將目前厚膜印刷電極材料全面由貴金屬轉變成為卑金屬,而且不同於目前如果使用卑金屬取代貴金屬需要在還原氣氛下高溫燒結以避免金屬氧化,本發明所提方法為第一個可以讓使用材料非常便宜的卑金屬或是合金可以在很便宜的空氣下高溫燒結而不會氧化,並且仍可以維持優越的電性特性。因此對於相關產業不需要更改燒結設備,仍可以利用原線設備空氣下燒結,即可以利用卑金屬材料取代貴金屬材料來大幅降低材料成本,又不需要添購新設備,勢必帶領全球厚膜印刷電極或是合金技術革命性創新趨勢。

Description

卑金屬電極或合金在空氣下高溫燒結之方法
本發明係有關於一種卑金屬電極或合金在空氣下高溫燒結之方法,尤指涉及一種可以在空氣下高溫燒結的卑金屬厚膜印刷導體或是合金技術,特別係指卑金屬或是合金即使在空氣下燒結仍可以避免氧化問題,並且仍可以維持優越的電性特性者。
按,目前現有的厚膜印刷導電膏技術問題如下:
1.厚膜印刷貴金屬銀或是銀鈀合金可以在空氣下進行高溫熱處理。然而,這些可在空氣下高溫燒結而不容易氧化的貴金屬或合金材料,其價格昂貴。
2.利用厚膜印刷卑金屬銅、鎳或銅鎳合金取代貴金屬銀或是銀鈀合金則必須在還原氣氛(氮氣或是氮氫混合氣)下高溫燒結熱處理才可以避免卑金屬銅、鎳或銅鎳合金氧化失去其特性,雖然材料從貴金屬改成卑金屬可以降低成本,但熱處理製程必須從空氣燒結改成還原氣氛燒結,如此一來反而大幅增加燒結製程的成本。
3.有些卑金屬材料即使在還原氣氛下也無法進行高溫熱處理,例如當合金電阻材料使用於晶片電阻器(Chip Resistor)的銅錳合金、鎳鉻合金,或是當電極使用於陶瓷熱敏電阻器、磁性電感器,因為原始陶瓷元件在還原氣氛下燒結其特性會改變,因此這些元件在製作時只能在空氣下熱處理燒結。
基於目前習知技術中所產生之缺失弊端,整理如下:
1.現有技術在熱處理卑金屬厚膜印刷導電銅、鎳、銅鎳合金膏膜都必須在還原氣氛下如氮氣或是氮氫混合氣進行熱處理燒結,以避免這些卑金屬銅、鎳或是銅鎳合金氧化而失去其功能。然而,卑金屬與合金雖然價格便宜,但還原氣氛燒結熱處理會大幅增加製程成本。
2.目前積層陶瓷元件(Multilayer Ceramic Device)在陶瓷生胚與電極共燒時會產生收縮不匹配的問題,現有技術係藉由覆蓋比共燒陶瓷生胚更高溫的不收縮陶瓷生胚,或是插入比共燒陶瓷生胚更低溫的另一陶瓷生胚來達到共燒時X、Y兩軸不收縮的抑制燒結技術,以降低陶瓷生胚與電極共燒不匹配的問題。然而,這項額外的步驟增加了製備成本
3.目前許多陶瓷元件在製作外電極時,因燒結後陶瓷體在還原氣氛燒結外電極時會讓燒結後的陶瓷體特性改變,如晶片電阻器、正溫度係數(Negative Temperature Coefficient,NTC)之熱敏電阻、負溫度係數(Positive Temperature Coefficient,PTC)之熱敏電阻、壓敏電阻(Voltage Dependent Resistor,VDR)、及壓電PZT(piezoelectric),因此無法使用氮氣燒結的銅電極。
4.目前晶片合金電阻器有非常低的電阻溫度係數,其製作方式主要是在基板61上先印刷兩端正電極膏,再印刷合金電阻膏,利用空氣燒結(例如:850℃)的貴金屬銀電極62、63與銀鈀合金電阻層64來製造,其製程如第18圖所示;或是利用氮氣(或氮氫氣)還原氣氛燒結的卑金屬銅電極與銅鎳合金電阻層來製作。然而,貴金屬銀鈀價格昂貴,而卑金屬銅鎳合金雖然價格便宜,但需要還原氣氛燒結熱處理才可以避免其氧化,導致製程成本大幅增加。
有鑑於全球貴金屬原物料大增,價格盤升,急需全球藏量豐富的卑金屬原物料來取代,然而目前利用還原氣氛燒結的卑金屬與合金來製作厚 膜印刷的導電膏膜已無法滿足技術及市場需求。職是之故,鑑於習知技術中所產生之缺失弊端,實有急待改進之必要,針對既有之缺失加以改良,發展一種可解決貴金屬材料昂貴問題與前案技術缺點之發明實有必要。
本發明之主要目的係在於,克服習知技藝所遭遇之上述問題並提供一種將目前厚膜印刷電極材料全面由貴金屬轉變成為卑金屬,且所提方法為第一個可以讓使用材料非常便宜的卑金屬或是合金可以在很便宜的製程空氣下高溫燒結而不會氧化,並且仍可以維持優越的電性特性,係可大幅降低材料成本,又不需要為製程添購新設備之卑金屬電極或合金在空氣下高溫燒結之方法。
為達以上之目的,本發明所採用之技術方案為:一種卑金屬電極或合金在空氣下高溫燒結之方法,係在厚膜印刷卑金屬導電膏或卑金屬合金膏內添加10~90wt%的金屬鋁粉,在空氣下進行500~1400℃的熱處理,利用該金屬鋁粉的高親氧性保護該卑金屬導電膏或該卑金屬合金膏在高溫空氣下燒結免於氧化,或是該卑金屬導電膏或該卑金屬合金膏在高溫空氣下燒結氧化後,藉由該金屬鋁粉的強還原特性將氧化後該卑金屬導電膏或該卑金屬合金膏還原成金屬與合金,以得到厚膜卑金屬電極膜或合金膜。
於本發明實施例中,該卑金屬導電膏為金屬銅粉或鎳粉任一者。
於本發明實施例中,該卑金屬合金膏為合金銅鎳粉、銅錳粉、或鎳鉻粉任一者。
於本發明實施例中,該厚膜卑金屬電極膜或合金膜適用於塊狀 陶瓷元件外電極、積層陶瓷元件內電極、晶片電阻電極、及合金晶片電阻使用。
於本發明實施例中,該塊狀陶瓷元件為GPS陶瓷天線、正溫度係數(Negative Temperature Coefficient,NTC)之熱敏電阻、負溫度係數(Positive Temperature Coefficient,PTC)之熱敏電阻、壓敏電阻(Voltage Dependent Resistor,VDR)、或安規電容。
於本發明實施例中,該積層陶瓷元件為低溫陶瓷共燒元件(Low Temperature Co-fired Ceramic,LTCC)、積層陶瓷電容器(Multi-layer ceramic capacitors,MLCC)、積層NTC(Multilayer NTC)元件、積層VDR(Multilayer VDR)元件、或積層壓電元件。
本發明同時提供另一方法,係在厚膜印刷卑金屬導電膏膜或卑金屬合金膏膜上面印刷一層厚膜鋁導電膏膜,在空氣下進行500~1400℃的熱處理,利用該鋁導電膏膜的高親氧性保護該卑金屬導電膏膜或該卑金屬合金膏膜在高溫空氣下燒結免於氧化,或是該卑金屬導電膏膜或該卑金屬合金膏膜在高溫空氣下燒結氧化後,藉由該鋁導電膏膜的強還原特性將氧化後該卑金屬導電膏膜或該卑金屬合金膏膜還原成金屬與合金,以得到厚膜卑金屬電極膜或合金膜。
於本發明實施例中,該卑金屬導電膏膜為金屬銅膜或鎳膜任一者。
於本發明實施例中,該卑金屬合金膏膜為合金銅鎳膜、銅錳膜、或鎳鉻膜任一者。
於本發明實施例中,該厚膜卑金屬電極膜或合金膜適用於塊狀陶瓷元件外電極、積層陶瓷元件內電極、晶片電阻電極、及合金晶片電阻使用。
於本發明實施例中,該厚膜卑金屬電極膜或合金膜適用於創新合金晶片電阻製程使用,利用雷雕去除中間作為保護的鋁層以露出合金電阻層,以兩端未被雷雕去除的該鋁層當作該合金晶片電阻的端電極。
於本發明實施例中,該塊狀陶瓷元件為GPS陶瓷天線、NTC之熱敏電阻、PTC之熱敏電阻、VDR、或安規電容。
於本發明實施例中,該積層陶瓷元件為LTCC、MLCC、積層NTC元件、積層VDR元件、或積層壓電元件。
(本發明部分)
11:陶瓷元件
12:銅鋁(或鎳鋁)電極
13:銅(或鎳)電極
14:鋁電極
21:陶瓷生胚
22:銅鋁電極
23:鎳鋁電極
24:銅電極
25:鋁電極
26:鎳(或鎳銅)電極
27:鋁電極
31:電阻層
32:鋁銅電極
33:鋁電極
34:銅(或銅鎳)電極
35:基板
41:銅鎳(或銅錳、鎳鉻)合金電阻層
411:金屬銅粉體
412:金屬鎳粉體
413:銅鎳合金粉體
414:金屬錳粉體
415:銅包錳粉體
416:銅錳合金粉體
417:金屬鉻粉體
418:鎳包鉻粉體
419:鎳鉻合金粉體
42:鋁(或鋁鎳)層
43:基板
51:基板
52、53:鋁層
54:銅鎳(或銅錳、鎳鉻)合金電阻層
(習用部分)
61:基板
62、63:貴金屬銀電極
64:銀鈀合金電阻層
第1圖,係本發明之鋁加銅熱分析隨溫度增加重量變化圖。
第2圖,係本發明之鋁加鎳熱分析隨溫度增加重量變化圖。
第3圖,係本發明之鋁加銅燒結微結構圖。
第4圖,係本發明之鋁加鎳燒結微結構圖。
第5圖,係本發明之鋁加鎳鋁合金燒結微結構圖。
第6圖,係本發明之銅膜覆蓋鋁膜燒結微結構圖。
第7圖,係本發明之鎳膜覆蓋鋁膜燒結微結構圖。
第8圖,係本發明之銅鎳膜覆蓋鋁膜燒結微結構圖。
第9圖,係本發明之銅錳膜覆蓋鋁膜燒結微結構圖。
第10圖,係本發明創新製程製作塊狀陶瓷元件外電極之結構示意圖。
第11圖,係本發明創新製程製作積層陶瓷元件不收縮內電極之結構示意圖。
第12圖,係本發明創新製程製作積層陶瓷元件不收縮積層內電極之結構示意 圖。
第13圖,係本發明創新製程製作晶片電阻器電極之結構示意圖。
第14圖,係本發明創新製程製作晶片電阻器電極結構之成果圖。
第15圖,係本發明創新製程製作晶片合金電阻之結構示意圖。
第16圖,係本發明創新卑金屬合金晶片電阻製程示意圖。
第17圖,係本發明創新製程製作晶片合金電阻結構之成果圖。
第18圖,係目前貴金屬合金晶片電阻製程示意圖。
請參閱『第1圖~第14圖』所示,係分別為本發明之鋁加銅熱分析隨溫度增加重量變化圖、本發明之鋁加鎳熱分析隨溫度增加重量變化圖、本發明之鋁加銅燒結微結構圖、本發明之鋁加鎳燒結微結構圖、本發明之鋁加鎳鋁合金燒結微結構圖、本發明之銅膜覆蓋鋁膜燒結微結構圖、本發明之鎳膜覆蓋鋁膜燒結微結構圖、本發明之銅鎳膜覆蓋鋁膜燒結微結構圖、本發明之銅錳膜覆蓋鋁膜燒結微結構圖、本發明創新製程製作塊狀陶瓷元件外電極之結構示意圖、本發明創新製程製作積層陶瓷元件不收縮內電極之結構示意圖、本發明創新製程製作積層陶瓷元件不收縮積層內電極之結構示意圖、本發明創新製程製作晶片電阻器電極之結構示意圖、及本發明創新製程製作晶片合金電阻之結構示意圖。如圖所示:本發明係一種卑金屬電極或合金在空氣下高溫燒結之方法,係在厚膜印刷卑金屬導電膏或卑金屬合金膏內添加10~90wt%的金屬鋁粉,或是在厚膜印刷卑金屬導電膏膜或卑金屬合金膏膜上面印刷一層厚膜鋁導電膏膜,在空氣下進行500~1400℃的熱處理,利用鋁的高親氧性與強還原特 性,以該金屬鋁粉的高親氧性保護卑金屬導體或卑金屬合金在高溫空氣下燒結而免於氧化,或是該卑金屬導體或該卑金屬合金在高溫空氣下燒結氧化後,藉由該金屬鋁粉的強還原特性將氧化後的該卑金屬導體或該卑金屬合金還原成金屬與合金,以得到厚膜卑金屬電極膜或合金膜,達到讓原先在空氣下高溫燒結容易氧化的卑金屬導體(如銅或鎳)、或是卑金屬合金(如銅鎳合金)仍可以維持金屬導電率或是合金的特性。
以下實施例僅舉例以供了解本發明之細節與內涵,但不用於限制本發明之申請專利範圍。
下列表一、表二與表三係藉由添加金屬鋁粉到金屬銅粉、或是金屬鎳粉、或是合金銅鎳粉製作成厚膜膏,利用網版印刷成為厚膜,再經過在空氣中熱處理500~900℃燒結的電阻值與電阻特性。
Figure 111130269-A0305-02-0008-1
由表一顯示,金屬銅粉隨著金屬鋁粉的添加量增加,其熱處理抗氧化能力愈強,其中40wt%的金屬鋁粉添加到60wt%的金屬銅粉的比例,可讓銅鋁混合導電膏在空氣中900℃燒結仍可以維持高導電率。
Figure 111130269-A0305-02-0009-2
由表二顯示,金屬鎳粉隨著金屬鋁粉的添加量增加,其熱處理抗氧化能力愈強,其中50wt%的金屬鋁粉添加到50wt%的金屬鎳粉的比例,可讓鎳鋁混合導電膏在空氣中900℃燒結仍可以維持高導電率。
Figure 111130269-A0305-02-0009-3
由表三顯示,合金銅鎳粉隨著金屬鋁粉的添加量增加,其熱處理抗氧化能力愈強,其中40wt%的金屬鋁粉添加到60wt%的合金銅鎳粉,或是30wt%的金屬鋁粉添加到70wt%的合金銅鎳粉,兩種合金銅鎳粉添加到金屬鋁粉的比例皆可讓銅鎳合金鋁混合電阻膏在空氣中500~900℃燒結仍可以維持優越的電阻特性,包含很低的電阻溫度係數(Temperature Coefficient of Resistance,TCR),即TCR<±100ppm。
Figure 111130269-A0305-02-0010-4
由表四顯示,藉由厚膜印刷覆蓋金屬鋁膜到厚膜印刷金屬銅膜、或是金屬鎳膜、或是合金銅鎳、銅錳、鎳鉻膜,再經過在空氣中熱處理燒結700~900℃的電性特性,有覆蓋金屬鋁膜的金屬銅膜、金屬鎳膜可以保持極低的電阻值,有覆蓋金屬鋁膜的合金銅鎳膜可以得到非常優越的電阻特性,包含極低的電阻溫度特性(TCR<±100ppm),與目前一般厚膜印刷金屬銅膜、金屬鎳膜或是合金銅鎳膜在還原氣氛(氮氣或是氮氫混合氣)下燒結的電阻值相當或是電阻特性相當,包含低電阻溫度係數。
從第1圖所示的50wt%銅加50wt%鋁混合膏熱重量分析 (Thermogravimetric Analysis,TGA)隨溫度變化,可以發現直到溫度1000℃樣品重量幾乎沒太大變化,表示在高親氧性的鋁粉的保護下,銅可以在空氣下進行燒結。
從第2圖所示的50wt%鎳加50wt%鋁混合膏熱重量分析隨溫度變化,可以發現直到溫度1000℃樣品重量幾乎沒太大變化,表示在高親氧性的鋁粉的保護下,鎳可以在空氣下進行燒結。
第3圖係顯示添加金屬鋁粉到金屬銅粉中在空氣下燒結溫度850℃/min的微結構,由於高親氧性鋁金屬粉體的存在,很明顯地看到即使在空氣下高溫燒結,銅仍維持金屬高導電的特性。
第4圖係顯示添加金屬鋁粉到不同比例的金屬鎳粉中在空氣下燒結溫度850℃/min的微結構,由於高親氧性鋁金屬粉體的存在,很明顯地看到即使在空氣下高溫燒結,形成鎳鋁合金或是鎳金屬仍維持金屬高導電的特性。
第5圖係顯示添加金屬鋁粉到合金銅鎳粉中在空氣下燒結溫度850℃/min的微結構,由於高親氧性鋁金屬粉體的存在,很明顯地看到即使在空氣下高溫燒結,銅鎳合金仍維持合金高導電的特性。
第6圖係顯示印刷鋁膜覆蓋到印刷金屬銅膜上面,在空氣下燒結溫度850℃的微結構,由於高親氧性與強還原特性的鋁金屬膜的存在,很明顯地看到即使在空氣下高溫燒結,下層金屬銅膜仍維持金屬高導電的特性。
第7圖係顯示印刷鋁膜覆蓋到印刷金屬鎳膜上面,在空氣下燒結溫度850℃的微結構,由於高親氧性與強還原特性的鋁金屬膜的存在,很明顯地看到即使在空氣下高溫燒結,金屬鎳膜仍維持金屬高導電的特性。
第8圖係顯示印刷鋁膜覆蓋到印刷金屬銅鎳膜上面,在空氣下 燒結溫度850℃的微結構,由於高親氧性與強還原特性的鋁金屬膜的存在,很明顯地看到即使在空氣下高溫燒結,合金銅鎳膜仍維持合金優質電阻的特性。
第9圖係顯示印刷鋁膜覆蓋到印刷金屬銅錳膜上面,在空氣下燒結溫度850℃的微結構,由於高親氧性與強還原特性的鋁金屬膜的存在,很明顯地看到即使在空氣下高溫燒結,合金銅錳膜仍維持合金優質電阻的特性。
[實施例一]
本發明將創新製程應用於塊狀陶瓷元件外電極,該塊狀陶瓷元件可為GPS陶瓷天線、正溫度係數(Negative Temperature Coefficient,NTC)之熱敏電阻、負溫度係數(Positive Temperature Coefficient,PTC)之熱敏電阻、壓敏電阻(Voltage Dependent Resistor,VDR)、或安規電容,如第10圖所示。
本發明利用銅鋁(或是鎳鋁)混合製造導電膏印刷在塊狀陶瓷元件11兩邊形成銅鋁(或鎳鋁)電極12當外電極,在空氣中進行500~1000℃的熱處理,如第10圖(a)所示。
另外,本發明亦可在塊狀陶瓷元件11兩邊分別先印刷銅(或是鎳)電極13,在該銅(或鎳)電極13上印刷鋁電極14,然後在空氣中500~1000℃進行熱處理,以上面鋁電極14保護下面的銅(或鎳)電極13避免氧化,如第10圖(b)所示。
[實施例二]
本發明將創新製程應用於積層陶瓷元件內電極,該積層陶瓷元件為低溫陶瓷共燒元件(Low Temperature Co-fired Ceramic,LTCC)、積層陶瓷電容器(Multi-layer ceramic capacitors,MLCC)、積層NTC(Multilayer NTC)元件、積層VDR(Multilayer VDR)元件、或積層壓電元件,如第11、12圖所示。
1.對於積層陶瓷共燒元件,在燒結溫度<1050℃,可以利用銅厚膜導電膏混合10~90wt%的鋁粉印刷的銅鋁電極22當內電極與陶瓷生胚21在空氣下共燒,如第11圖(a)所示之LTCC;在燒結溫度介於1050℃~1450℃之間,可以利用鎳或是鎳銅厚膜導電膏混合10~90wt%的鋁粉印刷的鎳鋁電極23當內電極與陶瓷生胚21在空氣下共燒,如第11圖(b)所示之MLCC。
2.對於積層陶瓷共燒元件,在燒結溫度<1050℃,可以利用先一層銅厚膜導電膏膜,再印刷一層厚膜鋁導電膏膜,以銅電極24及鋁電極25兩層當內電極與陶瓷生胚21在空氣下共燒,如第12圖(a)所示之LTCC;在燒結溫度介於1050~1450℃之間,可以利用先一層鎳(或銅鎳)厚膜導電膏膜,再印刷一層厚膜鋁導電膏膜,以鎳(或銅鎳)電極26及鋁電極27兩層當內電極與陶瓷生胚21在空氣下共燒,如第12圖(b)所示之MLCC。
3.對於積層陶瓷共燒元件,在燒結溫度<1050℃,可以利用先一層銅厚膜導電膏膜,以銅電極24、鋁電極25及銅電極24三層當內電極與陶瓷生胚21在空氣下共燒,如第12圖(c)所示之LTCC;在燒結溫度介於1050~1450℃之間,可以利用先一層鎳(或銅鎳)厚膜導電膏膜,再印刷一層厚膜鋁導電膏膜,最後再印刷一層鎳(或銅鎳)厚膜導電膏膜,以鎳(或銅鎳)電極26、鋁電極27及鎳(或銅鎳)電極26三層當內電極與陶瓷生胚21在空氣下共燒,如 第12圖(d)所示之MLCC。
4.此類共燒內電極因含有鋁電極,所以可以在與陶瓷生胚共燒時達到X、Y軸不收縮只在Z軸抑制燒結的效應,此效應對於需要精準控制印刷後與燒結後電極圖案幾乎沒變異,另外因燒結後的收縮集中在Z軸厚度方向,所以對於像積層陶瓷電容器需要藉由降低介電層厚度來提升電容值有加倍的效果。
[實施例三]晶片電阻
1.本發明將創新製程應用於晶片電阻電極,如第13圖所示,其中圖(a)、(b)係作為下電極結構,圖(c)、(d)係作為上電極結構。
對於晶片電阻器與電阻層31連接的正電極製作,可以在基板35(如氧化鋁基板)上面先印刷銅(或銅鎳)添加10~90wt%鋁粉的正電極導電膏來連結電阻膜,再進行500~1000℃熱處理,或是先印刷一層銅或是銅鋁導電膏膜來連結電阻膜,上面再印刷一層鋁導電膏膜來保護銅或是銅鋁導電膏膜,再進行500~1000℃熱處理,如此就可以產生空氣下燒結的高導電率的鋁銅電極32(如第13圖(b)、(d)所示)或是由覆蓋鋁電極33的銅(或銅鋁)電極34(如第13圖(a)、(c)所示)來連接電阻層31,而銅鋁電極34印上電阻層31,再印上作為保護層的鋁電極33,高溫燒結後結果如第14圖所示,可確保電阻器的特性穩定性可以跟目前空氣下燒結的高導電率的正銀電極相當。
2.本發明將創新製程應用於合金晶片電阻,如第15圖所示。
方法一:合金粉+鋁粉
以合金粉如銅鎳合金、銅錳合金、或鎳鉻合金添加適當量的鋁粉混合成電阻膏,印刷成電阻膜,進行500~1400℃燒結,藉由鋁粉的添加避免合金粉體的氧化,保持合金膜的高功能電阻特性。
方法二:銅、鎳、錳及鉻混合膜覆蓋鋁膜
在已具有鋁銅電極44的(氧化鋁)基板43上表面先印刷一合金電阻膏,如銅鎳膜、銅錳膜、或鎳鉻(矽)膜等合金膜,然後在該合金膜上面再印刷一層厚膜鋁膜,經過500~1400℃熱處理形成有覆蓋鋁(或鋁鎳)層42的銅鎳(或銅錳、鎳鉻)合金電阻層41,透過印刷的鋁導電膏膜來保護在熱處理時使合金膜能避免氧化,保持合金膜的高功能電阻特性,如第15圖(a)所示。
其中,該銅鎳膜可以由金屬銅粉體411與金屬鎳粉體412依需要特性比例混合,或是以銅鎳合金粉體413來製作,如第15圖(b)所示。
其中,該銅錳膜可以由金屬銅粉體411與金屬錳粉體414或是銅包錳粉體415依需要特性比例混合,或是以銅錳合金粉體416來製作,如第15圖(c)所示。
其中,該鎳鉻膜可以由金屬鎳粉體412與金屬鉻粉體417或是鎳包鉻粉體418依需要特性比例混合,或是以鎳鉻合金粉體419來製作,如第15圖(d)所示。
另外,本發明提出創新卑金屬合金晶片電阻的製程如第16圖所示,在基板51上先印刷卑金屬合金電阻膏,如銅鎳膜、銅錳膜、或鎳鉻(矽)膜等合金膜,再印刷抗氧化有保護作用的鋁膜,一起在空氣下高溫燒結(例如:850℃)形成鋁層52、53及被該鋁層52覆蓋的銅鎳(或銅錳、鎳鉻)合金電阻層54後,再利用雷雕去除位在該銅鎳(或銅錳、鎳鉻)合金電阻層 54上方中間的鋁層,此結構的電子影像如第17圖(a)、(b)所示,如此就可形成兩端沒有被雷雕去除,藉由留下兩端的鋁層52來當作合金晶片電阻的端電極。
因此,實施本發明所提方法的必要技術特徵為:
1.厚膜印刷卑金屬粉(如鎳、銅)或是卑金屬合金粉(如銅鎳、銅錳、鎳鉻)內添加10~90wt%的金屬鋁粉,在空氣下進行500~1400℃的熱處理,可以避免卑金屬或是合金氧化,從而得到高功能特性的厚膜卑金屬電極膜或是合金膜。
2.厚膜印刷一層卑金屬如鎳、銅導電膏膜或是卑金屬合金銅鎳、銅錳、鎳鉻(矽)膏膜在基板上面,再印刷一層厚膜印刷鋁導電膏膜在該卑金屬導電膏膜或是該卑金屬合金膏膜的上面,在空氣中進行500~1400℃的熱處理可藉由鋁層的保護以避免卑金屬或是合金氧化,得到高功能特性的厚膜卑金屬電極膜或是合金膜,再以雷雕去除中間保護作用的鋁層,如此就可以形成兩端沒有雷雕去除,利用留下兩端的鋁層來當作合金晶片電阻的端電極。
3.對於積層陶瓷共燒元件,在燒結溫度<1050℃,可以利用銅厚膜導電膏混合10~90wt%的鋁粉印刷當內電極與陶瓷生胚在空氣下共燒,如LTCC;在燒結溫度介於1050℃~1450℃之間,可以利用鎳或是鎳銅厚膜導電膏混合10~90wt%的鋁粉印刷當內電極與陶瓷生胚在空氣下共燒,如MLCC。
4.對於積層陶瓷共燒元件,在燒結溫度<1050℃,可以利用先一層銅厚膜導電膏膜,再印刷一層厚膜鋁導電膏膜覆蓋上面,利用積層電極概念兩層當內電極 與陶瓷生胚在空氣下共燒,如LTCC;在燒結溫度介於1050~1450℃之間,可以利用先一層鎳或鎳銅厚膜導電膏膜,再印刷一層厚膜鋁導電膏膜,利用積層電極概念兩層當內電極與陶瓷生胚在空氣下共燒,如MLCC。
5.對於積層陶瓷共燒元件,在燒結溫度<1050℃,可以利用先一層銅厚膜導電膏膜,再印刷一層厚膜鋁導電膏膜,最後再印刷一層銅厚膜導電膏膜,利用積層電極概念三層當內電極與陶瓷生胚在空氣下共燒,如LTCC;在燒結溫度介於1050~1450℃之間,可以利用先一層鎳或銅鎳厚膜導電膏膜,再印刷一層厚膜鋁導電膏膜,最後再印刷一層鎳或是鎳銅厚膜導電膏膜,利用積層電極概念三層當內電極與陶瓷生胚在空氣下共燒,如MLCC。
6.對於晶片電阻器與電阻層連接的正電極製作,可以先印刷銅或銅鎳添加10~90wt%鋁粉的正電極導電膏來連結電阻膜,再進行500~1000℃熱處理,或是先印刷一層銅或是銅鎳導電膜來連結電阻膜,上面再印刷一層鋁導電膏膜來保護銅或是銅鎳導電膜避免高溫氧化,再進行500~1000℃熱處理。
7.對於半導體陶瓷PTC熱敏電阻電極除了需要高導電率之外,也需要形成與半導化陶瓷形成歐姆接觸,可以藉由調整銅、鎳添加鋁(10~90wt%)的比例達到不同功函數的厚膜電極形成歐姆接觸。
8.先印刷合金電阻膏,如銅鎳膜、銅錳膜、或鎳鉻(矽)膜等合金膜,然後在該合金膜上面再印刷一層厚膜鋁膜來保護在熱處理(500~1400℃)合金膜避免 氧化,保持合金膜的高功能電阻特性。
本發明與現有技術的關鍵技術特徵區別為:
1.對比現有技術在熱處理卑金屬厚膜印刷導電銅、鎳、銅鎳合金膏膜都必須在還原氣氛下如氮氣或是氮氫混合氣進行熱處理燒結,以避免這些卑金屬銅、鎳或是合金氧化而失去其功能。
本發明所提創新技術係利用添加或是覆蓋具有高度親氧性與強還原特性的鋁粉或是鋁膜來保護卑金屬銅、鎳或是合金,即使在空氣中高溫熱處理燒結也不會被氧化而失去其功能。
2.對比目前積層陶瓷元件在陶瓷生胚與電極共燒時會產生收縮不匹配的問題,現有技術係藉由覆蓋比共燒陶瓷生胚更高溫的不收縮陶瓷生胚,或是插入比共燒陶瓷生胚更低溫的另一陶瓷生胚來達到共燒時X、Y兩軸不收縮的抑制燒結技術,以降低陶瓷生胚與電極共燒不匹配的問題。
本發明所提創新技術係利用與陶瓷生胚共燒的金屬電極不收縮的特性,來達到共燒時X、Y兩軸不收縮的抑制燒結技術,降低陶瓷生胚與電極共燒不匹配的問題。
3.對比目前許多陶瓷元件在製作外電極時,因燒結後陶瓷體在還原氣氛燒結外電極時會讓燒結後的陶瓷體特性改變,如晶片電阻器、NTC、PTC、VDR、及壓電PZT,因此無法使用氮氣燒結的銅電極。
本發明所提創新技術可以利用厚膜鋁膜保護厚膜銅電極膜在空氣下進行熱處理,所以可以讓晶片電阻器、NTC、PTC、VDR、及壓電PZT等陶瓷元件可以 製作銅電極。
4.對比目前合金電阻器有非常低的電阻溫度係數,其製作方式主要是利用空氣燒結的貴金屬銀鈀合金來製造,或是利用氮氣(或氮氫氣)還原氣氛燒結的卑金屬銅鎳合金來製作。
本發明所提創新技術在製作卑金屬合金(如銅鎳、銅錳、鎳鉻)電阻器可以在空氣氣氛下燒結,達到跟還原氣氛燒結(如銅鎳、銅錳、鎳鉻)特性相當。並且,所提創新空氣燒結晶片型卑金屬合金電阻製作方法,不同於目前晶片合金電阻器製作,如上述先前技術中所述,傳統製程先印刷兩端正電極膏,再印刷合金電阻膏,利用空氣燒結的貴金屬銀電極62、63與銀鈀合金電阻層64來製造,如第18圖所示;或是利用氮氣還原氣氛燒結的卑金屬銅電極與銅鎳合金電阻層來製作。
本發明所提創新製程是印刷卑金屬合金電阻膏,再印刷抗氧化有保護作用的鋁膜,一起在空氣下高溫燒結,再利用雷雕去除中間保護用的鋁層,留下兩端沒有雷雕去除的鋁當作晶片電阻器的兩端電極。
藉此,本發明所提卑金屬電極或合金在空氣下高溫燒結之方法,係將目前厚膜印刷電極材料全面由貴金屬轉變成為卑金屬,而且不同於目前如果使用卑金屬取代貴金屬需要在還原氣氛下高溫燒結以避免金屬氧化,本發明所提方法為第一個可以讓使用材料非常便宜的卑金屬或是合金可以在很便宜的製程空氣下高溫燒結而不會氧化,並且仍可以維持優越的電性特性。因此對於相關產業不需要更改燒結設備,仍可以利用原線設備空氣下燒結,即可以利用卑金屬材料取代貴金屬材料來大幅降低材料成本,又不需要添購新設備,勢必 帶領全球厚膜印刷電極或是合金技術革命性創新趨勢。
綜上所述,本發明係一種卑金屬電極或合金在空氣下高溫燒結之方法,可有效改善習用之種種缺點,係將目前厚膜印刷電極材料全面由貴金屬轉變成為卑金屬,且所提方法為第一個可以讓使用材料非常便宜的卑金屬或是合金可以在很便宜的製程空氣下高溫燒結而不會氧化,並且仍可以維持優越的電性特性,係可大幅降低材料成本,又不需要為製程添購新設備,進而使本發明之產生能更進步、更實用、更符合使用者之所須,確已符合發明專利申請之要件,爰依法提出專利申請。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍;故,凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾,皆應仍屬本發明專利涵蓋之範圍內。
11:陶瓷元件
12:銅鋁(或鎳鋁)電極
13:銅(或鎳)電極
14:鋁電極

Claims (10)

  1. 一種卑金屬電極或合金在空氣下高溫燒結之方法,係在厚膜印刷的卑金屬導電膏或卑金屬合金膏內添加10~90wt%的金屬鋁粉,在空氣下進行500~1400℃的熱處理,利用該金屬鋁粉的高親氧性保護該卑金屬導電膏或該卑金屬合金膏在高溫空氣下燒結時免於氧化,或是該卑金屬導電膏或該卑金屬合金膏在高溫空氣下燒結氧化後,藉由該金屬鋁粉的強還原特性將氧化後的該卑金屬導電膏或該卑金屬合金膏還原成金屬與合金,以得到厚膜卑金屬電極膜或合金膜。
  2. 依申請專利範圍第1項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該卑金屬導電膏為金屬銅粉或鎳粉任一者;該卑金屬合金膏為合金銅鎳粉、銅錳粉、或鎳鉻粉任一者。
  3. 依申請專利範圍第1項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該厚膜卑金屬電極膜或合金膜適用於塊狀陶瓷元件外電極、積層陶瓷元件內電極、晶片電阻電極、及合金晶片電阻使用。
  4. 依申請專利範圍第3項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該塊狀陶瓷元件為GPS陶瓷天線、正溫度係數(Negative Temperature Coefficient,NTC)之熱敏電阻、負溫度係數(Positive Temperature Coefficient,PTC)之熱敏電阻、壓敏電阻(Voltage Dependent Resistor,VDR)、或安規電容。
  5. 依申請專利範圍第3項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該積層陶瓷元件為低溫陶瓷共燒元件(Low Temperature Co-fired Ceramic,LTCC)、積層陶瓷電容器(Multi-layer ceramic capacitors,MLCC)、積層NTC(Multilayer NTC)元件、積層VDR(Multilayer VDR)元件、 或積層壓電元件。
  6. 一種卑金屬電極或合金在空氣下高溫燒結之方法,係在厚膜印刷卑金屬導電膏膜或卑金屬合金膏膜上面印刷一層厚膜鋁導電膏膜,在空氣下進行500~1400℃的熱處理,利用該鋁導電膏膜的高親氧性保護該卑金屬導電膏膜或該卑金屬合金膏膜在高溫空氣下燒結時免於氧化,或是該卑金屬導電膏膜或該卑金屬合金膏膜在高溫空氣下燒結氧化後,藉由該鋁導電膏膜的強還原特性將氧化後的該卑金屬導電膏膜或該卑金屬合金膏膜還原成金屬與合金,以得到厚膜卑金屬電極膜或合金膜。
  7. 依申請專利範圍第6項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該卑金屬導電膏膜為金屬銅膜或鎳膜任一者;該卑金屬合金膏膜為合金銅鎳膜、銅錳膜、或鎳鉻膜任一者。
  8. 依申請專利範圍第6項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該厚膜卑金屬電極膜或合金膜適用於塊狀陶瓷元件外電極、積層陶瓷元件內電極、晶片電阻電極、及合金晶片電阻使用。
  9. 依申請專利範圍第6項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該厚膜卑金屬電極膜或合金膜適用於合金晶片電阻製程使用,利用雷雕去除中間作為保護的鋁層以露出合金電阻層,以兩端未被雷雕去除的該鋁層當作該合金晶片電阻的端電極。
  10. 依申請專利範圍第8項所述之卑金屬電極或合金在空氣下高溫燒結之方法,其中,該塊狀陶瓷元件為GPS陶瓷天線、NTC之熱敏電阻、PTC之熱敏電阻、VDR、或安規電容;該積層陶瓷元件為LTCC、MLCC、積層NTC元件、積層VDR元件、或積層壓電元件。
TW111130269A 2022-06-14 2022-08-11 卑金屬電極或合金在空氣下高溫燒結之方法 TWI823518B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111122062 2022-06-14
TW111122062 2022-06-14

Publications (2)

Publication Number Publication Date
TWI823518B true TWI823518B (zh) 2023-11-21
TW202348809A TW202348809A (zh) 2023-12-16

Family

ID=89722859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130269A TWI823518B (zh) 2022-06-14 2022-08-11 卑金屬電極或合金在空氣下高溫燒結之方法

Country Status (1)

Country Link
TW (1) TWI823518B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200927959A (en) * 2007-10-18 2009-07-01 Sintobrator Ltd Copper alloy powder and method for producing the same
TW201202447A (en) * 2010-07-14 2012-01-16 Mitsui Mining & Amp Smelting Co Ltd Copper powder for conductive paste and conductive paste
TW201719686A (zh) * 2015-11-16 2017-06-01 國立成功大學 高導電率厚膜鋁膏之製造方法
TW201917180A (zh) * 2017-10-24 2019-05-01 國立成功大學 高導電率卑金屬厚膜導電膏之製備方法
CN114530280A (zh) * 2022-04-21 2022-05-24 西安宏星电子浆料科技股份有限公司 一种低成本厚膜导体浆料

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200927959A (en) * 2007-10-18 2009-07-01 Sintobrator Ltd Copper alloy powder and method for producing the same
TW201202447A (en) * 2010-07-14 2012-01-16 Mitsui Mining & Amp Smelting Co Ltd Copper powder for conductive paste and conductive paste
TW201719686A (zh) * 2015-11-16 2017-06-01 國立成功大學 高導電率厚膜鋁膏之製造方法
TW201917180A (zh) * 2017-10-24 2019-05-01 國立成功大學 高導電率卑金屬厚膜導電膏之製備方法
CN114530280A (zh) * 2022-04-21 2022-05-24 西安宏星电子浆料科技股份有限公司 一种低成本厚膜导体浆料

Also Published As

Publication number Publication date
TW202348809A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
KR101892750B1 (ko) 칩 저항 부품 및 그의 제조 방법
JP3370933B2 (ja) 積層セラミックコンデンサ
KR101099213B1 (ko) 적층 세라믹 콘덴서
CA2051824A1 (en) Thermistor having a negative temperature coefficient in multi-layer technology
TWI823518B (zh) 卑金屬電極或合金在空氣下高溫燒結之方法
WO2024031500A1 (zh) 卑金属电极或合金在空气下高温烧结的方法
JP4524876B2 (ja) 導電性ペーストおよび多層セラミック基板
WO2013099297A1 (ja) 積層インダクタ
JPS62122103A (ja) 積層型チツプバリスタの製造方法
JP3142013B2 (ja) 積層型電子部品
KR102021667B1 (ko) 베이스 금속 또는 베이스 금속 합금의 전극들을 가지는 높은 전도성이 있는 낮은 저항 칩 레지스터를 제조하는 방법
JP2676620B2 (ja) 積層セラミックコンデンサとその製造方法
JP2007027077A (ja) チップ型ヒューズ素子及びその製造方法
JPH0467800B2 (zh)
CN117900492A (zh) 一种空气中烧结可焊卑金属与合金元件制作方法
JP3912671B2 (ja) 厚膜回路基板の製造方法および厚膜回路基板
JP3567774B2 (ja) 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板
JP3248377B2 (ja) 多層セラミック配線基板の製造方法
JPS59114703A (ja) 焼付型導電性ペ−スト
JPH03116916A (ja) 積層型電子部品
JPH01230214A (ja) 積層セラミックコンデンサの製造方法
JPS62206780A (ja) セラミツクヒ−タの製造方法
JPH04329207A (ja) 導体組成物および配線基板
JP2004031849A (ja) 超低抵抗抵抗器及びその製造方法
JPH0783180B2 (ja) セラミック多層基板とその製造方法