TWI822095B - Oled像素電路架構、oled顯示裝置及資訊處理裝置 - Google Patents

Oled像素電路架構、oled顯示裝置及資訊處理裝置 Download PDF

Info

Publication number
TWI822095B
TWI822095B TW111121309A TW111121309A TWI822095B TW I822095 B TWI822095 B TW I822095B TW 111121309 A TW111121309 A TW 111121309A TW 111121309 A TW111121309 A TW 111121309A TW I822095 B TWI822095 B TW I822095B
Authority
TW
Taiwan
Prior art keywords
switch
oled
switch signal
pixel circuit
coupled
Prior art date
Application number
TW111121309A
Other languages
English (en)
Other versions
TW202349372A (zh
Inventor
謝宗哲
Original Assignee
大陸商集創北方（珠海）科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商集創北方（珠海）科技有限公司 filed Critical 大陸商集創北方（珠海）科技有限公司
Priority to TW111121309A priority Critical patent/TWI822095B/zh
Application granted granted Critical
Publication of TWI822095B publication Critical patent/TWI822095B/zh
Publication of TW202349372A publication Critical patent/TW202349372A/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種OLED像素電路架構，其包括一電壓源開關及至少一OLED像素電路，各該OLED像素電路均具有一NMOS電晶體、一OLED元件、一儲存電容及由三個開關組成之一開關組合；於操作時，該OLED像素電路架構係藉由控制該電壓源開關及該開關組合之開關狀態組合而呈現一重置階段、一取樣階段及一保持階段，以使各該OLED像素電路的輸出端輸出一資料電壓至所述OLED元件而決定所述OLED元件的導通電流。

Description

OLED像素電路架構、OLED顯示裝置及資訊處理裝置
本發明係有關於OLED像素電路，特別是關於一種可支援廣域顯示資料電壓之OLED像素電路。
一般OLED (organic light emitting diode；有機發光二極體)像素電路中之電流驅動電晶體的閾值電壓會因製程因素而有變異量，致使OLED顯示畫面出現 mura現象。為補償該變異量，習知已有採用6T1C(6個電晶體1個電容)或7T1C(7個電晶體1個電容)的OLED像素電路。請參照圖1，其繪示採用6T1C之一現有OLED像素電路之電路圖。如圖1所示，該現有OLED像素電路具有一第一PMOS電晶體11、一第二PMOS電晶體12、一第三PMOS電晶體13、一第四PMOS電晶體14、一第五PMOS電晶體15、一第六PMOS電晶體16、一儲存電容17及一OLED元件18，其中，第一PMOS電晶體11、第二PMOS電晶體12、第四PMOS電晶體14、第五PMOS電晶體15及第六PMOS電晶體16係充作一開關組合以依一開關時序執行一驅動電流產生操作，其包括：使開關信號(SW1, SW2, SW3)呈現(作用，不作用，不作用)以使儲存電容17儲存V DD-V INIT，其中V DD為直流供應電壓，V INIT為一初始化電壓；使開關信號(SW1, SW2, SW3)呈現(不作用，作用，不作用)以使儲存電容17儲存V DD-V DATA+V TH，其中V TH為第三PMOS電晶體13的閾值電壓；以及使開關信號(SW1, SW2, SW3)呈現(不作用，不作用，作用)以使第三PMOS電晶體13的源、閘極壓差等於V DD-V DATA以決定OLED元件18的驅動電流。依此，即可使OLED元件18的驅動電流與第三PMOS電晶體13的閾值電壓無關。
然而， 由於OLED元件18的驅動電流係由第三PMOS電晶體13決定，亦即圖1之OLED像素電路係採電流驅動模式，故第三PMOS電晶體13的源、閘極壓差的範圍並不大，一般而言，顯示資料訊號 V DATA的範圍約在1V~4V 。因此，以10位元的顯示資料為例，1V的V DATA在切分1024階後會變成不到1mV而很可能為偏移電壓或雜訊所覆蓋，導致有效位元數驟減。此現象增加了前端的源極驅動IC 的設計難度，尤其是在低灰階的驅動部分。一般的解法是增加複雜的光學補償模式， 例如 BC (brightness control；亮度控制) 調光或PWM (pulse width modulation；脈衝寬度調變)調光，然而此舉卻會增加開發時程及電路成本。
為解決上述的問題，本領域亟需一新穎的OLED像素電路。
本發明之一目的在於揭露一種OLED像素電路架構，其可輸出一對應的資料電壓至各OLED元件以調變各該OLED元件之導通電壓而決定各該OLED元件之導通電流，從而提供良好的低灰階顯示效果。
本發明之另一目的在於揭露一種OLED像素電路架構，其可在重置階段及取樣階段避免產生漏電流以確保資料電壓為零之OLED元件的黑色顯示效果，從而提供良好的顯示對比度。
本發明之另一目的在於揭露一種OLED像素電路架構，其可支持廣域的資料電壓，從而可在不採用BC調光或PWM調光的情形下提供良好的顯示畫面均勻度。
本發明之另一目的在於揭露一種OLED顯示裝置，其可藉由上述的OLED像素電路架構提供良好的低灰階顯示效果及良好的顯示對比度。
本發明之另一目的在於揭露一種OLED顯示裝置，其可藉由上述的OLED像素電路架構提供良好的顯示畫面均勻度。
本發明之另一目的在於揭露一種資訊處理裝置，其可藉由上述的OLED像素電路架構提升其OLED顯示屏的低灰階顯示效果及顯示對比度。
本發明之又一目的在於揭露一種資訊處理裝置，其可藉由上述的OLED像素電路架構提升其OLED顯示屏的畫面均勻度。
為達前述目的，一種OLED像素電路架構乃被提出，其包括： 一第一開關，耦接於一供應電壓與一供電節點之間，係依一第一開關信號控制其通道之導通與斷開；以及 至少一像素電路，各該像素電路均具有： 一NMOS電晶體，具有一汲極、一閘極及一源極，該汲極耦接該供電節點； 一OLED元件，具有一陽極及一陰極，該陰極耦接一負參考電壓； 一儲存電容，耦接於該閘極與一參考地之間； 一第二開關，耦接於該源極與該陽極之間，係依一第二開關信號控制其通道之導通與斷開； 一第三開關，耦接於該供電節點與該閘極之間，係依一第三開關信號控制其通道之導通與斷開；以及 一第四開關，耦接於該源極與一資料電壓之間，係依一第四開關信號控制其通道之導通與斷開；
於操作時，該OLED像素電路架構具有一重置階段、一取樣階段及一保持階段，其中，在該重置階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、不作用狀態、作用狀態及不作用狀態；在該取樣階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現不作用狀態、不作用狀態、作用狀態及作用狀態；及在該保持階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、作用狀態、不作用狀態及不作用狀態。
在可能的實施例中，該第一開關可包含一NMOS電晶體、一PMOS電晶體或一CMOS電路。
在可能的實施例中，該第二開關可包含一NMOS電晶體、一PMOS電晶體或一CMOS電路。
在可能的實施例中，該第三開關可包含一NMOS電晶體、一PMOS電晶體或一CMOS電路。
在可能的實施例中，該第四開關可包含一NMOS電晶體、一PMOS電晶體或一CMOS電路。
為達前述目的，本發明進一步提出一種OLED顯示裝置，其具有一OLED模組及用以驅動該OLED模組之一驅動電路，該OLED模組具有複數個OLED像素電路架構，且各所述OLED像素電路架構均包括： 一第一開關，耦接於一供應電壓與一供電節點之間，係依一第一開關信號控制其通道之導通與斷開；以及 至少一像素電路，各該像素電路均具有： 一NMOS電晶體，具有一汲極、一閘極及一源極，該汲極耦接該供電節點； 一OLED元件，具有一陽極及一陰極，該陰極耦接一負參考電壓； 一儲存電容，耦接於該閘極與一參考地之間； 一第二開關，耦接於該源極與該陽極之間，係依一第二開關信號控制其通道之導通與斷開； 一第三開關，耦接於該供電節點與該閘極之間，係依一第三開關信號控制其通道之導通與斷開；以及 一第四開關，耦接於該源極與一資料電壓之間，係依一第四開關信號控制其通道之導通與斷開；
於操作時，該OLED像素電路架構具有一重置階段、一取樣階段及一保持階段，其中，在該重置階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、不作用狀態、作用狀態及不作用狀態；在該取樣階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現不作用狀態、不作用狀態、作用狀態及作用狀態；及在該保持階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、作用狀態、不作用狀態及不作用狀態。
在可能的實施例中，該第一開關可為一NMOS電晶體、一PMOS電晶體或一CMOS電路。
在可能的實施例中，該第二開關可為一NMOS電晶體、一PMOS電晶體或一CMOS電路。
在可能的實施例中，該第三開關可為一NMOS電晶體、一PMOS電晶體或一CMOS電路。
在可能的實施例中，該第四開關可為一NMOS電晶體、一PMOS電晶體或一CMOS電路。
為達前述目的，本發明進一步提出一種資訊處理裝置，其具有一中央處理單元及如前述之OLED顯示裝置，其中，該中央處理單元係用以與該OLED顯示裝置通信。
在可能的實施例中，所述之資訊處理裝置可為一智慧型手持裝置、一攜帶型電腦、一穿戴裝置或一電視。
為使　貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。
本發明的原理在於：藉由變換四個開關之開、關狀態使一OLED像素電路架構依序呈現一重置階段、一取樣階段及一保持階段，以使該OLED像素電路架構之各輸出端的電壓各等於一資料電壓，以各調變一對應的OLED元件之導通電壓而決定該對應的OLED元件之導通電流。亦即，本發明係藉由調變一OLED元件之導通電壓而決定該OLED元件之導通電流，故可支持一廣域的資料電壓信號，從而可在不採用BC調光或PWM調光的情形下產生良好的低灰階顯示效果及良好的顯示對比度，以及提供良好的顯示畫面均勻度。另外，本發明亦藉由在重置階段及取樣階段避免產生漏電流以確保資料電壓為零之OLED元件的黑色顯示效果。
請參照圖2，其繪示本發明之OLED像素電路架構之一實施例的電路圖。如圖2所示，一OLED像素電路架構100具有一第一開關110及至少一個像素電路120，其中，各像素電路120均具有一NMOS電晶體121、一第二開關122、一第三開關123、一第四開關124、一儲存電容125及一OLED元件126。另外，OLED像素電路架構100可設於一半導體基材或一晶圓上。
第一開關110，可為一NMOS電晶體、一PMOS電晶體或一CMOS電路，係耦接於一供應電壓V DD與一供電節點X之間，且係依一第一開關信號SW1控制其通道之導通與斷開。
另外，在各像素電路120中，NMOS電晶體121，具有一汲極、一閘極及一源極，該汲極耦接供電節點X；OLED元件126具有一陽極及一陰極，該陰極耦接一負參考電壓V SS；儲存電容125係耦接於NMOS電晶體121之該閘極與一參考地之間；第二開關122，可為一NMOS電晶體、一PMOS電晶體或一CMOS電路，係耦接於NMOS電晶體121之該源極與OLED元件126之該陽極之間，且係依一第二開關信號SW2控制其通道之導通與斷開；第三開關123，可為一NMOS電晶體、一PMOS電晶體或一CMOS電路，係耦接於供電節點X與NMOS電晶體121之該閘極之間，且係依一第三開關信號SW3控制其通道之導通與斷開；以及第四開關124，可為一NMOS電晶體、一PMOS電晶體或一CMOS電路，係耦接於NMOS電晶體121之該源極與一資料電壓V DATA(j)之間，j介於1至n之間，j、n皆為正整數，且係依一第四開關信號SW4控制其通道之導通與斷開。
於操作時，該OLED像素電路架構100具有一重置階段、一取樣階段及一保持階段，其中，在該重置階段中，第一開關信號SW1、各第二開關信號SW2、各第三開關信號SW3及各第四開關信號SW4對應呈現作用狀態、不作用狀態、作用狀態及不作用狀態；在該取樣階段中，第一開關信號SW1、各第二開關信號SW2、各第三開關信號SW3及各第四開關信號SW4對應呈現不作用狀態、不作用狀態、作用狀態及作用狀態；及在該保持階段中，第一開關信號SW1、各第二開關信號SW2、各第三開關信號SW3及各第四開關信號SW4對應呈現作用狀態、作用狀態、不作用狀態及不作用狀態。
請一併參照圖3a~3c，其中，圖3a為圖2之OLED像素電路架構操作於該重置階段之示意圖；圖3b為圖2之OLED像素電路架構操作於該取樣階段之示意圖；以及圖3c為圖2之OLED像素電路架構操作於該保持階段之示意圖。如圖3a~3c所示，在該重置階段中，供應電壓V DD係經由第一開關110及各第三開關123對各儲存電容125充電以使各儲存電容125的電壓為V DD；在該取樣階段中，各像素電路120中的儲存電容125經由第三開關123、NMOS電晶體121及第四開關124與資料電壓V DATA(j)耦接而放電以將電壓降至V DATA(j)+V TH，其中V TH為NMOS電晶體121之閾值電壓；以及在該保持階段中，供應電壓V DD係經由第一開關110、各像素電路120中的NMOS電晶體121及第二開關122為各像素電路120中的OLED元件126提供電能，而各像素電路120中的儲存電容125的電壓會保持在V DATA(j)+V TH以使NMOS電晶體121的源極電壓保持在V DATA(j)，從而調變OLED元件126之導通電壓而決定OLED元件126之導通電流。
值得一提的是，在該重置階段及該取樣階段中，由於第二開關122被斷開，OLED元件126之導通電流為零，故可確保一像素電路120在資料電壓V DATA(j)為零時的黑色顯示效果，從而提升OLED像素電路架構100的顯示對比度。
另外，依上述的說明，本發明進一步提出一種OLED顯示裝置。請參照圖4，其繪示本發明之OLED顯示裝置之一實施例的方塊圖。如圖4所示，一OLED顯示裝置200具有一OLED模組210及用以驅動OLED模組210之一驅動電路220，其中，OLED模組210具有複數個OLED像素電路架構211，且OLED像素電路架構211係由OLED像素電路架構100實現，亦即OLED模組210可實現於一半導體基材或一晶圓上；且驅動電路220係用以提供所述第一開關信號SW1、第二開關信號SW2、第三開關信號SW3、第四開關信號SW4及資料電壓V DATA(j)，j介於1至n之間，其中，驅動電路220可和OLED模組210整合在一半導體基材或一晶圓上。另外，雖然本發明已可藉由支持廣域的資料電壓V DATA(j)提升各OLED元件126之低灰階顯示效果，在某些應用中，本發明亦可使所述第一開關信號SW1在所述保持階段中提供一PWM脈衝以進一步 提升各OLED元件126之灰階精度。
依上述的說明，本發明進一步提出一種資訊處理裝置。請參照圖5，其繪示本發明之資訊處理裝置之一實施例的方塊圖。如圖5所示，一資訊處理裝置300具有一中央處理單元310及一OLED顯示裝置320如前述之OLED顯示裝置320，其中，OLED顯示裝置320係由OLED顯示裝置200實現，且中央處理單元310係用以與OLED顯示裝置320通信。另外，資訊處理裝置300可為一智慧型手持裝置、一攜帶型電腦、一穿戴裝置或一電視。
藉由前述所揭露的設計，本發明乃具有以下的優點： 一、本發明之OLED像素電路架構可輸出一對應的資料電壓至各OLED元件以調變各該OLED元件之導通電壓而決定各該OLED元件之導通電流，從而提供良好的低灰階顯示效果。 二、本發明之OLED像素電路架構可在重置階段及取樣階段避免產生漏電流以確保資料電壓為零之OLED元件的黑色顯示效果，從而提供良好的顯示對比度。 三、本發明之OLED像素電路架構可支持廣域的資料電壓，從而可在不採用BC調光或PWM調光的情形下提供良好的顯示畫面均勻度。 四、本發明之OLED顯示裝置可藉由上述的OLED像素電路架構提供良好的低灰階顯示效果及良好的顯示對比度。 五、本發明之OLED顯示裝置可藉由上述的OLED像素電路架構提供良好的顯示畫面均勻度。 六、本發明之資訊處理裝置可藉由上述的OLED像素電路架構提升其OLED顯示屏的低灰階顯示效果及顯示對比度。 七、本發明之資訊處理裝置可藉由上述的OLED像素電路架構提升其OLED顯示屏的畫面均勻度。
本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請　貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
11:第一PMOS電晶體 12:第二PMOS電晶體 13:第三PMOS電晶體 14:第四PMOS電晶體 15:第五PMOS電晶體 16:第六PMOS電晶體 17:儲存電容 18:OLED元件 100:OLED像素電路架構 110:第一開關 120:像素電路 121:NMOS電晶體 122:第二開關 123:第三開關 124:第四開關 125:儲存電容 126:OLED元件 200:OLED顯示裝置 210:OLED模組 211:OLED像素電路架構 220:驅動電路 300:資訊處理裝置 310:中央處理單元 320:OLED顯示裝置
圖1繪示採用6T1C之一現有OLED像素電路之電路圖。 圖2繪示本發明之OLED像素電路架構之一實施例的電路圖。 圖3a為圖2之OLED像素電路架構操作於該重置階段之示意圖。 圖3b為圖2之OLED像素電路架構操作於該取樣階段之示意圖。 圖3c為圖2之OLED像素電路架構操作於該保持階段之示意圖。 圖4繪示本發明之OLED顯示裝置之一實施例的方塊圖。 圖5繪示本發明之資訊處理裝置之一實施例的方塊圖。
100:OLED像素電路架構
110:第一開關
120:像素電路
121:NMOS電晶體
122:第二開關
123:第三開關
124:第四開關
125:儲存電容
126:OLED元件

Claims (12)

  1. 一種OLED像素電路架構，其包括：一第一開關，耦接於一供應電壓與一供電節點之間，係依一第一開關信號控制其通道之導通與斷開；以及至少一像素電路，各該像素電路均具有：一NMOS電晶體，具有一汲極、一閘極及一源極，該汲極耦接該供電節點；一OLED元件，具有一陽極及一陰極，該陰極耦接一負參考電壓；一儲存電容，耦接於該閘極與一參考地之間；一第二開關，耦接於該源極與該陽極之間，係依一第二開關信號控制其通道之導通與斷開；一第三開關，耦接於該供電節點與該閘極之間，係依一第三開關信號控制其通道之導通與斷開；以及一第四開關，耦接於該源極與一資料電壓之間，係依一第四開關信號控制其通道之導通與斷開；於操作時，該OLED像素電路架構具有一重置階段、一取樣階段及一保持階段，其中，在該重置階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、不作用狀態、作用狀態及不作用狀態；在該取樣階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現不作用狀態、不作用狀態、作用狀態及作用狀態；及在該保持階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、作用狀態、不作用狀態及不作用狀態；以及 在該保持階段中，該供應電壓係經由該第一開關的導通通道、該NMOS電晶體的電流通道及該第二開關的導通通道為該OLED元件提供電能，且該儲存電容的電壓導通該NMOS電晶體並使該源極的電壓穩定在該資料電壓而使該OLED元件之該陽極的電壓等於該資料電壓，從而以該資料電壓決定該OLED元件之導通電流。
  2. 如申請專利範圍第1項所述之OLED像素電路架構，其中，該第一開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  3. 如申請專利範圍第1項所述之OLED像素電路架構，其中，該第二開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  4. 如申請專利範圍第1項所述之OLED像素電路架構，其中，該第三開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  5. 如申請專利範圍第1項所述之OLED像素電路架構，其中，該第四開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  6. 一種OLED顯示裝置，其具有一OLED模組及用以驅動該OLED模組之一驅動電路，該OLED模組具有複數個OLED像素電路架構，且各所述OLED像素電路架構均包括：一第一開關，耦接於一供應電壓與一供電節點之間，係依一第一開關信號控制其通道之導通與斷開；以及 至少一像素電路，各該像素電路均具有：一NMOS電晶體，具有一汲極、一閘極及一源極，該汲極耦接該供電節點；一OLED元件，具有一陽極及一陰極，該陰極耦接一負參考電壓；一儲存電容，耦接於該閘極與一參考地之間；一第二開關，耦接於該源極與該陽極之間，係依一第二開關信號控制其通道之導通與斷開；一第三開關，耦接於該供電節點與該閘極之間，係依一第三開關信號控制其通道之導通與斷開；以及一第四開關，耦接於該源極與一資料電壓之間，係依一第四開關信號控制其通道之導通與斷開；於操作時，該OLED像素電路架構具有一重置階段、一取樣階段及一保持階段，其中，在該重置階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、不作用狀態、作用狀態及不作用狀態；在該取樣階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現不作用狀態、不作用狀態、作用狀態及作用狀態；及在該保持階段中，該第一開關信號、各該第二開關信號、各該第三開關信號及各該第四開關信號對應呈現作用狀態、作用狀態、不作用狀態及不作用狀態；以及在該保持階段中，該供應電壓係經由該第一開關的導通通道、該NMOS電晶體的電流通道及該第二開關的導通通道為該OLED元件提供電能，且該儲存電容的電壓導通該NMOS電晶體並使該源極的電壓穩定在該資料電壓而使該 OLED元件之該陽極的電壓等於該資料電壓，從而以該資料電壓決定該OLED元件之導通電流。
  7. 如申請專利範圍第6項所述之OLED顯示裝置，其中，該第一開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  8. 如申請專利範圍第6項所述之OLED顯示裝置，其中，該第二開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  9. 如申請專利範圍第6項所述之OLED顯示裝置，其中，該第三開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  10. 如申請專利範圍第6項所述之OLED顯示裝置，其中，該第四開關係由一NMOS電晶體、一PMOS電晶體和一CMOS電路所組成群組所選擇的一種開關。
  11. 一種資訊處理裝置，其具有一中央處理單元及如申請專利範圍第6至10項中任一項所述之OLED顯示裝置，其中，該中央處理單元係用以與該OLED顯示裝置通信。
  12. 如申請專利範圍第11項所述之資訊處理裝置，其係由一智慧型手持裝置、一攜帶型電腦、一穿戴裝置和一電視所組成之群組所選擇的一種電子裝置。
TW111121309A 2022-06-08 2022-06-08 Oled像素電路架構、oled顯示裝置及資訊處理裝置 TWI822095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111121309A TWI822095B (zh) 2022-06-08 2022-06-08 Oled像素電路架構、oled顯示裝置及資訊處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111121309A TWI822095B (zh) 2022-06-08 2022-06-08 Oled像素電路架構、oled顯示裝置及資訊處理裝置

Publications (2)

Publication Number Publication Date
TWI822095B true TWI822095B (zh) 2023-11-11
TW202349372A TW202349372A (zh) 2023-12-16

Family

ID=89722334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121309A TWI822095B (zh) 2022-06-08 2022-06-08 Oled像素電路架構、oled顯示裝置及資訊處理裝置

Country Status (1)

Country Link
TW (1) TWI822095B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180211592A1 (en) * 2016-12-02 2018-07-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Oled driving circuit and oled display apparatus
US20180308427A1 (en) * 2016-09-08 2018-10-25 Boe Technology Group Co., Ltd. Pixel circuit, display panel, display device and driving method
US20200098314A1 (en) * 2017-08-17 2020-03-26 Apple Inc. Electronic Devices With Low Refresh Rate Display Pixels
US20220036818A1 (en) * 2018-09-20 2022-02-03 Boe Technology Group Co., Ltd. A pixel circuit with a time-shared signal line, a pixel compensation method, and a display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180308427A1 (en) * 2016-09-08 2018-10-25 Boe Technology Group Co., Ltd. Pixel circuit, display panel, display device and driving method
US20180211592A1 (en) * 2016-12-02 2018-07-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Oled driving circuit and oled display apparatus
US20200098314A1 (en) * 2017-08-17 2020-03-26 Apple Inc. Electronic Devices With Low Refresh Rate Display Pixels
US20220036818A1 (en) * 2018-09-20 2022-02-03 Boe Technology Group Co., Ltd. A pixel circuit with a time-shared signal line, a pixel compensation method, and a display apparatus

Also Published As

Publication number Publication date
TW202349372A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
US11978404B2 (en) Display substrate
WO2022011825A1 (zh) 像素电路及其驱动方法、显示装置
JP6010679B2 (ja) デジタル回路、半導体装置及び電子機器
WO2020155844A1 (zh) 像素驱动电路、像素电路、显示面板和显示装置
WO2018192353A1 (zh) 像素驱动电路及其操作方法以及显示面板
US6995742B2 (en) Flat panel display device for small module application
KR100793450B1 (ko) 레벨 시프트 회로, 전기 광학 장치 및 전자기기
US20170193879A1 (en) Pixel compensation circuit and method for driving the same, display panel and display device
JP2002328643A (ja) 表示装置の駆動回路
US7414601B2 (en) Driving circuit for liquid crystal display device and method of driving the same
WO2019159651A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
WO2017193630A1 (zh) 像素电路、驱动方法、阵列基板、显示面板及显示装置
CN108346400B (zh) 一种像素电路、驱动方法及显示面板
TW202115703A (zh) 畫素電路及顯示裝置
CN112967654A (zh) 一种gip电路及驱动方法
TWI822095B (zh) Oled像素電路架構、oled顯示裝置及資訊處理裝置
TWI813328B (zh) Oled像素電路架構、oled顯示裝置及資訊處理裝置
TWI832282B (zh) Oled像素電路、oled顯示裝置及資訊處理裝置
CN214624390U (zh) 一种gip电路
US20120146036A1 (en) Device using oxide semiconductor, display device, and electronic apparatus
TWI839983B (zh) 顯示器及其驅動方法
TWI810014B (zh) 具有老化偵測功能之oled像素電路架構、oled顯示裝置及資訊處理裝置
US11455947B2 (en) Pixel circuit, driving method thereof and display device
US11735111B1 (en) Driving circuit, driving method and display panel
KR101356994B1 (ko) 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치