TWI818685B - 電路板組件及其製造方法 - Google Patents

電路板組件及其製造方法 Download PDF

Info

Publication number
TWI818685B
TWI818685B TW111131219A TW111131219A TWI818685B TW I818685 B TWI818685 B TW I818685B TW 111131219 A TW111131219 A TW 111131219A TW 111131219 A TW111131219 A TW 111131219A TW I818685 B TWI818685 B TW I818685B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
heat dissipation
temperature switch
metal layer
Prior art date
Application number
TW111131219A
Other languages
English (en)
Other versions
TW202410747A (zh
Inventor
陳禹伸
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW111131219A priority Critical patent/TWI818685B/zh
Priority to CN202211046367.8A priority patent/CN117641704A/zh
Priority to US17/969,610 priority patent/US20240064901A1/en
Application granted granted Critical
Publication of TWI818685B publication Critical patent/TWI818685B/zh
Publication of TW202410747A publication Critical patent/TW202410747A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00—Thermally-actuated switches
    • H01H37/02—Details
    • H01H37/04—Bases; Housings; Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00—Thermally-actuated switches
    • H01H37/02—Details
    • H01H37/32—Thermally-sensitive members
    • H01H37/52—Thermally-sensitive members actuated due to deflection of bimetallic element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00—Thermally-actuated switches
    • H01H37/02—Details
    • H01H37/32—Thermally-sensitive members
    • H01H37/52—Thermally-sensitive members actuated due to deflection of bimetallic element
    • H01H2037/525—Details of manufacturing of the bimetals, e.g. connection to non bimetallic elements or insulating coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00—Thermally-actuated switches
    • H01H37/02—Details
    • H01H37/32—Thermally-sensitive members
    • H01H37/52—Thermally-sensitive members actuated due to deflection of bimetallic element
    • H01H2037/528—Thermally-sensitive members actuated due to deflection of bimetallic element the bimetallic element being composed of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本發明提供一種電路板組件及其製造方法。電路板組件包含線路板、內埋式晶片、散熱模組以及溫度開關。內埋式晶片埋設並電性連接於線路板。散熱模組設置於線路板，並具有第一與第二電性接點。散熱模組熱耦合於內埋式晶片，且第一電性接點電性連接線路板。溫度開關位於線路板的至少部分與第二電性接點之間。溫度開關包含彼此相疊的第一及第二金屬層。第一金屬層電性連接於線路板並熱耦合於內埋式晶片，且第一金屬層的熱膨脹係數相異於第二金屬層的熱膨脹係數，使溫度開關受內埋式晶片的溫度變化而形變以接觸或分離於散熱模組之第二電性接點。

Description

電路板組件及其製造方法
本發明係關於一種電路板組件及其製造方法，特別係關於一種包含溫度開關的電路板組件及其製造方法。
在電路板組件中，由於線路板上的晶片會產生大量的熱，因此線路板上通常也會設置有散熱模組來對晶片進行散熱。一般來說，無論晶片是否有散熱需求，散熱模組皆會常態性地電性連接於線路板而處於啟動狀態並對晶片進行散熱。為了防止散熱模組在晶片沒有散熱需求時仍持續運作而造成不必要的耗能並降低散熱模組的壽命，部分廠商會透過溫度控制系統來偵測晶片的溫度並根據偵測到的溫度控制散熱模組的啟動與關閉。
然，這樣的溫度控制系統除了需要包含溫度感測器之外，還需要包含複雜的控制系統，才能根據溫度感測器偵測到的晶片溫度來控制散熱模組的啟動與關閉。換句話說，傳統的電路板組件難以透過簡單的機制來根據晶片的溫度控制散熱模組的啟動與關閉。
本發明在於提供一種電路板組件及其製造方法，以透過簡單的機制來根據晶片的溫度控制散熱模組的啟動與關閉。
本發明一實施例所揭露之電路板組件包含一線路板、一內埋式晶片、一散熱模組以及一溫度開關。內埋式晶片埋設並電性連接於線路板。散熱模組設置於線路板，並具有一第一電性接點與一第二電性接點。散熱模組熱耦合於內埋式晶片，且散熱模組之第一電性接點電性連接線路板。溫度開關位於線路板的至少部分與第二電性接點之間。溫度開關包含彼此相疊的一第一金屬層以及一第二金屬層。溫度開關之第一金屬層電性連接於線路板並熱耦合於內埋式晶片，且第一金屬層的熱膨脹係數相異於第二金屬層的熱膨脹係數，使溫度開關受內埋式晶片的溫度變化而形變以接觸或分離於散熱模組之第二電性接點。
在本發明的一實施例中，上述線路板包含一基板以及一第一增層結構。第一增層結構包含一介電層、一散熱層以及一線路層。介電層設置於基板上。散熱層、線路層與溫度開關之第一金屬層疊設於介電層遠離基板之一側。溫度開關之第一金屬層設置於介電層的結合力小於線路層設置於介電層的結合力與散熱層設置於介電層的結合力。內埋式晶片埋設於基板。散熱模組熱耦合於散熱層，且散熱模組之第一電性接點電性連接於線路層。
在本發明的一實施例中，上述第一增層結構更包含一介面接著層。介面接著層介於散熱層與介電層之間，以及線路層與介電層之間，但未介於溫度開關與介電層之間。
在本發明的一實施例中，上述溫度開關更包含至少一導熱盲孔結構。至少一導熱盲孔結構設置於介電層，並連接於 第一金屬層。
在本發明的一實施例中，上述線路板更包含一散熱塊。散熱塊之相對兩側分別熱接觸於第一增層結構之散熱層與散熱模組。
在本發明的一實施例中，上述線路板更包含一散熱塊。散熱塊貫穿第一增層結構之散熱層、介面接著層及介電層，且散熱塊之相對兩側分別熱接觸於內埋式晶片與散熱模組。
在本發明的一實施例中，上述基板包含一絕緣部、一第一導熱部及一導電部。絕緣部具有一凹槽。內埋式晶片位於凹槽。第一導熱部位於凹槽之一側，並熱接觸於內埋式晶片。導電部設置於絕緣部，且線路層、溫度開關、內埋式晶片與散熱模組電性連接於導電部。
在本發明的一實施例中，上述至少一導熱盲孔結構與導電部之部分相連，且導電部之部分直接接觸於內埋式晶片。
在本發明的一實施例中，上述至少一導熱盲孔結構與導電部之部分相連，且導電部之部分與內埋式晶片相分離。
在本發明的一實施例中，上述基板更包含一第二導熱部。第二導熱部連接於第一導熱部，且第一導熱部與第二導熱部分別熱接觸於內埋式晶片之相異側。
在本發明的一實施例中，上述線路板更包含一散熱塊。散熱塊貫穿第一增層結構之散熱層、介電層及介面接著層，且散熱塊之相對兩側分別熱接觸於第一導熱部與該散熱模組。
在本發明的一實施例中，上述散熱塊分離於溫度開關。
在本發明的一實施例中，上述溫度開關的第一金屬層較溫度開關的第二金屬層靠近基板，且溫度開關的第一金屬層之熱膨脹係數大於溫度開關的第二金屬層之熱膨脹係數。
在本發明的一實施例中，上述溫度開關更包含一第三電性接點。第三電性接點凸出於第二金屬層遠離第一金屬層的一側。溫度開關受內埋式晶片的溫度變化而形變以令溫度開關之第三電性接點接觸或分離於散熱模組之第二電性接點。
在本發明的一實施例中，上述第三電性接點的形狀呈錐狀或柱狀。
本發明另一實施例所揭露之電路板組件的製造方法包含提供埋設有一內埋式晶片的一線路板、形成一溫度開關於線路板之一側以及設置一散熱模組於線路板之一側。溫度開關包含彼此相疊的一第一金屬層以及一第二金屬層。溫度開關之第一金屬層電性連接於線路板並熱耦合於內埋式晶片，且第一金屬層的熱膨脹係數相異於第二金屬層的熱膨脹係數。散熱模組熱耦合於內埋式晶片。散熱模組之一第一電性接點電性連接線路板。溫度開關介於散熱模組之一第二電性接點與線路板的至少部分之間。
在本發明的一實施例中，上述提供埋設有內埋式晶片的線路板之步驟包含配置一內埋式晶片於該線路板的一基板內、形成一介電層於基板，並定義介電層有一第一區域及一第二區域、 於介電層之第一區域進行一增加結合力程序，以及設置一散熱層及一線路層於介電層之第一區域。上述形成溫度開關於線路板之一側之步驟包含形成溫度開關於第二區域。
在本發明的一實施例中，上述增加結合力程序包含形成一介面接著層於介電層之第一區域。
在本發明的一實施例中，上述增加結合力程序包含於介電層之第一區域進行一表面加工，以增加第一區域的表面粗糙度。
在本發明的一實施例中，上述溫度開關的第一金屬層較溫度開關的第二金屬層靠近基板，且溫度開關的第一金屬層之熱膨脹係數大於溫度開關的第二金屬層之熱膨脹係數。
根據上述實施例所揭露之電路板組件及其製造方法，由於第一金屬層的熱膨脹係數相異於第二金屬層的熱膨脹係數，且第一金屬層熱耦合於內埋式晶片，因此溫度開關會受內埋式晶片的溫度變化而形變以接觸或分離於散熱模組之第二電性接點。具體來說，溫度開關會在內埋式晶片處於高溫時接觸第二電性接點而使散熱模組啟動並對內埋式晶片進行散熱，且會在內埋式晶片處於低溫時分離於第二電性接點而使散熱模組關閉並停止對內埋式晶片散熱。如此一來，散熱模組即可無需額外搭配溫度感測器及複雜的控制系統，並僅根據內埋式晶片的溫度變化來啟動與關閉，進而達到降低成本、節能及延長散熱模組的使用壽命之效果。
10,10A,10B,10C,10D,10E,10F,10G,10H,10I,10J:電路板 組件
11,12:線路基板
100,100B,100C,100D,100J:線路板
110,110D,110E:基板
111:絕緣部
1111:凹槽
1112,1113:絕緣層
112,112B:第一導熱部
1121:上表面
113,113B:導電部
1130,1131,1132:導電材料層
1133,1134,1134B,1135:線路層
114E:第二導熱部
120,120J:第一增層結構
121,121J:介電層
1211:設置表面
1212,1212J:第一區域
1213,1213J:第二區域
122:介面接著層
123:散熱層
124:線路層
125:導電材料層
1240:導電材料層
126:盲孔
1260:側壁
130:第二增層結構
131:介電層
132:導電材料層
133:盲孔
134:線路層
1340:導電材料層
140,140C,140D:散熱塊
200:內埋式晶片
201:電性接點
300:散熱模組
301:焊球
310:第一電性接點
320:第二電性接點
350,351:導電盲孔結構
400,400A,400B,400F,400G,400H:溫度開關
410:第一金屬層
420:第二金屬層
430,430G,430H:第三電性接點
440,440A,440B:導熱盲孔結構
500:第一絕緣保護層
550:第二絕緣保護層
600I:外置晶片
601I:焊球
20:基底
21:核心層
22:導電材料層
23:離型層
30,31,33,34,35,36:遮罩
A:方向
圖1至圖19為根據本發明第一實施例的電路板組件的製造方法之剖面示意圖。
圖20為圖19中的電路板組件之剖面示意圖的局部放大圖。
圖21為沿圖20中的割面線21-21繪示之第三電性接點的剖面示意圖。
圖22為圖19中的電路板組件之溫度開關形變而接觸散熱模組的第二電性接點之剖面示意圖。
圖23為根據本發明第二實施例的電路板組件之剖面示意圖。
圖24為根據本發明第三實施例的電路板組件之剖面示意圖。
圖25為根據本發明第四實施例的電路板組件之剖面示意圖。
圖26為根據本發明第五實施例的電路板組件之剖面示意圖。
圖27為根據本發明第六實施例的電路板組件之剖面示意圖。
圖28為根據本發明第七實施例的電路板組件之剖面示意圖的局部放大圖。
圖29為根據本發明第八實施例的電路板組件之剖面示意圖的局部放大圖。
圖30A為根據本發明第九實施例的電路板組件之剖面示意圖。
圖30B為沿圖30A中的割面線30B-30B繪示的第三電性接點之剖面示意圖。
圖31為根據本發明第十實施例的電路板組件之剖面示意圖。
圖32為根據本發明第十一實施例的電路板組件之剖面示意圖。
以下在實施方式中詳細敘述本發明之實施例之詳細特徵以及優點，其內容足以使任何本領域中具通常知識者了解本發明之實施例之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何本領域中具通常知識者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚地呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。
各實施例的詳細說明中，「第一」、「第二」、「第三」等術語可以用於描述不同的元素。這些術語僅用於將元件或層體彼此區分，但在結構中，這些元件或層體不應被這些術語限制。舉例來說，在不背離本發明構思的保護範圍之前題下，第一元件或層體可以被稱為第二元件或層體，並且，類似地，第二元件或層體可以被稱為第一元件或層體。另外，在製造方法中，除了特定的製程流程，這些元件或層體的形成順序亦不應被這些術語限制。例如，第一元件或層體可以在第二元件或層體之前形成。或是，第一元件或層體可以在第二元件或層體之後形成。亦或是， 第一元件或層體與第二元件或層體可以在相同的製程或步驟中形成。
並且，圖式中的層體與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
請參閱圖1至圖19，圖1至圖19為根據本發明第一實施例的電路板組件的製造方法之剖面示意圖。線路板組件10(如圖19所示)的製造方法包含下列步驟。
如圖1所示，提供基底20並形成二導電材料層1130於基底20的相對兩側。基底20包含核心層21、二導電材料層22及二離型層23。二導電材料層22分別疊設於核心層21的相對兩側。二離型層23分別疊設於二導電材料層22遠離核心層21的一側。二導電材料層1130分別疊設於二離型層23遠離核心層21的一側。在一些實施例中，核心層21可以包括高分子玻璃纖維複合材料基板、玻璃基板、陶瓷基板、絕緣矽基板或聚醯亞胺(polyimide，PI)玻璃纖維複合基板。然而，本發明不限於此，只要在後續的製程中，核心層21適於承載形成於其上之膜層或配置於其上的元件即可。另一方面，導電材料層22及離型層23可以是任何適宜的離型材料與導電材料。
如圖2所示，於二導電材料層1130各依序形成絕緣層1112及導電材料層1132。
如圖3所示，將圖2中的導電材料層1132圖案化成 線路層1133。
如圖4所示，於線路層1133及絕緣層1112上依序形成絕緣層1113及導電材料層1131。
如圖5所示，移除基底20以形成兩個線路基板11、12。二線路基板11、12各自包含導電材料層1130、絕緣層1112、線路層1133、絕緣層1113及導電材料層1131。
由於這兩個線路基板11、12的後續製程相同或相似，因此以下僅示例性說明其中一個線路基板11後續所進行的步驟。
如圖6所示，將導電材料層1130圖案化成線路層1134。將導電材料層1131圖案化成線路層1135。形成第一導熱部112於絕緣層1112上。線路層1133、1134、1135可共同稱為導電部113。絕緣層1112、1113可共同稱為絕緣部111。於本實施例中，導電部113係設置於絕緣部111。於其他實施例中，亦可在如圖5所示的移除基底的步驟之前先形成導電材料層，再如圖6中所示將所述導電材料層圖案化成線路層1134、1135。
如圖7所示，形成凹槽1111於絕緣部111。基板110包含絕緣部111、第一導熱部112及導電部113。第一導熱部112位於凹槽1111之一側且凹槽1111暴露出第一導熱部112的上表面1121。
如圖8所示，埋設內埋式晶片200於基板110的凹槽1111中，即配置內埋式晶片200於基板110內。內埋式晶片200熱接觸於第一導熱部112的上表面1121。於本發明中，熱接 觸係指熱耦合並直接接觸。至此，完成基板110之製造。
如圖9所示，依序形成介電層121及導電材料層125於基板110的線路層1134及第一導熱部112上，且依序形成介電層131及導電材料層132於線路層1135上。介電層121定義有第一區域1212及第二區域1213。
如圖10所示，形成多個盲孔126於介電層121及導電材料層125，且形成多個盲孔133於介電層131及導電材料層132。部分的盲孔126暴露出第一導熱部112，其他的盲孔126暴露出線路層1134。部分的盲孔133暴露出內埋式晶片200的多個電性接點201，且其他的盲孔133暴露出線路層1135。
如圖11所示，移除圖10中的導電材料層125。將遮罩30覆蓋於導電材料層132上。將遮罩31覆蓋於介電層121的第二區域1213。須注意的是，圖11中的介電層121中沒有被遮罩31遮蔽而暴露出來的部分皆為第一區域1212。
如圖12所示，於介電層121之第一區域1212進行增加結合力程序。於本實施例中，增加結合力程序包含形成介面接著層122於介電層121之第一區域1212及暴露出線路層1134的盲孔126之側壁1260上。於本實施例中，介面接著層122例如為膠水或介面接著劑。
如圖13所示，在進行蓋模、曝光及電鍍之後進行去模(stripping)而移除圖12中的遮罩30、31。形成散熱層123、導電材料層1240、第一金屬層410、導熱盲孔結構440、導電盲孔 結構350於介電層121。形成導電盲孔結構351及導電材料層1340於介電層131。散熱層123及導電材料層1240透過介面接著層122設置於第一區域1212。第一金屬層410位於介電層121的第二區域1213上。導熱盲孔結構440位於暴露出第一導熱部112的盲孔126中。導電盲孔結構350位於暴露出線路層1134的盲孔126中。導電盲孔結構351位於盲孔133中。導電材料層1340位於介電層131上。
如圖14所示，將遮罩33覆蓋於導電材料層1340上以及將遮罩34覆蓋於散熱層123及導電材料層1240上，並暴露出第一金屬層410。形成第二金屬層420於第一金屬層410上。於本實施例中，溫度開關400的第一金屬層410較第二金屬層420靠近基板110，且第一金屬層410之熱膨脹係數大於第二金屬層420之熱膨脹係數。
如圖15所示，移除圖14中的遮罩33、34，接著將遮罩35覆蓋於導電材料層1340上以及將遮罩36覆蓋於散熱層123、導電材料層1240及部分的第二金屬層420上。形成第三電性接點430於遮罩36暴露出的另一部分的第二金屬層420上。如此一來，便形成了包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440的溫度開關400。於本實施例中，第三電性接點430凸出於第二金屬層420遠離第一金屬層410的一側。
如圖16所示，移除圖15中的遮罩35、36、部分導 電材料層1240、1340，而形成線路層134、124，進而形成第一增層結構120及第二增層結構130。第一增層結構120包含介電層121、介面接著層122、散熱層123、線路層124及導電盲孔結構350。第二增層結構130包含介電層131、線路層134及導電盲孔結構351。
如圖17所示，形成第一絕緣保護層500及第二絕緣保護層550。第一絕緣保護層500位於介電層121中暴露的部分、介面接著層122中暴露出來的部分及部分的第二金屬層420上。第二絕緣保護層550位於介電層131中暴露出來的部分上。
如圖18所示，形成散熱塊140於散熱層123上。散熱塊140分離於溫度開關400。
於本實施例中，圖1至圖13及圖16至圖18呈現出完成提供埋設有內埋式晶片200的線路板100之步驟。圖13至圖15呈現出完成形成溫度開關400於線路板100之一側的步驟。於本實施例中，提供埋設有內埋式晶片200的線路板100之細部步驟與形成溫度開關400於線路板100之一側的細部步驟交錯進行，且提供埋設有內埋式晶片200的線路板100之細部步驟的部分與形成溫度開關400於線路板100之一側的細部步驟的部分係同時進行。然，本發明並不以此為限。在其他實施例中，也可以先完成提供埋設有內埋式晶片200的線路板100之全部步驟，再完成形成溫度開關400於線路板100之一側的全部步驟。
於本實施例中，線路板100包含基板110、第一增層 結構120、第二增層結構130、散熱塊140、第一絕緣保護層500及第二絕緣保護層550。
在本實施例中，溫度開關400包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440的。溫度開關400之第一金屬層410電性連接於線路板100並熱耦合於內埋式晶片200。於本發明中，熱耦合係指任一傳熱連接，如透過熱傳導、熱對流、熱輻射或者上述三種方式的任意組合之方式來實現的傳熱連接。
如圖19所示，設置散熱模組300於線路板100的一側。至此，完成了電路板組件10的製造方法。電路板組件10包含線路板100、內埋式晶片200、散熱模組300及溫度開關400。散熱模組300熱接觸於散熱塊140而透過散熱塊140、散熱層123、介電層121及第一導熱部112熱耦合於內埋式晶片200。散熱模組300之第一電性接點310透過如錫球之焊球301電性連接於線路板100的第一增層結構120的線路層124。溫度開關400介於散熱模組300之第二電性接點320與線路板100的部分之間。於本實施例中，散熱塊140之相對兩側分別熱接觸於第一增層結構120之散熱層123與散熱模組300。於本實施例中，線路層124、溫度開關400、內埋式晶片200與散熱模組300電性連接於導電部113。
本發明提供一種電路板組件10，電路板組件10包含線路板100、內埋式晶片200、散熱模組300以及溫度開關400。 內埋式晶片200埋設並電性連接於線路板100。散熱模組300設置於線路板100，並具有第一電性接點310與第二電性接點320。散熱模組300熱耦合於內埋式晶片200，且散熱模組300之第一電性接點310電性連接線路板100。溫度開關400位於線路板100的至少部分與第二電性接點320之間。溫度開關400包含彼此相疊的第一金屬層410以及第二金屬層420。溫度開關400之第一金屬層410電性連接於線路板100並熱耦合於內埋式晶片200，且第一金屬層410的熱膨脹係數相異於第二金屬層420的熱膨脹係數，使溫度開關400受內埋式晶片200的溫度變化而形變以令溫度開關400之第三電性接點430接觸或分離於散熱模組300之第二電性接點320。
於本實施例中，線路板100包含基板110、第一增層結構120、第二增層結構130、散熱塊140、第一絕緣保護層500及第二絕緣保護層550。於本實施例中，第一導熱部112電性連接於導電部113。也就是說，第一導熱部112除了導熱之功能外亦具有導電之功能。於本實施例中，散熱塊140疊設於散熱層123遠離第一增層結構120的一側。
於本實施例中，第一導熱部112係位於絕緣層1112遠離絕緣層1113的一側，但並不以此為限。於其他實施例中，第一導熱部亦可位於絕緣部的兩個絕緣層之間。
於本實施例中，散熱塊140分離於溫度開關400而使得散熱塊140及溫度開關400在內埋式晶片200及散熱模組 300之間提供兩個獨立的導熱路徑，而能在增加內埋式晶片200及散熱模組300之間的熱傳遞效率之同時不影響溫度開關400之形變程度(即溫度開關400使散熱模組300啟動或關閉之作動)，但本發明並不以此為限。於其他實施例中，散熱塊亦可接觸於部分溫度開關。
於本實施例中，第一增層結構120包含散熱層123，但並不以此為限。於其他實施例中，第一增層結構亦可無需包含散熱層，且散熱塊亦可熱接觸於介面接著層。
於本實施例中，溫度開關400包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440。於本實施例中，導熱盲孔結構440係設置於第一增層結構120的介電層121並連接於第一金屬層410。具體來說，於本實施例中，導熱盲孔結構440係熱接觸於第一金屬層410。此外，於本實施例中，導熱盲孔結構440是熱接觸於與內埋式晶片200直接接觸的第一導熱部112，並透過第一導熱部112電性連接於導電部113。於本實施例中，散熱層123、線路層124與第一金屬層410疊設於介電層121遠離基板110之一側。
於本實施例中，介電層121遠離基板110的一側具有設置表面1211。設置表面1211包含第一區域1212及第二區域1213。透過第一增層結構120的介面接著層122，第一金屬層410設置於介電層121的第二區域1213之結合力小於線路層124設置於介電層121的第一區域1212之結合力與散熱層123設置於 介電層121的第一區域1212之結合力。
於本實施例中，介面接著層122設置於第一區域1212。因此，介面接著層122係介於散熱層123與介電層121之間，以及線路層124與介電層121之間，但未介於溫度開關400與介電層121之間。也就是說，部分的介面接著層122介於散熱層123與介電層121之間，部分的介面接著層122介於線路層124與介電層121之間，但任一部分的介面接著層122皆沒有介於溫度開關400與介電層121之間。
於本實施例中，絕緣層1112、1113及介電層121、131的材料可以是樹脂或陶瓷，如預浸材(prepreg)。在一些實施例中，絕緣層1112、1113及介電層121、131例如可以將樹脂(如：環氧樹脂(epoxy)或其他類似的熱固性交聯樹脂)、矽烷(如：六甲基二矽氧烷(hexamethyldisiloxane,HMDSN)、四乙氧基矽烷(tetraethoxysilane,TEOS)、雙二甲基胺二甲基矽氮烷(bis(dimethylamino)dimethylsilane,BDMADMS)或其他適宜的介電材料，經由層壓製程(lamination process)所形成，但本發明不限於此。
在一實施例中，內埋式晶片200可以黏著層貼附於凹槽1111內，因此可避免內埋式晶片200以焊錫連接時介面金屬化合物(intermetallic compound，IMC)老化產生碎裂(crack)的問題，進而可以有效提升電路板組件10的良率與可靠度。上述黏著層的材料例如是光敏黏合劑。然而，本發明不限於此，內埋式晶 片200也可以以其他適宜的方式配置於凹槽1111內。
請參閱圖20及圖21，圖20為圖19中的電路板組件之剖面示意圖的局部放大圖，圖21為沿圖20中的割面線21-21繪示之第三電性接點的剖面示意圖。於本實施例中，如圖20所示，第三電性接點430的形狀例如呈柱狀。進一步來說，如圖21所示，柱狀的第三電性接點430之剖面的外形為長方形。也就是說，於本實施例中，第三電性接點430的外形例如呈長方形柱狀。
以下說明透過溫度開關400控制散熱模組300啟動或關閉之方式。請參閱圖22，圖22為圖19中的電路板組件之溫度開關形變而接觸散熱模組的第二電性接點之剖面示意圖。如圖22所示，當溫度開關400接收來自該內埋式晶片200的熱而使溫度開關400的溫度超過臨界溫度時，第一金屬層410及第二金屬層420以不同的程度膨脹並使溫度開關400沿方向A彎曲而使第三電性接點430接觸於散熱模組300之第二電性接點320。此外，散熱模組300的第一電性接點310透過焊球700電性連接於線路層124。如此一來，散熱模組300就會透過第一導熱部112與線路板100之導電部113電性連接而啟動並對內埋式晶片200進行散熱。須注意的是，由於第一金屬層410設置於介電層121之結合力小於線路層124設置於介電層121的結合力與散熱層123設置於介電層121的結合力，因此在溫度開關400沿方向A彎曲而使部分的第一金屬層410脫離介電層121時，線路層124與散熱層123仍會牢固地設置於介電層121上，進而提升根據本發明的 電路板組件10之可靠度。
如圖19所示，當散熱模組300冷卻內埋式晶片200而使內埋式晶片200降溫時，溫度開關400的溫度亦會隨之下降，並且當溫度開關400的溫度低於臨界溫度時，第一金屬層410及第二金屬層420以不同的程度收縮，使得溫度開關400復位以令第三電性接點430分離於散熱模組300的第二電性接點320。如此一來，散熱模組300就會與線路板100之導電部113不相電性連接而關閉並停止對內埋式晶片200進行散熱。
於圖19中根據本發明第一實施例的電路板組件10中，導熱盲孔結構440是熱接觸於與內埋式晶片200直接接觸的第一導熱部112，但本發明並不以此為限。請參閱圖23，圖23為根據本發明第二實施例的電路板組件之剖面示意圖。須注意的是，根據本發明第二實施例的電路板組件10A與圖19中根據本發明第一實施例的電路板組件10之間的差異僅在於導熱盲孔結構440的設置位置。根據本發明第二實施例的電路板組件10A亦可包含圖19中根據本發明第一實施例的線路板100、內埋式晶片200及散熱模組300，且可參考圖19中的溫度開關400之相關敘述理解根據本發明第二實施例的溫度開關400A的其他特徵。具體來說，於本實施例中，線路板100包含基板110、第一增層結構120、第二增層結構130及散熱塊140。基板110包含絕緣部111、第一導熱部112及導電部113。絕緣部111包含絕緣層1112、1113並具有凹槽1111。導電部113包含線路層1133、1134、1135。第一增 層結構120包含介電層121、介面接著層122、散熱層123及線路層124。散熱模組300包含第二電性接點320及透過焊球700與線路層124電性連接的第一電性接點310。溫度開關400A包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440A。以下僅詳細說明導熱盲孔結構440A的設置位置，不再贅述其他相似的內容。於本實施例中，導熱盲孔結構440A與導電部113之部分(即線路層1134的部分)相連，且導電部113之部分與內埋式晶片200相分離。進一步來說，導電部113之部分(即線路層1134的部分)與導熱盲孔結構440A熱接觸並與內埋式晶片200相分離。如此一來，線路層1134中與導熱盲孔結構440A熱接觸的部分係透過導熱效率較第一導熱部112差的介電層121將熱傳遞至第一導熱部112，再傳遞至內埋式晶片200。因此，溫度開關400B及晶片200之間的熱傳遞效率會降低，進而降低散熱模組300的啟動與關閉之靈敏度。
於圖19中根據本發明第一實施例的電路板組件10中，導熱盲孔結構440是熱接觸於與內埋式晶片200直接接觸的第一導熱部112，且導電部113(線路層1134)分離於內埋式晶片200，但本發明並不以此為限。請參閱圖24，圖24為根據本發明第三實施例的電路板組件之剖面示意圖。須注意的是，根據本發明第三實施例的電路板組件10B與圖19中根據本發明第一實施例的電路板組件10之間的差異僅在於導熱盲孔結構440B、導電部113B(線路層1134B)及第一導熱部112B的設置位置。根據本 發明第三實施例的電路板組件10B亦可包含圖19中根據本發明第一實施例的內埋式晶片200及散熱模組300，且可參考圖19中的溫度開關400之相關敘述及線路板100的相關敘述理解根據本發明第三實施例的溫度開關400B及線路板100B的其他特徵。於本實施例中，線路板100B包含基板110B、第一增層結構120、第二增層結構130及散熱塊140。基板110B包含絕緣部111、第一導熱部112B及導電部113B。絕緣部111包含絕緣層1112、1113並具有凹槽1111。導電部113B包含線路層1133、1134B、1135。第一增層結構120包含介電層121、介面接著層122、散熱層123及線路層124。散熱模組300包含第二電性接點320及透過焊球700與線路層124電性連接的第一電性接點310。溫度開關400B包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440B。以下僅詳細說明導熱盲孔結構440B、導電部113B(線路層1134B)及第一導熱部112B的設置位置，不再贅述其他相似的內容。於本實施例中，導熱盲孔結構440B分離於第一導熱部112B。於本實施例中，導熱盲孔結構440B與導電部113B之部分(線路層1134B的部分)相連，且導電部113B之部分直接接觸於內埋式晶片200。進一步來說，導電部113B之部分(線路層1134B的部分)熱接觸於導熱盲孔結構440B並直接接觸於內埋式晶片200，而提升溫度開關400B及晶片200之間的熱傳遞效率，進而使得散熱模組300的啟動與關閉較為靈敏。
散熱塊並不限於疊設於散熱層遠離第一增層結構的 一側。請參閱圖25，圖25為根據本發明第四實施例的電路板組件之剖面示意圖。須注意的是，根據本發明第四實施例的電路板組件10C與圖24中根據本發明第三實施例的電路板組件10B之間的差異僅在於散熱塊的設置位置。根據本發明第四實施例的電路板組件10C亦可包含圖19中根據本發明第一實施例的內埋式晶片200與散熱模組300及圖24中根據本發明第三實施例的溫度開關400B，且可參考圖19中的線路板100及圖24中的線路板100B之相關敘述理解根據本發明第四實施例的線路板100C的其他特徵。於本實施例中，線路板100C包含基板110B、第一增層結構120、第二增層結構130及散熱塊140C。基板110B包含絕緣部111、第一導熱部112B及導電部113B。絕緣部111包含絕緣層1112、1113並具有凹槽1111。導電部113B包含線路層1133、1134B、1135。第一增層結構120包含介電層121、介面接著層122、散熱層123及線路層124。散熱模組300包含第二電性接點320及透過焊球700與線路層124電性連接的第一電性接點310。溫度開關400B包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440B。以下僅詳細說明散熱塊140C的設置位置，不再贅述其他相似的內容。於本實施例中，散熱塊140C貫穿第一增層結構120之散熱層123、介面接著層122及介電層121，且散熱塊140C之相對兩側分別熱接觸於第一導熱部112與散熱模組300，進而提升內埋式晶片200及散熱模組300之間的熱傳遞效率。此外，於本實施例中，散熱塊140C分離於溫度開關 400B而使得散熱塊140C及溫度開關400B在內埋式晶片200及散熱模組300之間提供兩個獨立的導熱路徑，而能在增加內埋式晶片200及散熱模組300之間的熱傳遞效率之同時不影響溫度開關400B之形變程度(即溫度開關400B使散熱模組300啟動或關閉之作動)。
或者，請參閱圖26，圖26為根據本發明第五實施例的電路板組件之剖面示意圖。須注意的是，根據本發明第五實施例的電路板組件10D與圖24中根據本發明第三實施例的電路板組件10B之間的差異僅在於散熱塊的設置位置。根據本發明第五實施例的電路板組件10D亦可包含圖19中根據本發明第一實施例的內埋式晶片200與散熱模組300及圖24中根據本發明第三實施例的溫度開關400B，且可參考圖19中的線路板100及圖24中的線路板100B之相關敘述理解根據本發明第四實施例的線路板100D的其他特徵。於本實施例中，線路板100D包含基板110D、第一增層結構120、第二增層結構130及散熱塊140D。基板110D包含絕緣部111及導電部113B。絕緣部111包含絕緣層1112、1113並具有凹槽1111。導電部113B包含線路層1133、1134B、1135。第一增層結構120包含介電層121、介面接著層122、散熱層123及線路層124。散熱模組300包含第二電性接點320及透過焊球700與線路層124電性連接的第一電性接點310。溫度開關400B包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440B。以下僅詳細說明散熱塊140D的設置位置， 不再贅述其他相似的內容。於本實施例中，線路板100D的基板110D沒有包含圖19中的第一導熱部112，散熱塊140D貫穿第一增層結構120之散熱層123、介面接著層122及介電層121，且散熱塊140D之相對兩側分別熱接觸於內埋式晶片200與散熱模組300。
請參閱圖27，圖27為根據本發明第六實施例的電路板組件之剖面示意圖。須注意的是，根據本發明第六實施例的電路板組件10E與圖25中根據本發明第四實施例的電路板組件10C之間的差異僅在於根據本發明第六實施例的電路板組件10E之基板110E更包含一第二導熱部114E。根據本發明第六實施例的電路板組件10E亦可包含圖19中根據本發明第一實施例的內埋式晶片200與散熱模組300、圖24中根據本發明第三實施例的溫度開關400B及圖25中根據本發明第六實施例的線路板100C，且可參考圖19中的線路板100及圖25中的線路板100C之相關敘述理解根據本發明第六實施例的線路板100E的其他特徵。於本實施例中，線路板100E包含基板110E、第一增層結構120、第二增層結構130及散熱塊140。基板110E包含絕緣部111、第一導熱部112B、導電部113B及第二導熱部114E。絕緣部111包含絕緣層1112、1113並具有凹槽1111。導電部113B包含線路層1133、1134B、1135。第一增層結構120包含介電層121、介面接著層122、散熱層123及線路層124。散熱模組300包含第二電性接點320及透過焊球700與線路層124電性連接的第一電性接點 310。溫度開關400B包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440B。以下僅詳細說明第二導熱部114E，不再贅述其他相似的內容。於本實施例中，第二導熱部114E連接於第一導熱部112，具體來說係熱接觸於第一導熱部112。此外，第一導熱部112與第二導熱部114E分別熱接觸於內埋式晶片200之相異側，而增加了線路板100E與內埋式晶片200之間的熱接觸面積，進而使熱更有效地從內埋式晶片200傳遞到第一導熱部112與第二導熱部114E。
根據本發明的溫度開關不限於包含第三電性接點。請參閱圖28，圖28為根據本發明第七實施例的電路板組件之剖面示意圖的局部放大圖。須注意的是，根據本發明第七實施例的電路板組件10F與圖19中根據本發明第一實施例的電路板組件10之間的差異僅在於根據本發明第七實施例的溫度開關400F沒有包含圖19中的第三電性接點430。根據本發明第七實施例的電路板組件10F亦可包含圖19中根據本發明第一實施例的線路板100、內埋式晶片200及散熱模組300，且可參考圖19中的溫度開關400之相關敘述理解根據本發明第七實施例的溫度開關400F的其他特徵。於本實施例中，線路板100包含線路層1134及第一導熱部112。散熱模組300包含第二電性接點320。溫度開關400F包含第一金屬層410、第二金屬層420及導熱盲孔結構440。以下僅詳細說明溫度開關400F不包含圖19中的第三電性接點430及相關之內容，不再贅述其他相似的內容。於本實施例中，溫度開 關400F不包含圖19中的第三電性接點430。此外，於本實施例中，第二金屬層420遠離第一金屬層410的一側用以接觸或分離於散熱模組300的第二電性接點320。
根據本發明的溫度開關之第三電性接點的外形並不限於呈柱狀。請參閱圖29，圖29為根據本發明第八實施例的電路板組件之剖面示意圖的局部放大圖。須注意的是，根據本發明第八實施例的電路板組件10G與圖19中根據本發明第一實施例的電路板組件10之間的差異僅在於溫度開關400之第三電性接點430之外形。根據本發明第八實施例的電路板組件10G亦可包含圖19中根據本發明第一實施例的線路板100、內埋式晶片200及散熱模組300，且可參考圖19中的溫度開關400之相關敘述理解根據本發明第八實施例的溫度開關400G的其他特徵。於本實施例中，線路板100包含線路層1134及第一導熱部112。散熱模組300包含第二電性接點320。溫度開關400G包含第一金屬層410、第二金屬層420、第三電性接點430G及導熱盲孔結構440。以下僅詳細說明溫度開關400G之第三電性接點430G之外形，不再贅述其他相似的內容。於本實施例中，溫度開關400G之第三電性接點430G之外形例如呈圓錐狀。
根據本發明的溫度開關之呈柱狀的第三電性接點的剖面外形並不限於為長方形。請參閱圖30A及圖30B，圖30A為根據本發明第九實施例的電路板組件之剖面示意圖，圖30B為沿圖30A中的割面線30B-30B繪示的第三電性接點之剖面示意圖。 須注意的是，根據本發明第九實施例的電路板組件10H與圖19中根據本發明第一實施例的電路板組件10之間的差異僅在於溫度開關400之呈柱狀的第三電性接點430之剖面外形。根據本發明第九實施例的電路板組件10H亦可包含圖19中根據本發明第一實施例的線路板100、內埋式晶片200及散熱模組300，且可參考圖19中的溫度開關400之相關敘述理解根據本發明第九實施例的溫度開關400H的其他特徵。於本實施例中，線路板100包含線路層1134及第一導熱部112。散熱模組300包含第二電性接點320。溫度開關400H包含第一金屬層410、第二金屬層420、第三電性接點430H及導熱盲孔結構440。以下僅詳細說明溫度開關400H之呈柱狀的第三電性接點430H之剖面外形，不再贅述其他相似的內容。於本實施例中，溫度開關400H之呈柱狀的第三電性接點430H之剖面外形例如為圓形。也就是說，於本實施例中，第三電性接點430H的外形係呈圓柱狀。
請參閱圖31，圖31為根據本發明第十實施例的電路板組件之剖面示意圖。須注意的是，根據本發明第十實施例的電路板組件10I與圖19中根據本發明第一實施例的電路板組件10之間的差異僅在於根據本發明第十實施例的電路板組件10I更包含一外置晶片600I。根據本發明第十實施例的電路板組件10I亦可包含圖19中根據本發明第一實施例的線路板100、內埋式晶片200、散熱模組300及溫度開關400。於本實施例中，線路板100包含基板110、第一增層結構120、第二增層結構130及散熱塊 140。基板110包含絕緣部111、第一導熱部112及導電部113。絕緣部111包含絕緣層1112、1113並具有凹槽1111。導電部113包含線路層1133、1134、1135。第一增層結構120包含介電層121、介面接著層122、散熱層123及線路層124。散熱模組300包含第二電性接點320及透過焊球700與線路層124電性連接的第一電性接點310。溫度開關400包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440。以下僅詳細說明外置晶片600I，不再贅述其他相似的內容。於本實施例中，外置晶片600I設置於第二增層結構130遠離基板110的一側。此外，於本實施例中，外置晶片600I包含如錫球之多個焊球601I，外置晶片600I透過這些焊球601I電性連接於第二增層結構130的線路層134。
請再次參閱圖12及圖19，於第一實施例中，增加結合力程序係包含形成介面接著層122於介電層121之第一區域1212，以使第一金屬層410設置於介電層121的結合力小於線路層124設置於介電層121的結合力與散熱層123設置於介電層121的結合力，但本發明並不限於透過設置介面接著層122來增加結合力。於其他實施例中，增加結合力程序亦可包含於介電層之第一區域進行一表面加工，以增加第一區域的表面粗糙度，進而使第一金屬層設置於介電層的結合力小於線路層設置於介電層的結合力與散熱層設置於介電層的結合力。舉例來說，除了將圖12中設置介面接著層122之步驟取代成於介電層之第一區域進行表面加工之步驟之外，皆以相同或相似的方式進行圖1至圖19中 根據本發明第一實施例的電路板組件之製造方法會得到圖32中的電路板組件10J。請參閱圖32，圖32為根據本發明第十一實施例的電路板組件之剖面示意圖。須注意的是，根據本發明第十一實施例的電路板組件10J與圖19中根據本發明第一實施例的電路板組件10之間的差異僅在於根據本發明第十一實施例的第一增層結構120J沒有包含圖19中的介面接著層122。根據本發明第十一實施例的電路板組件10J亦可包含圖19中根據本發明第一實施例的內埋式晶片200、散熱模組300及溫度開關400，且可參考圖19中的線路板100之相關敘述理解根據本發明第十一實施例的線路板100J的其他特徵。於本實施例中，線路板100包含基板110、第一增層結構120J、第二增層結構130及散熱塊140。基板110包含絕緣部111、第一導熱部112及導電部113。絕緣部111包含絕緣層1112、1113並具有凹槽1111。導電部113包含線路層1133、1134、1135。第一增層結構120J包含介電層121J、散熱層123及線路層124。散熱模組300包含第二電性接點320及透過焊球700與線路層124電性連接的第一電性接點310。溫度開關400包含第一金屬層410、第二金屬層420、第三電性接點430及導熱盲孔結構440。以下僅詳細說明線路板100J的第一增層結構120J不包含圖19中的介面接著層122及相關之內容，不再贅述其他相似的內容。於本實施例中，線路板100J的第一增層結構120J不包含圖19中的介面接著層122。此外，本實施例中，介電層121J的第一區域1212J的表面粗糙度大於介電層121J的 第二區域1213J的表面粗糙度，而使得第一金屬層410設置於介電層121J的第二區域1213J的結合力小於線路層124設置於介電層121J的第一區域1212J的結合力與散熱層123設置於介電層121J的第一區域1212J的結合力。
根據上述實施例所揭露之電路板組件及其製造方法，由於第一金屬層的熱膨脹係數相異於第二金屬層的熱膨脹係數，且第一金屬層熱耦合於內埋式晶片，因此溫度開關會受內埋式晶片的溫度變化而形變以接觸或分離於散熱模組之第二電性接點。具體來說，溫度開關會在內埋式晶片處於高溫時接觸第二電性接點而使散熱模組啟動並對內埋式晶片進行散熱，且會在內埋式晶片處於低溫時分離於第二電性接點而使散熱模組關閉並停止對內埋式晶片散熱。如此一來，散熱模組即可無需額外搭配溫度感測器及複雜的控制系統，並僅根據內埋式晶片的溫度變化來啟動與關閉，進而達到降低成本、節能及延長散熱模組的使用壽命之效果。
雖然本發明以前述之諸項實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10:電路板組件
100:線路板
110:基板
111:絕緣部
1111:凹槽
1112,1113:絕緣層
112:第一導熱部
113:導電部
1133,1134,1135:線路層
120:第一增層結構
121:介電層
122:介面接著層
123:散熱層
124:線路層
130:第二增層結構
140:散熱塊
200:內埋式晶片
300:散熱模組
310:第一電性接點
320:第二電性接點
400:溫度開關
410:第一金屬層
420:第二金屬層
430:第三電性接點
440:導熱盲孔結構
700:焊球
A:方向

Claims (20)

  1. 一種電路板組件，包含：一線路板；一內埋式晶片，埋設並電性連接於該線路板；一散熱模組，該散熱模組設置於該線路板，並具有一第一電性接點與一第二電性接點，該散熱模組熱耦合於該內埋式晶片，且該散熱模組之該第一電性接點電性連接該線路板；以及一溫度開關，位於該線路板的至少部分與該第二電性接點之間，該溫度開關包含彼此相疊的一第一金屬層以及一第二金屬層，該溫度開關之該第一金屬層電性連接於該線路板並熱耦合於該內埋式晶片，且該第一金屬層的熱膨脹係數相異於該第二金屬層的熱膨脹係數，使該溫度開關受該內埋式晶片的溫度變化而形變以接觸或分離於該散熱模組之該第二電性接點。
  2. 如請求項1所述之電路板組件，其中該線路板包含一基板以及一第一增層結構，該第一增層結構包含一介電層、一散熱層以及一線路層，該介電層設置於該基板上，該散熱層、該線路層與該溫度開關之該第一金屬層疊設於該介電層遠離該基板之一側，該溫度開關之該第一金屬層設置於該介電層的結合力小於該線路層設置於該介電層的結合力與該散熱層設置於該介電層的結合力，該內埋式晶片埋設於該基板，該散熱模組熱耦合於該散熱層，且該散熱模組之該第一電性接點電性連接於該線路層。
  3. 如請求項2所述之電路板組件，其中該第一增層結構更包含一介面接著層，該介面接著層介於該散熱層與該介電層之間，以及該線路層與該介電層之間，但未介於該溫度開關與該介電層之間。
  4. 如請求項3所述之電路板組件，其中該溫度開關更包含至少一導熱盲孔結構，該至少一導熱盲孔結構設置於該介電層，並連接於該第一金屬層。
  5. 如請求項3所述之電路板組件，其中該線路板更包含一散熱塊，該散熱塊之相對兩側分別熱接觸於該第一增層結構之該散熱層與該散熱模組。
  6. 如請求項3所述之電路板組件，其中該線路板更包含一散熱塊，該散熱塊貫穿該第一增層結構之該散熱層、該介面接著層及該介電層，且該散熱塊之相對兩側分別熱接觸於該內埋式晶片與該散熱模組。
  7. 如請求項4所述之電路板組件，其中該基板包含一絕緣部、一第一導熱部及一導電部，該絕緣部具有一凹槽，該內埋式晶片位於該凹槽，該第一導熱部位於該凹槽之一側，並熱接觸於該內埋式晶片，該導電部設置於該絕緣部，且該線路層、該溫度開關、該內埋式晶片與該散熱模組電性連接於該導電部。
  8. 如請求項7所述之電路板組件，其中該至少一導熱盲孔結構與該導電部之部分相連，且該導電部之部分直接接觸於該內埋式晶片。
  9. 如請求項7所述之電路板組件，其中該至少一導熱盲孔結構與該導電部之部分相連，且該導電部之部分與該內埋式晶片相分離。
  10. 如請求項7所述之電路板組件，其中該基板更包含一第二導熱部，該第二導熱部連接於該第一導熱部，且該第一導熱部與該第二導熱部分別熱接觸於該內埋式晶片之相異側。
  11. 如請求項7所述之電路板組件，其中該線路板更包含一散熱塊，該散熱塊貫穿該第一增層結構之該散熱層、該介電層及該介面接著層，且該散熱塊之相對兩側分別熱接觸於該第一導熱部與該散熱模組。
  12. 如請求項5、6或11所述之電路板組件，其中該散熱塊分離於該溫度開關。
  13. 如請求項2所述之電路板組件，其中該溫度開關的該第一金屬層較該溫度開關的該第二金屬層靠近該基板，且該溫度開關的該第一金屬層之熱膨脹係數大於該溫度開關的該第二金屬層之熱膨脹係數。
  14. 如請求項1所述之電路板組件，其中該溫度開關更包含一第三電性接點，該第三電性接點凸出於該第二金屬層遠離該第一金屬層的一側，該溫度開關受該內埋式晶片的溫度變化而形變以令該溫度開關之該第三電性接點接觸或分離於該散熱模組之第二電性接點。
  15. 如請求項14所述之電路板組件，其中該第三電性接點的形狀呈錐狀或柱狀。
  16. 一種電路板組件的製造方法，包含：提供埋設有一內埋式晶片的一線路板；形成一溫度開關於該線路板之一側，該溫度開關包含彼此相疊的一第一金屬層以及一第二金屬層，該溫度開關之該第一金屬層電性連接於該線路板並熱耦合於該內埋式晶片，且該第一金屬層的熱膨脹係數相異於該第二金屬層的熱膨脹係數；以及設置一散熱模組於該線路板之一側，該散熱模組熱耦合於該內埋式晶片，且該散熱模組之一第一電性接點電性連接該線路板，以及該溫度開關介於該散熱模組之一第二電性接點與該線路板的至少部分之間。
  17. 如請求項16所述之電路板組件的製造方法，其中提供埋設有該內埋式晶片的該線路板之步驟包含：配置一內埋式晶片於該線路板的一基板內；形成一介電層於該基板，並定義該介電層有一第一區域及一第二區域；於該介電層之該第一區域進行一增加結合力程序；以及設置一散熱層及一線路層於該介電層之該第一區域；其中，形成該溫度開關於該線路板之一側之步驟包含：形成該溫度開關於該第二區域。
  18. 如請求項17所述之電路板組件的製造方法，其中該增加結合力程序包含：形成一介面接著層於該介電層之該第一區域。
  19. 如請求項17所述之電路板組件的製造方法，其中該增加結合力程序包含：於該介電層之該第一區域進行一表面加工，以增加該第一區域的表面粗糙度。
  20. 如請求項17所述之電路板組件的製造方法，其中該溫度開關的該第一金屬層較該溫度開關的該第二金屬層靠近該基板，且該溫度開關的該第一金屬層之熱膨脹係數大於該溫度開關的該第二金屬層之熱膨脹係數。
TW111131219A 2022-08-19 2022-08-19 電路板組件及其製造方法 TWI818685B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111131219A TWI818685B (zh) 2022-08-19 2022-08-19 電路板組件及其製造方法
CN202211046367.8A CN117641704A (zh) 2022-08-19 2022-08-30 电路板组件及其制造方法
US17/969,610 US20240064901A1 (en) 2022-08-19 2022-10-19 Circuit board assembly and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111131219A TWI818685B (zh) 2022-08-19 2022-08-19 電路板組件及其製造方法

Publications (2)

Publication Number Publication Date
TWI818685B true TWI818685B (zh) 2023-10-11
TW202410747A TW202410747A (zh) 2024-03-01

Family

ID=89857514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131219A TWI818685B (zh) 2022-08-19 2022-08-19 電路板組件及其製造方法

Country Status (3)

Country Link
US (1) US20240064901A1 (zh)
CN (1) CN117641704A (zh)
TW (1) TWI818685B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200170111A1 (en) * 2017-07-18 2020-05-28 Siemens Aktiengesellschaft Electrical Assembly
TW202125739A (zh) * 2019-12-30 2021-07-01 鈺橋半導體股份有限公司 具有雙佈線結構及彎翹平衡件之半導體組體
US20220159828A1 (en) * 2019-08-06 2022-05-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semi-Flex Component Carrier With Dielectric Material Having High Elongation and Low Young Modulus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200170111A1 (en) * 2017-07-18 2020-05-28 Siemens Aktiengesellschaft Electrical Assembly
US20220159828A1 (en) * 2019-08-06 2022-05-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semi-Flex Component Carrier With Dielectric Material Having High Elongation and Low Young Modulus
TW202125739A (zh) * 2019-12-30 2021-07-01 鈺橋半導體股份有限公司 具有雙佈線結構及彎翹平衡件之半導體組體

Also Published As

Publication number Publication date
TW202410747A (zh) 2024-03-01
CN117641704A (zh) 2024-03-01
US20240064901A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US10453802B2 (en) Semiconductor package structure, semiconductor device and method for manufacturing the same
US9922902B2 (en) Semiconductor device and semiconductor package
JP4833683B2 (ja) 光源モジュールの製造方法及び液晶表示装置の製造方法
TWI707410B (zh) 具散熱功能的晶片封裝模組及其製造方法
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
JPH11330750A (ja) 伝熱経路の形成方法および伝熱経路装置
US8553417B2 (en) Heat-radiating substrate and method of manufacturing the same
US9324580B2 (en) Process for fabricating a circuit substrate
US8686295B2 (en) Heat-dissipating substrate and fabricating method thereof
TWI818685B (zh) 電路板組件及其製造方法
US8269339B2 (en) Underfill film having thermally conductive sheet
KR100919539B1 (ko) 방열기판 및 그 제조방법
US20170374748A1 (en) Package structure and manufacturing method thereof
TWI702887B (zh) 軟性線路板結構
TWI720921B (zh) 內埋式元件結構及其製造方法
TWI679926B (zh) 基板結構及其製作方法
US11924961B2 (en) Circuit board and method of manufacturing the same
TWI691062B (zh) 基板結構及其製作方法
TWI726567B (zh) 發光元件散熱結構及其製作方法
KR100966341B1 (ko) 인쇄회로기판 및 그 제조방법
TWI714296B (zh) 封裝基板及其製作方法
TW200849500A (en) Integrated circuit package and the method for dissipating heat thereof
CN116779453A (zh) 高导热嵌埋结构及其制作方法
TW202231150A (zh) 電路板結構及其製作方法
JP2005183879A (ja) 高放熱型プラスチックパッケージ