TWI818357B - 包含閘極結構的半導體裝置及其製造方法 - Google Patents

包含閘極結構的半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI818357B
TWI818357B TW110142666A TW110142666A TWI818357B TW I818357 B TWI818357 B TW I818357B TW 110142666 A TW110142666 A TW 110142666A TW 110142666 A TW110142666 A TW 110142666A TW I818357 B TWI818357 B TW I818357B
Authority
TW
Taiwan
Prior art keywords
layer
forming
semiconductor device
support layer
manufacturing
Prior art date
Application number
TW110142666A
Other languages
English (en)
Other versions
TW202243250A (zh
Inventor
朴在花
金汶根
金碩壎
林東燦
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202243250A publication Critical patent/TW202243250A/zh
Application granted granted Critical
Publication of TWI818357B publication Critical patent/TWI818357B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種根據本揭露的例示性實施例的半導體裝置製造方法，包含：圖案化基底，由此形成主動圖案；形成穿透主動圖案的溝渠；形成覆蓋溝渠的支撐層；在支撐層處形成第一開口；形成經由第一開口填充溝渠的閘極電極層；以及形成電連接至主動圖案的位元線結構。支撐層包含覆蓋主動圖案的頂部表面的基座部分及安置於溝渠中的支撐件。

Description

包含閘極結構的半導體裝置及其製造方法
[相關申請案的交叉引用]
本申請案主張2021年4月22日在韓國智慧財產局申請的韓國專利申請案第10-2021-0052343號的優先權，其揭露內容以全文引用之方式併入本文中。
本揭露的例示性實施例是關於一種半導體裝置及其製造方法。特定而言，本揭露的例示性實施例是關於一種包含閘極結構的半導體裝置及其製造方法。
半導體裝置因其諸如小型化、多功能化、低製造成本等的特性而在電子工業中為突出的。可將半導體裝置分類成用以儲存邏輯資料的半導體記憶體裝置、用以算術地處理邏輯資料的半導體邏輯裝置以及包含記憶體元件及邏輯元件的混合半導體裝置。隨著電子工業的發展，對半導體裝置的改良特性的需求逐漸增加。舉例而言，對半導體裝置的較高可靠性、較高速度、多功能化等的需求逐漸增加。為滿足對改良特性的此需求，半導體裝置中的結構變得愈來愈複雜。此外，半導體裝置變得愈來愈高度整合。
本揭露的例示性實施例減少用於製造半導體裝置的製程的困難。
根據本揭露的一些例示性實施例的用於製造半導體裝置的方法包含：圖案化基底，由此形成主動圖案；形成穿透主動圖案的溝渠；形成覆蓋溝渠的支撐層；在支撐層處形成第一開口；形成經由第一開口填充溝渠的閘極電極層；以及形成電連接至主動圖案的位元線結構。支撐層包含覆蓋主動圖案的頂部表面的基座部分及安置於溝渠中的支撐部分。
根據本揭露的一些例示性實施例的用於製造半導體裝置的方法包含：圖案化基底，由此形成主動圖案；形成穿透主動圖案的溝渠；在主動圖案上形成支撐層；在支撐層處形成第一開口；形成經由第一開口填充溝渠的閘極電極層；以及形成電連接至主動圖案的位元線結構。支撐層及閘極電極層包含相同導電材料。
根據本揭露的一些例示性實施例的用於製造半導體裝置的方法包含：圖案化基底，由此形成主動圖案；形成穿透主動圖案的溝渠；在溝渠中形成初步障壁層；在初步障壁層上形成支撐層；在支撐層處形成第一開口；形成經由第一開口填充溝渠的閘極電極層；以及形成電連接至主動圖案的位元線結構。初步障壁層及支撐層包含相同導電材料。
根據本揭露的一些例示性實施例的半導體裝置包含主動圖案、穿透主動圖案的溝渠、位於溝渠中的閘極結構以及電連接至主動圖案的位元線結構。閘極結構包含第一電極部分及位於第一電極部分上的第二電極部分。第一電極部分包含第一傾斜頂部表面及接觸第二電極部分的第二傾斜頂部表面，第二電極部分包含接觸第一傾斜頂部表面的第一傾斜底部表面及接觸第二傾斜頂部表面的第二傾斜底部表面。
圖1A為根據本揭露的一些例示性實施例的半導體裝置的平面視圖。圖1B為沿著圖1A中的線A1-A1'截取的橫截面視圖。圖1C為沿著圖1A中的線B1-B1'截取的橫截面視圖。圖1D為沿著圖1A中的線C1-C1'截取的橫截面視圖。
參考圖1A、圖1B、圖1C以及圖1D，半導體裝置1可包含基底100。基底100可為半導體基底。舉例而言，基底100可為矽基底。基底100可具有板的形式，所述板沿著由第一方向D1及第二方向D2限定及/或平行於第一方向D1及第二方向D2的平面延伸。第一方向D1與第二方向D2可彼此相交。舉例而言，第一方向D1與第二方向D2可彼此垂直相交。
基底100可包含主動圖案AP。主動圖案AP可在第三方向D3上延伸。第三方向D3可與第一方向D1及第二方向D2相交。舉例而言，第三方向D3可平行於如下平面：所述平面由第一方向D1及第二方向D2限定及/或平行於第一方向D1及第二方向D2。可將在第四方向D4上突出的基底100的上部部分限定為主動圖案AP。第四方向D4可與第一方向D1、第二方向D2以及第三方向D3相交。舉例而言，第四方向D4可與第一方向D1、第二方向D2以及第三方向D3垂直相交。主動圖案AP可彼此間隔開。
元件隔離層STI可設置於如下空間中：所述空間設置於主動圖案AP之間。主動圖案AP可由元件隔離層STI限定。主動圖案AP中的每一者可例如在平面視圖中由元件隔離層STI包圍。主動圖案AP可藉由元件隔離層STI彼此間隔開。元件隔離層STI可包含絕緣材料或由絕緣材料形成。舉例而言，元件隔離層STI可包含氧化物或由氧化物形成。
可提供在第二方向D2上延伸的閘極結構GT。閘極結構GT可在第一方向D1上彼此間隔開。閘極結構GT可設置於元件隔離層STI及主動圖案AP上。一個閘極結構GT可接觸多個主動圖案AP。
應理解，當元件被稱為「連接」或「耦接」至另一元件或「在」另一元件「上」時，所述元件可直接連接或耦接至另一元件或在另一元件上，或可存在介入元件。相比之下，當元件被稱為「直接連接」或「直接耦接」至另一元件，或被稱為「接觸」另一元件或「與」另一元件「接觸」時，接觸點處不存在介入元件。
閘極結構GT可在第二方向D2上穿透主動圖案AP。在某些實施例中，兩個閘極結構GT可穿透一個主動圖案AP。當然，穿透一個主動圖案AP的閘極結構GT的數目不限於上述情況。
在一些實施例中，主動圖案AP中的每一者可包含第一雜質區RG1及第二雜質區RG2，所述第一雜質區RG1位於穿透主動圖案AP的兩個閘極結構GT之間，所述第二雜質區RG2在第一雜質區RG1插入其間的情況下彼此間隔開。舉例而言，每一第一雜質區RG1可例如在第二方向D2上及/或在第三方向D3上安置於一對第二雜質區RG2之間。閘極結構GT可例如在平面視圖中設置於第一雜質區RG1與第二雜質區RG2之間。
閘極結構GT中的每一者可包含閘極絕緣層GI、閘極電極GE以及閘極封蓋層GP。閘極絕緣層GI可覆蓋主動圖案AP及元件隔離層STI的表面。閘極電極GE及閘極封蓋層GP可設置在閘極絕緣層GI內部。閘極電極GE可藉由閘極絕緣層GI與主動圖案AP間隔開。閘極封蓋層GP可覆蓋閘極電極GE的頂部表面。閘極絕緣層GI可包含絕緣材料或由絕緣材料形成。舉例而言，閘極絕緣層GI可包含氧化物或可由氧化物形成。閘極電極GE可包含導電材料或由導電材料形成。舉例而言，閘極電極GE可包含鎢、釕、氮化鈦以及鉬或由鎢、釕、氮化鈦以及鉬形成。閘極封蓋層GP可包含絕緣材料或由絕緣材料形成。舉例而言，閘極封蓋層GP可包含氧化物或可由氧化物形成。
層間絕緣層110可設置於閘極封蓋層GP、元件隔離層STI以及主動圖案AP上。層間絕緣層110可包含絕緣材料或由絕緣材料形成。舉例而言，層間絕緣層110可包含氧化物或由氧化物形成。在一些實施例中，層間絕緣層110可為多層絕緣層。
可提供在第一方向D1上延伸的位元線結構BT。位元線結構BT可在第二方向D2上彼此間隔開。位元線結構BT可設置於層間絕緣層110、主動圖案AP以及元件隔離層STI上。一個位元線結構BT可電連接至多個主動圖案AP。一個位元線結構BT可接觸多個主動圖案AP。
如本文中所使用，描述為「電連接」的組件經組態以使得電信號可自一個組件傳送至另一組件（儘管此電信號之強度可在傳送所述電信號時衰減，且可選擇性地傳送此電信號）。
位元線結構BT中的每一者可包含位元線BL、直接接觸件DC、位元線間隔件BS以及位元線封蓋層BCP。直接接觸件DC可分別設置於主動圖案AP的第一雜質區RG1上。直接接觸件DC可包含導電材料或由導電材料形成。
位元線BL可設置於直接接觸件DC及層間絕緣層110上。位元線BL可接觸多個直接接觸件DC。位元線BL可經由直接接觸件DC電連接至主動圖案AP的第一雜質區RG1。
位元線BL可包含第一導電層CL1及第二導電層CL2。第一導電層CL1中的每一者可在第一方向D1上延伸。直接接觸件DC可設置於在第一方向D1上彼此相鄰的第一導電層CL1之間。舉例而言，第一導電層CL1可設置於直接接觸件DC的相對側處。在一些實施例中，直接接觸件DC及第一導電層CL1可在不形成邊界的情況下耦接，且因此可組態整合結構。舉例而言，直接接觸件DC及第一導電層CL1可同時且藉由包含沈積層及圖案化層的相同製造步驟形成。第二導電層CL2可設置於第一導電層CL1及直接接觸件DC上。第二導電層CL2可在第一方向D1上延伸。第二導電層CL2可接觸多個第一導電層CL1及多個直接接觸件DC。第一導電層CL1及第二導電層CL2中的每一者可包含導電材料或由導電材料形成。
儘管將位元線BL繪示及描述為包含第一導電層CL1及第二導電層CL2，但是本揭露的例示性實施例不限於此。在一些實施例中，位元線BL可為單一導電層。
位元線封蓋層BCP可設置於位元線BL上。位元線封蓋層BCP可在第一方向D1上延伸。位元線封蓋層BCP可覆蓋位元線BL的第二導電層CL2的頂部表面。位元線封蓋層BCP可包含絕緣材料或由絕緣材料形成。舉例而言，位元線封蓋層BCP可包含氧化物或由氧化物形成。
直接接觸件DC、位元線BL以及位元線封蓋層BCP可設置於位元線結構BT的位元線間隔件BS之間。在直接接觸件DC、位元線BL以及位元線封蓋層BCP插入其間的情況下，位元線結構BT的位元線間隔件BS可在第二方向D2上彼此間隔開。位元線結構BT的位元線間隔件BS可覆蓋直接接觸件DC、位元線BL以及位元線封蓋層BCP中的每一者的相對側壁。位元線間隔件BS可在第一方向D1上延伸。位元線間隔件BS可包含絕緣材料或由絕緣材料形成。舉例而言，位元線間隔件BS可包含氧化物或由氧化物形成。在一些實施例中，位元線間隔件BS可為多層絕緣層。
可提供內埋接觸件BC。主動圖案AP的第二雜質區RG2可分別接觸內埋接觸件BC。內埋接觸件BC可設置於位元線結構BT之間。舉例而言，位元線結構BT可設置於內埋接觸件BC的相對側處。內埋接觸件BC可包含導電材料或由導電材料形成。
可提供柵欄120。柵欄120可設置於閘極結構GT的閘極封蓋層GP上。柵欄120可設置於內埋接觸件BC之間。舉例而言，內埋接觸件BC可設置於柵欄120的相對側處。柵欄120可設置於位元線結構BT之間。舉例而言，位元線結構BT可設置於柵欄120的相對側處。柵欄120可包含絕緣材料或由絕緣材料形成。舉例而言，柵欄120可包含氧化物或由氧化物形成。在一些實施例中，柵欄120可為多層絕緣層。
可提供絕緣結構IS。絕緣結構IS可設置於位元線結構BT及柵欄120上。絕緣結構IS可包含絕緣材料或由絕緣材料形成。舉例而言，絕緣結構IS可包含氧化物或由氧化物形成。在一些實施例中，絕緣結構IS可為多層絕緣層。
可提供著陸襯墊LP。著陸襯墊LP可分別接觸內埋接觸件BC。著陸襯墊LP的下部部分可設置於位元線結構BT之間。著陸襯墊LP的下部部分可設置於柵欄120之間。著陸襯墊LP的上部部分可由絕緣結構IS包圍。著陸襯墊LP可穿透絕緣結構IS。多個著陸襯墊LP可藉由位元線結構BT、柵欄120以及絕緣結構IS彼此間隔開。著陸襯墊LP可包含導電材料或由導電材料形成。
電容器結構CS可設置於著陸襯墊LP及絕緣結構IS上。電容器結構CS可包含下部電極LE、電容器絕緣層CI以及上部電極UE。
下部電極LE可分別接觸著陸襯墊LP。下部電極LE中的每一者可經由著陸襯墊LP及內埋接觸件BC電連接至主動圖案AP的第二雜質區RG2。電容器絕緣層CI可設置於下部電極LE與上部電極UE之間。電容器絕緣層CI可包含絕緣材料或由絕緣材料形成。舉例而言，電容器絕緣層CI可包含氧化物或由氧化物形成。下部電極LE及上部電極UE可包含導電材料或由導電材料形成。
圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A為用於解釋根據本揭露的一些例示性實施例的半導體裝置製造方法的平面視圖。圖2B、圖3B、圖4B、圖5B、圖6B、圖7B以及圖8B分別為沿著圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A中的線A2-A2'截取的橫截面視圖。圖2C、圖3C、圖4C、圖5C、圖6C、圖7C以及圖8C分別為沿著圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A中的線B2-B2'截取的橫截面視圖。圖2D、圖3D、圖4D、圖5D、圖6D、圖7D以及圖8D分別為沿著圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A中的線C2-C2'截取的橫截面視圖。圖3E為圖3D的部分E1的放大視圖。圖6E為圖6D的部分E2的放大視圖。
參考圖2A、圖2B、圖2C以及圖2D，可圖案化基底100，由此形成主動圖案AP。元件隔離層STI可形成於設置於主動圖案AP之間的空間中。
其後，可形成穿透主動圖案AP的溝渠TR。溝渠TR可在第二方向D2上延伸。溝渠TR可藉由蝕刻主動圖案AP及元件隔離層STI形成。溝渠TR可由主動圖案AP的表面及元件隔離層STI的表面限定。
參考圖3A、圖3B、圖3C、圖3D以及圖3E，閘極絕緣層GI可分別形成於溝渠TR中。閘極絕緣層GI可在限定溝渠TR的主動圖案AP及元件隔離層STI的表面上共形地形成。形成閘極絕緣層GI可包含在主動圖案AP及元件隔離層STI的表面上共形地形成初步閘極絕緣層；及移除初步閘極絕緣層的上部部分，由此將初步閘極絕緣層劃分成多個閘極絕緣層GI。
其後，支撐層SCL可形成於主動圖案AP、閘極絕緣層GI以及元件隔離層STI上。支撐層SCL可覆蓋溝渠TR。支撐層SCL可封閉溝渠TR。舉例而言，溝渠TR的上部部分可由支撐層SCL阻擋。由於支撐層SCL形成為封閉溝渠TR，因此可在溝渠TR中形成封閉的空白空間SP。封閉的空白空間SP可由閘極絕緣層GI及支撐層SCL包圍。封閉的空白空間SP可由閘極絕緣層GI及支撐層SCL的表面限定。在一些實施例中，支撐層SCL可包含導電材料或由導電材料形成。舉例而言，支撐層SCL可包含鎢、氮化鈦、鉬或釕或由鎢、氮化鈦、鉬或釕形成。舉例而言，封閉的空白空間SP可處於真空狀態下或可填充有氣體/空氣。
在一些實施例中，可使用具有相對不佳的階梯覆蓋率的形成製程形成支撐層SCL。舉例而言，可使用物理氣相沈積（physical vapor deposition；PVD）或化學氣相沈積（chemical vapor deposition；CVD）形成支撐層SCL。
參考圖3E，支撐層SCL可包含基座部分BA及多個支撐部分SU。可將支撐層SCL的覆蓋主動圖案AP的頂部表面AP_T的部分限定為基座部分BA。可將支撐層SCL的覆蓋閘極絕緣層GI的頂部表面GI_T的部分限定為基座部分BA。基座部分BA可具有板的形式，所述板沿著由第一方向D1及第二方向D2限定及/或平行於第一方向D1及第二方向D2的平面延伸。基座部分BA的底部表面BA_B可接觸主動圖案AP的頂部表面AP_T。基座部分BA可安置於比主動圖案AP的頂部表面AP_T更高的層級處。基座部分BA的底部表面BA_B可接觸閘極絕緣層GI的頂部表面GI_T。基座部分BA可安置於比閘極絕緣層GI的頂部表面GI_T更高的層級處。舉例而言，基座部分BA可為支撐層SCL的整個上部部分，所述整個上部部分例如在第四方向D4上安置於比閘極絕緣層GI的頂部表面GI_T更高的豎直層級處。
支撐部分SU可在與第四方向D4相反的方向上自基座部分BA突出。支撐部分SU可安置於比基座部分BA更低的層級處。可將支撐層SCL的安置於溝渠TR中的部分限定為支撐部分SU。邊界BO在支撐部分SU與基座部分BA之間的層級可等於基座部分BA的底部表面BA_B的層級、主動圖案AP的頂部表面AP_T的層級以及閘極絕緣層GI的頂部表面GI_T的層級。支撐部分SU可安置於比主動圖案AP的頂部表面AP_T更低的層級處。支撐部分SU可安置於比閘極絕緣層GI的頂部表面GI_T更低的層級處。舉例而言，支撐部分SU可為支撐層SCL的整個下部部分，所述整個下部部分例如在第四方向D4上安置於比閘極絕緣層GI的頂部表面GI_T更低的豎直層級處。
支撐部分SU的相對側壁SU_S可分別接觸閘極絕緣層GI的內側壁GI_IS。閘極絕緣層GI的內側壁GI_IS可與閘極絕緣層GI的外側壁相對。閘極絕緣層GI的外側壁可接觸主動圖案AP。支撐部分SU可安置於閘極絕緣層GI的內側壁GI_IS之間。支撐部分SU可包含第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2。隨著支撐部分SU的第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2中的每一者朝向閘極絕緣層GI延伸，第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2中的每一者的層級可逐漸降低。舉例而言，支撐部分SU的第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2中的每一者的層級可在接近閘極絕緣層GI的水平方向上（例如在接近溝渠TR的側壁的方向上）逐漸降低。支撐部分SU的第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2中的每一者可在其接觸閘極絕緣層GI的部分處具有最低層級。支撐部分SU的第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2可例如在溝渠TR的中心區域處彼此接觸。隨著支撐部分SU的第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2朝向彼此（例如在自溝渠TR的側壁退後的水平方向上）延伸，第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2中的每一者的層級可升高。支撐部分SU的第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2中的每一者可在第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2彼此接觸的部分處具有最高層級。支撐部分SU的第一傾斜底部表面SU_B1及第二傾斜底部表面SU_B2可限定封閉的空白空間SP。
參考圖4A、圖4B、圖4C以及圖4D，罩幕層MA可形成於支撐層SCL上。罩幕層MA可包含多個第一開口OP1。罩幕層MA的第一開口OP1可在第一方向D1上延伸。支撐層SCL的基座部分BA的頂部表面BA_T的部分可由罩幕層MA的第一開口OP1暴露。
形成罩幕層MA可包含在支撐層SCL上形成初步罩幕層；及圖案化初步罩幕層。
參考圖5A、圖5B、圖5C以及圖5D，可使用罩幕層MA作為蝕刻罩幕來蝕刻支撐層SCL。舉例而言，支撐層SCL可經由乾式蝕刻或濕式蝕刻進行蝕刻。在蝕刻支撐層SCL時，可在支撐層SCL處形成第二開口OP2。第二開口OP2可在轉移罩幕層MA的第一開口OP1時形成。第二開口OP2可在第一方向D1上延伸。第二開口OP2可穿透支撐層SCL。溝渠TR可經由第二開口OP2再次敞開。第二開口OP2可連接至溝渠TR中的空白空間SP。經由第二開口OP2，可暴露主動圖案AP的頂部表面的部分、元件隔離層STI的頂部表面的部分以及閘極絕緣層GI的頂部表面的部分。第二開口OP2可由支撐層SCL的側壁限定。
參考圖6A、圖6B、圖6C、圖6D以及圖6E，可形成閘極電極層GEL。形成閘極電極層GEL可包含在朝向基底100的方向上安置導電材料，由此形成初步閘極電極層且移除初步閘極電極層的上部部分。舉例而言，初步閘極電極層的上部部分可藉由化學機械研磨（chemical mechanical polishing；CMP）製程移除。
在一些實施例中，在移除了初步閘極電極層的上部部分時，亦可移除支撐層SCL的上部部分。舉例而言，藉由化學機械研磨（CMP）製程可同時移除初步閘極電極層的上部部分及支撐層SCL的上部部分。由於移除了初步閘極電極層的上部部分及支撐層SCL的上部部分，因此閘極電極層GEL及支撐層SCL的頂部表面可被平面化。
在一些實施例中，閘極電極層GEL可包含與支撐層SCL相同的材料或由與支撐層SCL相同的材料形成。舉例而言，支撐層SCL及閘極電極層GEL可包含鎢或由鎢形成。
在一些實施例中，在形成閘極電極層GEL之後，可進行退火製程以對準閘極電極層GEL及支撐層SCL的晶粒。
閘極電極層GEL可包含插入於支撐層SCL與主動圖案AP之間的中間部分IN。中間部分IN可在第四方向D4上與支撐層SCL及主動圖案AP交疊。舉例而言，中間部分IN可與支撐層SCL及主動圖案AP豎直交疊。
中間部分IN可包含接觸支撐層SCL的支撐部分SU的第一傾斜底部表面SU_B1的第一傾斜頂部表面IN_T1及接觸支撐層SCL的支撐部分SU的第二傾斜底部表面SU_B2的第二傾斜頂部表面IN_T2。中間部分IN的第一傾斜頂部表面IN_T1可對應於支撐部分SU的第一傾斜底部表面SU_B1傾斜。中間部分IN的第二傾斜頂部表面IN_T2可對應於支撐部分SU的第二傾斜底部表面SU_B2傾斜。隨著中間部分IN的第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2中的每一者朝向閘極絕緣層GI（例如在接近閘極絕緣層GI及/或溝渠TR的側壁的水平方向上）延伸，第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2中的每一者的層級降低。中間部分IN的第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2中的每一者可在其接觸閘極絕緣層GI的部分處具有最低層級。中間部分IN的第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2可彼此接觸。隨著中間部分IN的第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2朝向彼此（例如在自溝渠TR的側壁退後的水平方向上）延伸，第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2中的每一者的層級可升高。中間部分IN的第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2中的每一者可在第一傾斜頂部表面IN_T1及第二傾斜頂部表面IN_T2彼此接觸的部分處（例如在溝渠TR的中心區域中）具有最高層級。
可藉由經由支撐層SCL的第二開口OP2安置導電材料來形成閘極電極層GEL。閘極電極層GEL可填充溝渠TR。閘極電極層GEL可填充溝渠TR中的空白空間SP。閘極電極層GEL可填充支撐層SCL的第二開口OP2。
參考圖7A、圖7B、圖7C以及圖7D，可蝕刻支撐層SCL及閘極電極層GEL。舉例而言，支撐層SCL及閘極電極層GEL可經由乾式蝕刻或濕式蝕刻進行蝕刻。
在一些實施例中，如圖式中所繪示，可蝕刻支撐層SCL使得完全地移除支撐層SCL。在一些實施例中，與圖式中所繪示的情況不同，可蝕刻支撐層SCL以使得保留支撐層SCL的部分。
由於蝕刻了閘極電極層GEL，因此可將閘極電極層GEL劃分成多個閘極電極GE。由於蝕刻了閘極電極層GEL及支撐層SCL，因此可暴露主動圖案AP的頂部表面及元件隔離層STI的頂部表面。
由於蝕刻了支撐層SCL及閘極電極層GEL，因此溝渠TR的上部部分可敞開。
參考圖8A、圖8B、圖8C以及圖8D，閘極封蓋層GP可分別形成於閘極電極GE上。堆疊絕緣層110可形成於主動圖案AP、元件隔離層STI以及閘極封蓋層GP上。
位元線結構BT可形成於堆疊絕緣層110、主動圖案AP以及元件隔離層STI上。在一些實施例中，形成位元線結構BT可包含：形成初步導電層；形成在穿透初步第一導電層及堆疊絕緣層110時暴露主動圖案AP的部分的第一接觸凹槽；在第一接觸凹槽中形成初步直接接觸件層；在初步第一導電層及初步直接接觸件層上形成初步第二導電層；在初步第二導電層上形成初步位元線封蓋層；圖案化初步直接接觸件層、初步第一導電層、初步第二導電層以及初步位元線封蓋層，由此形成直接接觸件DC、第一導電層CL1、第二導電層CL2以及位元線封蓋層BCP；以及在直接接觸件DC、第一導電層CL1、第二導電層CL2以及位元線封蓋層BCP的側壁上形成位元線間隔件BS。
可形成主動圖案AP的第一雜質區RG1。在初步直接接觸件層形成於第一接觸凹槽中之前，可藉由在由第一接觸凹槽暴露的主動圖案AP的部分中摻雜雜質來形成第一雜質區RG1。
可形成內埋接觸件BC、著陸襯墊LP、柵欄120以及絕緣結構IS。在一些實施例中，形成內埋接觸件BC、著陸襯墊LP、柵欄120以及絕緣結構IS可包含：形成在穿透堆疊絕緣層110時暴露主動圖案AP的部分的第二接觸凹槽；形成填充第二接觸凹槽的初步內埋接觸件層；圖案化初步內埋接觸件層，由此形成內埋接觸件BC；在內埋接觸件BC之間形成柵欄120；形成覆蓋柵欄120的初步著陸襯墊層；圖案化初步著陸襯墊層，由此形成著陸襯墊LP；以及在經由圖案化初步著陸襯墊層而形成的空間中形成絕緣結構IS。
參考圖1A、圖1B、圖1C以及圖1D，電容器結構CS可形成於著陸襯墊LP及絕緣結構IS上。形成電容器結構CS可包含：在著陸襯墊LP上分別形成下部電極LE；形成覆蓋下部電極LE的電容器絕緣層CI；以及形成上部電極UE。
在根據本揭露的例示性實施例的半導體裝置製造方法中，支撐層SCL形成為支撐主動圖案AP，且因此，可避免主動圖案AP在用於形成閘極電極層GEL的製程中傾斜的現象。
在根據本揭露的例示性實施例的半導體裝置製造方法中，支撐層SCL及閘極電極層GEL包含相同材料或由相同材料形成，且因此，可緩解用於研磨及蝕刻支撐層SCL及閘極電極層GEL的製程的困難。
圖9為用於解釋根據本揭露的一些例示性實施例的半導體裝置的閘極結構的橫截面視圖。
參考圖9，半導體裝置2可包含主動圖案APa及穿透主動圖案APa的閘極結構GTa。閘極結構GTa可包含閘極絕緣層GIa、閘極電極GEa以及閘極封蓋層GPa。閘極電極GEa可包含第一電極部分GEP1a及第二電極部分GEP2a。第二電極部分GEP2a可設置於第一電極部分GEP1a上。
第二電極部分GEP2a的整個底部表面可接觸第一電極部分GEP1a。第二電極部分GEP2a可包含第一傾斜底部表面GEP2a_B1及第二傾斜底部表面GEP2a_B2。第一電極部分GEP1a可包含第一傾斜頂部表面GEP1a_T1及第二傾斜頂部表面GEP1a_T2。第一傾斜頂部表面GEP1a_T1可接觸第一傾斜底部表面GEP2a_B1。第二傾斜頂部表面GEP1a_T2可接觸第二傾斜底部表面GEP2a_B2。閘極封蓋層GPa的整個底部表面可接觸第二電極部分GEP2a的頂部表面。
在一些實施例中，第一電極部分GEP1a及第二電極部分GEP2a可包含相同導電材料或由相同導電材料形成。舉例而言，第一電極部分GEP1a及第二電極部分GEP2a可包含鎢或由鎢形成。當第一電極部分GEP1a及第二電極部分GEP2a包含相同導電材料或由相同導電材料形成時，第一電極部分GEP1a及第二電極部分GEP2a可在其間的邊界處就其結晶結構而言相互區分。舉例而言，設置於第一電極部分GEP1a與第二電極部分GEP2a之間的晶粒邊界的大小/密度可相對地大於第一電極部分GEP1a中的晶粒邊界的大小/密度（例如在第一電極部分GEP1a的塊狀部分或中心中）及第二電極部分GEP2a中的晶粒邊界的大小/密度（例如在第二電極部分GEP2a的塊狀部分或中心中）。當然，本揭露的例示性實施例不限於上述情況，且第一電極部分GEP1a及第二電極部分GEP2a可在其間的邊界處具有連續/均一的結晶結構。
在一些實施例中，第一電極部分GEP1a及第二電極部分GEP2a可包含與彼此不同的導電材料或由與彼此不同的導電材料形成。舉例而言，第一電極部分GEP1a可包含鎢或由鎢形成，且第二電極部分GEP2a可包含鉬或由鉬形成。
在根據本揭露的一些例示性實施例的半導體裝置製造方法中的用於蝕刻支撐層及閘極電極層的製程中，可保留支撐層的部分，由此形成閘極電極GEa的第二電極部分GEP2a，且可保留閘極電極層的部分，由此形成閘極電極GEa的第一電極部分GEP1a。
圖10為用於解釋根據本揭露的一些例示性實施例的半導體裝置的閘極結構的橫截面視圖。
參考圖10，半導體裝置3可包含主動圖案APb及穿透主動圖案APb的閘極結構GTb。閘極結構GTb可包含閘極絕緣層GIb、閘極電極GEb以及閘極封蓋層GPb。閘極電極GEb可包含第一電極部分GEP1b及第二電極部分GEP2b。第二電極部分GEP2b可設置於第一電極部分GEP1b上。在第一電極部分GEP1b插入第二電極部分GEP2b之間的情況下，第二電極部分GEP2b可彼此間隔開。舉例而言，在第一電極部分GEP1b的上部部分例如在水平方向上插入第二電極部分GEP2b之間的情況下，第二電極部分GEP2b可彼此間隔開。
第二電極部分GEP2b可包含傾斜底部表面GEP2b_B。第一電極部分GEP1b可包含分別接觸第二電極部分GEP2b的傾斜底部表面GEP2b_B的傾斜表面GEP1b_SL。第一電極部分GEP1b的頂部表面GEP1b_T可設置於第一電極部分GEP1b的傾斜表面GEP1b_SL之間。第二電極部分GEP2b的頂部表面及第一電極部分GEP1b的頂部表面GEP1b_T可接觸閘極封蓋層GPb的底部表面。舉例而言，第二電極部分GEP2b的頂部表面及第一電極部分GEP1b的頂部表面GEP1b_T可例如在第四方向上位於相同的豎直層級處。
在一些實施例中，第一電極部分GEP1b及第二電極部分GEP2b可包含相同導電材料或由相同導電材料形成。在一些實施例中，第一電極部分GEP1b及每一第二電極部分GEP2b可包含與彼此不同的導電材料或由與彼此不同的導電材料形成。
圖11為用於解釋根據本揭露的一些例示性實施例的半導體裝置的閘極結構的橫截面視圖。
參考圖11，半導體裝置4可包含主動圖案APc及穿透主動圖案APc的閘極結構GTc。閘極結構GTc可包含閘極絕緣層GIc、閘極電極GEc以及閘極封蓋層GPc。閘極電極GEc可包含障壁部分BRc、第一電極部分GEP1c以及第二電極部分GEP2c。
障壁部分BRc可設置於閘極絕緣層GIc上。第一電極部分GEP1c可設置於障壁部分BRc上。第二電極部分GEP2c可設置於第一電極部分GEP1c上。第一電極部分GEP1c及第二電極部分GEP2c可藉由障壁部分BRc與閘極絕緣層GIc間隔開。
第二電極部分GEP2c的頂部表面及障壁部分BRc的頂部表面BRc_T可接觸閘極封蓋層GPc的底部表面。
在一些實施例中，障壁部分BRc及第二電極部分GEP2c可包含相同導電材料或由相同導電材料形成。舉例而言，障壁部分BRc及第二電極部分GEP2c可包含氮化鈦或由氮化鈦形成。當障壁部分BRc及第二電極部分GEP2c包含相同導電材料或由相同導電材料形成時，障壁部分BRc及第二電極部分GEP2c可在其間的邊界處就其結晶結構而言相互區分。舉例而言，設置於障壁部分BRc與第二電極部分GEP2c之間的晶粒邊界的大小/密度可相對地大於障壁部分BRc中的晶粒邊界的大小/密度（例如在障壁部分BRc的塊狀部分或中心中）及第二電極部分GEP2c中的晶粒邊界的大小/密度（例如在第二電極部分GEP2c的塊狀部分或中心中）。當然，本揭露的例示性實施例不限於上述情況，且障壁部分BRc及第二電極部分GEP2c可在其間的邊界處具有連續/均一的結晶結構。
在一些實施例中，第一電極部分GEP1c可包含與障壁部分BRc及第二電極部分GEP2c的導電材料不同的導電材料或由與障壁部分BRc及第二電極部分GEP2c的導電材料不同的導電材料形成。舉例而言，第一電極部分GEP1c可包含鎢或由鎢形成，且障壁部分BRc及第二電極部分GEP2c可包含氮化鈦或由氮化鈦形成。
圖12A、圖12B以及圖12C為解釋用於製造根據圖11的半導體裝置的方法的截面視圖。
參考圖12A，可形成穿透主動圖案APc的溝渠TRc。閘極絕緣層GIc可形成於溝渠TRc中。可形成覆蓋主動圖案APc及閘極絕緣層GIc的初步障壁層pBRc。初步障壁層pBRc的部分可形成於溝渠TRc中。
參考圖12B，支撐層SCLc可形成於初步障壁層pBRc上。在一些實施例中，支撐層SCLc可包含與初步障壁層pBRc相同的導電材料或由與初步障壁層pBRc相同的導電材料形成。
支撐層SCLc可封閉溝渠TRc。由於形成支撐層SCLc，因此可在溝渠TRc中限定封閉的空白空間SPc。封閉的空白空間SPc可由初步障壁層pBRc及支撐層SCLc的表面限定。舉例而言，封閉的空白空間SPc可處於真空狀態下或可填充有氣體/空氣。
參考圖12C，可形成閘極電極層GELc。形成閘極電極層GELc可包含在支撐層SCLc處形成開口及經由支撐層SCLc的開口形成閘極電極層GELc。閘極電極層GELc可完全地填充溝渠TRc。閘極電極層GELc可填充溝渠TRc中的空白空間SPc。
在一些實施例中，閘極絕緣層GELc可包含與初步障壁層pBRc及支撐層SCLc的導電材料不同的導電材料。
參考圖11，可蝕刻初步障壁層pBRc、支撐層SCLc以及閘極電極層GELc，由此形成包含障壁部分BRc、第一電極部分GEP1c以及第二電極部分GEP2c的閘極電極GEc。可藉由蝕刻初步障壁層pBRc來形成障壁部分BRc，可藉由蝕刻支撐層SCLc來形成第二電極部分GEP2c且可藉由蝕刻閘極電極層GELc來形成第一電極部分GEP1c。
根據本揭露的例示性實施例的半導體裝置製造方法可包含形成支撐層且因此可緩解用於製造半導體裝置的製程的困難。舉例而言，支撐層可有益於在製造製程期間提高結構穩定性且改良半導體裝置的特性。
雖然已參考隨附圖式描述了本發明的實施例，但所屬領域中具通常知識者應理解，可在不脫離本揭露的範疇且不改變其本質特徵的情況下進行各種修改。因此，上述實施例應視為僅為描述性意義的，而非出於限制的目的。
1、2、3、4:半導體裝置 100:基底 110:層間絕緣層/堆疊絕緣層 120:柵欄 A1-A1'、B1-B1'、C1-C1'、A2-A2'、B2-B2'、C2-C2':線 AP、APa、APb、APc:主動圖案 AP_T、BA_T、BRc_T、GEP1b_T、GI_T:頂部表面 BA:基座部分 BA_B:底部表面 BC:內埋接觸件 BCP:位元線封蓋層 BL:位元線 BO:邊界 BRc:障壁部分 BS:位元線間隔件 BT:位元線結構 CI:電容器絕緣層 CL1:第一導電層 CL2:第二導電層 CS:電容器結構 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 DC:直接接觸件 E1、E2:區域/部分 GE、GEa、GEb、GEc:閘極電極 GEL、GELc:閘極電極層 GEP1a、GEP1b、GEP1c:第一電極部分 GEP1a_T1:第一傾斜頂部表面 GEP1a_T2:第二傾斜頂部表面 GEP1b_SL:傾斜表面 GEP2a、GEP2b、GEP2c:第二電極部分 GEP2a_B1:第一傾斜底部表面 GEP2a_B2:第二傾斜底部表面 GEP2b_B:傾斜底部表面 GI、GIa、GIb、GIc:閘極絕緣層 GI_IS:內側壁 GP、GPa、GPb、GPc:閘極封蓋層 GT、GTa、GTb、GTc:閘極結構 IN:中間部分 IN_T1:第一傾斜頂部表面 IN_T2:第二傾斜頂部表面 IS:絕緣結構 LE:下部電極 LP:著陸襯墊 MA:罩幕層 OP1:第一開口 OP2:第二開口 pBRc:初步障壁層 RG1:第一雜質區 RG2:第二雜質區 SCL、SCLc:支撐層 SP、SPc:空白空間 STI:元件隔離層 SU:支撐部分 SU_B1:第一傾斜底部表面 SU_B2:第二傾斜底部表面 SU_S:相對側壁 TR、TRc:溝渠 UE:上部電極
圖1A為根據本揭露的一些實施例的半導體裝置的平面視圖。 圖1B為沿著圖1A的A1-A1'截取的橫截面視圖。 圖1C為沿著圖1A的B1-B1'截取的橫截面視圖。 圖1D為沿著圖1A的C1-C1'截取的橫截面視圖。 圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A為示出根據本揭露的一些實施例的製造半導體裝置的方法的步驟的平面視圖。 圖2B、圖3B、圖4B、圖5B、圖6B、圖7B以及圖8B分別為沿著圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A的A2-A2'截取的橫截面視圖。 圖2C、圖3C、圖4C、圖5C、圖6C、圖7C以及圖8C分別為沿著圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A的B2-B2'截取的橫截面視圖。 圖2D、圖3D、圖4D、圖5D、圖6D、圖7D以及圖8D分別為沿著圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A的C2-C2'截取的橫截面視圖。 圖3E為圖3C的區域E1的放大視圖。 圖6E為圖6D的區域E2的放大視圖。 圖9為用於解釋根據本揭露的一些實施例的半導體裝置的閘極結構的橫截面視圖。 圖10為用於解釋根據本揭露的一些實施例的半導體裝置的閘極結構的橫截面視圖。 圖11為用於解釋根據本揭露的一些實施例的半導體裝置的閘極結構的橫截面視圖。 圖12A、圖12B以及圖12C為用於解釋根據本揭露的一些實施例的製造圖11中所圖示的半導體裝置的方法的橫截面視圖。
1:半導體裝置
AP:主動圖案
A1-A1'、B1-B1'、C1-C1':線
BL:位元線
BT:位元線結構
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
GE:閘極電極
GT:閘極結構
STI:元件隔離層

Claims (20)

  1. 一種用於製造半導體裝置的方法，包括： 圖案化基底，由此形成主動圖案； 形成穿透所述主動圖案的溝渠； 形成覆蓋所述溝渠的支撐層； 在所述支撐層處形成第一開口； 形成經由所述第一開口填充所述溝渠的閘極電極層；以及 形成電連接至所述主動圖案的位元線結構， 其中所述支撐層包括覆蓋所述主動圖案的頂部表面的基座部分及安置於所述溝渠中的支撐部分。
  2. 如請求項1所述的用於製造半導體裝置的方法，更包括： 在所述溝渠中形成閘極絕緣層， 其中所述支撐部分接觸所述閘極絕緣層的側壁。
  3. 如請求項1所述的用於製造半導體裝置的方法，其中所述支撐層及所述閘極電極層包括相同材料。
  4. 如請求項1所述的用於製造半導體裝置的方法，其中所述支撐部分包括傾斜底部表面。
  5. 如請求項4所述的用於製造半導體裝置的方法，其中所述閘極電極層包括接觸所述支撐部分的所述傾斜底部表面的傾斜頂部表面。
  6. 如請求項1所述的用於製造半導體裝置的方法，其中在所述支撐層處形成所述第一開口包括： 在所述支撐層上形成暴露所述支撐層的部分的罩幕層；以及 使用所述罩幕層作為蝕刻罩幕來蝕刻所述支撐層。
  7. 如請求項1所述的用於製造半導體裝置的方法，其中所述形成所述閘極電極層包括用所述閘極電極層填充所述第一開口。
  8. 一種用於製造半導體裝置的方法，包括： 圖案化基底，由此形成主動圖案； 形成穿透所述主動圖案的溝渠； 在所述主動圖案上形成支撐層； 在所述支撐層處形成第一開口； 形成經由所述第一開口填充所述溝渠的閘極電極層；以及 形成電連接至所述主動圖案的位元線結構， 其中所述支撐層及所述閘極電極層包括相同導電材料。
  9. 如請求項8所述的用於製造半導體裝置的方法，其中： 所述第一開口在第一方向上延伸；且 所述溝渠在與所述第一方向相交的第二方向上延伸。
  10. 如請求項8所述的用於製造半導體裝置的方法，更包括： 平坦化所述支撐層的頂部表面及所述閘極電極層的頂部表面。
  11. 如請求項8所述的用於製造半導體裝置的方法，更包括： 蝕刻所述支撐層及所述閘極電極層，由此形成閘極電極。
  12. 如請求項11所述的用於製造半導體裝置的方法，其中形成所述閘極電極包括： 完全地移除所述支撐層。
  13. 如請求項11所述的用於製造半導體裝置的方法，其中所述閘極電極包括所述支撐層的部分及所述閘極電極層的部分。
  14. 如請求項8所述的用於製造半導體裝置的方法，其中形成所述支撐層包括： 在所述溝渠中形成封閉的空白空間。
  15. 一種用於製造半導體裝置的方法，包括： 圖案化基底，由此形成主動圖案； 形成穿透所述主動圖案的溝渠； 在所述溝渠中形成初步障壁層； 在所述初步障壁層上形成支撐層； 在所述支撐層處形成第一開口； 形成經由所述第一開口填充所述溝渠的閘極電極層；以及 形成電連接至所述主動圖案的位元線結構， 其中所述初步障壁層及所述支撐層包括相同導電材料。
  16. 如請求項15所述的用於製造半導體裝置的方法，其中： 形成所述支撐層包括在所述溝渠中形成封閉的空白空間；以及 所述封閉的空白空間由所述支撐層的表面及所述初步障壁層的表面限定。
  17. 如請求項15所述的用於製造半導體裝置的方法，其中所述支撐層的部分安置於所述溝渠中。
  18. 如請求項17所述的用於製造半導體裝置的方法，其中所述支撐層的所述部分包括傾斜底部表面。
  19. 如請求項17所述的用於製造半導體裝置的方法，更包括： 蝕刻所述初步障壁層、所述支撐層以及所述閘極電極層，由此形成閘極電極。
  20. 如請求項19所述的用於製造半導體裝置的方法，其中形成所述閘極電極包括： 蝕刻所述初步障壁層，由此形成障壁部分； 蝕刻所述閘極電極層，由此在所述障壁部分上形成第一電極部分；以及 蝕刻所述支撐層，由此在所述第一電極部分上形成第二電極部分。
TW110142666A 2021-04-22 2021-11-17 包含閘極結構的半導體裝置及其製造方法 TWI818357B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0052343 2021-04-22
KR1020210052343A KR20220145589A (ko) 2021-04-22 2021-04-22 게이트 구조체를 포함하는 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW202243250A TW202243250A (zh) 2022-11-01
TWI818357B true TWI818357B (zh) 2023-10-11

Family

ID=83665917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142666A TWI818357B (zh) 2021-04-22 2021-11-17 包含閘極結構的半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US11700722B2 (zh)
KR (1) KR20220145589A (zh)
CN (1) CN115241133A (zh)
TW (1) TWI818357B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056263A1 (en) * 2010-09-08 2012-03-08 Samsung Electronics Co., Ltd. Semiconductor trench isolation including polysilicon and nitride layers
US20130196477A1 (en) * 2012-02-01 2013-08-01 SK Hynix Inc. Methods of fabricating a semiconductor device including fine patterns
US20190355727A1 (en) * 2018-05-18 2019-11-21 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900148B1 (ko) 2007-10-31 2009-06-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101096186B1 (ko) 2010-04-30 2011-12-22 주식회사 하이닉스반도체 패턴의 무너짐을 방지하는 반도체장치 제조 방법
KR101965862B1 (ko) 2012-08-28 2019-04-08 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR102064266B1 (ko) 2013-04-19 2020-01-09 삼성전자주식회사 반도체 소자용 패턴 및 그 형성 방법
KR102476764B1 (ko) 2015-12-23 2022-12-14 에스케이하이닉스 주식회사 소자분리구조 및 그 제조 방법
KR102514049B1 (ko) 2016-07-21 2023-03-27 삼성전자주식회사 집적회로 소자의 제조 방법
US10790287B2 (en) * 2018-11-29 2020-09-29 Applied Materials, Inc. Reducing gate induced drain leakage in DRAM wordline
US11171141B2 (en) * 2019-03-04 2021-11-09 Applied Materials, Inc. Gap fill methods of forming buried word lines in DRAM without forming bottom voids

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056263A1 (en) * 2010-09-08 2012-03-08 Samsung Electronics Co., Ltd. Semiconductor trench isolation including polysilicon and nitride layers
US20130196477A1 (en) * 2012-02-01 2013-08-01 SK Hynix Inc. Methods of fabricating a semiconductor device including fine patterns
US20190355727A1 (en) * 2018-05-18 2019-11-21 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20220344347A1 (en) 2022-10-27
US20230397393A1 (en) 2023-12-07
US11700722B2 (en) 2023-07-11
CN115241133A (zh) 2022-10-25
KR20220145589A (ko) 2022-10-31
TW202243250A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI708328B (zh) 半導體結構、積體晶片及形成溝渠電容器的方法
KR102403604B1 (ko) 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법
US8344517B2 (en) Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same
TW201727874A (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
CN108511440B (zh) 具有电容连接垫的半导体结构与电容连接垫的制作方法
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
KR100583965B1 (ko) 비트라인들 간의 기생 커패시턴스를 줄일 수 있는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
US20120217576A1 (en) Semiconductor device and method for forming the same
WO2014109310A1 (ja) 半導体装置及びその製造方法
US20220231119A1 (en) Method for manufacturing semiconductor structure and semiconductor structure
CN109962045B (zh) 包括通路插塞的半导体器件
US20150371946A1 (en) Semiconductor device and method for manufacturing same
TWI818357B (zh) 包含閘極結構的半導體裝置及其製造方法
JP2010165742A (ja) 半導体装置および半導体装置の製造方法
US8268710B2 (en) Method for fabricating semiconductor devices
TW202345298A (zh) 包含形成凹陷填充圖案的半導體裝置的製造方法
TW202343793A (zh) 半導體裝置
JP5107499B2 (ja) 半導体装置
US11844207B2 (en) Semiconductor device including buried contact and method for manufacturing the same
TWI793824B (zh) 記憶體單元、記憶體陣列及記憶體單元的主動區域的製備方法
TWI796913B (zh) 具有空氣間隙的半導體裝置
JP2001298167A (ja) 半導体メモリ装置の製造方法
TWI812385B (zh) 半導體記憶體裝置
EP4092725A1 (en) Memory production method
TW202412311A (zh) 半導體裝置