TWI815883B - 在半導體表面中選擇性併入摻雜劑原子的方法 - Google Patents

在半導體表面中選擇性併入摻雜劑原子的方法 Download PDF

Info

Publication number
TWI815883B
TWI815883B TW108115279A TW108115279A TWI815883B TW I815883 B TWI815883 B TW I815883B TW 108115279 A TW108115279 A TW 108115279A TW 108115279 A TW108115279 A TW 108115279A TW I815883 B TWI815883 B TW I815883B
Authority
TW
Taiwan
Prior art keywords
dopant atoms
molecules
surface portion
atoms
tip
Prior art date
Application number
TW108115279A
Other languages
English (en)
Other versions
TW201946866A (zh
Inventor
米切爾 西蒙斯
喬瑞斯 科澤爾
Original Assignee
澳洲商矽基量子計算有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2018901480A external-priority patent/AU2018901480A0/en
Application filed by 澳洲商矽基量子計算有限公司 filed Critical 澳洲商矽基量子計算有限公司
Publication of TW201946866A publication Critical patent/TW201946866A/zh
Application granted granted Critical
Publication of TWI815883B publication Critical patent/TWI815883B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q80/00—Applications, other than SPM, of scanning-probe techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Pigments, Carbon Blacks, Or Wood Stains (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

本揭示內容係關於用於在第IV族半導體晶格之表面部分中嵌入確定數量之摻雜劑原子之方法。該方法包括以下步驟：在該表面部分上形成一或多個微影位點；在低於100 K之溫度下，使用具有包含摻該雜劑原子及氫原子之分子之氣體以一方式向該表面部分定量給料，使得該等分子之一部分鍵合至該表面部分；以及藉由將一定量之能量轉移至該摻雜劑原子，將一或多個摻雜劑原子併入各別微影位點。併入微影位點中之摻雜劑原子之數量係確定的，並且與該微影位點之尺寸相關。

Description

在半導體表面中選擇性併入摻雜劑原子的方法
本申請案主張於2018年5月2日提出申請之澳大利亞臨時專利申請案第2018901480號之優先權，該專利申請案之全部內容皆以引用方式併入本文中。
本發明係關於在半導體表面中併入摻雜劑原子之方法。具體而言，本發明係關於一種用於在半導體晶體中確定性地併入來自氣態源之摻雜劑之方法。
建立糾錯量子計算電路之有希望之途徑需要利用嵌入半導體晶格中之單個供體原子之量子特性來產生量子位。此方法涉及在矽中逐個原子地製造供體結構，並且需要原子精度。
美國專利第7,097,708號描述了一種在解吸鈍化氫之後，藉由在摻雜表面上生長矽來將原子併入矽中之技術，該專利以引用方式併入本文中。掃描隧道顯微鏡(scanning tunnelling microscope；STM)用於自鈍化Si(001)表面局部去除氫，隨後定量給料氣態膦，且隨後藉由矽分子束磊晶封裝。在定量給料之後及封裝之前，執行熱退火以將摻雜劑原子併入表面中。
為了使用此方法製造大的糾錯量子計算電路，重要的是摻雜劑併入製程係可再現的，並且併入原子之數量可以針對每個微影位點確定性地決定。儘管已經證明了單摻雜劑裝置，但磷併入製程之概率性質阻礙了使用當前技術放大具有大量單供體量子位之架構。
本發明之實施例係關於用於製造大的糾錯量子計算電路之可縮放方法，該計算電路規避了摻雜劑吸收及解離之概率性質，允許將特定位置處之一或多個摻雜劑原子確定性地併入矽中。
根據第一態樣，本發明提供用於在第IV族半導體晶格之表面部分中嵌入確定數量之摻雜劑原子之方法，該方法包括以下步驟： a) 在表面部分上形成一或多個微影位點； b) 在低於100 K之溫度下，使用具有包含該摻雜劑原子及氫原子之分子之氣體藉由使一部分分子鍵合至表面部分的方式向該表面部分定量給料；以及 c) 藉由將一定量之能量轉移至摻雜劑原子，將一或多個摻雜劑原子併入各別微影位點； 其中併入微影位點之摻雜劑原子之數量係確定的，並且與微影位點之大小相關。
在實施例中，儘管一些摻雜劑原子併入其各別微影位點，但未併入之原子自表面部分釋放。在實施例中，第IV族半導體晶格之表面部分係純結晶矽部分。
在實施例中，定量給料氣體中之分子含有膦(PH3 )，並且定量給料製程以此方式執行，使得表面部分經PH3 分子飽和，並且僅PH3 分子被吸收並與微影位點處之表面部分鍵合。
在一些實施例中，定量給料製程係在防止PH3 解離成PH2 之溫度(例如低於40 K)下執行。在替代實施例中，定量給料製程係在此溫度下執行，使得PH3 解離成PH2 自發發生，例如77 K。
微影位點可以具有不同之構型。例如，該等位點可以係1×1矽原子位點、2×1矽二聚體殘餘、3×1矽二聚體殘餘、4×1矽二聚體殘餘或5×1矽二聚體殘餘。在一些實例中，微影位點可以係2×2矽二聚體殘餘、3×2矽二聚體殘餘、4×2矽二聚體殘餘或5×2矽二聚體殘餘。微影位點亦可以具有其他構型。
藉由使用本文揭示之方法，每個微影位點中併入之原子數量僅取決於微影位點之大小及構型，並且可以確定性方式控制。
在一些實施例中，微影位點係3×1矽二聚體殘餘，並且在各別微影位點中併入一或多個摻雜劑原子之步驟包括以下步驟：以此方式使表面部分退火，使得來自鍵合分子之第一部分之單個摻雜劑原子併入表面部分中之各別微影位點；及自表面部分釋放鍵合分子之第二部分。
每個3×1矽二聚體可以與六個PH3 分子鍵合。鍵合之PH3 分子在鍵合期間可能失去一個氫原子。在退火步驟中，PH2 分子與另一氫原子鍵合，並自表面部分釋放。
在實施例中，使表面部分退火之步驟分兩個階段執行：第一階段，在此期間，鍵合之PH3 分子失去一個氫原子，以形成鍵合至表面之複數個PH2 分子；第二階段，在此期間，鍵合之PH2 分子將其兩個氫原子失給其他PH2 分子，並且單個P原子嵌入單個3×1矽二聚體殘餘中。
與PH3 分子鍵合至表面之構型相比，具有複數個PH2 鍵合分子之表面構型在能量上更有利。
PH2 分子與表面部分之矽原子之間之鍵合強度可以高於PH3 分子與表面部分之矽原子之間之鍵合強度。
第一退火階段可以藉由例如自沉積環境中移除樣品一段時間並將其暴露於室溫來執行。第二退火階段可以使用快速熱退火(rapid thermal annealing；RTA)在200℃與400℃之間之溫度下執行。
在實施例中，作為執行退火步驟之替代，藉由將掃描隧道顯微鏡之尖端定位在一個分子上方並經由尖端將一定量之能量轉移至摻雜劑原子在各別微影位點中併入一或多個摻雜劑原子。
在實施例中，經由掃描隧道顯微鏡尖端向摻雜劑原子及半導體表面施加電流、同時使尖端定位於摻雜劑原子附近來向摻雜劑原子提供能量。
在一個實施例中，為了經由尖端施加電流，使掃描隧道顯微鏡之反饋控制迴路失活，並且為了增加電流之大小，尖端經控制以移動得更靠近摻雜劑原子。可以監測所施加電流之大小，以發現摻雜劑原子之併入所觸發之急劇變化。電流之大小可以在0.1 nA與10 nA之間。
在一個實施例中，該方法包括在尖端與半導體表面之間施加電壓，該電壓大小介於2 V與4 V之間。
在替代實施例中，為了將一定量之能量轉移至摻雜劑原子，當掃描隧道顯微鏡之反饋控制迴路有活性時，經由尖端向摻雜劑原子及半導體表面施加電壓或電流。當電流之大小增加時，可以監測尖端與摻雜劑原子之間之距離，以發現摻雜劑原子之併入所觸發之急劇變化。尖端與原子之間之初始距離在0.1 nm與10 nm之間。
在其他實施例中，為了將一定量之能量轉移至摻雜劑原子，可以經由尖端將持續時間在0.1 s與1 s之間且大小在2 V與4 V之間之電壓脈衝或者持續時間在0.1 s與1 s之間且大小在0.1 nA與1 nA之間之電流脈衝施加至摻雜劑原子及半導體表面。
有利地，根據本發明之實施例，藉由在低溫下在表面上提供均勻之定量給料，將確定數量之供體原子併入半導體表面中。供體原子可以確定性地併入各別微影位點中，且併入原子之數量僅與微影位點之尺寸及構型有關。
此外，摻雜劑原子、原子可以藉由由溫度驅動之一系列化學反應或掃描隧道顯微鏡尖端輔助併入而併入半導體表面中。
例如，在使用膦(PH3 )將磷原子併入矽之情況下，吸收之PH3 分子同時解離成PH2 ，然後解離成PH，且最後解離成P，並且藉由施加低溫定量給料及使用3×1二聚體殘餘。
相反，當在室溫下定量給料時，PH3 可以不受控制地解離成PH2 ，且然後解離成PH，因為周圍環境中有足夠之能量在執行退火製程之前克服相關聯之能量障壁。這可能導致微影殘餘內PHx (x=1、2)分子之隨機起始構型，從而導致併入之供體數量之隨機結果。
在以下描述中，描述了根據實施例之用於在半導體晶體中確定性地併入原子(諸如摻雜劑原子，如磷)之方法。
如本文使用之術語「退火」係指提高樣品溫度之製程。在一些情況下，可以藉由使用熱源諸如燈、電流或爐子積極加熱來提高溫度。退火亦可以藉由將樣品自冷卻環境(低溫恆溫器)中取出至室溫環境中一段時間來執行，以允許樣品之溫度升高。
現在參考第1圖，顯示流程圖100，其具有用於將一或多個磷原子確定性地併入純結晶矽晶格之表面部分之各別微影位點之步驟。
例如，該表面可為Si(100) 2×1重建表面。該矽表面最初顯示表面Si原子之1×1正方形陣列。該等陣列中之每一者皆有兩個懸掛鍵保留在金剛石結構中，形成可重建成低能結構之表面。觀察到之重建具有2×1週期性，此可以藉由二聚體之形成來解釋，該等二聚體係由成對之表面原子組成，懸掛鍵之數量減少了兩倍，並且每個表面Si原子留下一個懸掛鍵。Si(001) 2×1表面以氫原子封端，利用掃描隧道顯微鏡(STM)之微影特性選擇性地去除該等氫原子以形成「微影遮罩」(步驟102)。
然後在低於100 K之溫度下向表面部分定量給料膦(PH3 ) (步驟104)。執行定量給料，使得表面部分經PH3 分子飽和，並且一部分分子鍵合至表面部分之第IV族原子。重要的是，僅PH3 分子在曝光之矽微影位點吸收並與矽晶格鍵合。每個3×1二聚體殘餘可以與六個PH3 分子鍵合。
氣態PH3 對二聚體位點之吸收不受低溫之影響，此乃因沒有與此製程相關之能量障壁。發現末端構型(PH3 被吸收)比氣相PH3 及裸矽表面穩定0.62 eV。
另一方面，PHX 分子之其他解離步驟受能量障壁主導，且其反應速率可以使用阿倫尼烏斯方程(Arrhenius equation)描述。此意味著當溫度足夠低時，解離製程預計會顯著減慢並有效停止。
根據本發明，發明人設計了一種定量給料製程，藉由減少周圍環境中之可用能量來防止PH3 在定量給料期間解離，以便在執行磷併入之前提供完全以PH2 封端之矽表面。
本文所述之低溫定量給料製程提供之另一個優點係已證明亞nm尺度之STM氫微影在低溫下更可靠。低溫允許增加尖端穩定性及減少熱漂移。
在定量給料製程中使用低溫之另一個優點係，由於低溫下Si-H鍵之振動壽命增加及隧道電流減小，氫解吸速率增加，此繼而進一步增加了尖端及微影穩定性。
第1(b)圖及第1(c)圖顯示在兩種不同情況下概述定量給料製程之流程圖。在第1(b)圖所示之製程中，定量給料在低於40 K、例如20 K之溫度下執行。在此情況下，阻止PH3 分子解離為PH2 ，此乃因在定量給料環境中沒有足夠之熱能允許解離。為了允許PH3 分子解離，可以執行第一退火步驟以提供PH3 分子解離成PH2 所需之熱能。此可以藉由例如自冷卻之沉積環境中提取樣品來完成。在室溫下，鍵合分子之第一部分有足夠之熱能來失去一個氫原子並解離成鍵合至表面之PH2 分子。PH2 分子任何進一步解離為PH或P之製程被阻止，此乃因在此製程中此點處缺少裸矽位點。
在其他情況下，定量給料在高於40 K、例如液氮溫度(77 K)之溫度下執行。在此情況下，PH3 分子在定量給料步驟期間具有足夠之能量解離成PH2 ，並且在定量給料後，僅PH2 分子鍵合至半導體表面上之可用位點。
一旦PH2 分子鍵合至所有開放之微影位點，根據位點之尺寸及構型，可以藉由熱退火或STM尖端輔助併入將一定量之能量轉移至微影位點附近之摻雜劑原子來併入單個磷原子(步驟106)。藉由使用此製程，併入每個微影位點中之摻雜劑原子之數量係確定的，並且與微影位點之尺寸相關。
現在參考第2圖，顯示在77 K下定量給料之前及之後不同尺寸及形狀之微影位點之若干實例。例如，第2(a)圖顯示微影位點，其包括3個可用之鍵合位置，在定量給料期間，單個PH2 分子鍵合至此位點。單個磷原子可以藉由STM尖端輔助併入自單個模組併入表面中。
第2(b)圖顯示具有允許兩個PH2 分子鍵合之兩個二聚體之微影位點。兩個PH2 分子亦可以鍵合至第2(c)圖之位點，而第2(d)圖之3x1二聚體位點及第2(e)圖之位點允許三個PH2 分子鍵合。四個PH2 分子可以鍵合至第2(f)圖所示之位點。磷原子可以使用一系列由溫度觸發之化學反應併入第2(d-f)圖所示之位點，如下所述。
例如，在第2(d)圖之情況下，使包括複數個3×1微影位點之PH3 定量給料矽表面以此方式退火，使得鍵合之PH3 分子中之單個磷原子併入每個位點。剩餘部分之磷原子(未併入)及剩餘之PH3 分子隨後自表面解吸。
現在參考第3(a)圖，顯示藉由STM微影形成之具有3×1矽二聚體殘餘302之氫封端矽表面之實例。理論研究顯示，使用退火技術自吸附之PH3 分子併入一個磷原子，在氫遮罩中至少需要三個相鄰之裸矽二聚體位點。由於原子在重建Si(001)表面上運動之強各向異性，三個二聚體需要沿著一個二聚體行取向，如第3(a)圖所示。
第3(b)圖顯示鍵合至表面之PH2 分子304，其構型比鍵合至表面之PH3 分子之構型在能量上更有利。在室溫下，熱能足以克服解離反應能量障壁。
第3(c)圖至第3(f)圖顯示在第二退火階段期間發生之步驟。PH2 分子304與另一氫原子鍵合並且作為PH3 308自表面部分釋放306。此解吸310留下之自由矽位點使得PH2 立即解離312為PH 314。然後，剩餘之PH2 316可以與H重組，並在PH 314可解離成原子磷320之前作為PH3 318解吸，產生另一個自由位點。最後，磷原子322併入矽表面層324中，在製程326中噴射矽吸附原子。
藉由上文參考第3圖描述之製程，單個磷原子328嵌入單個3×1矽二聚體殘餘中。
發明人設計之方法允許製備以PH2 分子確定性封端之圖案化矽表面，此乃因所有PH3 分子同時解離成PH2 。繼而，該表面允許將P原子確定性地併入各別矽3×1二聚體殘餘中。
在一些實施例中，上述單一供體併入製程可用於製造包含複數個磷原子之量子點。該等量子點中之每一者皆可以用作量子位來編碼量子資訊。
現在參考第4圖，顯示包括量子位402之矽表面400，使用本文描述之方法，四個供體原子嵌入四個相鄰之二聚體殘餘406中。裸矽之3×1二聚體殘餘406由沿二聚體行之氫封端矽之二聚體408及垂直於二聚體行410之2×1表面重建之表面拓撲分開。以此方式，殘餘406可視為彼此分離的，並且每個殘餘最終將容納一個磷原子。殘餘之間之距離足夠小，使得單個磷原子處於同一量子位之實質部分中。此技術可以經擴展以產生包括任何預定供體數量之量子位。
第5圖顯示在20 K下進行之PH3 定量給料製程之不同階段之掃描隧道顯微照片。首先將裸露之Si (001) 2×1重建表面冷卻至20 K。第5(a)圖顯示初始矽表面、二聚體重建及一些表面空位(暗凹陷)。
第5(b)圖顯示定量給料PH3 飽和表面之STM影像。觀察到影像條件之顯著變化。影像品質之下降係歸因於吸附之分子PH3 ，此可能改變表面之電子特性。
第5(c)圖顯示藉由室溫擺動棒將其自冷STM載物台移出而使樣品達到室溫後之樣品表面。幾分鐘後，將樣品插回至冷STM載物台，並允許其冷卻至77 K以下。第5(c)圖顯示，影像品質已恢復至穩定Si-PHX 表面構型之預期程度。除了PH2 以外，在表面上沒有觀察到PHX 種類。觀察到半個單層之PH2 之完整表面覆蓋。
第5(d)圖係第5(c)圖之特寫。在第5(d)圖中，可以觀察到通常在具有高PH2 分數之飽和定量給料表面上發現之p(2*2)表面重建。
第5(e)圖顯示樣品在350℃退火以將PH2 併入表面後之樣品表面，與第5(b)圖至第5(f)圖所示之步驟一致。在第5(e)圖中，噴射出之矽作為表面上之亮突起清晰可見。
現在參考第6圖，顯示可用於自PH2 定量給料表面併入磷原子之替代技術之示意圖。例如，在微影位點具有單個PH2 鍵合分子之情況下，如第2(a)圖所示，可以藉由使用STM尖端輔助併入技術將單個磷原子併入該位點。兩個H原子亦與P原子分離，然後藉由形成單氫化物併入。
在第6(a)圖中，STM 602之尖端定位於在微影位點606附近將欲併入之磷原子604上方。0.1 nA與10 nA之間之電流608經由尖端602發送，同時STM控制反饋迴路610保持活化。由電流608轉移至磷原子之能量導致該原子自PH2 分子斷裂並與矽表面鍵合。
尖端與原子之間之初始距離在0.1 nm與10 nm之間。STM電腦系統612監測尖端與摻雜劑原子之間之距離，以便在電流大小增加時，藉由併入摻雜劑原子觸發急劇變化614。當檢測到急劇變化時，系統會考慮將原子併入，並切換回成像模式。
第6(b)圖示意性地顯示替代技術，該技術需要使STM控制反饋迴路610失活，並經由尖端602施加0.1 nA與10 nA之間之電流658。為了增加電流之大小，藉由STM電腦系統612控制尖端，以移動得更靠近摻雜劑原子604。可以監測電流之大小，以發現併入摻雜劑原子所觸發之急劇變化654。可以在尖端602與矽表面之間施加2 V與4 V之間之電壓，以便於併入。
STM電腦系統612監測尖端602中之電流大小，以檢測併入摻雜劑原子所觸發之急劇變化。當檢測到劇烈變化時，系統會考慮將原子併入，並切換回成像模式。
在一些情況下，第6圖之系統可以使用持續時間在0.1 s與1 s之間並且大小在2 V與4 V之間之電壓脈衝或者持續時間在0.1 s與1 s之間並且大小在0.1 nA與1 nA之間之電流脈衝來促進磷原子之併入。
如本文使用之術語「包含」(及其語法變化形式)係以「具有」或「包括」之包涵意義而非「僅由……組成」之意義使用。
本領域技術人員將會理解，在不脫離廣泛描述之本發明之精神或範圍之情況下，可以對具體實施例中所示之本發明進行許多變化及/或修改。因此，本實施例在所有方面皆視為說明性之而非限制性的。
302‧‧‧3×1矽二聚體殘餘 304‧‧‧PH2分子 306‧‧‧釋放 308‧‧‧PH3 310‧‧‧解吸 312‧‧‧解離 314‧‧‧PH 316‧‧‧剩餘之PH2 318‧‧‧PH3 320‧‧‧原子磷 322‧‧‧磷原子 324‧‧‧矽表面層 326‧‧‧製程 328‧‧‧單個磷原子 400‧‧‧矽表面 402‧‧‧量子位 406‧‧‧3×1二聚體殘餘 408‧‧‧二聚體 410‧‧‧二聚體行 602‧‧‧掃描隧道顯微鏡之尖端 604‧‧‧磷原子 606‧‧‧微影位點 608‧‧‧電流 610‧‧‧掃描隧道顯微鏡控制反饋迴路 612‧‧‧掃描隧道顯微鏡電腦系統 614‧‧‧急劇變化 654‧‧‧急劇變化 658‧‧‧電流
本發明之特徵及優點將自參照附圖僅以實例方式對其實施例之以下描述中變得顯而易見，其中：
第1圖顯示執行將摻雜劑原子嵌入第IV族半導體晶格之表面部分之方法之步驟的流程圖；
第2圖顯示定量給料前後不同尺寸及形狀之微影位點之一系列影像；
第3圖顯示用於將單個磷原子確定性地併入矽結晶表面中之氫微影及化學反應之示意圖；
第4圖係用於形成具有四個供體原子之供體量子位之氫封端矽表面之俯視圖；及
第5圖顯示低溫PH3 定量給料之各步驟之掃描隧道顯微照片；及
第6圖示意性顯示掃描隧道顯微鏡尖端輔助供體原子併入。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (23)

  1. 一種用於將一確定數量之摻雜劑原子嵌入一第IV族半導體晶格之一表面部分中之方法，該方法包括以下步驟：a)在該表面部分上形成一或多個微影位點；b)在低於100K之一溫度下，使用具有包含該等摻雜劑原子及氫原子之分子之一氣體，利用使該等分子之一部分鍵合至該表面部分的方式，向該表面部分定量給料；以及c)藉由將一定量之能量轉移至該等摻雜劑原子，將一或多個該等摻雜劑原子併入該一或多個微影位點之一各別微影位點；其中併入該各別微影位點之該等摻雜劑原子之該數量係確定的，並且與該微影位點之尺寸相關。
  2. 如請求項1所述之方法，其中該第IV族半導體晶格之該表面部分係一純結晶矽部分或一純結晶鍺部分。
  3. 如請求項1所述之方法，其中在併入期間，未併入該各別微影位點中之該等摻雜劑原子自該表面部分釋放。
  4. 如請求項1所述之方法，其中該定量給料氣體中之該等分子含有膦(PH3)，並且該定量給料製程 利用使該表面部分經PH3分子飽和的一方式執行。
  5. 如請求項1所述之方法，其中該定量給料製程係利用使僅有PH3分子被吸收並在該一或多個微影位點處與該表面部分鍵合的方式執行。
  6. 如請求項1所述之方法，其中該定量給料製程在防止PH3解離成PH2之一溫度下執行。
  7. 如請求項6所述之方法，其中該定量給料製程在低於40K之一溫度下執行。
  8. 如請求項1所述之方法，其中該定量給料製程在使得PH3自發解離成PH2的一溫度下執行。
  9. 如請求項8所述之方法，其中該定量給料製程在40K與100K之間之一溫度下執行。
  10. 如請求項8所述之方法，其中該定量給料製程在77K下執行。
  11. 如請求項1所述之方法，其中該一或多個微影位點係：1×1矽原子位點、2×1矽二聚體殘餘、3×1矽二聚體殘餘、4×1矽二聚體殘餘或5×1矽二聚體殘餘。
  12. 如請求項1所述之方法，其中該一或多個微影位點係3×1矽二聚體殘餘，且將一或多個該等摻雜劑原子併入該各別微影位點之步驟包括以下步驟：使該表面部分以一方式退火，使得來自鍵合分子之一 第一部分之一單個摻雜劑原子併入該表面部分中之該各別微影位點；並且該等鍵合分子之一第二部分自該表面部分釋放，其中每個二聚體殘餘與6個PH2分子鍵合。
  13. 如請求項12所述之方法，其中在該退火步驟期間，該等鍵合分子失去一個氫原子，或其中在該退火步驟期間，PH2分子與一額外氫原子鍵合，並自該表面部分釋放。
  14. 如請求項12所述之方法，其中使該表面部分退火之該步驟係分兩個階段執行：i.一第一階段，在此期間該等鍵合分子失去一個氫原子以形成鍵合至該表面部分之複數個PH2分子，其中第一退火階段係藉由將該表面部分暴露於室溫來執行；ii.一第二階段，在此期間該等鍵合分子將其兩個氫原子失給其他PH2分子，並且一單個P原子嵌入一單個3×1矽二聚體殘餘中，其中第二退火階段係在200℃與400℃之間執行。
  15. 如請求項1所述之方法，其中將一或多個該等摻雜劑原子併入該各別微影位點之步驟包括以下步驟：將一掃描隧道顯微鏡之一尖端定位於該等分子中之一者的上方，並經由該尖端將一定量之能量轉移 至該等摻雜劑原子。
  16. 如請求項15所述之方法，其中該將該定量之能量轉移至該等摻雜劑原子之步驟包括以下步驟：當該尖端定位於該等摻雜劑原子附近時，經由該尖端向該等摻雜劑原子及該第IV族半導體晶格之該表面部分施加一電流，其中為了經由該尖端施加該電流，使該掃描隧道顯微鏡之反饋控制迴路失活，並且為了增加該電流之大小，控制該尖端以更靠近該摻雜劑原子移動。
  17. 如請求項16所述之方法，進一步包括以下步驟：監測所施加的該電流之大小，以發現併入一或多個該等摻雜劑原子觸發之急劇變化。
  18. 如請求項16所述之方法，其中該電流之大小介於0.1nA與10nA之間。
  19. 如請求項16所述之方法，進一步包括以下步驟：在該尖端與該第IV族半導體晶格之該表面部分之間施加一電壓，該電壓具有2V與4V之間之一大小。
  20. 如請求項15所述之方法，其中將該定量之能量轉移至該等摻雜劑原子之步驟包括以下步驟：當該掃描隧道顯微鏡之反饋控制迴路有活性時，經由該尖端向該等摻雜劑原子及該第IV族半導體晶格之該 表面部分施加一電壓或電流。
  21. 如請求項20所述之方法，包括以下步驟：增加該電流之大小，並監測該尖端與該等摻雜劑原子之間之距離，以檢測併入該等摻雜劑原子所觸發之急劇變化。
  22. 如請求項21所述之方法，其中將該定量之能量轉移至該等摻雜劑原子之步驟包括以下步驟：施加持續時間在0.1s與1s之間且大小在2V與4V之間之一電壓脈衝，或其中將該定量之能量轉移至該等摻雜劑原子之步驟包括以下步驟：施加持續時間在0.1s與1s之間且大小在0.1nA與1nA之間之一電流脈衝。
  23. 如請求項20所述之方法，其中該尖端與該等摻雜劑原子之間之距離介於0.1nm與10nm之間。
TW108115279A 2018-05-02 2019-05-02 在半導體表面中選擇性併入摻雜劑原子的方法 TWI815883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU2018901480 2018-05-02
AU2018901480A AU2018901480A0 (en) 2018-05-02 A method for selective incorporation of dopant atoms in a semiconductive surface

Publications (2)

Publication Number Publication Date
TW201946866A TW201946866A (zh) 2019-12-16
TWI815883B true TWI815883B (zh) 2023-09-21

Family

ID=68386166

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115279A TWI815883B (zh) 2018-05-02 2019-05-02 在半導體表面中選擇性併入摻雜劑原子的方法

Country Status (10)

Country Link
US (1) US11227768B2 (zh)
EP (1) EP3787998B1 (zh)
JP (1) JP7449238B2 (zh)
KR (1) KR102637697B1 (zh)
CN (1) CN112088140A (zh)
AU (1) AU2019262099B2 (zh)
ES (1) ES2945184T3 (zh)
SG (1) SG11202010534UA (zh)
TW (1) TWI815883B (zh)
WO (1) WO2019210370A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202203496D0 (en) 2022-03-14 2022-04-27 Ucl Business Ltd Incorporation of arsenic dopant in semiconductor lattice
US20230292633A1 (en) * 2022-03-14 2023-09-14 Silicon Quantum Computing Pty Limited Quantum processing systems and methods
US11894232B2 (en) * 2022-03-22 2024-02-06 Applied Materials, Inc. Methods for forming charge layers using gas and liquid phase coatings

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040168A1 (en) * 2001-08-13 2003-02-27 Paul Cain Quantum computer
US20040023519A1 (en) * 2000-08-30 2004-02-05 Clark Robert Graham Single molecule array on silicon substrate for quantum computer
US20040244672A1 (en) * 2001-08-27 2004-12-09 Clark Robert Granham Substituted donor atoms in silicon crystal for quantum computer
TW201338226A (zh) * 2012-01-20 2013-09-16 Yao Cheng 磁電效應材料及其製備方法
US20150155478A1 (en) * 2011-12-02 2015-06-04 Alcatel Lucent Quantum Well Device With Lateral Electrodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040002202A1 (en) * 2002-06-26 2004-01-01 Horsky Thomas Neil Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions
WO2005019095A1 (en) * 2003-08-20 2005-03-03 Qucor Pty Ltd Fabricating nanoscale and atomic scale devices
WO2005091344A1 (en) * 2004-03-15 2005-09-29 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
AU2014295816B2 (en) * 2013-07-26 2018-09-13 Newsouth Innovations Pty Limited High concentration doping in silicon
US20170170018A1 (en) * 2015-12-14 2017-06-15 Lam Research Corporation Conformal doping using dopant gas on hydrogen plasma treated surface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023519A1 (en) * 2000-08-30 2004-02-05 Clark Robert Graham Single molecule array on silicon substrate for quantum computer
US20030040168A1 (en) * 2001-08-13 2003-02-27 Paul Cain Quantum computer
US20040244672A1 (en) * 2001-08-27 2004-12-09 Clark Robert Granham Substituted donor atoms in silicon crystal for quantum computer
US20150155478A1 (en) * 2011-12-02 2015-06-04 Alcatel Lucent Quantum Well Device With Lateral Electrodes
TW201338226A (zh) * 2012-01-20 2013-09-16 Yao Cheng 磁電效應材料及其製備方法

Also Published As

Publication number Publication date
CN112088140A (zh) 2020-12-15
AU2019262099A1 (en) 2020-12-03
EP3787998A4 (en) 2022-02-09
KR102637697B1 (ko) 2024-02-19
JP2021528837A (ja) 2021-10-21
ES2945184T3 (es) 2023-06-29
JP7449238B2 (ja) 2024-03-13
AU2019262099B2 (en) 2023-05-25
US20210242022A1 (en) 2021-08-05
SG11202010534UA (en) 2020-11-27
KR20210003828A (ko) 2021-01-12
WO2019210370A1 (en) 2019-11-07
TW201946866A (zh) 2019-12-16
US11227768B2 (en) 2022-01-18
EP3787998B1 (en) 2023-04-12
EP3787998A1 (en) 2021-03-10

Similar Documents

Publication Publication Date Title
TWI815883B (zh) 在半導體表面中選擇性併入摻雜劑原子的方法
Corbett et al. Ion-induced defects in semiconductors
Huang et al. Silicon and Silicide nanowires: Applications, fabrication, and properties
US7061008B2 (en) Single molecule array on silicon substrate for quantum computer
CN102664151A (zh) 一种用于制造碳化硅器件的高温退火方法
JP2005500706A (ja) ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法
KR101084759B1 (ko) 그래핀 제조방법
Wang et al. Optimized growth of graphene on SiC: from the dynamic flip mechanism
KR101738238B1 (ko) 적층형 전구체로 스피노달 상분리를 발생시켜 나노구조체를 합성하는 방법
WO2013075712A1 (de) Festkörperoberflächen aus zwei- und mehrstoffsystemen mit komposit-nanostrukturen aus metallen, halbleitern oder isolatoren
Pivin Ion Beam Nanostructuring of Materials
Koivusalo Advancing the Fundamentals in Molecular Beam Epitaxy of GaAs-based Nanowires
Zhu et al. Observation of gallium droplets directly formed on GaAs substrate by in-situ laser irradiation
KR20240116745A (ko) 다이아몬드 양자 컴퓨터의 원자 스케일 제조
AU2023233892A1 (en) Incorporation of arsenic dopant in semiconductor lattice
Etheridge Nonlocal Manipulation on Si (111)-7x7 Using the Scanning Tunnelling Microscope, from Charge Injection to Decay
Kubo et al. Ag/6 H− SiC (0001) surface phase and its structural transformation upon exposure to atomic hydrogen
Vandervorst et al. Doping and Defects of Semiconductors
Barbagiovanni et al. APPLIED PHYSICS REVIEWS
Goodman Molecular beam epitaxial growth and characterization of nitride nanowires
Dayeh et al. Growth of Germanium, Silicon, and Ge–Si Heterostructured Nanowires
Vandervelde Regulated self-assembly of epitaxial silicon-germanium quantum structures and their properties
Hao et al. Kinetic Monte Carlo simulation of site-controlled GaAs/AlGaAs QDs growth on structured substrate
Tang Silicon nanowires for advanced microelectronics: MBE gas-source growth and in situ devices
O'Brien et al. Nanoscale phosphorous atom arrays created using STM for the fabricaton of a silicon-based quantum computer